JP2001100730A - 図形処理装置 - Google Patents
図形処理装置Info
- Publication number
- JP2001100730A JP2001100730A JP28045999A JP28045999A JP2001100730A JP 2001100730 A JP2001100730 A JP 2001100730A JP 28045999 A JP28045999 A JP 28045999A JP 28045999 A JP28045999 A JP 28045999A JP 2001100730 A JP2001100730 A JP 2001100730A
- Authority
- JP
- Japan
- Prior art keywords
- video
- input
- image
- graphic
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
形描画を行うと共に高品質な表示を行うことができる図
形処理装置を提供することにある。 【解決手段】本発明は、映像格納領域,図形の元データ
格納領域、及び、図形記憶領域を主記憶1200に設
け、映像入力部1120,画素発生部1130で共有可
能とし、映像入力部1120により格納した映像データ
を表示以外に画素発生部1130からも参照可能に構成
する。
Description
映像,図形、音声等のマルチメディアデータを処理して
表示装置に表示する映像入力機能付きの図形処理装置に
関する。
はディジタル化された映像,図形、音声等のマルチメデ
ィアデータを処理して表示装置に表示するものである。
映像入力機能付き図形処理装置は、映像の入力と表示,
図形の発生と表示を行うことでユーザと装置との間のイ
ンタフェースをより円滑に行うことを目的に使用される
もので、車載情報機器,家庭用アミューズメントやイン
タネット端末などの個人向け情報機器に用いられる。
グラフィックスによる図形画像とを同時に表示すること
は、例えば特開平10−136259号公報に記載され
ているように知られている。また、映像処理,図形処理
についても上述の特許公報に記載されている。
号器,映像メモリを経て出力,図形情報においてもバッ
ファ,復号器,図形メモリを経て出力され、それぞれの
結果が映像/図形の両メモリとは独立した第3の表示用
メモリに合成格納され、表示に供される。また、映像メ
モリの出力は更に映像の変形回路を経て表示用メモリへ
格納されることが記載されている。映像の変形回路は図
形処理自体とは別の回路であり、図形処理部からの情報
を参照して映像情報の変形処理を実行する。さらに、図
形処理の実行を映像の復号に合わせて行うことで映像と
図形の同期合成表示を可能にしている。
り込み時の弱電界に対するエラー処理に対して、外部か
らの映像入力信号への依存が強く、乱れた映像が送られ
てきた場合、その映像がそのまま表示されている。この
ような、乱れた映像は、モバイル機器などの分野では、
使用者の操作性を悪化し、視認性や快適性を損なう。こ
のため、システムの要求としては、乱れた映像を検知し
て、ブルーバック(一定色)を表示したり、TV受像機
で表示されるような2値の正常な最新映像画像を表示し
たり、または、乱れた画像そのままを表示したりする機
能があげられる。
を静止画として利用する際、複数の領域を使用して、フ
レーム単位の画像処理が要求される。
には、取り込んだそれぞれの映像を自由に加工する必要
がある。例えば、取り込んだ映像を各フレーム単位毎に
静止画として3次元グラフィックスのテクスチャとして
使用できると、TVの映像を任意の形で、表示できる。
連続して取り込めば、動画が再生される。さらに、これ
を応用すると、複数のチャンネルを動画で、任意の形状
の映像を動画で見ることができる。
2、1/3、1/4などと、縮小率が逆数だった。この
ような機能で、TV等の決まったサイズ(640x48
0)の画像を入力画像として、取り込み時に、間引きを
行った場合、目的のサイズ(例:480x360)にす
ることができないことがある。
るには、縮小率をそのままにして、入力画像のサイズを
変更することになり、システム全体としては、効率が悪
い。
生部を使って、グラフィックス処理のテクスチャ画像と
して使用する場合に、ソース画像としてターゲット画像
のサイズに近いサイズの画像を用意することで、画質の
向上に寄与する。
メモリに格納し、表示装置を介して表示する技術は、開
発されていた。本発明の解決しようとする課題は、複数
チャンネルの映像入力を複数の映像入力用メモリ領域を
使用して、それぞれの映像入力画像が、動画再生可能と
なることである。
装置で複数のチャンネルを決められた時間に、必要なフ
レーム数の取り込みを行い、映像入力用メモリに、格納
する必要があることである。もっとも、問題になるの
は、映像入力装置の開始と終了の時期と、受信チャンネ
ルの切り替え時期との関係である。これらが、効率よ
く、オーバーヘッドが少なくないと、上記の目的を達成
できないし、一度に動画表示できる画面数に影響がで
る。
報を設定するレジスタがあるが、これらを更新する際、
取り込み中に更新してしまうと映像が乱れたり、常に正
しい静止画を得られないことがある。映像入力を開始し
た後、中断することなく、映像取り込み情報を変更でき
ると、システム全体の性能が向上し、より高度なグラフ
ィックス処理やビデオ表示が可能になる。
た変形描画を行えると共に高品質な表示を行える図形処
理装置を提供することにある。
に本発明では以下の手段を用いている。
入力装置の間に、入力エラー検出装置を設ける。入力エ
ラーは、水平方向のエラー検出と垂直方向のエラーの検
出に分けて行う。エラーの検出は、水平、垂直、それぞ
れに設定するための入力予定画素数と入力予定ライン数
のレジスタを設け、実際の入力画素数と入力ライン数を
カウントし、比較して行う。
択可能にするため、動作を設定するためのレジスタを設
ける。各動作は、一つは、ブルーバックを表示し、一つ
は、現在表示している正常な最新映像映像(エラーを起
こさなかった最新の映像)を再度表示するを表示し、一
つは、エラーを含む入力されたままの映像を表示する。
設定可能なレジスタを設けて、実現する。
御部で行う。
正常な最新映像映像を再度表示するには、映像信号エラ
ー発生部により、エラーを検知した後、映像取り込み部
から表示部への表示領域情報の更新を止める制御をもつ
ことで実現できる。
する領域を示す情報を有し、外部より指定する任意の領
域の入力映像を静止画として表示する機能をもつ。ま
た、これとは別に、連続して取り込んだときの最新映像
が格納されている領域を示す情報を外部より参照可能と
する。
率を自由に設定できる機能を持つ。例えば、640x4
80の画像を入力して、横方向の縮小率が600/64
0とか、縦方向の縮小率が400/480といった機能
を持つ。
るレジスタの内部反映開始時期をフレーム単位の映像取
り込みの垂直同期信号に同期させる。フレーム単位とい
うのは、映像がインタレース表示用に入力されていたと
きには、奇数・偶数フィールドが揃った状態を意味す
る。
力データが揃った次の垂直同期信号に同期させてレジス
タの内容を内部に反映させる。
時の処理において、停止指示が制御装置から届いたとき
に直ちに停止せず、取り込み中のフレームが正常に取り
込み終了した時点で終了する機能を持つ。
取り込んだときに、自動的に取り込みを停止し、割り込
みを発生させる機能を有する。
明する。
要を示したものである。
ィアデータ入出力部,データ入出力および通信部,ユー
ザ指示入力部が夫々付加されている。マルチメディアデ
ータ入出力部はアンテナ2000,画像表示装置210
0,音声発生装置2200及び映像信号発生部2300
から構成される。
接続を行うモデム3200,CD−ROMやDVDなど
の外部記憶媒体をアクセスするためのドライブ3100
から構成される。ユーザ指示入力部はキーパッド410
0,キーボード4200,マウス4300などから構成
される。
1200,ROM1310やPLD1320 等の補助
記憶部、ドライブ3100やモデム3200と接続する
ための入出力部1410及び1420から構成される。
データ入出力部2100,2200,2300への入出
力端子を有している。これらのうち、出力端子はCPU
1100内の表示制御部1140に、入力端子はCPU
1100 内の映像信号エラー検出部1170にそれぞ
れ接続されている。CPU1100 は主記憶120
0,ROM1310やPLD1320 等の補助記憶
部、ドライブ3100やモデム3200と接続するため
の入出力部1410及び1420とデータ交換するため
のバス端子64を有している。バス端子64はCPU1
100 内のバス制御部1150に接続されている。
キーボード4200,マウス4300などからの入力を
受け取るための入力端子を持っている。これらはCPU
1100 内のI/O部1160に接続されている。ま
た、CPU1100 内にはこれらの他に命令処理部1
110,画素発生部1130がある。
子64を持ち、ここに映像入力部1120,画素発生部
1130,表示制御部1140,バス制御部1150,
I/O部1160が夫々64ビットでバス接続されてい
る。
0,画素発生部1130,表示制御部1140、及び、
I/O部1160はそれぞれバス制御部1150を介し
て主メモリ1200などの外部デバイスにアクセスする
が、単一のバスでは同時にサービスできるのはどれか一
つのアクセス要求に対してだけである。
らのストアドメモリ型画素発生コマンドの格納要求,映
像データの格納要求,画素発生時に参照するコマンドデ
ータやパタ−ンデータの読み出しと画素発生結果の格納
要求、格納された図形・映像データを表示するための読
み出し要求などにより発生する。
その重要度においてサービス順位が決定される。例えば
表示のための読み出しが途切れると画面がちらつくため
表示要求の優先度を1位、映像入力要求の優先度を2
位、以下、I/O要求,命令処理部要求,画素発生処理
部要求の順にするなどして調停される。この調停順位は
この例に限ったことではなく、別の順序を採用してもよ
いのは勿論のことである。調停はバス制御部1150に
よってなされ、本実施例では単純に各部の要求信号を上
記順位で受付ける論理回路で構成される。
処理装置の本体1000に含まれるCPU1100 を
別の構成にて実現した例を示している。本発明による映
像入出力機能の説明はこの構成ひ基いて行う。
理部1100aとCPU部1100bがCPUバスにて
接続されて構成される。CPU部1100bには図1に
示したものと同様に命令処理部1110,I/O116
0,バス制御部1150を内蔵している。また、必要に
よってはキャッシュメモリ1111が接続される。
の 外部器機と接続するバスが設けられている。このバ
スはCPU1100 内部で図形処理部1100aとの
接続にも使われる。図形処理部1100aはこのバスを
内部のCPUインタフェース1170で受ける。
示したものと同様に映像入力部1120,画素発生部1
130,表示制御部1140,統合型図形メモリ制御部
1180を内蔵する。統合型図形メモリ制御部1180
は統合型図形メモリ1190と直結されている。
る。
0には画素発生部1130により発生された図形211
0と映像入力部1120から取り込まれた映像2120
が表示される。また、図3(b)に示すように、映像21
20は指定の大きさで表示することも可能で、図形21
10の領域を覆い隠さぬように小さく表示することもで
きる。
入力部1120と画素発生部1130の連係動作により
図3(c)に示すように複数の映像図形領域1198を
表示したり、図3(d)に示すように変形した映像図形
領域1198を表示する。
る。
データマッピングおよびこの部分にマッピングされるデ
ータと映像入力部1120、画素発生部1130、表示
制御部1140の関係を示したものである。
には図形を描画したり表示したりするための少なくとも
二つのフレーム画像格納領域(F0)1191,(F1)1
192,フレーム画像格納領域への変形描画を行う際に
参照するための元データを格納する少なくとも一つの元
データ格納領域(S)1193 、少なくとも三つの映像
データ領域(V0)1194,(V1)1195,(V2)1
196が配置されている。
く、また、画素発生途中の図形や取り込み途中の映像が
表示されてもかまわないとの前提条件のもとに少なく設
定することもできる。元データ格納領域についても元デ
ータを使わない場合には特別に領域を設ける必要はな
い。
(F1)1192は図形発生中の面が表示されないように
するためのダブルバッファ制御を行うために2面用意さ
れている。それぞれの領域の先頭を現すアドレスは図8
の(DSA0)1136,(DSA1)1137により示さ
れる。これらは命令処理部1110からシステム立上げ
時に設定されるか、またはシステムプログラムの設定変
更要求の結果として設定される。
130による図形描画を行っており、一方で既に図形描
画が終了している(F1)1192の内容を表示出力して
いる。
の図形描画が終了した後に行われる最初の画面更新のタ
イミングで両者の役割分担を切り替える。役割分担の状
況は図8の(DBF)1135 に表示されるので命令処
理部1110から観測可能である。「0」の時(F0)1
191、「1」の時(F1)1192が表示用の領域とな
る。役割分担の変更は図8(DC)1139に「1」を設
定することで可能である。(DC)1139は表示更新の
タイミングで反映され、その後自動的に「0」にリセッ
トされる。
る(F0)1191の内容を表示、表示されなくなった
(F1)1192へは新しく次の画面のための描画を行う
ことで常に完成された図形を含む画面が表示されること
になる。これは表示制御部1140の画面更新のタイミ
ング、画素発生部1130の処理終了のタイミングを互
いに観測することで可能になる。
K)1133 を観測することで得られる。また、画素発
生処理の終了は図8の(TRA)1134を観測すること
で得られる。
われる。垂直帰線期間とは、画面切り替え時の非表示期
間のことである。垂直帰線期間は表示デバイスによりほ
ぼタイミングが決まっている。一方、画素発生の処理は
ソフト処理によって決定することができるので切り替え
を命令処理部1110の制御にて行うことも可能であ
る。即ち、命令処理部1110は垂直帰線期間に入った
ことをあらわすフラグ(VBK)1133 を観測し、描
画・表示の役割分担の変更、次画面用の画素発生処理の
起動を行う。
32に「1」を設定することでなされる。(RS)113
2は即座に反映され、画素発生処理が開始した時点で自
動的に「0]へリセットされる。同様に、完成された映
像データを参照できるようにするために映像データ領域
(V0)1194,(V1)1195,(V2)1196が3
面用意されている。
5、または(V2)1196に対して映像が入力されてお
り、映像データ領域(V0)1194には完成された映像
情報が記録されている。
入力と表示出力とが非同期に動作するためである。表示
等に用いられる映像データ領域(V0)1194は表示期
間と同期して更新される必要がある。即ち、表示期間中
にこの領域に対して映像入力による上書きが起こらぬこ
とが保証されなければならない。しかるに、映像入力が
表示と非同期に動作することから、映像データ領域(V
0)1194のデータを参照し始めたときに映像データ領
域(V1)1195への映像入力が行われていたとして
も、映像データ領域(V0)1194のデータ参照が終わ
る頃に映像入力は次の領域を対象としていることを想定
せねばならない。
の領域は(V0)1194であり、参照している領域に上
書きしていることになる。映像領域をもう一つ追加する
ことでこの問題は解決される。
て行われるのが一般的であり、位相は異なっても周期は
同じである。例えば,日本ではNTSC規格に準拠する
ので映像入力が表示出力を追い越すことは考える必要が
ない。ここでは追い越しがない、即ち、映像入力の画面
更新の方が表示出力の画面更新より遅いか等しい場合を
想定する。
3 は画素発生部1130によって図形描画先であるフ
レーム画像格納領域(F0)1191へ変形マッピングさ
れ図形1197が形成される。この機能については後述
する図5を用いて説明する。この変形描画の元データ領
域は図13の(SSAH)1138Hの下位に(SSAL)
1138Lを組み合わせて形成する元データ領域アドレ
スによって指定される。この指定はシステムによってメ
モリの割付動作時に行われる。このアドレスは任意の値
を設定可能であるので、この領域の図形は(S)1193
のみならず、映像データ領域(V0)1194を指定する
ことも可能であり、図3(c),図3(d)に示す複数
映像や変形映像図形1198をフレーム画像格納領域
(F0)1191上に形成できる。もちろん、完成された
映像データ領域(V0)1194は表示制御部1140に
よって画像表示部2100上の映像ウィンドウ2120
として表示することも可能である。
形マッピングの動作を説明する図である。変形描画の元
データ領域の図形(S)1193はデータの開始アドレス
(TXS,TYS)及び元データの画像サイズTDXお
よびTDYで指定される。変形マッピングではこの元デ
ータ(S)1193 を参照して変形された図形をフレー
ム画像格納領域(F0)1191へ描画する。このマッピ
ングは変形後の頂点座標(DX1,DY1)〜(DX4,
DY4)を与えることで指定できる。
00a内部にあり、図形処理部1100a内の各部の動
作を設定するためのものである。図形処理部1100a
は単一のシリコンチップ上に形成されることを想定して
おり、内部のどの位置にあるかには特別の制約はない。
これらは命令処理部1110上のプログラムによりバス
制御部1150、CPUインタフェース制御部1170
経由で設定される。設定のタイミングはそれぞれのレジ
スタビットの機能に応じて最適となるように見計らって
行われる。
は映像入力部1120を動作可能にするビットであり、
(VIE)1121Vが「0」の時に映像取り込みは行わ
ず、(VIE)1121Vが「1」の時に映像取り込みを
行う。設定は映像入力を開始する任意のタイミングで行
われる。これはユーザが映像入力開始をキーパッド41
00,キーボード4200,マウス4300などのユー
ザ指示入力部から行った場合に発生する。ただし、この
設定が有効となるのは設定後最初に現れる映像の画面更
新のタイミングである。これは取り込み映像を中途半端
なものにせず画面の最初から取り込むようにする調整の
ためである。本発明による各種機能はこのビットが
「1」の時に有効である。
るためのウィンドウを有効化するには(VWE)1121
Dが関わる。この設定は先の映像入力開始指示と同時期
かまたはまったく別のユーザ指示のタイミングで行われ
る。この設定が有効となるのは設定後最初に現れる表示
の画面更新のタイミングである。これは出力映像を中途
半端なものにせず画面の最初から出力するようにする調
整のためである。
ウィンドウ2120を表示せず、(VWE)1121Dが
「1」の時には映像ウィンドウ2120を表示する。但
し、VIE=「1」とした後、VIDが最初に変化する
前に(VWE)1121Dを「1」に設定するとVIDが
変化するまでの間は表示内容を保証しない。VIDは後
で説明するが、保証しない理由は取り込み映像領域が最
初に変化するまでは最初の取り込み画像が完成していな
いためである。
IZEY)1123Yはそれぞれ映像データ領域の横方
向及び縦方向の画素数を指定する。この設定も先の映像
入力開始指示と同時期かまたはまったく別のユーザ指示
のタイミングで行われる。この設定は映像の取り込みと
表示出力の双方に関連しており、映像入力の画素数指定
として有効となるのは設定後最初に現れる映像の画面更
新のタイミングである。表示出力の画素数指定として有
効となるのは設定後最初に現れる表示の画面更新のタイ
ミングである。
タと図7〜図11に示すレジスタの機能にてさらに詳細
に説明する。
び(VSAL0)1124Lは連結されて統合型図形メモ
リ1190上の映像データ領域(V0)1194の先頭ア
ドレスを形成する。同様に、(VSAH1)1125Hと
(VSAL1)1125Lから(V1)1195の、(VSA
H2)1126Hと(VSAL2)1126Lから(V2)
1196の、先頭アドレスがそれぞれ形成される。これ
らは命令処理部1110から設定されるものである。
なく、一般に電源投入後のシステム立上げ時にあらかじ
め組み込まれたプログラムにより設定される。勿論、動
的割り当てを行うこともできる。
1190上の任意の領域を映像入力領域として指定可能
であり、変形描画の元データ格納領域(S)1193 と
同一の値を設定することもできる。これにより画素発生
部1130が映像入力結果を変形描画の元データとして
扱うことが可能になり、映像データの変形描画および表
示が実現される。
く表示できるようにするためのタイミング制御について
説明する。
映像データ領域が最新の完成した映像を保持しているか
を示す内部状態をあらわすビットである。従って、この
レジスタへの書き込みは無視される。
切り替えのタイミングで三つの取り込み領域を順に切り
替えることは前述の通りであるが、現在取り込み中の領
域の一つ前の領域の番号を示すことでこのフラグの値が
決められる。
た状態を表している。即ち、(VID)1122 が「0
0」なら映像データ領域0に、「01」なら映像データ
領域1に、「10」なら映像データ領域2に、最新映像
がある。また、(VID)1122が「11」となるのは
特殊条件であり、リセット後の初期状態を示す。これは
映像の開始前には完成された映像が存在しないためであ
る。この状態のときに映像ウインドウがイネーブルの時
には映像領域0が表示される。また、映像領域を静止画
として保持、または、取り出すためには、ビデオ取り込
みを停止するか、このフラグを観測し、変化した直後に
データを命令処理部1110の制御により映像データを
読み出せば良い。例えば、ビデオ取り込み停止,ビデオ
ウィンドウステータスの読み出し、該当領域からの静止
画データの取り出しの順で処理を行う。
デオ取り込みが同時進行している場合には、本フィール
ドの意味は非同期動作する外部の観測手段からは保証さ
れない。そのため、もう一つの例では、ビデオウィンド
ウステータスの読み出し、ビデオウィンドウステータス
が変化したことの確認,映像の取り出し、ビデオウィン
ドウステータスが再び変化しなかったことの確認の手順
で処理を行う。
の結果に基づき画素発生部1130への描画指示を発生
する。具体的には、変形描画の元データ(S)1193
を含む領域を(VID)1122 が示す最新の完成した
映像データ領域から参照する様に描画指示を行う。これ
により、映像の変形描画は常に完成された映像データ領
域を参照して正しく描画できる。
ような命令処理部1110からの観測のみならず画素発
生部1130が直接観測して変形描画の元データ参照領
域を自動的に切り替えるようにすることもできる。
を命令処理部1110から指示するレジスタビット(R
S)1132があるが、これとは別に描画処理開始を映
像取り込みの画面切り替えのタイミングで実施すること
を指示するレジスタビット(VRS)1131 を持ち、
このレジスタビットが「0」の時は命令処理部1110
からの指示に従い、このレジスタビットが「1」の時に
は映像取り込みと同期して描画動作を行うのである。
「1」となったタイミングで画素発生に起動がかかり、
その後(VBK)1133 は「0」にリセットされる。
この場合は画素発生の元データ領域は(VID)1122
で示される(V0)1194,(V1)1195、(V2)1
196のいずれかの領域となる。
形描画のみならず、表示制御部1140により読み出さ
れ、映像表示領域2120に表示される領域として使用
される領域も同様である。即ち、(VIE)1121Vが
「1」の時は、表示制御部1140は映像取り込みによ
って取り込まれた最新の画像が格納されている領域を
(VID)1122の値に従って内部で自動的に選択す
る。
映像表示領域2120にはそのとき(VID)1122
が示している領域が表示され、リセット後一度も(VI
E)1121Vが「1」になっていない場合は領域(V0)
1194を表示するように決めておくことにより不確定
性をなくすことができる。
込みフィールドの選択を指定するビットである。この設
定は命令処理部1110からの本レジスタビットへの書
き込みという形で実現されタイミングは特に指定しない
が、取り込みの設定値であるので映像取り込みを指示す
ると同時かまたはそれ以前に設定される。ただし、この
設定が有効となるのは設定後最初に現れる映像の画面更
新のタイミングである。これは取り込み映像を中途半端
なものにせず画面の最初から取り込むようにする調整の
ためである。これにより、図9に示すように、映像入力
の走査方法の指定,取り込みを行うフィールドを選択す
る。
力信号としてノンインタレースに対応する。この時イン
タレース信号を入力した場合にはインタレースの各フィ
ールドをノンインタレースのフレームであると解釈して
入力される。これ以外のモードでは入力映像信号をイン
タレースとして扱う。
偶数,奇数フィールドを合成したフレーム画面を映像デ
ータ領域(V0)1194,(V1)1195,(V4)119
6の上に生成して取り込む。なお、合成の際には、動き
に対する補間を行うこともできる。
力映像の奇数フィールドのみを取り込み、また、(OD
EN)1127a が「11」の時は入力映像の偶数フィ
ールドのみを取り込む。従って、(ODEN)1127a
が「10」または「11」の場合には取り込んだ映像の
走査線の数は、フレーム画面の走査線の数の半数にな
る。
信号の極性選択指定で図10に示されている。この設定
は命令処理部1110を経由して与えられるユーザ指示
のタイミングで行われる。有効となるのは設定後最初に
現れる表示の画面更新のタイミングである。この値が即
ち、「0」の時インタレース表示の同一フレームにおい
て、前半のフィールドでフィールドの偶奇信号がLOW
になり、「1」の時インタレース表示の同一フレームに
おいて、前半のフィールドでフィールドの偶奇信号がH
IGHになる。これは異なる信号形式の表示装置に対応
するために選択可能になっている。
込みモードがある。この設定は命令処理部1110から
のレジスタビットへの書き込みという形で実現され、タ
イミングは特に指定しないが、取り込みの設定値である
ので映像取り込みを指示すると同時かまたはそれ以前に
設定される。
最初に現れる映像の画面更新のタイミングである。これ
は取込み映像を中途半端なものにせず画面の最初から取
り込むようにする調整のためである。この値が「0」の
時は映像入力に於けるフィールドの偶奇信号がLowの
フィールドを先に、Highのフィールドを後に取り込
み、「1」の時はその逆順に取り込む。
は、偶数,奇数フィールドを合成したフレーム画面を映
像データ領域(V0)1194,(V1)1195,(V4)1
196の上に生成して取り込むため、これも様々な映像
信号発生部2300のデバイスに対応できるようにする
ための選択手段である。
が与えられ、(ODEN)1127aが「01」のモード
で取り込む場合に、更に、取り込んだ映像データを表示
に同期化したインタレース信号で出力する場合に必要に
なる。
と偶数フィールドの順で組み合わされたフレームを基本
としている。従って、奇数フィールドが時間的に先に、
また偶数フィールドは時間的に後に表示されなければな
らない。この入力モードは(VINM)1127b が
「0」の時に対応可能である。一方、表示データはこの
データを順番に出力するが、出力時表示開始行の位置関
係をどうするかは表示装置2100に依存している。図
7(a)の場合は、奇数フィールドは偶数フィールドよ
りも半ライン分上のデータを表している。これは(OE
DV)1127c に「1」を設定することで指定可能で
ある。
ルドと奇数フィールドの順で組み合わされたフレームを
基本としている。従って、偶数フィールドが時間的に先
に、奇数フィールドは時間的に後に表示されなければな
らない。
「1」の時に対応可能である。一方、出力時表示開始行
の位置関係は、奇数フィールドは偶数フィールドよりも
半ライン分下のデータを表している。これは(ODEV)
1127cに「0」を設定することで指定可能である。
タフォーマットを指定することが出来るRGB変換モー
ドレジスタビットであり、映像取り込みの際にRGB変
換を行うかどうかを選択する。この設定は命令処理部1
110からのレジスタビットへの書き込みという形で実
現されタイミングは特に指定しないが、取り込みの設定
値であるので映像取り込みを指示すると同時かまたはそ
れ以前に設定される。この設定が有効となるのは設定後
最初に現れる映像の画面更新のタイミングである。これ
は取り込み映像を中途半端なものにせず画面の最初から
取り込むようにする調整のためである。これが「0」の
時には取り込み映像データをRGB変換を行わず、YU
V 4:2:2のまま統合型図形メモリ1190上へY
Cデータとして格納する。逆に、「1」の時には取り込
み映像データをRGB変換を行い、RGBデータとして
統合型図形メモリ1190上へ格納する。このデータ
は、、変形図形の元データとしても使うことが可能であ
る。
像表示データフォーマットを指定することが出来るレジ
スタビットであり、表4に示すように、これが「0」の
時には統合型図形メモリ1190上のデータをRGBデ
ータとして表示する。逆に、「1」の時には統合型図形
メモリ1190上のデータをYCデータと見なし、RG
Bフォーマットへ変換して表示する。
スタビット1128Dへの書き込みという形で実現され
タイミングは特に指定しないが、画面表示の設定値であ
るので画面表示を指示すると同時かまたはそれ以前に設
定される。
れる表示画面更新のタイミングである。これは表示画面
を中途半端なものにせず画面の最初から表示するように
する調整のためである。
入力の縮小率を示すレジスタビットである。この設定は
命令処理部1110からの本レジスタビットへの書き込
みという形で実現され,タイミングは特に指定しない
が、取り込みの設定値であるので映像取り込みを指示す
ると同時かまたはそれ以前に設定される。
れる映像の画面更新のタイミングである。これは取り込
み映像を中途半端なものにせず画面の最初から取り込む
ようにする調整のためである。
ングするために外部から入力される映像入力有効画素の
数にこの縮小率を乗じた値を設定する。本実施例では横
方向はYCフォーマットとの整合性を良くするため、縦
方向はインタレース形式の入力との整合性を良くするた
めに縮小後の画素数が偶数になるようにしておくのが良
い。図12にこの縮小率設定の一例構成を示すが、図1
2の記載から容易に理解できるので詳細説明は省略す
る。
合で奇数または偶数フィールドの片方のみを取り込む指
定では、フィールド画像自体が、原画に対して縦方向が
半分になっているため、取り込んだデータの量自体は原
画に対し、縦に1/2,1/4,1/6,1/8の4種
類のサイズを得る。なお、本レジスタは取り込み制御に
関連するため、取り込み時には必ず設定するのが望まし
い。
1、1/2、1/3、1/4などと、縮小率が逆数とな
っている。このような機能で、TV等の決まったサイズ
(640x480)の画像を入力画像として、取り込み
時に、間引きを行った場合、目的のサイズ(例:480
x360)にすることができないことがある。目的のサ
イズ(例:480x360)にするには、縮小率をその
ままにして、入力画像のサイズを変更しなければなら
ず、効率が悪くなる。
り込み時のフィルタモードを示すモードビットである。
この設定は命令処理部1110からの本レジスタビット
への書き込みという形で実現されタイミングは特に指定
しないが、取り込みの設定値であるので映像取り込みを
指示すると同時かまたはそれ以前に設定される。
れる映像の画面更新のタイミングである。これは取り込
み映像を中途半端なものにせず画面の最初から取り込む
ようにする調整のためである。
ルタなし、「01」の時は横方向のみフィルタあり、
「10」の時は縦方向のみフィルタあり、さらに、「1
1」の時は縦横方向フィルタありの指定をそれぞれでき
る。
あるが、取り込んだ映像を画素発生部で加工した後に表
示可能で表現力を高めることが出来る。その場合におい
て取り込んだ映像とそれを利用する処理との間で同期化
出来るので常に最新の映像を用いた表示や画素生成が可
能となる。
様々な入力方式に対応可能で様々な映像信号発生部に対
応可能であり、インタレース取り込みでインタレース表
示の場合に映像信号発生部と表示部の組合せに合わせて
フィールドの時間的空間的逆転のない正しい映像を提示
できる。
可能で、表示用,映像キャプチャ用等様々な用途に合わ
せた取り込みが可能な上に、それぞれのフォーマットに
対応して表示にも供することが可能である。
時のフィルタ指定が可能である。
は、命令処理部1110に割り込みを発生する機能を持
っている。映像入力部1120は図2に示すように、統
合型図形メモリ制御部1180、CPUインタフェース
制御部1170経由で命令処理部1110に割り込みを
発生する。これは、他の画素発生部1130や表示制御
部1140からの割り込みも含めて、命令処理部111
0に知らせるために各部の割り込み情報を統合型図形メ
モリ制御部1180で1つの信号に集約している。
されると、統合型図形メモリ制御部1180内の図18
に示す割り込みステータスレジスタ1181をリード
し、どのブロックで割り込みが発生したかを検出し、割
り込み処理を移す。この割り込みステータスレジスタ1
181は、割り込みイネーブルレジスタ1183によっ
てイネーブルとディスエーブルの制御ができ、これらの
レジスタをクリアするには、割り込みフラグクリアレジ
スタに「1」を書き込むことで行う。
み機能を有している。一つは、図17に示すVIEビッ
ト1121vをアサートすることで取り込みを開始し、
ネゲートすることで取り込みを停止する。もう一つは、
VIEビット1121vをアサートすることで取り込み
を開始し、図17のVFRAMビット1121cの示す
値のフレーム数を取り込んで取り込みを停止し、VIE
ビット1121vをクリアする。
7のVRNMビット1129vが「0」のとき、後者の
機能は、VRNMビット1129vが「1」のときに実
行可能である。
に、取り込み開始後に取り込みを停止するときは、映像
入力部1120から映像入力取り込み終了割り込みが発
生する。これにより、命令処理部1110は、設定した
数のフレーム数が映像入力部1120により統合型図形
メモリ1200に格納されたことを知ることができる。
チャンネルや入力ソースをテクスチャ画像として描画
し、それを連続表示することで複数の映像が動画として
見ることができることを示す。
の矩形領域に動画として表示する例を挙げて説明する。
れたソフトウェアによって映像信号発生部2300のチ
ャンネル選択を始めのチャンネルに合わせ、VRNMビ
ット1129vを「1」で3フレームの映像を取り込む
ためVFRAMビット1121cに3をセットして、映
像入力部の取り込みを開始させる。
込んだ後に割り込みを発生し、取り込みを停止してVI
E1121vをクリアしてアイドル状態となる。取り込
み領域は、チャンネル1のように割り当てられたV00
(1194),V01(1195),V02(119
6)にそれぞれ3フレーム取り込まれ、各領域の先頭ア
ドレスは、図6の(VSAH0)1124H及び(VSA
H0)1124Lは連結されて統合型図形メモリ119
0上の映像データ領域(V0)1194の先頭アドレスを
形成する。
(VSAL1)1125Lから(V1)1195の先頭アド
レスと、(VSAH2)1126Hと(VSAL2)112
6Lから(V2)1196の先頭アドレスがそれぞれ形成
される。
129vが「1」のモードで映像を取り込み、終了した
ら取り込みを停止して割り込みを発生する。
チンで映像入力部1120の割り込みを認識し、画素発
生部1130に対してV00(1194),V01(1
195),V02(1196)をテクスチャ画像として
使用して、表示領域F0(1191)、もしくは、F1
(1192)にチャンネル1の矩形領域の描画を行うた
めの画素発生部用の命令を統合型図形メモリ1200の
画素発生部用の命令格納領域に転送し、描画する起動を
かける。
ャンネル2の映像取り込みのために映像格納領域開始ア
ドレス((VSAH0)1124H、(VSAL0)112
4L、(VSAH1)1125H、(VSAL1)1125
L、(VSAH2)1126H、(VSAL2)1126
L)の設定を行い、VRNMビット1129vを「1」
でVIEビット1121vをアサートする。格納領域
は、V10(1197),V11(1198),V12
(1199)を使用して取り込まれる。
ネル3が終了した後は、チャンネル1に戻って、処理を
継続することで、各チャンネルは、表示画面上で動画と
して見ることができる。
2のように入力エラーを検出すると、VINERR信号
により表示制御部1140に知らせる。表示制御部11
40は、図10に示す表示制御部1140の表示用SY
NC生成回路1141bで生成した垂直同期信号に同期
して、VINERR信号の値をチェックする。この際、
アサートされていた場合は、図10に示すようにエラー
表示レジスタ1141a1の値に従って、次のフレーム
の表示すべき画像を選択する。
に示す。
データの意味は、 「00」:エラー検出無視。取り込まれたままの映像を
表示、 「01」:ブルーバックを表示、 「10」:エラーが検出される前に取り込んだ映像を表
示、 「11」:未定義であり、エラー表示制御選択回路11
43によって、選択信号が生成され、選択回路1144
によって、ブルーバックか、撮り込んだ映像そのまま
か、エラーを起こす前の正常入力映像のいずれかを選択
して表示する。 である。
示用SYNC生成回路1141bで生成した垂直同期信
号で示すフレーム数で、指定できるようにする。これ
は、高周波のノイズに対して、エラー画像を出力するこ
とにより、画面のちらつきを防ぐために使用される。図
17のブルーバック表示エラーレベルレジスタ1141
a2で示された値のフレームタイミング期間、VINE
RR信号がアサートされたときにブルーバックを選択す
るようにする。
ーバック表示フレーム数レジスタ1141a3に示され
た値のフレームタイミング期間、ブルーバックを表示す
る。この間、たとえ、VINERR信号がネゲートされ
たとしても、ブルーバックを表示する。これも、高周波
ノイズによる表示画面のちらつき防止機能である。
1、1/2、1/3、1/4などと、縮小率が逆数とな
っている。このような機能で、TV等の決まったサイズ
(640x480)の画像を入力画像として、取り込み
時に間引きを行った場合、目的のサイズ(例:480x
360)にすることができないことがある。
ドウェア構成を示す。
力画素カウンタ9201で入力画像をカウントし、縮小
率に応じて入力画素データのラッチ(データラッチ92
04)の書き込みイネーブル信号を生成する。この際、
逆数の場合は、分母の数値の周期でタイミング発生する
ことで実現できる。本機能は、ハードウェアの実現にお
いて、縮小率が逆数の方が容易である。
ントするだけでは、ラッチのイネーブル信号のタイミン
グ生成ができないのでハードウェア化するのが難しかっ
た。本発明では、図12に示すように、ディジタル積分
機DDAを用いて、任意の縮小率の間引きを実現する。
画素縮小レジスタ9301は、Δxレジスタ9301a
とΔyレジスタ9301bで構成される。
期設定9601の式1に着目し、
=640とする。縮小率が1/1つまり、直線の傾きに
置き換えて、45度を超えることが無いことを利用す
る。つまり、縮小率の分母をΔyに、分子をΔxにそれ
ぞれ代入し、ディジタル積分機9302を入力画像イネ
ーブル信号で、ループ計算させる。この時、図15の9
603がYesの時に、データの書き込みイネーブル信号
をアサートさせることで、640画素の入力に対して、
400画素の間引かれたデータのラッチができる。
Aの計算式は、以下のようになる。
DAで発生させる場合。
きが0〜+45度の場合。
表示Xサイズ(メモリに入れるときのサイズ)にする。
Y方向も縮小する場合は、このプログラムをもう1組用
意する。
縮小率レジスタは、図17のΔxレジスタ9501cと
Δyレジスタ9501dである。
向の間引きタイミングは、ライン単位のイネーブル信号
生成になる。このため、画素間引きデータを画素毎にラ
ッチするためには、画素間引きデータイネーブル信号と
AND論理を経由する必要がある。これが、データイネ
ーブル信号生成回路9507で行われる。ここで生成さ
れたデータイネーブル信号により、任意の縮小率の間引
きデータが得られる。
成を示している。
号発生部2300からの映像画素有効信号、映像水平同
期信号、映像垂直同期信号および映像信号を入力して、
あらかじめ、水平画素数レジスタ11a4と垂直ライン数レ
ジスタ11a7とに設定された値にしたがってエラー検出を
行い、表示制御部1140にVINERR信号により、
エラー検出結果を通知する。エラー検出は、水平方向と
垂直方向と独立に行い、エラー抽出回路11a9で、取
り込みエラーモードレジスタ11a8に従って抽出する。
11a8の意味は、 「00」:エラー検出しない 「01」:画素エラーのみで検出 「10」:ラインエラーのみで検出 「11」:画素、ライン両方がエラーのときにエラー検
出である。
号と映像水平同期信号を入力とする画素カウンタ11a
1により、入力される画素をカウントして水平画素数レ
ジスタの値と、比較器11a5で比較し、水平画素数レジス
タの値よりも小さいときに、エラーとする。
号と映像水平同期信号と映像垂直同期信号とを入力とす
るラインカウンタ11a2により、有効入力ライン数をカウ
ントして垂直ライン数レジスタの値と、比較器11a6で比
較し、垂直ライン数レジスタの値よりも小さいときにエ
ラーとする。
しくは、まったくの非同期で入力されてくるため、同期
回路を経由して、取り込み映像信号が映像入力部112
0へ送られる。
力映像を元データとした変形描画を行うと共に高品質な
表示を行うことができる。
処理装置の構成図である。
概要を示した図である。
した図である。
ある。
路の構成を示した図である。
DDA回路を用いた間引き回路の構成を示した図であ
る。
回路の構成を示した図である。
に、DDA回路を用いた間引き回路の構成を示した図で
ある。
表示する時の処理の概要を示した図である。
る。
200…モデム、3100…ドライブ、4100…キーパッ
ド、4200…キーボード、4300…マウス、100
0…本体、1100…CPU、1200…主記憶、13
10…ROM1310、1320…PLD1320 、1410,14
20…入出力部、2300…映像信号発生部、1140
…表示制御部、1110…命令処理部、1120…映像
入力部、1130…画素発生部、1150…バス制御
部、1180…I/O部、1190…統合型図形メモ
リ、11a0…映像信号エラー検出部
Claims (3)
- 【請求項1】フレーム毎に該フレームを構成する画素の
内容が異なる矩形動画映像を入力する少なくとも一つの
映像入力手段と,前記映像入力手段からの映像信号を入
力して予め設定された映像入力エラー条件に基づき入力
映像のエラー検出を行う入力映像エラー検出手段と、前
記映像入力手段からの映像信号を表示情報に従って特定
の映像格納領域に蓄える映像記憶手段と、図形発生手段
が参照する図形の元データを格納する元データ記憶手段
と、前記図形発生手段が発生する図形を格納する図形記
憶手段を有し、前記映像記憶手段の映像データと前記図
形記憶手段の図形データを取出して表示する図形処理装
置において、前記入力映像エラー検出手段の入力映像エ
ラー検出情報に基づき、前記映像記憶手段の映像データ
と前記図形記憶手段の図形データによる表示形態、特定
色を表示する表示形態およびエラー検出される直前の映
像を表示する表示形態とを選択して表示装置に表示する
表示制御手段とを具備することを特徴とする図形処理装
置。 - 【請求項2】請求項1において、前記入力映像エラー検
出手段は前記映像入力信号を水平方向と垂直方向とに分
けてエラーを検出し、独立にエラーとする場合と両方が
エラーのときをエラーにする場合を選択可能であること
を特徴とする図形処理装置。 - 【請求項3】請求項1において、入力映像の画像サイズ
に対して整数比で任意の縮小率を指定して映像を取り込
み、間引いた映像を表示できることを特徴とする図形処
理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28045999A JP2001100730A (ja) | 1999-09-30 | 1999-09-30 | 図形処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28045999A JP2001100730A (ja) | 1999-09-30 | 1999-09-30 | 図形処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001100730A true JP2001100730A (ja) | 2001-04-13 |
Family
ID=17625368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28045999A Pending JP2001100730A (ja) | 1999-09-30 | 1999-09-30 | 図形処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001100730A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009527001A (ja) * | 2005-12-21 | 2009-07-23 | エヌエックスピー ビー ヴィ | モバイルディスプレイインタフェース |
US7920147B2 (en) | 2005-03-17 | 2011-04-05 | Sony Corporation | Image processing apparatus, image processing process, and recording medium |
JP2012035677A (ja) * | 2010-08-04 | 2012-02-23 | Renesas Electronics Corp | 表示制御装置 |
-
1999
- 1999-09-30 JP JP28045999A patent/JP2001100730A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7920147B2 (en) | 2005-03-17 | 2011-04-05 | Sony Corporation | Image processing apparatus, image processing process, and recording medium |
JP2009527001A (ja) * | 2005-12-21 | 2009-07-23 | エヌエックスピー ビー ヴィ | モバイルディスプレイインタフェース |
JP2012035677A (ja) * | 2010-08-04 | 2012-02-23 | Renesas Electronics Corp | 表示制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5633687A (en) | Method and system for providing an interlaced image on an display | |
EP1959425B1 (en) | Image converting apparatus and image converting method | |
US6788309B1 (en) | Method and apparatus for generating a video overlay | |
US7271841B2 (en) | Method for deinterlacing interlaced video by a graphics processor | |
US20060208960A1 (en) | Display specific image processing in an integrated circuit | |
KR19980071592A (ko) | 이미지 업스케일 방법 및 장치 | |
JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
JP2005532740A (ja) | 高精細度デインタレース/フレーム倍増回路およびその方法 | |
JPH0472873A (ja) | 画像表示装置 | |
US7050077B2 (en) | Resolution conversion device and method, and information processing apparatus | |
JP4445122B2 (ja) | 2タップ/3タップフリッカフィルタリングのためのシステム及び方法 | |
EP2346240B1 (en) | Image processing method and device, and imaging apparatus using the image processing device | |
JPH07104722A (ja) | 画像表示システム | |
JP2001100730A (ja) | 図形処理装置 | |
CN112203030B (zh) | 接收装置、影像记录系统以及降低影像记录系统的影像延迟的方法 | |
JP2002500478A (ja) | ネットワーク・アプリケーション・データのテレビジョン表示においてフリッカを減らす方法及び装置 | |
WO2007122768A1 (ja) | 描画処理装置 | |
JP2002500479A (ja) | ネットワーク・アプリケーション・データを表示するテレビジョン・システムにおいて実現されるフリッカ・フィルタ及びインタレーサ | |
JP2001155673A (ja) | 走査型電子顕微鏡 | |
JP2006337732A (ja) | 会議用画像表示システム | |
JPH1127599A (ja) | 2画面表示テレビジョン及び2画面表示の為の追い越し制御回路 | |
JP2000181431A (ja) | 図形処理装置 | |
JPH0865639A (ja) | 画像処理装置 | |
JP3894173B2 (ja) | 映像データ転送を行うコンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |