JP2003256350A - バスシステム - Google Patents
バスシステムInfo
- Publication number
- JP2003256350A JP2003256350A JP2002055972A JP2002055972A JP2003256350A JP 2003256350 A JP2003256350 A JP 2003256350A JP 2002055972 A JP2002055972 A JP 2002055972A JP 2002055972 A JP2002055972 A JP 2002055972A JP 2003256350 A JP2003256350 A JP 2003256350A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- slave
- master
- data
- core circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 マスタ／スレーブコア回路がマスタ／スレー
ブＩ／Ｆ回路を介してシステムバスに接続される構造で
各種動作を迅速に実行できるバスシステムを提供する。 【解決手段】 マスタ／スレーブコア回路２０２，２０
３同士のデータ通信に必要な処理動作の一部をマスタ／
スレーブＩ／Ｆ回路２０６，２０７が代行することによ
り、マスタ／スレーブＩ／Ｆ回路２０６，２０７とコア
回路２０２，２０３とのデータ通信を必要最小限として
各種動作を高速化する。
ブＩ／Ｆ回路を介してシステムバスに接続される構造で
各種動作を迅速に実行できるバスシステムを提供する。 【解決手段】 マスタ／スレーブコア回路２０２，２０
３同士のデータ通信に必要な処理動作の一部をマスタ／
スレーブＩ／Ｆ回路２０６，２０７が代行することによ
り、マスタ／スレーブＩ／Ｆ回路２０６，２０７とコア
回路２０２，２０３とのデータ通信を必要最小限として
各種動作を高速化する。
Description
【０００１】
【発明の属する技術分野】本発明は、マスタコア回路と
スレーブコア回路とのデータ通信をシステムバスで仲介
するバスシステムに関し、特に、マスタ／スレーブコア
回路がマスタ／スレーブＩ／Ｆ回路を介してシステムバ
スに接続されるバスシステムに関する。
スレーブコア回路とのデータ通信をシステムバスで仲介
するバスシステムに関し、特に、マスタ／スレーブコア
回路がマスタ／スレーブＩ／Ｆ回路を介してシステムバ
スに接続されるバスシステムに関する。
【０００２】
【従来の技術】いわゆるＡＳＩＣ(Application Specifi
c Integrated Circuit)などの半導体集積回路からなる
データ処理装置は、１個のシステムバスに各種のマスタ
コア回路と各種のスレーブコア回路とを接続した構造に
形成されている。
c Integrated Circuit)などの半導体集積回路からなる
データ処理装置は、１個のシステムバスに各種のマスタ
コア回路と各種のスレーブコア回路とを接続した構造に
形成されている。
【０００３】マスタコア回路は、例えば、ＣＰＵ(Centr
al Processing Unit)などのデータ処理を主体的に実行
する集積回路からなり、必要によりスレーブコア回路と
データ通信を実行する。スレーブコア回路は、例えば、
ＲＡＭ(Random Access Memory)などの集積回路からな
り、マスタコア回路のデータ処理に従属的に参加する。
al Processing Unit)などのデータ処理を主体的に実行
する集積回路からなり、必要によりスレーブコア回路と
データ通信を実行する。スレーブコア回路は、例えば、
ＲＡＭ(Random Access Memory)などの集積回路からな
り、マスタコア回路のデータ処理に従属的に参加する。
【０００４】しかし、現在では半導体集積回路の構造が
複雑化しており、あるシステムバスに別規格のＩＰ(Int
ellectual Property)回路からなるマスタ／スレーブコ
ア回路を組み合わせることもある。このような場合、デ
ータ通信に支障がないようにマスタ／スレーブコア回路
を設計変更することもあるが、これは実際には困難な場
合が多い。
複雑化しており、あるシステムバスに別規格のＩＰ(Int
ellectual Property)回路からなるマスタ／スレーブコ
ア回路を組み合わせることもある。このような場合、デ
ータ通信に支障がないようにマスタ／スレーブコア回路
を設計変更することもあるが、これは実際には困難な場
合が多い。
【０００５】そこで、マスタ／スレーブコア回路とシス
テムバスとの接続にマスタ／スレーブＩ／Ｆ回路を介在
させることにより、別規格のマスタ／スレーブコア回路
がシステムバスで支障なくデータ通信できるようにした
データ処理装置がある。
テムバスとの接続にマスタ／スレーブＩ／Ｆ回路を介在
させることにより、別規格のマスタ／スレーブコア回路
がシステムバスで支障なくデータ通信できるようにした
データ処理装置がある。
【０００６】[従来例の構成]上述のようなデータ処理装
置の一従来例を図７ないし図９を参照して以下に説明す
る。このデータ処理装置１００は、図７に示すように、
１個のバスシステム１０１を有しており、このバスシス
テム１０１に複数種類のマスタコア回路１０２と複数種
類のスレーブコア回路１０３とが接続されている。
置の一従来例を図７ないし図９を参照して以下に説明す
る。このデータ処理装置１００は、図７に示すように、
１個のバスシステム１０１を有しており、このバスシス
テム１０１に複数種類のマスタコア回路１０２と複数種
類のスレーブコア回路１０３とが接続されている。
【０００７】バスシステム１０１は、システムバス１０
５、複数のマスタＩ／Ｆ回路１０６、複数のスレーブＩ
／Ｆ回路１０７、マスタアービタ回路１０８、スレーブ
アービタ回路１０９、からなり、システムバス１０５
は、ＷＤ(Write Data)バス１１１およびＲＤ(Read Dat
a)バス１１２からなる。
５、複数のマスタＩ／Ｆ回路１０６、複数のスレーブＩ
／Ｆ回路１０７、マスタアービタ回路１０８、スレーブ
アービタ回路１０９、からなり、システムバス１０５
は、ＷＤ(Write Data)バス１１１およびＲＤ(Read Dat
a)バス１１２からなる。
【０００８】ＷＤバス１１１は、マスタコア回路１０２
が出力する各種コマンドおよび各種データを制御バスお
よびデータバスとしてマスタＩ／Ｆ回路１０６からスレ
ーブＩ／Ｆ回路１０７まで伝送し、ＲＤバス１１２は、
スレーブコア回路１０３が出力する各種データをデータ
バスとしてスレーブＩ／Ｆ回路１０７からマスタＩ／Ｆ
回路１０６まで伝送する。
が出力する各種コマンドおよび各種データを制御バスお
よびデータバスとしてマスタＩ／Ｆ回路１０６からスレ
ーブＩ／Ｆ回路１０７まで伝送し、ＲＤバス１１２は、
スレーブコア回路１０３が出力する各種データをデータ
バスとしてスレーブＩ／Ｆ回路１０７からマスタＩ／Ｆ
回路１０６まで伝送する。
【０００９】複数種類のマスタコア回路１０２は、各々
に専用のマスタＩ／Ｆ回路１０６を介してシステムバス
１０５に接続されており、このシステムバス１０５に、
複数種類のスレーブコア回路１０３が各々に専用のスレ
ーブＩ／Ｆ回路１０７を介して接続されている。
に専用のマスタＩ／Ｆ回路１０６を介してシステムバス
１０５に接続されており、このシステムバス１０５に、
複数種類のスレーブコア回路１０３が各々に専用のスレ
ーブＩ／Ｆ回路１０７を介して接続されている。
【００１０】マスタアービタ回路１０８は、複数のマス
タＩ／Ｆ回路１０６に接続されており、その１個にシス
テムバス１０５を占有させる。スレーブアービタ回路１
０９は、複数のスレーブＩ／Ｆ回路１０７に接続されて
おり、その１個にシステムバス１０５を占有させる。
タＩ／Ｆ回路１０６に接続されており、その１個にシス
テムバス１０５を占有させる。スレーブアービタ回路１
０９は、複数のスレーブＩ／Ｆ回路１０７に接続されて
おり、その１個にシステムバス１０５を占有させる。
【００１１】ＷＤバス１１１とＲＤバス１１２とは並列
に形成されており、ＷＤバス１１１はマスタＩ／Ｆ回路
１０６からスレーブＩ／Ｆ回路１０７へのコマンドと通
信データとを伝送し、ＲＤバス１１２はスレーブＩ／Ｆ
回路１０７からマスタＩ／Ｆ回路１０６への通信データ
を伝送する。
に形成されており、ＷＤバス１１１はマスタＩ／Ｆ回路
１０６からスレーブＩ／Ｆ回路１０７へのコマンドと通
信データとを伝送し、ＲＤバス１１２はスレーブＩ／Ｆ
回路１０７からマスタＩ／Ｆ回路１０６への通信データ
を伝送する。
【００１２】なお、以下では説明を簡単とするため、マ
スタコア回路１０２とマスタＩ／Ｆ回路１０６との組み
合わせをマスタブロック１１４と呼称し、スレーブコア
回路１０３とスレーブＩ／Ｆ回路１０７との組み合わせ
をスレーブブロック１１５と呼称する。
スタコア回路１０２とマスタＩ／Ｆ回路１０６との組み
合わせをマスタブロック１１４と呼称し、スレーブコア
回路１０３とスレーブＩ／Ｆ回路１０７との組み合わせ
をスレーブブロック１１５と呼称する。
【００１３】[従来例の動作]上述のような構成のデータ
処理装置１００の動作を以下に順番に説明する。なお、
以下で云うマスタデータとは、マスタコア回路１０２が
コマンドとは別個に保持していて必要によりスレーブコ
ア回路１０３に送信する各種データを意味しており、ス
レーブデータとは、スレーブコア回路１０３が保持して
いて必要によりマスタコア回路１０２に取得される各種
データを意味している。
処理装置１００の動作を以下に順番に説明する。なお、
以下で云うマスタデータとは、マスタコア回路１０２が
コマンドとは別個に保持していて必要によりスレーブコ
ア回路１０３に送信する各種データを意味しており、ス
レーブデータとは、スレーブコア回路１０３が保持して
いて必要によりマスタコア回路１０２に取得される各種
データを意味している。
【００１４】まず、マスタコア回路１０２がスレーブコ
ア回路１０３にマスタデータを送信する場合、図８に示
すように、マスタコア回路１０２は、送信するマスタデ
ータの受信をスレーブコア回路１０３に命令する送信コ
マンドをマスタＩ／Ｆ回路１０６に送信する。
ア回路１０３にマスタデータを送信する場合、図８に示
すように、マスタコア回路１０２は、送信するマスタデ
ータの受信をスレーブコア回路１０３に命令する送信コ
マンドをマスタＩ／Ｆ回路１０６に送信する。
【００１５】すると、この送信コマンドを受信したマス
タＩ／Ｆ回路１０６は、ＷＤバス１１１を占有している
場合は送信コマンドをシステムバス１０５によりスレー
ブＩ／Ｆ回路１０７に送信するが、占有していない場合
はＷＤバス１１１の占有依頼をマスタアービタ回路１０
８に送信する。
タＩ／Ｆ回路１０６は、ＷＤバス１１１を占有している
場合は送信コマンドをシステムバス１０５によりスレー
ブＩ／Ｆ回路１０７に送信するが、占有していない場合
はＷＤバス１１１の占有依頼をマスタアービタ回路１０
８に送信する。
【００１６】この占有依頼を受信したマスタアービタ回
路１０８は、他のマスタブロック１１４がＷＤバス１１
１を使用していたときは、その使用完了を受信すると占
有依頼を発行したマスタブロック１１４にＷＤバス１１
１を占有させる。このバス占有を完了したマスタアービ
タ回路１０８は、占有完了をマスタＩ／Ｆ回路１０６に
通知するので、このマスタＩ／Ｆ回路１０６が占有完了
をマスタコア回路１０２に通知する。
路１０８は、他のマスタブロック１１４がＷＤバス１１
１を使用していたときは、その使用完了を受信すると占
有依頼を発行したマスタブロック１１４にＷＤバス１１
１を占有させる。このバス占有を完了したマスタアービ
タ回路１０８は、占有完了をマスタＩ／Ｆ回路１０６に
通知するので、このマスタＩ／Ｆ回路１０６が占有完了
をマスタコア回路１０２に通知する。
【００１７】すると、このマスタコア回路１０２は、送
信コマンドをマスタＩ／Ｆ回路１０６に再度送信するの
で、その送信コマンドはマスタＩ／Ｆ回路１０６からシ
ステムバス１０５によりスレーブＩ／Ｆ回路１０７に送
信され、このスレーブＩ／Ｆ回路１０７からスレーブコ
ア回路１０３に送信される。このとき、スレーブコア回
路１０３は、別処理中であるなどして対応不能な場合、
不能通知をスレーブＩ／Ｆ回路１０７に出力する。
信コマンドをマスタＩ／Ｆ回路１０６に再度送信するの
で、その送信コマンドはマスタＩ／Ｆ回路１０６からシ
ステムバス１０５によりスレーブＩ／Ｆ回路１０７に送
信され、このスレーブＩ／Ｆ回路１０７からスレーブコ
ア回路１０３に送信される。このとき、スレーブコア回
路１０３は、別処理中であるなどして対応不能な場合、
不能通知をスレーブＩ／Ｆ回路１０７に出力する。
【００１８】その不能通知はスレーブＩ／Ｆ回路１０７
からシステムバス１０５によりマスタＩ／Ｆ回路１０６
まで送信され、このマスタＩ／Ｆ回路１０６からマスタ
コア回路１０２に送信される。この場合、マスタコア回
路１０２は、いわゆるリトライ処理により上述の動作を
所定回数まで繰り返し、その繰返回数が所定の上限回数
に一致したときは送信エラーを発行する。
からシステムバス１０５によりマスタＩ／Ｆ回路１０６
まで送信され、このマスタＩ／Ｆ回路１０６からマスタ
コア回路１０２に送信される。この場合、マスタコア回
路１０２は、いわゆるリトライ処理により上述の動作を
所定回数まで繰り返し、その繰返回数が所定の上限回数
に一致したときは送信エラーを発行する。
【００１９】この送信エラーとなる以前にスレーブコア
回路１０３が対応可能となると、この可能通知がスレー
ブＩ／Ｆ回路１０７に出力される。その可能通知はスレ
ーブＩ／Ｆ回路１０７からシステムバス１０５によりマ
スタＩ／Ｆ回路１０６まで送信され、このマスタＩ／Ｆ
回路１０６からマスタコア回路１０２に送信される。
回路１０３が対応可能となると、この可能通知がスレー
ブＩ／Ｆ回路１０７に出力される。その可能通知はスレ
ーブＩ／Ｆ回路１０７からシステムバス１０５によりマ
スタＩ／Ｆ回路１０６まで送信され、このマスタＩ／Ｆ
回路１０６からマスタコア回路１０２に送信される。
【００２０】すると、このマスタコア回路１０２は、マ
スタデータをマスタＩ／Ｆ回路１０６に送信するので、
そのマスタデータがマスタＩ／Ｆ回路１０６から占有さ
れたシステムバス１０５によりスレーブＩ／Ｆ回路１０
７まで送信され、このスレーブＩ／Ｆ回路１０７からス
レーブコア回路１０３に送信される。
スタデータをマスタＩ／Ｆ回路１０６に送信するので、
そのマスタデータがマスタＩ／Ｆ回路１０６から占有さ
れたシステムバス１０５によりスレーブＩ／Ｆ回路１０
７まで送信され、このスレーブＩ／Ｆ回路１０７からス
レーブコア回路１０３に送信される。
【００２１】また、マスタコア回路１０２がスレーブコ
ア回路１０３からスレーブデータを取得する場合、図９
に示すように、マスタコア回路１０２は、スレーブデー
タの送信をスレーブコア回路１０３に命令する取得コマ
ンドをマスタＩ／Ｆ回路１０６に送信する。
ア回路１０３からスレーブデータを取得する場合、図９
に示すように、マスタコア回路１０２は、スレーブデー
タの送信をスレーブコア回路１０３に命令する取得コマ
ンドをマスタＩ／Ｆ回路１０６に送信する。
【００２２】その取得コマンドは、マスタＩ／Ｆ回路１
０６、システムバス１０５、スレーブＩ／Ｆ回路１０
７、によりスレーブコア回路１０３まで送信され、この
スレーブコア回路１０３が別処理中であるなどしてマス
タデータを送信できない場合には、前述と同様にリトラ
イ動作が実行される。スレーブコア回路１０３が送信可
能な場合、その可能通知は、スレーブＩ／Ｆ回路１０
７、システムバス１０５、マスタＩ／Ｆ回路１０６、に
よりマスタコア回路１０２まで送信される。
０６、システムバス１０５、スレーブＩ／Ｆ回路１０
７、によりスレーブコア回路１０３まで送信され、この
スレーブコア回路１０３が別処理中であるなどしてマス
タデータを送信できない場合には、前述と同様にリトラ
イ動作が実行される。スレーブコア回路１０３が送信可
能な場合、その可能通知は、スレーブＩ／Ｆ回路１０
７、システムバス１０５、マスタＩ／Ｆ回路１０６、に
よりマスタコア回路１０２まで送信される。
【００２３】このとき、スレーブコア回路１０３はスレ
ーブデータを用意し、この用意が完了するとＲＤバス１
１２の占有依頼をスレーブＩ／Ｆ回路１０７に送信す
る。このスレーブＩ／Ｆ回路１０７は占有依頼をスレー
ブアービタ回路１０９に送信するので、このスレーブア
ービタ回路１０９は、占有依頼を発行したスレーブブロ
ック１１５にＲＤバス１１２を占有させる。
ーブデータを用意し、この用意が完了するとＲＤバス１
１２の占有依頼をスレーブＩ／Ｆ回路１０７に送信す
る。このスレーブＩ／Ｆ回路１０７は占有依頼をスレー
ブアービタ回路１０９に送信するので、このスレーブア
ービタ回路１０９は、占有依頼を発行したスレーブブロ
ック１１５にＲＤバス１１２を占有させる。
【００２４】この占有完了がスレーブアービタ回路１０
９からスレーブＩ／Ｆ回路１０７を介してスレーブコア
回路１０３まで通知されるので、このスレーブコア回路
１０３が出力するスレーブデータが、スレーブＩ／Ｆ回
路１０７、システムバス１０５、マスタＩ／Ｆ回路１０
６、によりマスタコア回路１０２まで送信される。
９からスレーブＩ／Ｆ回路１０７を介してスレーブコア
回路１０３まで通知されるので、このスレーブコア回路
１０３が出力するスレーブデータが、スレーブＩ／Ｆ回
路１０７、システムバス１０５、マスタＩ／Ｆ回路１０
６、によりマスタコア回路１０２まで送信される。
【００２５】
【発明が解決しようとする課題】上述したデータ処理装
置１００では、マスタ／スレーブコア回路１０２，１０
３とシステムバス１０５との接続にマスタ／スレーブＩ
／Ｆ回路１０６，１０７が介在しているので、システム
バス１０５を介して別規格のマスタ／スレーブコア回路
１０２，１０３が支障なくデータ通信することが可能で
ある。
置１００では、マスタ／スレーブコア回路１０２，１０
３とシステムバス１０５との接続にマスタ／スレーブＩ
／Ｆ回路１０６，１０７が介在しているので、システム
バス１０５を介して別規格のマスタ／スレーブコア回路
１０２，１０３が支障なくデータ通信することが可能で
ある。
【００２６】しかし、図８および図９に示すように、マ
スタ／スレーブコア回路１０２，１０３がデータ通信す
るとき、その通信データの全部がマスタ／スレーブコア
回路１０２，１０３の一方から他方までマスタ／スレー
ブＩ／Ｆ回路１０６，１０７を介して通信されるので、
迅速にデータ通信することが困難である。
スタ／スレーブコア回路１０２，１０３がデータ通信す
るとき、その通信データの全部がマスタ／スレーブコア
回路１０２，１０３の一方から他方までマスタ／スレー
ブＩ／Ｆ回路１０６，１０７を介して通信されるので、
迅速にデータ通信することが困難である。
【００２７】本発明は上述のような課題に鑑みてなされ
たものであり、マスタ／スレーブＩ／Ｆ回路を使用した
構造でマスタ／スレーブコア回路のデータ通信を迅速に
実行することができるバスシステムを提供することを目
的とする。
たものであり、マスタ／スレーブＩ／Ｆ回路を使用した
構造でマスタ／スレーブコア回路のデータ通信を迅速に
実行することができるバスシステムを提供することを目
的とする。
【００２８】
【課題を解決するための手段】本発明のバスシステムで
は、マスタ／スレーブコア回路とシステムバスとの接続
にマスタ／スレーブＩ／Ｆ回路を介在させているが、コ
ア回路同士のデータ通信に必要な処理動作の一部をＩ／
Ｆ回路が代行する。このため、通信データの全部をマス
タ／スレーブＩ／Ｆ回路からマスタ／スレーブコア回路
まで転送する必要がないので、マスタ／スレーブＩ／Ｆ
回路を使用した構造でマスタ／スレーブコア回路のデー
タ通信が迅速に実行される。
は、マスタ／スレーブコア回路とシステムバスとの接続
にマスタ／スレーブＩ／Ｆ回路を介在させているが、コ
ア回路同士のデータ通信に必要な処理動作の一部をＩ／
Ｆ回路が代行する。このため、通信データの全部をマス
タ／スレーブＩ／Ｆ回路からマスタ／スレーブコア回路
まで転送する必要がないので、マスタ／スレーブＩ／Ｆ
回路を使用した構造でマスタ／スレーブコア回路のデー
タ通信が迅速に実行される。
【００２９】
【発明の実施の形態】本発明の実施の第１の形態のバス
システムでは、マスタコア回路からの各種の処理依頼へ
の可能／不能通知をスレーブＩ／Ｆ回路がスレーブコア
回路から取得して保持し、マスタコア回路がコマンドを
マスタＩ／Ｆ回路を介してシステムバスによりスレーブ
Ｉ／Ｆ回路まで送信すると、このスレーブＩ／Ｆ回路が
コマンドをスレーブコア回路に通知することなく、保持
している可能／不能通知をマスタＩ／Ｆ回路に返信す
る。
システムでは、マスタコア回路からの各種の処理依頼へ
の可能／不能通知をスレーブＩ／Ｆ回路がスレーブコア
回路から取得して保持し、マスタコア回路がコマンドを
マスタＩ／Ｆ回路を介してシステムバスによりスレーブ
Ｉ／Ｆ回路まで送信すると、このスレーブＩ／Ｆ回路が
コマンドをスレーブコア回路に通知することなく、保持
している可能／不能通知をマスタＩ／Ｆ回路に返信す
る。
【００３０】このため、本形態のバスシステムでは、ス
レーブＩ／Ｆ回路が受信したコマンドをスレーブコア回
路に通知する必要がなく、コマンドを受信してから可能
／不能通知をスレーブコア回路から取得する必要もない
ので、これらに必要な処理時間を削減することができ
る。
レーブＩ／Ｆ回路が受信したコマンドをスレーブコア回
路に通知する必要がなく、コマンドを受信してから可能
／不能通知をスレーブコア回路から取得する必要もない
ので、これらに必要な処理時間を削減することができ
る。
【００３１】本発明の実施の第２の形態のバスシステム
では、マスタＩ／Ｆ回路が、マスタコア回路から受信す
るコマンドを保持してからスレーブＩ／Ｆ回路に送信
し、このスレーブＩ／Ｆ回路から不能通知が返信される
と、これをマスタコア回路に通達することなく、保持し
ているコマンドをスレーブＩ／Ｆ回路に再度送信する。
では、マスタＩ／Ｆ回路が、マスタコア回路から受信す
るコマンドを保持してからスレーブＩ／Ｆ回路に送信
し、このスレーブＩ／Ｆ回路から不能通知が返信される
と、これをマスタコア回路に通達することなく、保持し
ているコマンドをスレーブＩ／Ｆ回路に再度送信する。
【００３２】このため、本形態のバスシステムでは、マ
スタＩ／Ｆ回路が受信した不能通知をマスタコア回路に
通達する必要がなく、不能通知を受信してから再度送信
する送信コマンドをマスタコア回路から再度取得する必
要もないので、これらに必要な処理時間を削減すること
ができる。
スタＩ／Ｆ回路が受信した不能通知をマスタコア回路に
通達する必要がなく、不能通知を受信してから再度送信
する送信コマンドをマスタコア回路から再度取得する必
要もないので、これらに必要な処理時間を削減すること
ができる。
【００３３】本発明の実施の第３の形態のバスシステム
では、マスタＩ／Ｆ回路が、マスタコア回路からスレー
ブコア回路へのマスタデータのデータサイズを送信コマ
ンドから検出し、検出されたデータサイズが所定サイズ
より大きい場合はマスタデータを一時保持しない。この
状態でスレーブＩ／Ｆ回路から返信される可能通知はマ
スタコア回路に通達するので、このマスタコア回路から
送信されるマスタデータをスレーブＩ／Ｆ回路に転送す
る。一方、検出されたデータサイズが所定サイズより小
さいマスタデータは一時保持するので、この状態でスレ
ーブＩ／Ｆ回路から可能通知が返信されると、これをマ
スタコア回路に通達することなく、一時保持しているマ
スタデータをスレーブＩ／Ｆ回路に返送する。
では、マスタＩ／Ｆ回路が、マスタコア回路からスレー
ブコア回路へのマスタデータのデータサイズを送信コマ
ンドから検出し、検出されたデータサイズが所定サイズ
より大きい場合はマスタデータを一時保持しない。この
状態でスレーブＩ／Ｆ回路から返信される可能通知はマ
スタコア回路に通達するので、このマスタコア回路から
送信されるマスタデータをスレーブＩ／Ｆ回路に転送す
る。一方、検出されたデータサイズが所定サイズより小
さいマスタデータは一時保持するので、この状態でスレ
ーブＩ／Ｆ回路から可能通知が返信されると、これをマ
スタコア回路に通達することなく、一時保持しているマ
スタデータをスレーブＩ／Ｆ回路に返送する。
【００３４】このため、本形態のバスシステムでは、マ
スタデータが小さい場合、マスタＩ／Ｆ回路がスレーブ
Ｉ／Ｆ回路から受信した可能通知をマスタコア回路に通
達する必要がなく、可能通知を受信してからマスタデー
タをマスタコア回路から取得する必要もないので、これ
らに必要な処理時間を削減することができる。
スタデータが小さい場合、マスタＩ／Ｆ回路がスレーブ
Ｉ／Ｆ回路から受信した可能通知をマスタコア回路に通
達する必要がなく、可能通知を受信してからマスタデー
タをマスタコア回路から取得する必要もないので、これ
らに必要な処理時間を削減することができる。
【００３５】本発明の実施の第４の形態のバスシステム
では、スレーブＩ／Ｆ回路が、コマンドの受付条件をス
レーブコア回路から取得して保持し、マスタコア回路か
ら受信するコマンドが受付条件に整合しているか判定
し、整合が判定されないとスレーブコア回路に通知する
ことなく、コマンドエラーをマスタＩ／Ｆ回路に返信す
る。
では、スレーブＩ／Ｆ回路が、コマンドの受付条件をス
レーブコア回路から取得して保持し、マスタコア回路か
ら受信するコマンドが受付条件に整合しているか判定
し、整合が判定されないとスレーブコア回路に通知する
ことなく、コマンドエラーをマスタＩ／Ｆ回路に返信す
る。
【００３６】このため、本形態のバスシステムでは、コ
マンドをスレーブＩ／Ｆ回路からスレーブコア回路に転
送して適否を判定させる必要がなく、コマンドエラーを
スレーブコア回路からスレーブＩ／Ｆ回路まで通知する
必要もないので、これらに必要な処理時間を削減するこ
とができる。
マンドをスレーブＩ／Ｆ回路からスレーブコア回路に転
送して適否を判定させる必要がなく、コマンドエラーを
スレーブコア回路からスレーブＩ／Ｆ回路まで通知する
必要もないので、これらに必要な処理時間を削減するこ
とができる。
【００３７】本発明の実施の第５の形態のバスシステム
では、スレーブＩ／Ｆ回路が、マスタコア回路から受信
した取得コマンドをスレーブコア回路に転送してから、
このスレーブコア回路からスレーブデータを受信する以
前にシステムバスの占有依頼を受信して占有制御手段に
通知する。
では、スレーブＩ／Ｆ回路が、マスタコア回路から受信
した取得コマンドをスレーブコア回路に転送してから、
このスレーブコア回路からスレーブデータを受信する以
前にシステムバスの占有依頼を受信して占有制御手段に
通知する。
【００３８】このため、本形態のバスシステムでは、ス
レーブコア回路がスレーブデータの用意を完了してから
システムバスの占有処理を開始する必要がなく、データ
用意と占有処理とを並行に実行するので、その一方に必
要な処理時間を削減することができる。
レーブコア回路がスレーブデータの用意を完了してから
システムバスの占有処理を開始する必要がなく、データ
用意と占有処理とを並行に実行するので、その一方に必
要な処理時間を削減することができる。
【００３９】［実施例の構成］本発明のデータ処理装置
の一実施例を図１ないし図６を参照して以下に説明す
る。本実施例のデータ処理装置２００も、図４に示すよ
うに、１個のバスシステム２０１に複数種類のマスタコ
ア回路２０２と複数種類のスレーブコア回路２０３とが
接続されている。
の一実施例を図１ないし図６を参照して以下に説明す
る。本実施例のデータ処理装置２００も、図４に示すよ
うに、１個のバスシステム２０１に複数種類のマスタコ
ア回路２０２と複数種類のスレーブコア回路２０３とが
接続されている。
【００４０】バスシステム２０１は、システムバス２０
５、複数のマスタＩ／Ｆ回路２０６、複数のスレーブＩ
／Ｆ回路２０７、マスタアービタ回路２０８、占有制御
手段に相当するスレーブアービタ回路２０９、からな
り、システムバス２０５は、ＷＤバス２１１およびＲＤ
バス２１２からなる。
５、複数のマスタＩ／Ｆ回路２０６、複数のスレーブＩ
／Ｆ回路２０７、マスタアービタ回路２０８、占有制御
手段に相当するスレーブアービタ回路２０９、からな
り、システムバス２０５は、ＷＤバス２１１およびＲＤ
バス２１２からなる。
【００４１】複数種類のマスタ／スレーブコア回路２０
２，２０３は、各々に専用のマスタ／スレーブＩ／Ｆ回
路２０６，２０７を介してシステムバス２０５に接続さ
れており、複数のマスタ／スレーブＩ／Ｆ回路２０６，
２０７にはマスタ／スレーブアービタ回路２０８，２０
９が接続されている。なお、以下でもマスタ／スレーブ
コア回路２０２，２０３とマスタ／スレーブＩ／Ｆ回路
２０６，２０７との組み合わせをマスタ／スレーブブロ
ック２１４，２１５と各々呼称する。
２，２０３は、各々に専用のマスタ／スレーブＩ／Ｆ回
路２０６，２０７を介してシステムバス２０５に接続さ
れており、複数のマスタ／スレーブＩ／Ｆ回路２０６，
２０７にはマスタ／スレーブアービタ回路２０８，２０
９が接続されている。なお、以下でもマスタ／スレーブ
コア回路２０２，２０３とマスタ／スレーブＩ／Ｆ回路
２０６，２０７との組み合わせをマスタ／スレーブブロ
ック２１４，２１５と各々呼称する。
【００４２】マスタＩ／Ｆ回路２０６は、図５に示すよ
うに、マスタプロトコル制御回路２２１、アドレス保持
回路２２２、コマンド保持手段であるコマンド保持回路
２２３、サイズ検出手段の一部に相当するコマンド情報
抽出回路２２４、サイズ検出手段の一部に相当するマス
タデータカウンタ２２５、選択回路２２６〜２２９、リ
トライ情報抽出回路２３１，加算器２３２、リトライ間
隔値レジスタ２３３、リトライ間隔カウンタ２３４、比
較器２３５，２３６、リトライ要求回路２３７、上限保
持手段であるリトライ回数レジスタ２３８、回数積算手
段であるリトライ回数カウンタ２３９、エラー通知手段
および原因通知手段に相当するバスエラー判定回路２４
１、データ保持手段であるマスタデータ保持回路２４
２、スレーブデータ制御回路２４３、スレーブデータカ
ウンタ２４４、等を有している。
うに、マスタプロトコル制御回路２２１、アドレス保持
回路２２２、コマンド保持手段であるコマンド保持回路
２２３、サイズ検出手段の一部に相当するコマンド情報
抽出回路２２４、サイズ検出手段の一部に相当するマス
タデータカウンタ２２５、選択回路２２６〜２２９、リ
トライ情報抽出回路２３１，加算器２３２、リトライ間
隔値レジスタ２３３、リトライ間隔カウンタ２３４、比
較器２３５，２３６、リトライ要求回路２３７、上限保
持手段であるリトライ回数レジスタ２３８、回数積算手
段であるリトライ回数カウンタ２３９、エラー通知手段
および原因通知手段に相当するバスエラー判定回路２４
１、データ保持手段であるマスタデータ保持回路２４
２、スレーブデータ制御回路２４３、スレーブデータカ
ウンタ２４４、等を有している。
【００４３】スレーブＩ／Ｆ回路２０７は、図６に示す
ように、スレーブプロトコル制御回路２５１、可否保持
手段である可否状態保持回路２５２、条件保持手段であ
る受信条件保持回路２５３、コマンド判定手段およびエ
ラー返信手段に相当する応答条件判定回路２５４、理由
返信手段に相当する否定原因生成回路２５５、リトライ
設定値レジスタ２５６、疑似乱数発生回路２５７、選択
回路２５８〜２６２、アドレスデコーダ２６４、アドレ
ス保持回路２６５、コマンド保持回路２６６、マスタデ
ータ保持回路２６７、占有依頼手段であるスレーブデー
タ制御回路２６８、スレーブデータカウンタ２６９、等
を有している。
ように、スレーブプロトコル制御回路２５１、可否保持
手段である可否状態保持回路２５２、条件保持手段であ
る受信条件保持回路２５３、コマンド判定手段およびエ
ラー返信手段に相当する応答条件判定回路２５４、理由
返信手段に相当する否定原因生成回路２５５、リトライ
設定値レジスタ２５６、疑似乱数発生回路２５７、選択
回路２５８〜２６２、アドレスデコーダ２６４、アドレ
ス保持回路２６５、コマンド保持回路２６６、マスタデ
ータ保持回路２６７、占有依頼手段であるスレーブデー
タ制御回路２６８、スレーブデータカウンタ２６９、等
を有している。
【００４４】マスタ／スレーブプロトコル制御回路２２
１，２５１は、マイクロコンピュータからなり、マスタ
／スレーブＩ／Ｆ回路２０６，２０７の各部の動作制御
に必要な通信プロトコルのコンピュータプログラムがフ
ァームウェアとして実装されている。
１，２５１は、マイクロコンピュータからなり、マスタ
／スレーブＩ／Ｆ回路２０６，２０７の各部の動作制御
に必要な通信プロトコルのコンピュータプログラムがフ
ァームウェアとして実装されている。
【００４５】マスタＩ／Ｆ回路２０６は、マスタプロト
コル制御回路２２１が実装されているコンピュータプロ
グラムに対応して各部を動作制御することなどにより、
コマンド送信手段、転送制御手段、可能転送手段、デー
タ転送手段、データ返送手段、等の各種手段を各種機能
として論理的に有している。
コル制御回路２２１が実装されているコンピュータプロ
グラムに対応して各部を動作制御することなどにより、
コマンド送信手段、転送制御手段、可能転送手段、デー
タ転送手段、データ返送手段、等の各種手段を各種機能
として論理的に有している。
【００４６】スレーブＩ／Ｆ回路２０７は、スレーブプ
ロトコル制御回路２５１が実装されているコンピュータ
プログラムに対応して各部を動作制御することにより、
可否通知手段、時間通知手段、コマンド受信手段、スレ
ーブデータ制御回路２６８、等の各種手段を各種機能と
して論理的に有している。
ロトコル制御回路２５１が実装されているコンピュータ
プログラムに対応して各部を動作制御することにより、
可否通知手段、時間通知手段、コマンド受信手段、スレ
ーブデータ制御回路２６８、等の各種手段を各種機能と
して論理的に有している。
【００４７】マスタＩ／Ｆ回路２０６のコマンド保持回
路２２３は、スレーブコア回路２０３に各種処理を依頼
するコマンドをマスタコア回路２０２から受信して保持
する。マスタＩ／Ｆ回路２０６のコマンド送信手段は、
マスタプロトコル制御回路２２１が選択回路２２６を動
作制御する機能などに相当し、保持されたコマンドをス
レーブＩ／Ｆ回路２０７に転送する。
路２２３は、スレーブコア回路２０３に各種処理を依頼
するコマンドをマスタコア回路２０２から受信して保持
する。マスタＩ／Ｆ回路２０６のコマンド送信手段は、
マスタプロトコル制御回路２２１が選択回路２２６を動
作制御する機能などに相当し、保持されたコマンドをス
レーブＩ／Ｆ回路２０７に転送する。
【００４８】スレーブＩ／Ｆ回路２０７の受信条件保持
回路２５３は、マスタコア回路２０２から受信するコマ
ンドの受付条件をスレーブコア回路２０３から取得して
保持し、応答条件判定回路２５４は、マスタコア回路２
０２から受信するコマンドが受付条件に整合しているか
判定し、その整合が判定されないとスレーブコア回路２
０３に通知することなく、コマンドエラーをマスタＩ／
Ｆ回路２０６に返信する。
回路２５３は、マスタコア回路２０２から受信するコマ
ンドの受付条件をスレーブコア回路２０３から取得して
保持し、応答条件判定回路２５４は、マスタコア回路２
０２から受信するコマンドが受付条件に整合しているか
判定し、その整合が判定されないとスレーブコア回路２
０３に通知することなく、コマンドエラーをマスタＩ／
Ｆ回路２０６に返信する。
【００４９】スレーブＩ／Ｆ回路２０７の可否状態保持
回路２５２は、マスタコア回路２０２からの各種の処理
依頼への対応可否を示す可能／不能通知を、スレーブコ
ア回路２０３から取得して保持する。なお、スレーブコ
ア回路２０３は、コマンドを受信できない状態とマスタ
データを受信できない状態とが別個に存在するため、こ
れらに個々に対応した可能／不能通知が可否状態保持回
路２５２に保持される。また、この可能／不能などの通
知は、コマンドのような所定データとして送信すること
もできるが、専用の信号線のハイ／ロー状態として通達
することもできる。
回路２５２は、マスタコア回路２０２からの各種の処理
依頼への対応可否を示す可能／不能通知を、スレーブコ
ア回路２０３から取得して保持する。なお、スレーブコ
ア回路２０３は、コマンドを受信できない状態とマスタ
データを受信できない状態とが別個に存在するため、こ
れらに個々に対応した可能／不能通知が可否状態保持回
路２５２に保持される。また、この可能／不能などの通
知は、コマンドのような所定データとして送信すること
もできるが、専用の信号線のハイ／ロー状態として通達
することもできる。
【００５０】スレーブＩ／Ｆ回路２０７のコマンド受信
手段は、スレーブプロトコル制御回路２５１が選択回路
２６０を動作制御する機能などに相当し、可能通知が保
持されている状態で受付条件に整合するコマンドをマス
タコア回路２０２から受信するとスレーブコア回路２０
３に転送する。
手段は、スレーブプロトコル制御回路２５１が選択回路
２６０を動作制御する機能などに相当し、可能通知が保
持されている状態で受付条件に整合するコマンドをマス
タコア回路２０２から受信するとスレーブコア回路２０
３に転送する。
【００５１】スレーブＩ／Ｆ回路２０７の可否通知手段
は、スレーブプロトコル制御回路２５１が応答条件判定
回路２５４を動作制御する機能などに相当し、マスタＩ
／Ｆ回路２０６からコマンドを受信するとスレーブコア
回路２０３に通知することなく、可否状態保持回路２５
２に保持されている可能／不能通知を返信する。
は、スレーブプロトコル制御回路２５１が応答条件判定
回路２５４を動作制御する機能などに相当し、マスタＩ
／Ｆ回路２０６からコマンドを受信するとスレーブコア
回路２０３に通知することなく、可否状態保持回路２５
２に保持されている可能／不能通知を返信する。
【００５２】スレーブＩ／Ｆ回路２０７のリトライ設定
値レジスタ２５６は、スレーブコア回路２０３が対応不
能から対応可能に復帰する予定時間をクロック数などで
取得して保持し、スレーブＩ／Ｆ回路２０７の時間通知
手段は、スレーブプロトコル制御回路２５１が選択回路
２５８を動作制御する機能などに相当し、マスタＩ／Ｆ
回路２０６に不能通知が返信されるときに予定時間も返
信する。
値レジスタ２５６は、スレーブコア回路２０３が対応不
能から対応可能に復帰する予定時間をクロック数などで
取得して保持し、スレーブＩ／Ｆ回路２０７の時間通知
手段は、スレーブプロトコル制御回路２５１が選択回路
２５８を動作制御する機能などに相当し、マスタＩ／Ｆ
回路２０６に不能通知が返信されるときに予定時間も返
信する。
【００５３】マスタＩ／Ｆ回路２０６のリトライ間隔値
レジスタ２３３は、スレーブＩ／Ｆ回路２０７から不能
通知とともに返信される予定時間を保持し、リトライ間
隔カウンタ２３４は、不能通知を受信してからの経過時
間をカウントし、比較器２３５は、上述の経過時間が予
定時間に一致するとリトライ要求回路２３７に通知す
る。
レジスタ２３３は、スレーブＩ／Ｆ回路２０７から不能
通知とともに返信される予定時間を保持し、リトライ間
隔カウンタ２３４は、不能通知を受信してからの経過時
間をカウントし、比較器２３５は、上述の経過時間が予
定時間に一致するとリトライ要求回路２３７に通知す
る。
【００５４】マスタＩ／Ｆ回路２０６の転送制御手段
は、マスタプロトコル制御回路２２１がリトライ要求回
路２３７の出力信号に対応して選択回路２２６を動作制
御する機能などに相当し、スレーブＩ／Ｆ回路２０７か
ら不能通知と予定時間とが返信されるとマスタコア回路
２０２にデータ通知することなく、予定時間まで待機し
てから保持されている送信コマンドを再度送信する。
は、マスタプロトコル制御回路２２１がリトライ要求回
路２３７の出力信号に対応して選択回路２２６を動作制
御する機能などに相当し、スレーブＩ／Ｆ回路２０７か
ら不能通知と予定時間とが返信されるとマスタコア回路
２０２にデータ通知することなく、予定時間まで待機し
てから保持されている送信コマンドを再度送信する。
【００５５】マスタＩ／Ｆ回路２０６のリトライ回数レ
ジスタ２３８は、送信コマンドの送信繰り返しの上限回
数をマスタコア回路２０２から取得して保持し、リトラ
イ回数カウンタ２３９は、送信コマンドの送信回数を積
算し、比較器２３６は、上述の送信回数が上限回数に一
致するとリトライ要求回路２３７とバスエラー判定回路
２４１とに通知する。
ジスタ２３８は、送信コマンドの送信繰り返しの上限回
数をマスタコア回路２０２から取得して保持し、リトラ
イ回数カウンタ２３９は、送信コマンドの送信回数を積
算し、比較器２３６は、上述の送信回数が上限回数に一
致するとリトライ要求回路２３７とバスエラー判定回路
２４１とに通知する。
【００５６】スレーブＩ／Ｆ回路２０７の否定原因生成
回路２５５は、前述のコマンドエラーとともにエラー理
由を選択回路２５８からマスタＩ／Ｆ回路２０６に返信
し、不能通知とともに不能理由を選択回路２５８からマ
スタＩ／Ｆ回路２０６に返信する。
回路２５５は、前述のコマンドエラーとともにエラー理
由を選択回路２５８からマスタＩ／Ｆ回路２０６に返信
し、不能通知とともに不能理由を選択回路２５８からマ
スタＩ／Ｆ回路２０６に返信する。
【００５７】なお、スレーブＩ／Ｆ回路２０７の否定原
因生成回路２５５は、マスタＩ／Ｆ回路２０６に返信す
る不能理由に、コマンドエラーをマスタブロック２１４
に解消させるための修正データを付与することもでき
る。例えば、スレーブブロック２１５が４バイトのコマ
ンドしか受け付けない場合、“４バイト”なるフィール
ドを修正データとして不能理由に付与することができ
る。
因生成回路２５５は、マスタＩ／Ｆ回路２０６に返信す
る不能理由に、コマンドエラーをマスタブロック２１４
に解消させるための修正データを付与することもでき
る。例えば、スレーブブロック２１５が４バイトのコマ
ンドしか受け付けない場合、“４バイト”なるフィール
ドを修正データとして不能理由に付与することができ
る。
【００５８】マスタＩ／Ｆ回路２０６のバスエラー判定
回路２４１は、コマンドエラーとともに返信されたエラ
ー通知をマスタコア回路に通知し、比較器２３６の通知
信号に対応して送信エラーと不能通知と不能理由とをマ
スタコア回路２０２にデータ通知する。
回路２４１は、コマンドエラーとともに返信されたエラ
ー通知をマスタコア回路に通知し、比較器２３６の通知
信号に対応して送信エラーと不能通知と不能理由とをマ
スタコア回路２０２にデータ通知する。
【００５９】マスタＩ／Ｆ回路２０６のコマンド情報抽
出回路２２４およびマスタデータカウンタ２２５は、マ
スタコア回路２０２からスレーブコア回路２０３へのマ
スタデータのデータサイズを送信コマンドから検出し、
マスタデータ保持回路２４２は、マスタプロトコル制御
回路２２１の動作制御によりデータサイズが１バースト
などの所定サイズより小さいマスタデータを一時保持す
る。
出回路２２４およびマスタデータカウンタ２２５は、マ
スタコア回路２０２からスレーブコア回路２０３へのマ
スタデータのデータサイズを送信コマンドから検出し、
マスタデータ保持回路２４２は、マスタプロトコル制御
回路２２１の動作制御によりデータサイズが１バースト
などの所定サイズより小さいマスタデータを一時保持す
る。
【００６０】なお、本実施例のデータ処理装置２００で
は、マスタＩ／Ｆ回路２０６が複数のマスタコア回路２
０２ごとに設けられているが、マスタデータ保持回路２
４２の保持容量は、そのマスタＩ／Ｆ回路２０６に接続
されるマスタコア回路２０２が出力するマスタデータの
最小単位などに対応している。
は、マスタＩ／Ｆ回路２０６が複数のマスタコア回路２
０２ごとに設けられているが、マスタデータ保持回路２
４２の保持容量は、そのマスタＩ／Ｆ回路２０６に接続
されるマスタコア回路２０２が出力するマスタデータの
最小単位などに対応している。
【００６１】マスタＩ／Ｆ回路２０６の可能転送手段
は、マスタプロトコル制御回路２２１の所定機能などに
相当し、マスタデータ保持回路２４２にマスタデータが
一時保持されていない状態でスレーブＩ／Ｆ回路２０７
から可能通知が返信されるとマスタコア回路２０２にデ
ータ通知する。
は、マスタプロトコル制御回路２２１の所定機能などに
相当し、マスタデータ保持回路２４２にマスタデータが
一時保持されていない状態でスレーブＩ／Ｆ回路２０７
から可能通知が返信されるとマスタコア回路２０２にデ
ータ通知する。
【００６２】マスタＩ／Ｆ回路２０６のデータ転送手段
は、マスタプロトコル制御回路２２１が選択回路２２８
を動作制御する機能などに相当し、可能通知の通達に対
応したマスタコア回路２０２からのマスタデータをスレ
ーブコア回路２０３に転送する。
は、マスタプロトコル制御回路２２１が選択回路２２８
を動作制御する機能などに相当し、可能通知の通達に対
応したマスタコア回路２０２からのマスタデータをスレ
ーブコア回路２０３に転送する。
【００６３】マスタＩ／Ｆ回路２０６のデータ返送手段
も、マスタプロトコル制御回路２２１が選択回路２２８
を動作制御する機能などに相当し、マスタデータ保持回
路２４２にマスタデータが一時保持されている状態でス
レーブＩ／Ｆ回路２０７から可能通知が返信されると、
マスタコア回路２０２にデータ通知することなく、一時
保持されているマスタデータを返送する。
も、マスタプロトコル制御回路２２１が選択回路２２８
を動作制御する機能などに相当し、マスタデータ保持回
路２４２にマスタデータが一時保持されている状態でス
レーブＩ／Ｆ回路２０７から可能通知が返信されると、
マスタコア回路２０２にデータ通知することなく、一時
保持されているマスタデータを返送する。
【００６４】スレーブＩ／Ｆ回路２０７のスレーブデー
タ制御回路２６８は、スレーブコア回路２０３から受信
するシステムバス２０５の占有依頼をスレーブアービタ
２０９に通知する。
タ制御回路２６８は、スレーブコア回路２０３から受信
するシステムバス２０５の占有依頼をスレーブアービタ
２０９に通知する。
【００６５】[実施例の動作]上述のような構成におい
て、本実施例のデータ処理装置２００の動作を以下に順
番に説明する。まず、図１および図２に示すように、ス
レーブコア回路２０３は、自身の動作状態に対応したス
テータスデータとして、マスタコア回路２０２からの各
種の処理依頼への可能／不能通知をリアルタイムにスレ
ーブＩ／Ｆ回路２０７に出力するので、このスレーブＩ
／Ｆ回路２０７は、取得した可能／不能通知を更新され
るまで保持する。
て、本実施例のデータ処理装置２００の動作を以下に順
番に説明する。まず、図１および図２に示すように、ス
レーブコア回路２０３は、自身の動作状態に対応したス
テータスデータとして、マスタコア回路２０２からの各
種の処理依頼への可能／不能通知をリアルタイムにスレ
ーブＩ／Ｆ回路２０７に出力するので、このスレーブＩ
／Ｆ回路２０７は、取得した可能／不能通知を更新され
るまで保持する。
【００６６】さらに、スレーブコア回路２０３は、上述
のようにスレーブＩ／Ｆ回路２０７に不能通知を出力す
る場合、例えば、“他処理中”などの不能理由も出力
し、対応可能に復帰する予定時間もクロック数などで出
力するので、スレーブＩ／Ｆ回路２０７は、不能通知と
ともに不能理由および予定時間も保持する。
のようにスレーブＩ／Ｆ回路２０７に不能通知を出力す
る場合、例えば、“他処理中”などの不能理由も出力
し、対応可能に復帰する予定時間もクロック数などで出
力するので、スレーブＩ／Ｆ回路２０７は、不能通知と
ともに不能理由および予定時間も保持する。
【００６７】また、スレーブコア回路２０３は、処理可
能なコマンドの受付条件もデータ処理装置２００の起動
時などにスレーブＩ／Ｆ回路２０７に出力するので、こ
のスレーブＩ／Ｆ回路２０７は、スレーブコア回路２０
３から取得した受付条件も保持する。
能なコマンドの受付条件もデータ処理装置２００の起動
時などにスレーブＩ／Ｆ回路２０７に出力するので、こ
のスレーブＩ／Ｆ回路２０７は、スレーブコア回路２０
３から取得した受付条件も保持する。
【００６８】一方、マスタコア回路２０２は、後述する
コマンド送信の繰り返しの上限回数をデータ処理装置２
００の起動時などにマスタＩ／Ｆ回路２０６に出力する
ので、このマスタＩ／Ｆ回路２０６は、マスタコア回路
２０２から取得した上限回数を保持する。
コマンド送信の繰り返しの上限回数をデータ処理装置２
００の起動時などにマスタＩ／Ｆ回路２０６に出力する
ので、このマスタＩ／Ｆ回路２０６は、マスタコア回路
２０２から取得した上限回数を保持する。
【００６９】このような状態で、マスタコア回路２０２
がスレーブコア回路２０３にマスタデータを送信する場
合、従来のデータ処理装置１００と同様に、マスタコア
回路２０２が送信コマンドをマスタＩ／Ｆ回路２０６に
送信する。すると、このマスタＩ／Ｆ回路２０６がＷＤ
バス２１１の占有依頼をマスタアービタ回路２０８に送
信し、このマスタアービタ回路２０８から占有通知を受
信する。
がスレーブコア回路２０３にマスタデータを送信する場
合、従来のデータ処理装置１００と同様に、マスタコア
回路２０２が送信コマンドをマスタＩ／Ｆ回路２０６に
送信する。すると、このマスタＩ／Ｆ回路２０６がＷＤ
バス２１１の占有依頼をマスタアービタ回路２０８に送
信し、このマスタアービタ回路２０８から占有通知を受
信する。
【００７０】ただし、従来のデータ処理装置１００とは
異なって、マスタＩ／Ｆ回路２０６はマスタコア回路２
０２から受信した送信コマンドを保持し、その送信コマ
ンドからマスタデータのデータサイズを検出する。検出
したデータサイズが保持できる最大サイズである１バー
ストより大きい場合、図１に示すように、ＷＤバス２１
１の占有完了が通知されると、これをマスタコア回路２
０２に通知することなく、保持している送信コマンドを
システムバス２０５によりスレーブＩ／Ｆ回路２０７ま
で送信する。
異なって、マスタＩ／Ｆ回路２０６はマスタコア回路２
０２から受信した送信コマンドを保持し、その送信コマ
ンドからマスタデータのデータサイズを検出する。検出
したデータサイズが保持できる最大サイズである１バー
ストより大きい場合、図１に示すように、ＷＤバス２１
１の占有完了が通知されると、これをマスタコア回路２
０２に通知することなく、保持している送信コマンドを
システムバス２０５によりスレーブＩ／Ｆ回路２０７ま
で送信する。
【００７１】このスレーブＩ／Ｆ回路２０７は、受信し
た送信コマンドが保持している受付条件に整合している
か判定し、整合が判定されないと送信コマンドをスレー
ブコア回路２０３に通知することなく、コマンドエラー
をマスタＩ／Ｆ回路２０６に返信する(図示せず)。
た送信コマンドが保持している受付条件に整合している
か判定し、整合が判定されないと送信コマンドをスレー
ブコア回路２０３に通知することなく、コマンドエラー
をマスタＩ／Ｆ回路２０６に返信する(図示せず)。
【００７２】このとき、スレーブＩ／Ｆ回路２０７はコ
マンドエラーとともにエラー理由もマスタＩ／Ｆ回路２
０６に返信するので、このマスタＩ／Ｆ回路２０６は、
受信したコマンドエラーおよびエラー理由をマスタコア
回路２０２に通知する。このマスタコア回路２０２は、
コマンドエラーを受信することで送信コマンドがスレー
ブブロック２１５に拒否されたことを認識し、エラー理
由を受信することでエラー原因を認識するので、例え
ば、適切なコマンドの再送などの所定処理を実行する。
マンドエラーとともにエラー理由もマスタＩ／Ｆ回路２
０６に返信するので、このマスタＩ／Ｆ回路２０６は、
受信したコマンドエラーおよびエラー理由をマスタコア
回路２０２に通知する。このマスタコア回路２０２は、
コマンドエラーを受信することで送信コマンドがスレー
ブブロック２１５に拒否されたことを認識し、エラー理
由を受信することでエラー原因を認識するので、例え
ば、適切なコマンドの再送などの所定処理を実行する。
【００７３】また、スレーブＩ／Ｆ回路２０７は、送信
コマンドと受付条件との整合が判定された場合、受信し
た送信コマンドをスレーブコア回路２０３に通知するこ
となく、保持している可能／不能通知をシステムバス２
０５によりマスタＩ／Ｆ回路２０６に返信する。
コマンドと受付条件との整合が判定された場合、受信し
た送信コマンドをスレーブコア回路２０３に通知するこ
となく、保持している可能／不能通知をシステムバス２
０５によりマスタＩ／Ｆ回路２０６に返信する。
【００７４】例えば、スレーブコア回路２０３が別処理
中であるなどして受信を実行できないときは、スレーブ
Ｉ／Ｆ回路２０７からマスタＩ／Ｆ回路２０６に不能通
知が返信されるので、このマスタＩ／Ｆ回路２０６は、
受信した不能通知をマスタコア回路２０２に通達するこ
となく、保持している送信コマンドによりリトライ処理
を所定回数まで繰り返す。
中であるなどして受信を実行できないときは、スレーブ
Ｉ／Ｆ回路２０７からマスタＩ／Ｆ回路２０６に不能通
知が返信されるので、このマスタＩ／Ｆ回路２０６は、
受信した不能通知をマスタコア回路２０２に通達するこ
となく、保持している送信コマンドによりリトライ処理
を所定回数まで繰り返す。
【００７５】このとき、スレーブＩ／Ｆ回路２０７は不
能通知とともに予定時間もマスタＩ／Ｆ回路２０６に返
信するので、このマスタＩ／Ｆ回路２０６は、不能通知
を受信すると、同時に受信した予定時間まで待機してか
ら、リトライ処理として送信コマンドを再度送信する。
能通知とともに予定時間もマスタＩ／Ｆ回路２０６に返
信するので、このマスタＩ／Ｆ回路２０６は、不能通知
を受信すると、同時に受信した予定時間まで待機してか
ら、リトライ処理として送信コマンドを再度送信する。
【００７６】さらに、スレーブＩ／Ｆ回路２０７は不能
通知とともに不能理由もマスタＩ／Ｆ回路２０６に返信
するので、このマスタＩ／Ｆ回路２０６は、上述のリト
ライ処理の繰返回数が所定の上限回数に一致したとき
は、受信した不能通知および不能理由とともに送信エラ
ーをマスタコア回路２０２に通知する。
通知とともに不能理由もマスタＩ／Ｆ回路２０６に返信
するので、このマスタＩ／Ｆ回路２０６は、上述のリト
ライ処理の繰返回数が所定の上限回数に一致したとき
は、受信した不能通知および不能理由とともに送信エラ
ーをマスタコア回路２０２に通知する。
【００７７】このマスタコア回路２０２は、送信エラー
を受信することで送信コマンドがスレーブブロック２１
５に拒否されたことを認識し、不能通知および不能理由
を受信することでエラー原因を認識するので、例えば、
エラー原因に対応して所定の復帰処理や割込処理などを
実行する。また、前述のように不能理由に修正データが
付与されていた場合、マスタコア回路２０２は、その修
正データに対応して適切なコマンドの再送などを実行す
ることもできる。
を受信することで送信コマンドがスレーブブロック２１
５に拒否されたことを認識し、不能通知および不能理由
を受信することでエラー原因を認識するので、例えば、
エラー原因に対応して所定の復帰処理や割込処理などを
実行する。また、前述のように不能理由に修正データが
付与されていた場合、マスタコア回路２０２は、その修
正データに対応して適切なコマンドの再送などを実行す
ることもできる。
【００７８】一方、送信エラーとなる以前にスレーブコ
ア回路２０３が対応可能となると、スレーブコア回路２
０３は可能通知をリアルタイムにスレーブＩ／Ｆ回路２
０７に出力するので、このスレーブＩ／Ｆ回路２０７
は、保持している不能通知を可能通知に更新する。
ア回路２０３が対応可能となると、スレーブコア回路２
０３は可能通知をリアルタイムにスレーブＩ／Ｆ回路２
０７に出力するので、このスレーブＩ／Ｆ回路２０７
は、保持している不能通知を可能通知に更新する。
【００７９】この状態で、スレーブＩ／Ｆ回路２０７が
マスタＩ／Ｆ回路２０６から送信コマンドを受信する
と、スレーブＩ／Ｆ回路２０７は、受信した送信コマン
ドをスレーブコア回路２０３に通知することなく、保持
している可能通知をシステムバス２０５によりマスタＩ
／Ｆ回路２０６に返信する。
マスタＩ／Ｆ回路２０６から送信コマンドを受信する
と、スレーブＩ／Ｆ回路２０７は、受信した送信コマン
ドをスレーブコア回路２０３に通知することなく、保持
している可能通知をシステムバス２０５によりマスタＩ
／Ｆ回路２０６に返信する。
【００８０】すると、このマスタＩ／Ｆ回路２０６は受
信した可能通知をマスタコア回路２０２に通達するの
で、このマスタコア回路２０２が出力するマスタデータ
は、マスタＩ／Ｆ回路２０６からシステムバス２０５に
よりスレーブＩ／Ｆ回路２０７まで送信され、このスレ
ーブＩ／Ｆ回路２０７からスレーブコア回路２０３に送
信される。
信した可能通知をマスタコア回路２０２に通達するの
で、このマスタコア回路２０２が出力するマスタデータ
は、マスタＩ／Ｆ回路２０６からシステムバス２０５に
よりスレーブＩ／Ｆ回路２０７まで送信され、このスレ
ーブＩ／Ｆ回路２０７からスレーブコア回路２０３に送
信される。
【００８１】なお、マスタＩ／Ｆ回路２０６は、上述の
マスタデータの送信を完了すると、ＷＤバス２１１の占
有解除をマスタアービタ回路２０８に送信するので、こ
のマスタアービタ回路２０８がＷＤバス２１１の占有状
態を解除する。
マスタデータの送信を完了すると、ＷＤバス２１１の占
有解除をマスタアービタ回路２０８に送信するので、こ
のマスタアービタ回路２０８がＷＤバス２１１の占有状
態を解除する。
【００８２】また、前述のようにマスタＩ／Ｆ回路２０
６がマスタコア回路２０２から受信した送信コマンドに
よりマスタデータのデータサイズを検出したとき、その
データサイズが保持できる最大サイズである１バースト
より小さいと、図２に示すように、マスタＩ／Ｆ回路２
０６は、保持した送信コマンドをシステムバス２０５に
よりスレーブＩ／Ｆ回路２０７まで送信するとともに、
スレーブブロック２１５の返信に関係なく即座に可能通
知をマスタコア回路２０２に返信する。
６がマスタコア回路２０２から受信した送信コマンドに
よりマスタデータのデータサイズを検出したとき、その
データサイズが保持できる最大サイズである１バースト
より小さいと、図２に示すように、マスタＩ／Ｆ回路２
０６は、保持した送信コマンドをシステムバス２０５に
よりスレーブＩ／Ｆ回路２０７まで送信するとともに、
スレーブブロック２１５の返信に関係なく即座に可能通
知をマスタコア回路２０２に返信する。
【００８３】すると、このマスタコア回路２０２は１バ
ーストのマスタデータをマスタＩ／Ｆ回路２０６に送信
するので、このマスタＩ／Ｆ回路２０６は受信したマス
タデータを保持する。この状態で、例えば、スレーブＩ
／Ｆ回路２０７からマスタＩ／Ｆ回路２０６に不能通知
が返信されると、このマスタＩ／Ｆ回路２０６は、受信
した不能通知をマスタコア回路２０２に通達することな
く、マスタデータを保持したまま保持している送信コマ
ンドによりリトライ処理を所定回数まで繰り返す。
ーストのマスタデータをマスタＩ／Ｆ回路２０６に送信
するので、このマスタＩ／Ｆ回路２０６は受信したマス
タデータを保持する。この状態で、例えば、スレーブＩ
／Ｆ回路２０７からマスタＩ／Ｆ回路２０６に不能通知
が返信されると、このマスタＩ／Ｆ回路２０６は、受信
した不能通知をマスタコア回路２０２に通達することな
く、マスタデータを保持したまま保持している送信コマ
ンドによりリトライ処理を所定回数まで繰り返す。
【００８４】そして、スレーブＩ／Ｆ回路２０７からマ
スタＩ／Ｆ回路２０６に可能通知が返信されると、この
マスタＩ／Ｆ回路２０６は、可能通知をマスタコア回路
２０２に通達することなく、保持しているマスタデータ
をシステムバス２０５によりスレーブブロック２１５に
送信する。
スタＩ／Ｆ回路２０６に可能通知が返信されると、この
マスタＩ／Ｆ回路２０６は、可能通知をマスタコア回路
２０２に通達することなく、保持しているマスタデータ
をシステムバス２０５によりスレーブブロック２１５に
送信する。
【００８５】なお、上述のようにマスタコア回路２０２
が出力する１バーストのマスタデータをマスタＩ／Ｆ回
路２０６が保持した場合、マスタコア回路２０２はデー
タ送信の処理動作から解放されるので他処理などを実行
できる。ただし、マスタデータを保持したマスタＩ／Ｆ
回路２０６のリトライ処理の繰返回数が上限回数に一致
すると、送信エラーがマスタコア回路２０２に通知され
てマスタＩ／Ｆ回路２０６の保持データもリセットされ
る。
が出力する１バーストのマスタデータをマスタＩ／Ｆ回
路２０６が保持した場合、マスタコア回路２０２はデー
タ送信の処理動作から解放されるので他処理などを実行
できる。ただし、マスタデータを保持したマスタＩ／Ｆ
回路２０６のリトライ処理の繰返回数が上限回数に一致
すると、送信エラーがマスタコア回路２０２に通知され
てマスタＩ／Ｆ回路２０６の保持データもリセットされ
る。
【００８６】このため、本実施例のデータ処理装置２０
０では、マスタコア回路２０２が出力する１バーストの
マスタデータをマスタＩ／Ｆ回路２０６が保持した場
合、このマスタＩ／Ｆ回路２０６が送信完了を通知する
までマスタコア回路２０２にマスタデータを維持させる
ことにより、送信するマスタデータの消失を防止してい
る。
０では、マスタコア回路２０２が出力する１バーストの
マスタデータをマスタＩ／Ｆ回路２０６が保持した場
合、このマスタＩ／Ｆ回路２０６が送信完了を通知する
までマスタコア回路２０２にマスタデータを維持させる
ことにより、送信するマスタデータの消失を防止してい
る。
【００８７】また、本実施例のデータ処理装置２００で
は、図３に示すように、マスタコア回路２０２がスレー
ブコア回路２０３からスレーブデータを取得する場合、
マスタコア回路２０２は、スレーブデータの送信をスレ
ーブコア回路２０３に命令する取得コマンドをマスタＩ
／Ｆ回路２０６に送信する。
は、図３に示すように、マスタコア回路２０２がスレー
ブコア回路２０３からスレーブデータを取得する場合、
マスタコア回路２０２は、スレーブデータの送信をスレ
ーブコア回路２０３に命令する取得コマンドをマスタＩ
／Ｆ回路２０６に送信する。
【００８８】すると、このマスタＩ／Ｆ回路２０６は、
前述の送信コマンドの場合と同等に、取得コマンドを保
持したままＷＤバス２１１の占有依頼をマスタアービタ
回路２０８に送信し、このマスタアービタ回路２０８か
らＷＤバス２１１の占有通知を受信すると、これをマス
タコア回路２０２に通知することなく、保持している取
得コマンドをシステムバス２０５によりスレーブＩ／Ｆ
回路２０７まで送信する。
前述の送信コマンドの場合と同等に、取得コマンドを保
持したままＷＤバス２１１の占有依頼をマスタアービタ
回路２０８に送信し、このマスタアービタ回路２０８か
らＷＤバス２１１の占有通知を受信すると、これをマス
タコア回路２０２に通知することなく、保持している取
得コマンドをシステムバス２０５によりスレーブＩ／Ｆ
回路２０７まで送信する。
【００８９】その取得コマンドは、スレーブＩ／Ｆ回路
２０７からスレーブコア回路２０３まで送信され、この
スレーブコア回路２０３が別処理中であるなどしてマス
タデータを送信できない場合には、前述と同様にリトラ
イ動作が実行される。
２０７からスレーブコア回路２０３まで送信され、この
スレーブコア回路２０３が別処理中であるなどしてマス
タデータを送信できない場合には、前述と同様にリトラ
イ動作が実行される。
【００９０】スレーブコア回路２０３がマスタデータを
送信可能な場合、このスレーブコア回路２０３は、スレ
ーブデータを用意するとともに、ＲＤバス２１２の占有
依頼をスレーブＩ／Ｆ回路２０７に送信する。このスレ
ーブＩ／Ｆ回路２０７は占有依頼をスレーブアービタ回
路２０９に送信するので、このスレーブアービタ回路２
０９は、占有依頼を発行したスレーブブロック２１５に
ＲＤバス２１２を占有させる。
送信可能な場合、このスレーブコア回路２０３は、スレ
ーブデータを用意するとともに、ＲＤバス２１２の占有
依頼をスレーブＩ／Ｆ回路２０７に送信する。このスレ
ーブＩ／Ｆ回路２０７は占有依頼をスレーブアービタ回
路２０９に送信するので、このスレーブアービタ回路２
０９は、占有依頼を発行したスレーブブロック２１５に
ＲＤバス２１２を占有させる。
【００９１】この占有処理をスレーブアービタ回路２０
９が実行しているとき、スレーブコア回路２０３はデー
タ用意を並行に実行しているので、スレーブアービタ回
路２０９がバス占有を完了してスレーブＩ／Ｆ回路２０
７からスレーブコア回路２０３に通知するころには、こ
のスレーブコア回路２０３はデータ用意を完了してい
る。
９が実行しているとき、スレーブコア回路２０３はデー
タ用意を並行に実行しているので、スレーブアービタ回
路２０９がバス占有を完了してスレーブＩ／Ｆ回路２０
７からスレーブコア回路２０３に通知するころには、こ
のスレーブコア回路２０３はデータ用意を完了してい
る。
【００９２】このスレーブコア回路２０３は、バス占有
の通知受信とデータ用意との両方が完了すると、用意し
たスレーブデータを出力するので、このスレーブデータ
が、スレーブＩ／Ｆ回路２０７、システムバス２０５、
マスタＩ／Ｆ回路２０６、によりマスタコア回路２０２
まで送信される。
の通知受信とデータ用意との両方が完了すると、用意し
たスレーブデータを出力するので、このスレーブデータ
が、スレーブＩ／Ｆ回路２０７、システムバス２０５、
マスタＩ／Ｆ回路２０６、によりマスタコア回路２０２
まで送信される。
【００９３】より具体的には、スレーブコア回路２０３
が２次キャッシュからなり、この２次キャッシュに外部
メモリが接続されている場合(図示せず)、２次キャッシ
ュは、外部メモリから読み出したスレーブデータを一時
保持してマスタブロック２１４に提供する。
が２次キャッシュからなり、この２次キャッシュに外部
メモリが接続されている場合(図示せず)、２次キャッシ
ュは、外部メモリから読み出したスレーブデータを一時
保持してマスタブロック２１４に提供する。
【００９４】そこで、上述のようにバスシステム２０５
から取得コマンドを受信した２次キャッシュは、即座に
占有依頼をスレーブＩ／Ｆ回路２０７に出力する。つぎ
に、２次キャッシュは、取得要求されたスレーブデータ
を自身が保持しているか外部メモリが保持しているかを
判定し、スレーブデータを自身で保持していた場合は、
占有通知が返信されるとスレーブデータをスレーブＩ／
Ｆ回路２０７に出力する。
から取得コマンドを受信した２次キャッシュは、即座に
占有依頼をスレーブＩ／Ｆ回路２０７に出力する。つぎ
に、２次キャッシュは、取得要求されたスレーブデータ
を自身が保持しているか外部メモリが保持しているかを
判定し、スレーブデータを自身で保持していた場合は、
占有通知が返信されるとスレーブデータをスレーブＩ／
Ｆ回路２０７に出力する。
【００９５】一方、スレーブデータが外部メモリで保持
されていた場合、２次キャッシュは外部メモリからデー
タ読み出しを開始するとともに、バス占有の依頼キャン
セルをスレーブＩ／Ｆ回路２０７に通知する。この場
合、２次キャッシュは外部メモリからデータ読み出しを
実行している最中はＲＤバス２１２の占有処理は実行さ
れず、２次キャッシュはデータ読み出しを完了すると占
有依頼をスレーブＩ／Ｆ回路２０７に出力する。
されていた場合、２次キャッシュは外部メモリからデー
タ読み出しを開始するとともに、バス占有の依頼キャン
セルをスレーブＩ／Ｆ回路２０７に通知する。この場
合、２次キャッシュは外部メモリからデータ読み出しを
実行している最中はＲＤバス２１２の占有処理は実行さ
れず、２次キャッシュはデータ読み出しを完了すると占
有依頼をスレーブＩ／Ｆ回路２０７に出力する。
【００９６】なお、スレーブＩ／Ｆ回路２０７は、上述
のスレーブデータの送信を完了すると、ＷＤバス２１１
の占有解除をスレーブアービタ回路２０９に送信するの
で、このスレーブアービタ回路２０９がＲＤバス２１２
の占有状態を解除する。
のスレーブデータの送信を完了すると、ＷＤバス２１１
の占有解除をスレーブアービタ回路２０９に送信するの
で、このスレーブアービタ回路２０９がＲＤバス２１２
の占有状態を解除する。
【００９７】［実施例の効果］本実施例のバスシステム
２０１では、図１に示すように、マスタコア回路２０２
がスレーブコア回路２０３にコマンドを送信するとき、
スレーブＩ／Ｆ回路２０７がマスタブロック２１４から
受信したコマンドをスレーブコア回路２０３に通知せ
ず、コマンドを受信してから可能／不能通知をスレーブ
コア回路２０３からデータ取得することもないので、こ
れらに必要な処理時間を削減することができる。
２０１では、図１に示すように、マスタコア回路２０２
がスレーブコア回路２０３にコマンドを送信するとき、
スレーブＩ／Ｆ回路２０７がマスタブロック２１４から
受信したコマンドをスレーブコア回路２０３に通知せ
ず、コマンドを受信してから可能／不能通知をスレーブ
コア回路２０３からデータ取得することもないので、こ
れらに必要な処理時間を削減することができる。
【００９８】しかも、マスタＩ／Ｆ回路２０６がスレー
ブブロック２１５から受信した不能通知をマスタコア回
路２０２に通知せず、不能通知を受信してから送信コマ
ンドをマスタコア回路２０２から再度取得することもな
いので、これらに必要な処理時間も削減することができ
る。
ブブロック２１５から受信した不能通知をマスタコア回
路２０２に通知せず、不能通知を受信してから送信コマ
ンドをマスタコア回路２０２から再度取得することもな
いので、これらに必要な処理時間も削減することができ
る。
【００９９】特に、マスタＩ／Ｆ回路２０６がスレーブ
Ｉ／Ｆ回路２０７から不能通知とともに受信する予定時
間に対応してリトライ処理を実行するので、リトライ処
理を的確なタイミングに実行することができる。さら
に、マスタＩ／Ｆ回路２０６は送信コマンドの送信回数
が上限回数に一致すると送信エラーをマスタコア回路２
０２にデータ通知するので、マスタコア回路２０２はリ
トライ処理を実行しないが送信エラーを認識することが
できる。
Ｉ／Ｆ回路２０７から不能通知とともに受信する予定時
間に対応してリトライ処理を実行するので、リトライ処
理を的確なタイミングに実行することができる。さら
に、マスタＩ／Ｆ回路２０６は送信コマンドの送信回数
が上限回数に一致すると送信エラーをマスタコア回路２
０２にデータ通知するので、マスタコア回路２０２はリ
トライ処理を実行しないが送信エラーを認識することが
できる。
【０１００】しかも、スレーブＩ／Ｆ回路２０７がマス
タＩ／Ｆ回路２０６に返信する不能通知と不能理由も送
信エラーとともにマスタコア回路２０２に通知されるの
で、このマスタコア回路２０２は、エラー原因を認識し
て所定の復帰処理や割込処理などを迅速に実行すること
ができる。
タＩ／Ｆ回路２０６に返信する不能通知と不能理由も送
信エラーとともにマスタコア回路２０２に通知されるの
で、このマスタコア回路２０２は、エラー原因を認識し
て所定の復帰処理や割込処理などを迅速に実行すること
ができる。
【０１０１】さらに、図２に示すように、マスタコア回
路２０２のマスタデータが所定サイズより小さい場合、
マスタＩ／Ｆ回路２０６がスレーブブロック２１５から
受信した可能通知をマスタコア回路２０２に通知せず、
可能通知を受信してからマスタデータをマスタコア回路
２０２から取得することもないので、これらに必要な処
理時間も削減することができる。しかも、マスタコア回
路２０２にリトライ処理を制御する複雑なハードウェア
が必要ないので、マスタコア回路２０２の回路規模を削
減することもできる。
路２０２のマスタデータが所定サイズより小さい場合、
マスタＩ／Ｆ回路２０６がスレーブブロック２１５から
受信した可能通知をマスタコア回路２０２に通知せず、
可能通知を受信してからマスタデータをマスタコア回路
２０２から取得することもないので、これらに必要な処
理時間も削減することができる。しかも、マスタコア回
路２０２にリトライ処理を制御する複雑なハードウェア
が必要ないので、マスタコア回路２０２の回路規模を削
減することもできる。
【０１０２】特に、複数のマスタコア回路２０２と複数
のマスタＩ／Ｆ回路２０６とが個々に接続されている
が、マスタＩ／Ｆ回路２０６がマスタデータを保持でき
る容量が接続されているマスタコア回路２０２に対応し
ているので、無為に回路規模を増大させることなく様々
な容量のマスタデータを確実に保持することができる。
のマスタＩ／Ｆ回路２０６とが個々に接続されている
が、マスタＩ／Ｆ回路２０６がマスタデータを保持でき
る容量が接続されているマスタコア回路２０２に対応し
ているので、無為に回路規模を増大させることなく様々
な容量のマスタデータを確実に保持することができる。
【０１０３】しかも、図３に示すように、マスタコア回
路２０２がスレーブコア回路２０３からスレーブデータ
を取得する場合でも、スレーブコア回路２０３によるデ
ータ用意とスレーブアービタ回路２０９によるバス占有
とが並行に実行されるので、これらの一方の処理時間を
削減することができる。
路２０２がスレーブコア回路２０３からスレーブデータ
を取得する場合でも、スレーブコア回路２０３によるデ
ータ用意とスレーブアービタ回路２０９によるバス占有
とが並行に実行されるので、これらの一方の処理時間を
削減することができる。
【０１０４】なお、そのバス占有が完了した時点でデー
タ用意が完了していないことや、データ用意が完了した
時点でバス占有が完了していない場合もあり得るが、そ
れでもバス占有とデータ用意とを並行に開始するので処
理時間を削減することができる。
タ用意が完了していないことや、データ用意が完了した
時点でバス占有が完了していない場合もあり得るが、そ
れでもバス占有とデータ用意とを並行に開始するので処
理時間を削減することができる。
【０１０５】特に、前述のようにスレーブコア回路２０
３である２次キャッシュが、自身の保持データを送信す
るときは占有依頼を即座に出力し、外部メモリのスレー
ブデータを送信するときはデータ読み出しを完了してか
ら占有依頼を出力すれば、ＲＤバス２１２を即座に使用
できるときは即座に占有することができ、即座には使用
できないときには無為に占有しないので、バス占有を的
確に無駄なく実行することができる。
３である２次キャッシュが、自身の保持データを送信す
るときは占有依頼を即座に出力し、外部メモリのスレー
ブデータを送信するときはデータ読み出しを完了してか
ら占有依頼を出力すれば、ＲＤバス２１２を即座に使用
できるときは即座に占有することができ、即座には使用
できないときには無為に占有しないので、バス占有を的
確に無駄なく実行することができる。
【０１０６】さらに、マスタブロック２１４から受信し
たコマンドの適否をスレーブＩ／Ｆ回路２０７がスレー
ブコア回路２０３に通知せず、その適否結果をスレーブ
コア回路２０３から取得することもないので、これらに
必要な処理時間も削減することができる。
たコマンドの適否をスレーブＩ／Ｆ回路２０７がスレー
ブコア回路２０３に通知せず、その適否結果をスレーブ
コア回路２０３から取得することもないので、これらに
必要な処理時間も削減することができる。
【０１０７】しかも、スレーブＩ／Ｆ回路２０７がマス
タＩ／Ｆ回路２０６に返信するエラー理由もコマンドエ
ラーとともにマスタコア回路２０２に通知されるので、
このマスタコア回路２０２は、エラー原因を認識して適
切なコマンドの再送などを迅速に実行することができ
る。
タＩ／Ｆ回路２０６に返信するエラー理由もコマンドエ
ラーとともにマスタコア回路２０２に通知されるので、
このマスタコア回路２０２は、エラー原因を認識して適
切なコマンドの再送などを迅速に実行することができ
る。
【０１０８】本形態のデータ処理装置２００は、上述の
ようにマスタ／スレーブコア回路２０２，２０３をマス
タ／スレーブＩ／Ｆ回路２０６，２０７でシステムバス
２０５に接続した構造でありながら、各コア回路２０
２，２０３と各Ｉ／Ｆ回路２０６，２０７とのデータ通
信を必要最小限としているので、各種の処理動作を迅速
に実行することができる。
ようにマスタ／スレーブコア回路２０２，２０３をマス
タ／スレーブＩ／Ｆ回路２０６，２０７でシステムバス
２０５に接続した構造でありながら、各コア回路２０
２，２０３と各Ｉ／Ｆ回路２０６，２０７とのデータ通
信を必要最小限としているので、各種の処理動作を迅速
に実行することができる。
【０１０９】［実施例の変形例］本発明は本実施例に限
定されるものではなく、その要旨を逸脱しない範囲で各
種の変形を許容する。例えば、本実施例では説明を簡単
とするため、各種コマンド、各種通知、マスタデータ、
スレーブデータ、を一様にＷＤ／ＲＤバス２１１，２１
２で送信することを例示したが、実際には２値の各種通
知はＷＤ／ＲＤバス２１１，２１２に内包される専用ラ
インのハイ／ローで伝送することが好適である。
定されるものではなく、その要旨を逸脱しない範囲で各
種の変形を許容する。例えば、本実施例では説明を簡単
とするため、各種コマンド、各種通知、マスタデータ、
スレーブデータ、を一様にＷＤ／ＲＤバス２１１，２１
２で送信することを例示したが、実際には２値の各種通
知はＷＤ／ＲＤバス２１１，２１２に内包される専用ラ
インのハイ／ローで伝送することが好適である。
【０１１０】また、本実施例では説明を簡単とするた
め、図３に示すように、ＲＤバス２１２の占有依頼がス
レーブコア回路２０３からスレーブＩ／Ｆ回路２０７を
介してスレーブアービタ回路２０９に送信されると、占
有通知がスレーブアービタ回路２０９からスレーブＩ／
Ｆ回路２０７を介してスレーブコア回路２０３に返信さ
れることを例示した。
め、図３に示すように、ＲＤバス２１２の占有依頼がス
レーブコア回路２０３からスレーブＩ／Ｆ回路２０７を
介してスレーブアービタ回路２０９に送信されると、占
有通知がスレーブアービタ回路２０９からスレーブＩ／
Ｆ回路２０７を介してスレーブコア回路２０３に返信さ
れることを例示した。
【０１１１】しかし、占有依頼を出力したスレーブコア
回路２０３がデータ用意の完了通知をスレーブＩ／Ｆ回
路２０７に出力し、スレーブアービタ回路２０９が占有
通知をスレーブＩ／Ｆ回路２０７に出力し、このスレー
ブＩ／Ｆ回路２０７が完了通知と占有通知とを受信する
とスレーブコア回路２０３に占有通知を送信するような
ことも可能である。
回路２０３がデータ用意の完了通知をスレーブＩ／Ｆ回
路２０７に出力し、スレーブアービタ回路２０９が占有
通知をスレーブＩ／Ｆ回路２０７に出力し、このスレー
ブＩ／Ｆ回路２０７が完了通知と占有通知とを受信する
とスレーブコア回路２０３に占有通知を送信するような
ことも可能である。
【０１１２】さらに、本実施例ではスレーブコア回路２
０３が出力する可能／不能通知をスレーブＩ／Ｆ回路２
０７が保持することを例示したが、例えば、スレーブＩ
／Ｆ回路２０７がデフォルトで保持している可能通知を
スレーブコア回路２０３が必要な場合のみ不能通知に更
新するようなことも可能である。
０３が出力する可能／不能通知をスレーブＩ／Ｆ回路２
０７が保持することを例示したが、例えば、スレーブＩ
／Ｆ回路２０７がデフォルトで保持している可能通知を
スレーブコア回路２０３が必要な場合のみ不能通知に更
新するようなことも可能である。
【０１１３】また、本実施例ではマイクロコンピュータ
からなるマスタ／スレーブプロトコル制御回路２２１，
２５１に通信プロトコルのコンピュータプログラムがフ
ァームウェアとして実装されていることを例示したが、
例えば、マスタ／スレーブプロトコル制御回路２２１，
２５１を順序回路で形成して通信プロトコルをハードウ
ェアとして実現することも可能である。
からなるマスタ／スレーブプロトコル制御回路２２１，
２５１に通信プロトコルのコンピュータプログラムがフ
ァームウェアとして実装されていることを例示したが、
例えば、マスタ／スレーブプロトコル制御回路２２１，
２５１を順序回路で形成して通信プロトコルをハードウ
ェアとして実現することも可能である。
【０１１４】さらに、本実施例ではスレーブコア回路２
０３が対応不能から対応可能に復帰する予定時間をスレ
ーブＩ／Ｆ回路２０７のリトライ設定値レジスタ２５６
が取得して保持することを例示したが、リトライ設定値
レジスタ２５６に予定時間を予め固定的に設定しておく
ことも可能である。
０３が対応不能から対応可能に復帰する予定時間をスレ
ーブＩ／Ｆ回路２０７のリトライ設定値レジスタ２５６
が取得して保持することを例示したが、リトライ設定値
レジスタ２５６に予定時間を予め固定的に設定しておく
ことも可能である。
【０１１５】また、本実施例ではスレーブＩ／Ｆ回路２
０７がスレーブコア回路２０３から不能通知とともに不
能理由も受信することを例示したが、例えば、スレーブ
コア回路２０３から不能通知を受信したスレーブＩ／Ｆ
回路２０７が内部処理で不能理由を生成することも可能
である。
０７がスレーブコア回路２０３から不能通知とともに不
能理由も受信することを例示したが、例えば、スレーブ
コア回路２０３から不能通知を受信したスレーブＩ／Ｆ
回路２０７が内部処理で不能理由を生成することも可能
である。
【０１１６】さらに、本実施例では各種のハードウェア
を具体的に例示したが、本発明を実施する場合には各種
手段を機能的に実現できればハードウェアの構造は如何
様にも変形できる。例えば、本実施例ではスレーブＩ／
Ｆ回路２０７にアドレスデコーダ２６４が内蔵されてい
る構造を例示したが、このアドレスデコーダ２６４をス
レーブＩ／Ｆ回路に搭載しないことも可能である。
を具体的に例示したが、本発明を実施する場合には各種
手段を機能的に実現できればハードウェアの構造は如何
様にも変形できる。例えば、本実施例ではスレーブＩ／
Ｆ回路２０７にアドレスデコーダ２６４が内蔵されてい
る構造を例示したが、このアドレスデコーダ２６４をス
レーブＩ／Ｆ回路に搭載しないことも可能である。
【０１１７】また、本実施例ではハードウェアからなる
データ処理装置２００を例示して説明したが、このデー
タ処理装置２００の回路構造の電子データを生成し、コ
ンピュータ装置で読取自在なソフトウェアとして情報記
憶媒体に格納することも可能である(図示せず)。
データ処理装置２００を例示して説明したが、このデー
タ処理装置２００の回路構造の電子データを生成し、コ
ンピュータ装置で読取自在なソフトウェアとして情報記
憶媒体に格納することも可能である(図示せず)。
【０１１８】さらに、データ処理装置２００の動作をコ
ンピュータ装置にシミュレートさせるコンピュータプロ
グラムをＣ言語などで記述して情報記憶媒体に格納する
ことも可能であり(図示せず)、このコンピュータプログ
ラムや上述の電子データが情報記憶媒体に格納されてい
るコンピュータ装置を形成することも可能である。
ンピュータ装置にシミュレートさせるコンピュータプロ
グラムをＣ言語などで記述して情報記憶媒体に格納する
ことも可能であり(図示せず)、このコンピュータプログ
ラムや上述の電子データが情報記憶媒体に格納されてい
るコンピュータ装置を形成することも可能である。
【０１１９】本発明で云う回路構造の電子データとは、
その回路装置の論理構造を特定できるソフトウェアであ
れば良く、例えば、動作記述データ、ＲＴＬ(Register
Transfer Level)データ、ゲートレベルデータ、トラン
ジスタレベルデータ、等からなる回路装置のネットリス
トなどとすることが可能である。
その回路装置の論理構造を特定できるソフトウェアであ
れば良く、例えば、動作記述データ、ＲＴＬ(Register
Transfer Level)データ、ゲートレベルデータ、トラン
ジスタレベルデータ、等からなる回路装置のネットリス
トなどとすることが可能である。
【０１２０】また、本発明で云う情報記憶媒体とは、コ
ンピュータ装置に各種処理を実行させるためのコンピュ
ータプログラムが事前に格納されたハードウェアであれ
ば良く、例えば、コンピュータ装置に固定されているＲ
ＯＭ(Read Only Memory)およびＨＤＤ(Hard Disc Driv
e)、コンピュータ装置に交換自在に装填されるＣＤ(Com
pact Disc)−ＲＯＭおよびＦＤ(Flexible Disc-cartrid
ge)、等で実施することが可能である。
ンピュータ装置に各種処理を実行させるためのコンピュ
ータプログラムが事前に格納されたハードウェアであれ
ば良く、例えば、コンピュータ装置に固定されているＲ
ＯＭ(Read Only Memory)およびＨＤＤ(Hard Disc Driv
e)、コンピュータ装置に交換自在に装填されるＣＤ(Com
pact Disc)−ＲＯＭおよびＦＤ(Flexible Disc-cartrid
ge)、等で実施することが可能である。
【０１２１】さらに、本発明で云う各種手段は、個々に
独立した存在である必要もなく、複数の手段が１個の装
置として形成されていること、ある手段が他の手段の一
部であること、ある手段の一部と他の手段の一部とが重
複していること、等も可能である。
独立した存在である必要もなく、複数の手段が１個の装
置として形成されていること、ある手段が他の手段の一
部であること、ある手段の一部と他の手段の一部とが重
複していること、等も可能である。
【０１２２】また、本発明で云う“少なくとも制御バス
およびデータバスとして機能するシステムバス２０５”
とは、制御バスとデータバスとを物理的に有するシステ
ムバス２０５の他、制御バスおよびデータバスとして時
分割に機能するシステムバス２０５も可能である。
およびデータバスとして機能するシステムバス２０５”
とは、制御バスとデータバスとを物理的に有するシステ
ムバス２０５の他、制御バスおよびデータバスとして時
分割に機能するシステムバス２０５も可能である。
【０１２３】
【発明の効果】本発明のバスシステムでは、マスタ／ス
レーブコア回路同士のデータ通信に必要な各種の処理動
作の一部をマスタ／スレーブＩ／Ｆ回路が代行すること
により、Ｉ／Ｆ回路とコア回路との通信処理を必要最小
限として迅速に動作することができる。
レーブコア回路同士のデータ通信に必要な各種の処理動
作の一部をマスタ／スレーブＩ／Ｆ回路が代行すること
により、Ｉ／Ｆ回路とコア回路との通信処理を必要最小
限として迅速に動作することができる。
【図１】本発明の実施例のデータ処理装置でマスタコア
回路がスレーブコア回路にマスタデータを送信する場合
を示すタイムチャートである。
回路がスレーブコア回路にマスタデータを送信する場合
を示すタイムチャートである。
【図２】マスタコア回路の送信コマンドをマスタＩ／Ｆ
回路が保持する場合を示すタイムチャートである。
回路が保持する場合を示すタイムチャートである。
【図３】マスタコア回路がスレーブコア回路からスレー
ブデータを取得する場合を示すタイムチャートである。
ブデータを取得する場合を示すタイムチャートである。
【図４】データ処理装置のハードウェア構造を示すブロ
ック図である。
ック図である。
【図５】マスタＩ／Ｆ回路の内部構造を示すブロック図
である。
である。
【図６】スレーブＩ／Ｆ回路の内部構造を示すブロック
図である。
図である。
【図７】一従来例のデータ処理装置のハードウェア構造
を示すブロック図である。
を示すブロック図である。
【図８】マスタコア回路がスレーブコア回路にマスタデ
ータを送信する場合を示すタイムチャートである。
ータを送信する場合を示すタイムチャートである。
【図９】マスタコア回路がスレーブコア回路からスレー
ブデータを取得する場合を示すタイムチャートである。
ブデータを取得する場合を示すタイムチャートである。
２００ データ処理装置
２０１ バスシステム
２０２ マスタコア回路
２０３ スレーブコア回路
２０５ システムバス
２０６ マスタＩ／Ｆ回路
２０７ スレーブＩ／Ｆ回路
２０９ 占有制御手段に相当するスレーブアービタ回
路 ２２１ 各種手段に相当するマスタプロトコル制御回
路 ２２３ コマンド保持手段であるコマンド保持回路 ２２４ サイズ検出手段の一部に相当するコマンド情
報抽出回路 ２２５ サイズ検出手段の一部に相当するマスタデー
タカウンタ ２３８ 上限保持手段であるリトライ回数レジスタ ２３９ 回数積算手段であるリトライ回数カウンタ ２４０ エラー通知手段および原因通知手段に相当す
るバスエラー判定回路 ２４２ データ保持手段であるマスタデータ保持回路 ２５２ 可否保持手段である可否状態保持回路 ２５３ 条件保持手段である受信条件保持回路 ２５４ コマンド判定手段およびエラー返信手段に相
当する応答条件判定回路 ２５５ 理由返信手段に相当する否定原因生成回路 ２６８ 占有依頼手段であるスレーブデータ制御回路
路 ２２１ 各種手段に相当するマスタプロトコル制御回
路 ２２３ コマンド保持手段であるコマンド保持回路 ２２４ サイズ検出手段の一部に相当するコマンド情
報抽出回路 ２２５ サイズ検出手段の一部に相当するマスタデー
タカウンタ ２３８ 上限保持手段であるリトライ回数レジスタ ２３９ 回数積算手段であるリトライ回数カウンタ ２４０ エラー通知手段および原因通知手段に相当す
るバスエラー判定回路 ２４２ データ保持手段であるマスタデータ保持回路 ２５２ 可否保持手段である可否状態保持回路 ２５３ 条件保持手段である受信条件保持回路 ２５４ コマンド判定手段およびエラー返信手段に相
当する応答条件判定回路 ２５５ 理由返信手段に相当する否定原因生成回路 ２６８ 占有依頼手段であるスレーブデータ制御回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B014 EB03 FA04 FB03 GD05 GD12
GD22 GD35 HC03
5B061 BA01 BB16 BC02 GG02 GG13
5B077 AA18 BA02 BA09 BB06 FF02
Claims (36)
- 【請求項１】 少なくとも制御バスおよびデータバスと
して機能するシステムバスでマスタＩ／Ｆ(Interface)
回路とスレーブＩ／Ｆ回路とが接続されており、前記マ
スタＩ／Ｆ回路に接続されるマスタコア回路と前記スレ
ーブＩ／Ｆ回路に接続されるスレーブコア回路との少な
くともコマンド通信とデータ通信とを仲介するバスシス
テムであって、 前記マスタコア回路からの各種の処理依頼への対応可否
を示す可能／不能通知を前記スレーブコア回路から取得
して保持する可否保持手段を前記スレーブＩ／Ｆ回路が
有しており、 前記スレーブコア回路への前記処理依頼の各種コマンド
を前記マスタコア回路から受信して前記スレーブＩ／Ｆ
回路に転送するコマンド送信手段を前記マスタＩ／Ｆ回
路が有しており、 このマスタＩ／Ｆ回路から前記コマンドを受信すると前
記スレーブコア回路に通知することなく保持されている
前記可能／不能通知を返信する可否通知手段を前記スレ
ーブＩ／Ｆ回路が有している、バスシステム。 - 【請求項２】 前記マスタＩ／Ｆ回路が、 前記コマンドを前記マスタコア回路から受信して保持す
るコマンド保持手段と、 保持された前記コマンドを前記スレーブＩ／Ｆ回路に送
信するコマンド送信手段と、 前記スレーブＩ／Ｆ回路から前記不能通知が返信される
と前記マスタコア回路に通達することなく保持されてい
る前記コマンドを前記コマンド送信手段に再度送信させ
る転送制御手段と、を有している、請求項１に記載のバ
スシステム。 - 【請求項３】 少なくとも制御バスおよびデータバスと
して機能するシステムバスでマスタＩ／Ｆ回路とスレー
ブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ回
路に接続されるマスタコア回路と前記スレーブＩ／Ｆ回
路に接続されるスレーブコア回路との少なくともコマン
ド通信とデータ通信とを仲介するバスシステムであっ
て、 前記マスタコア回路からの各種の処理依頼への対応可否
を示す可能／不能通知を前記スレーブコア回路から取得
して保持する可否保持手段を前記スレーブＩ／Ｆ回路が
有しており、 前記スレーブコア回路への前記処理依頼の各種コマンド
を前記マスタコア回路から受信して保持するコマンド保
持手段を前記マスタＩ／Ｆ回路が有しており、 保持された前記コマンドを前記スレーブＩ／Ｆ回路に送
信するコマンド送信手段を前記マスタＩ／Ｆ回路が有し
ており、 前記スレーブＩ／Ｆ回路から前記不能通知が返信される
と前記マスタコア回路に通達することなく保持されてい
る前記コマンドを前記コマンド送信手段に再度送信させ
る転送制御手段を前記マスタＩ／Ｆ回路が有している、
バスシステム。 - 【請求項４】 前記マスタＩ／Ｆ回路に前記不能通知が
返信されるときに対応可能に復帰する予定時間も前記ス
レーブコア回路から取得して返信する時間通知手段を前
記スレーブＩ／Ｆ回路が有しており、 前記転送制御手段は、前記スレーブＩ／Ｆ回路から前記
不能通知と前記予定時間とが返信されると前記マスタコ
ア回路に通達することなく前記予定時間まで待機してか
ら前記コマンド送信手段に前記コマンドを再度送信させ
る、請求項２または３に記載のバスシステム。 - 【請求項５】 前記コマンドの送信繰り返しの上限回数
を前記マスタコア回路から取得して保持する上限保持手
段と、 前記コマンドの送信回数を積算する回数積算手段と、 前記送信回数が前記上限回数に一致すると送信エラーを
前記マスタコア回路に通知するエラー通知手段と、を前
記マスタＩ／Ｆ回路が有している、請求項２ないし４の
何れか一項に記載のバスシステム。 - 【請求項６】 前記不能通知とともに不能理由を前記マ
スタＩ／Ｆ回路に返信する理由返信手段を前記スレーブ
Ｉ／Ｆ回路が有しており、 前記送信エラーとともに前記不能通知と前記不能理由と
を前記マスタコア回路に通知する原因通知手段を前記マ
スタＩ／Ｆ回路が有している、請求項５に記載のバスシ
ステム。 - 【請求項７】 少なくとも制御バスおよびデータバスと
して機能するシステムバスでマスタＩ／Ｆ回路とスレー
ブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ回
路に接続されるマスタコア回路と前記スレーブＩ／Ｆ回
路に接続されるスレーブコア回路との少なくともコマン
ド通信とデータ通信とを仲介するバスシステムであっ
て、 前記マスタコア回路からの各種の処理依頼への対応可否
を示す可能／不能通知を前記スレーブコア回路から取得
して保持する可否保持手段を前記スレーブＩ／Ｆ回路が
有しており、 前記スレーブコア回路への前記処理依頼の各種コマンド
を前記マスタコア回路から受信して前記スレーブＩ／Ｆ
回路に転送するコマンド送信手段を前記マスタＩ／Ｆ回
路が有しており、 このマスタＩ／Ｆ回路から前記コマンドを受信すると前
記スレーブコア回路に通知することなく保持されている
前記可能／不能通知を返信する可否通知手段を前記スレ
ーブＩ／Ｆ回路が有しており、 前記不能通知とともに不能理由を前記マスタＩ／Ｆ回路
に返信する理由返信手段を前記スレーブＩ／Ｆ回路が有
している、バスシステム。 - 【請求項８】 前記マスタコア回路が送信するマスタデ
ータの受信を前記スレーブコア回路に命令する送信コマ
ンドから前記マスタデータのデータサイズを検出するサ
イズ検出手段と、 検出された前記データサイズが所定サイズより小さい前
記マスタデータを一時保持するデータ保持手段と、 前記マスタデータが一時保持されていない状態で前記ス
レーブＩ／Ｆ回路から前記可能通知が返信されると前記
マスタコア回路に通達する可能転送手段と、 前記可能通知の通達に対応して前記マスタコア回路から
受信するマスタデータを前記スレーブコア回路に転送す
るデータ転送手段と、 前記マスタデータが一時保持されている状態で前記スレ
ーブＩ／Ｆ回路から前記可能通知が返信されると前記マ
スタコア回路に通達することなく一時保持されている前
記マスタデータを返送するデータ返送手段と、を前記マ
スタＩ／Ｆ回路が有している、請求項１ないし７の何れ
か一項に記載のバスシステム。 - 【請求項９】 少なくとも制御バスおよびデータバスと
して機能するシステムバスでマスタＩ／Ｆ回路とスレー
ブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ回
路に接続されるマスタコア回路と前記スレーブＩ／Ｆ回
路に接続されるスレーブコア回路との少なくともコマン
ド通信とデータ通信とを仲介するバスシステムであっ
て、 前記マスタコア回路が送信するマスタデータの受信を前
記スレーブコア回路に命令する送信コマンドから前記マ
スタデータのデータサイズを検出するサイズ検出手段
と、 検出された前記データサイズが所定サイズより小さい前
記マスタデータを一時保持するデータ保持手段と、 前記マスタデータが一時保持されていない状態で前記ス
レーブＩ／Ｆ回路から可能通知が返信されると前記マス
タコア回路に通達する可能転送手段と、 前記可能通知の通達に対応して前記マスタコア回路から
受信するマスタデータを前記スレーブコア回路に転送す
るデータ転送手段と、 前記マスタデータが一時保持されている状態で前記スレ
ーブＩ／Ｆ回路から前記可能通知が返信されると前記マ
スタコア回路に通達することなく一時保持されている前
記マスタデータを返送するデータ返送手段と、を前記マ
スタＩ／Ｆ回路が有している、バスシステム。 - 【請求項１０】 前記マスタＩ／Ｆ回路が複数の前記マ
スタコア回路ごとに設けられており、 複数の前記マスタＩ／Ｆ回路ごとに前記データ保持手段
の保持容量が接続される前記マスタコア回路に対応して
いる、請求項８または９に記載のバスシステム。 - 【請求項１１】 前記マスタコア回路から受信するコマ
ンドの受付条件を前記スレーブコア回路から取得して保
持する条件保持手段と、 前記マスタコア回路から受信するコマンドが前記受付条
件に整合しているか判定するコマンド判定手段と、 前記コマンドと前記受付条件との整合が判定されないと
前記スレーブコア回路に通知することなくコマンドエラ
ーを前記マスタＩ／Ｆ回路に返信するエラー返信手段
と、を前記スレーブＩ／Ｆ回路が有している、請求項１
ないし１０の何れか一項に記載のバスシステム。 - 【請求項１２】 少なくとも制御バスおよびデータバス
として機能するシステムバスでマスタＩ／Ｆ回路とスレ
ーブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ
回路に接続されるマスタコア回路と前記スレーブＩ／Ｆ
回路に接続されるスレーブコア回路との少なくともコマ
ンド通信とデータ通信とを仲介するバスシステムであっ
て、 前記マスタコア回路から受信するコマンドの受付条件を
前記スレーブコア回路から取得して保持する条件保持手
段と、 前記マスタコア回路から受信するコマンドが前記受付条
件に整合しているか判定するコマンド判定手段と、 前記コマンドと前記受付条件との整合が判定されないと
前記スレーブコア回路に通知することなくコマンドエラ
ーを前記マスタＩ／Ｆ回路に返信するエラー返信手段
と、を前記スレーブＩ／Ｆ回路が有している、バスシス
テム。 - 【請求項１３】 前記コマンドエラーとともにエラー理
由を前記マスタＩ／Ｆ回路に返信する理由返信手段を前
記スレーブＩ／Ｆ回路が有しており、 前記コマンドエラーとともに前記エラー通知を前記マス
タコア回路に通知する原因通知手段を前記マスタＩ／Ｆ
回路が有している、請求項１１または１２に記載のバス
システム。 - 【請求項１４】 前記マスタコア回路が前記スレーブコ
ア回路からスレーブデータを取得するときに前記システ
ムバスを占有させる占有制御手段を有しており、 前記スレーブデータの出力を命令する取得コマンドを前
記マスタコア回路から受信して前記スレーブコア回路に
転送するコマンド受信手段を前記スレーブＩ／Ｆ回路が
有しており、 前記取得コマンドを転送した前記スレーブコア回路から
前記スレーブデータを受信する以前に前記システムバス
の占有依頼を受信して前記占有制御手段に通知する占有
依頼手段を前記スレーブＩ／Ｆ回路が有している、請求
項１ないし１３の何れか一項に記載のバスシステム。 - 【請求項１５】 少なくとも制御バスおよびデータバス
として機能するシステムバスでマスタＩ／Ｆ回路とスレ
ーブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ
回路に接続されるマスタコア回路と前記スレーブＩ／Ｆ
回路に接続されるスレーブコア回路との少なくともコマ
ンド通信とデータ通信とを仲介するバスシステムであっ
て、 前記マスタコア回路が前記スレーブコア回路からスレー
ブデータを取得するときに前記システムバスを占有させ
る占有制御手段を有しており、 前記スレーブデータの出力を命令する取得コマンドを前
記マスタコア回路から受信して前記スレーブコア回路に
転送するコマンド受信手段を前記スレーブＩ／Ｆ回路が
有しており、 前記取得コマンドを転送した前記スレーブコア回路から
前記スレーブデータを受信する以前に前記システムバス
の占有依頼を受信して前記占有制御手段に通知する占有
依頼手段を前記スレーブＩ／Ｆ回路が有している、バス
システム。 - 【請求項１６】 少なくとも制御バスおよびデータバス
として機能するシステムバスでマスタＩ／Ｆ回路とスレ
ーブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ
回路に接続されるマスタコア回路と前記スレーブＩ／Ｆ
回路に接続されるスレーブコア回路との少なくともコマ
ンド通信とデータ通信とを仲介するバスシステムにおい
て、 前記マスタコア回路からの各種の処理依頼への対応可否
を示す可能／不能通知を前記スレーブＩ／Ｆ回路が前記
スレーブコア回路から取得して保持し、 前記スレーブコア回路への前記処理依頼の各種コマンド
を前記マスタＩ／Ｆ回路が前記マスタコア回路から受信
して保持し、 保持された前記送信コマンドを前記マスタＩ／Ｆ回路が
前記スレーブＩ／Ｆ回路に送信し、 このスレーブＩ／Ｆ回路が前記送信コマンドを受信する
と前記スレーブコア回路に通知することなく保持してい
る前記可能／不能通知を前記マスタＩ／Ｆ回路に返信す
る、データ通信方法。 - 【請求項１７】 少なくとも制御バスおよびデータバス
として機能するシステムバスでマスタＩ／Ｆ回路とスレ
ーブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ
回路に接続されるマスタコア回路と前記スレーブＩ／Ｆ
回路に接続されるスレーブコア回路との少なくともコマ
ンド通信とデータ通信とを仲介するバスシステムにおい
て、 前記マスタＩ／Ｆ回路が、 前記スレーブコア回路への前記処理依頼の各種コマンド
を前記マスタコア回路から受信して保持し、 保持した前記コマンドを前記スレーブＩ／Ｆ回路に送信
し、 前記スレーブＩ／Ｆ回路から不能通知が返信されると前
記マスタコア回路に通達することなく保持されている前
記コマンドを再度送信する、データ通信方法。 - 【請求項１８】 少なくとも制御バスおよびデータバス
として機能するシステムバスでマスタＩ／Ｆ回路とスレ
ーブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ
回路に接続されるマスタコア回路と前記スレーブＩ／Ｆ
回路に接続されるスレーブコア回路との少なくともコマ
ンド通信とデータ通信とを仲介するバスシステムにおい
て、 前記スレーブＩ／Ｆ回路が前記マスタコア回路からの各
種の処理依頼への対応可否を示す可能／不能通知を前記
スレーブコア回路から取得して保持し、 前記マスタＩ／Ｆ回路が前記スレーブコア回路への前記
処理依頼の各種コマンドを前記マスタコア回路から受信
して前記スレーブＩ／Ｆ回路に転送し、 前記スレーブＩ／Ｆ回路が前記マスタＩ／Ｆ回路から前
記コマンドを受信すると前記スレーブコア回路に通知す
ることなく保持されている前記可能／不能通知を返信
し、 前記スレーブＩ／Ｆ回路が前記不能通知とともに不能理
由を前記マスタＩ／Ｆ回路に返信する、データ通信方
法。 - 【請求項１９】 少なくとも制御バスおよびデータバス
として機能するシステムバスでマスタＩ／Ｆ回路とスレ
ーブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ
回路に接続されるマスタコア回路と前記スレーブＩ／Ｆ
回路に接続されるスレーブコア回路との少なくともコマ
ンド通信とデータ通信とを仲介するバスシステムにおい
て、 前記マスタＩ／Ｆ回路が、 前記マスタコア回路が送信するマスタデータの受信を前
記スレーブコア回路に命令する送信コマンドから前記マ
スタデータのデータサイズを検出し、 検出した前記データサイズが所定サイズより小さい前記
マスタデータを一時保持し、 前記マスタデータが一時保持されていない状態で前記ス
レーブＩ／Ｆ回路から可能通知が返信されると前記マス
タコア回路に通達し、 前記可能通知の通達に対応して前記マスタコア回路から
受信するマスタデータを前記スレーブコア回路に転送
し、 前記マスタデータが一時保持されている状態で前記スレ
ーブＩ／Ｆ回路から前記可能通知が返信されると前記マ
スタコア回路に通達することなく一時保持されている前
記マスタデータを返送する、データ通信方法。 - 【請求項２０】 少なくとも制御バスおよびデータバス
として機能するシステムバスでマスタＩ／Ｆ回路とスレ
ーブＩ／Ｆ回路とが接続されており、前記マスタＩ／Ｆ
回路に接続されるマスタコア回路と前記スレーブＩ／Ｆ
回路に接続されるスレーブコア回路との少なくともコマ
ンド通信とデータ通信とを仲介するバスシステムにおい
て、 前記スレーブＩ／Ｆ回路が、 前記マスタコア回路から受信するコマンドの受付条件を
前記スレーブコア回路から取得して保持し、 前記マスタコア回路から受信するコマンドが前記受付条
件に整合しているか判定し、 前記コマンドと前記受付条件との整合が判定されないと
前記スレーブコア回路に通知することなくコマンドエラ
ーを前記マスタＩ／Ｆ回路に返信する、データ通信方
法。 - 【請求項２１】 少なくとも制御バスおよびデータバス
として機能するシステムバスでマスタＩ／Ｆ回路とスレ
ーブＩ／Ｆ回路とが接続されており、前記マスタコア回
路が前記スレーブコア回路からスレーブデータを取得す
るときに前記システムバスを占有させる占有制御手段を
有しており、前記マスタＩ／Ｆ回路に接続されるマスタ
コア回路と前記スレーブＩ／Ｆ回路に接続されるスレー
ブコア回路との少なくともコマンド通信とデータ通信と
を仲介するバスシステムにおいて、 前記スレーブＩ／Ｆ回路が、 前記スレーブデータの出力を命令する取得コマンドを前
記マスタコア回路から受信して前記スレーブコア回路に
転送し、 前記取得コマンドを転送した前記スレーブコア回路から
前記スレーブデータを受信する以前に前記システムバス
の占有依頼を受信して前記占有制御手段に通知する、デ
ータ通信方法。 - 【請求項２２】 請求項１に記載のバスシステムのスレ
ーブＩ／Ｆ回路であって、 前記マスタコア回路からの各種の処理依頼への対応可否
を示す可能／不能通知を前記スレーブコア回路から取得
して保持する可否保持手段と、 前記マスタＩ／Ｆ回路から前記送信コマンドを受信する
と前記スレーブコア回路に通知することなく保持されて
いる前記可能／不能通知を返信する可否通知手段と、を
有している、スレーブＩ／Ｆ回路。 - 【請求項２３】 請求項３に記載のバスシステムのマス
タＩ／Ｆ回路であって、 前記スレーブコア回路への前記処理依頼の各種コマンド
を前記マスタコア回路から受信して保持するコマンド保
持手段と、 保持された前記送信コマンドを前記スレーブＩ／Ｆ回路
に送信するコマンド送信手段と、を有している、マスタ
Ｉ／Ｆ回路。 - 【請求項２４】 請求項７に記載のバスシステムのスレ
ーブＩ／Ｆ回路であって、 前記マスタコア回路からの各種の処理依頼への対応可否
を示す可能／不能通知を前記スレーブコア回路から取得
して保持する可否保持手段と、 前記マスタＩ／Ｆ回路から前記コマンドを受信すると前
記スレーブコア回路に通知することなく保持されている
前記可能／不能通知を返信する可否通知手段と、 前記不能通知とともに不能理由を前記マスタＩ／Ｆ回路
に返信する理由返信手段と、有している、スレーブＩ／
Ｆ回路。 - 【請求項２５】 請求項９に記載のバスシステムのマス
タＩ／Ｆ回路であって、 前記マスタコア回路が送信するマスタデータの受信を前
記スレーブコア回路に命令する送信コマンドから前記マ
スタデータのデータサイズを検出するサイズ検出手段
と、 検出された前記データサイズが所定サイズより小さい前
記マスタデータを一時保持するデータ保持手段と、 前記マスタデータが一時保持されていない状態で前記ス
レーブＩ／Ｆ回路から可能通知が返信されると前記マス
タコア回路に通達する可能転送手段と、 前記可能通知の通達に対応して前記マスタコア回路から
受信するマスタデータを前記スレーブコア回路に転送す
るデータ転送手段と、 前記マスタデータが一時保持されている状態で前記スレ
ーブＩ／Ｆ回路から前記可能通知が返信されると前記マ
スタコア回路に通達することなく一時保持されている前
記マスタデータを返送するデータ返送手段と、を有して
いる、マスタＩ／Ｆ回路。 - 【請求項２６】 請求項１２に記載のバスシステムのス
レーブＩ／Ｆ回路であって、 前記マスタコア回路から受信するコマンドの受付条件を
前記スレーブコア回路から取得して保持する条件保持手
段と、 前記マスタコア回路から受信するコマンドが前記受付条
件に整合しているか判定するコマンド判定手段と、 前記コマンドと前記受付条件との整合が判定されないと
前記スレーブコア回路に通知することなくコマンドエラ
ーを前記マスタＩ／Ｆ回路に返信するエラー返信手段
と、を有している、スレーブＩ／Ｆ回路。 - 【請求項２７】 請求項１５に記載のバスシステムのス
レーブＩ／Ｆ回路であって、 前記スレーブデータの出力を命令する取得コマンドを前
記マスタコア回路から受信して前記スレーブコア回路に
転送するコマンド受信手段と、 前記取得コマンドを転送した前記スレーブコア回路から
前記スレーブデータを受信する以前に前記システムバス
の占有依頼を受信して前記占有制御手段に通知する占有
依頼手段とを、有している、スレーブＩ／Ｆ回路。 - 【請求項２８】 請求項１に記載のバスシステムの前記
スレーブＩ／Ｆ回路に接続されるスレーブコア回路であ
って、 前記マスタコア回路からの各種の処理依頼への対応可否
を示す可能／不能通知を判定する状態判定手段と、 判定された前記可能／不能通知を前記スレーブＩ／Ｆ回
路に通達する状態通知手段と、を有している、スレーブ
コア回路。 - 【請求項２９】 請求項１５に記載のバスシステムの前
記スレーブＩ／Ｆ回路に接続されるスレーブコア回路で
あって、 受信した前記取得コマンドに対応して前記スレーブデー
タを用意するデータ用意手段と、 前記スレーブデータの用意途中で所定条件を満足すると
前記占有依頼を前記スレーブＩ／Ｆ回路に通知する先行
依頼手段と、 を有している、スレーブコア回路。 - 【請求項３０】 マスタコア回路が接続されているマス
タＩ／Ｆ回路とスレーブコア回路が接続されているスレ
ーブＩ／Ｆ回路とがシステムバスに接続されているデー
タ処理装置であって、 請求項１ないし１５の何れか一項に記載のバスシステム
を有しているデータ処理装置。 - 【請求項３１】 マスタコア回路が接続されているマス
タＩ／Ｆ回路とスレーブコア回路が接続されているスレ
ーブＩ／Ｆ回路とがシステムバスに接続されている半導
体集積回路であって、 請求項１ないし１５の何れか一項に記載のバスシステム
を有している半導体集積回路。 - 【請求項３２】 半導体集積回路で各種のデータ処理を
実行するコンピュータ装置であって、 請求項３１に記載の半導体集積回路を有しているコンピ
ュータ装置。 - 【請求項３３】 コンピュータ装置で読取自在なソフト
ウェアであって、 請求項１ないし１５の何れか一項に記載のバスシステム
の回路構造の電子データからなるソフトウェア。 - 【請求項３４】 コンピュータ装置で読取自在なソフト
ウェアであって、 請求項１ないし１５の何れか一項に記載のバスシステム
の動作を前記コンピュータ装置にシミュレートさせるコ
ンピュータプログラムからなるソフトウェア。 - 【請求項３５】 コンピュータ装置で読取自在なソフト
ウェアが格納されている情報記憶媒体であって、 請求項３３または３４に記載の電子データが格納されて
いる情報記憶媒体。 - 【請求項３６】 情報記憶媒体にソフトウェアが格納さ
れているコンピュータ装置であって、 請求項３５に記載の情報記憶媒体を有しているコンピュ
ータ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055972A JP3759054B2 (ja) | 2002-03-01 | 2002-03-01 | バスシステム |
| DE10308596A DE10308596A1 (de) | 2002-03-01 | 2003-02-27 | Bus-System |
| US10/377,237 US7167937B2 (en) | 2002-03-01 | 2003-02-28 | Bus system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055972A JP3759054B2 (ja) | 2002-03-01 | 2002-03-01 | バスシステム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005136133A Division JP4327765B2 (ja) | 2005-05-09 | 2005-05-09 | バスシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003256350A true JP2003256350A (ja) | 2003-09-12 |
| JP3759054B2 JP3759054B2 (ja) | 2006-03-22 |
Family
ID=27800069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002055972A Expired - Fee Related JP3759054B2 (ja) | 2002-03-01 | 2002-03-01 | バスシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7167937B2 (ja) |
| JP (1) | JP3759054B2 (ja) |
| DE (1) | DE10308596A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005284578A (ja) * | 2004-03-29 | 2005-10-13 | Mitsubishi Electric Corp | バス装置 |
| JP2007219968A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | バスインタフェースラッパー回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8156273B2 (en) * | 2007-05-10 | 2012-04-10 | Freescale Semiconductor, Inc. | Method and system for controlling transmission and execution of commands in an integrated circuit device |
| JP2009116378A (ja) * | 2007-11-01 | 2009-05-28 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58136151A (ja) | 1982-02-06 | 1983-08-13 | Nec Corp | 誤り訂正方式 |
| JPS62119654A (ja) | 1985-11-20 | 1987-05-30 | Fujitsu Ltd | チヤネルビジ−制御方式 |
| JPH06161951A (ja) | 1992-11-18 | 1994-06-10 | Oki Electric Ind Co Ltd | バス制御方式 |
| US5809533A (en) * | 1993-02-18 | 1998-09-15 | Unisys Corporation | Dual bus system with multiple processors having data coherency maintenance |
| US5805837A (en) * | 1996-03-21 | 1998-09-08 | International Business Machines Corporation | Method for optimizing reissue commands in master-slave processing systems |
| JP3077750B2 (ja) | 1998-04-16 | 2000-08-14 | 日本電気株式会社 | デジタルデータのシリアル転送システムおよび方法 |
| US6182183B1 (en) * | 1998-11-13 | 2001-01-30 | Sonics, Inc. | Communications system and method with multilevel connection identification |
| JP3544146B2 (ja) | 1999-05-14 | 2004-07-21 | シャープ株式会社 | Ｄｍａ制御付ｆｉｆｏ、並びに、それを用いたｄｍａ転送システム |
| US6725307B1 (en) * | 1999-09-23 | 2004-04-20 | International Business Machines Corporation | Method and system for controlling data transfers with physical separation of data functionality from address and control functionality in a distributed multi-bus multiprocessor system |
| US7174401B2 (en) * | 2002-02-28 | 2007-02-06 | Lsi Logic Corporation | Look ahead split release for a data bus |
-
2002
- 2002-03-01 JP JP2002055972A patent/JP3759054B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-27 DE DE10308596A patent/DE10308596A1/de not_active Ceased
- 2003-02-28 US US10/377,237 patent/US7167937B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005284578A (ja) * | 2004-03-29 | 2005-10-13 | Mitsubishi Electric Corp | バス装置 |
| JP2007219968A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | バスインタフェースラッパー回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3759054B2 (ja) | 2006-03-22 |
| DE10308596A1 (de) | 2003-10-23 |
| US7167937B2 (en) | 2007-01-23 |
| US20030167364A1 (en) | 2003-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4063529B2 (ja) | バスシステムおよびリトライ方法 | |
| CN108132910B (zh) | 系统互连以及具有系统互连的片上系统 | |
| WO2019109299A1 (zh) | 内存访问技术及计算机系统 | |
| JP3664664B2 (ja) | バスシステム及びそのバス仲裁方法 | |
| CN110580235B (zh) | 一种sas扩展器通信方法及装置 | |
| CN104854845B (zh) | 使用高效的原子操作的方法和装置 | |
| US7685473B2 (en) | Computer system, method of detecting a stall in a computer system, and signal-bearing medium embodying a program causing a computer system to perform a method of detecting a stall in a computer system | |
| JP2006190257A (ja) | データ転送装置およびデータ転送方法 | |
| TWI483117B (zh) | 用於執行命令之裝置、主機控制器及用於執行命令之系統 | |
| JP2003256350A (ja) | バスシステム | |
| WO2007099584A1 (ja) | エラー検出装置 | |
| JP2002323988A (ja) | 遠隔割り込み信号の処理方法、システムおよびネットワークインターフェースシステム | |
| JP4327765B2 (ja) | バスシステム | |
| CN113704006B (zh) | 通信方法、装置、电子设备、存储介质及片上系统 | |
| CN101126993B (zh) | 数据处理系统、数据处理设备和数据处理方法 | |
| JP2972491B2 (ja) | バス制御機構及び計算機システム | |
| JPH11242506A (ja) | プログラマブルコントローラ | |
| JP5334173B2 (ja) | データ転送システム及びリトライ制御方法 | |
| JP6528744B2 (ja) | 画像形成装置 | |
| JP3070492B2 (ja) | データ転送制御方式およびデータ転送制御方法 | |
| JP3049042B1 (ja) | バス制御装置及びバス制御方法 | |
| JP4152387B2 (ja) | バスシステム | |
| JP2507643B2 (ja) | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム | |
| CN114531371A (zh) | 总线监测网络、片上系统以及总线管理方法 | |
| CN116455557A (zh) | 用于哈希运算的装置和复位方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050309 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050408 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3759054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |