JP2003249560A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 配線遅延を防止できる半導体装置を提供す
る。 【解決手段】 半導体装置１０は、中央部１０６ｃと周
縁部１０６ｐとを含む第１の上部電極１０６と、第１の
上部電極１０６を覆う層間絶縁膜１１０とを備える。層
間絶縁膜１１０は、第１の上部電極１０６の周縁部１０
６ｐに達する第１の孔１２０と、第１の孔１２０に近接
して設けられた第２の孔１３０とを有する。中央部１０
６ｃの全面が層間絶縁膜１１０に接触している。さら
に、半導体装置１０は、第１の上部配線層１２１と、第
２の孔１３０を介して第１の下部電極１０４に電気的に
接続される第２の上部配線層１３１とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置に関
し、特にキャパシタを有する半導体装置に関するもので
ある。

【０００２】

【従来の技術】従来、層間絶縁膜上に配置されたＭＩＭ
（Metal-Insulator-Metal）キャパシタが知られてい
る。このＭＩＭキャパシタは、たとえばPeter Zurcher
et al.,“Integration of Thin Film MIM Capacitors a
nd Resistors into Copper Metallization based RF-CM
OS and Bi-CMOS Technologies”IEDM 2000に開示されて
いる。

【０００３】図１７は、上記文献に開示された、従来の
半導体装置の断面図である。図１７を参照して、従来の
半導体装置では、層間絶縁膜５０２の表面に下部配線層
５００が形成されている。下部配線層５００には、導電
層５０１が接続されている。層間絶縁膜５０２上にエッ
チングストッパ層５０３が形成されている。エッチング
ストッパ層５０３は下部配線層５００の一部分を露出さ
せており、その部分に下部電極５０４が設けられる。下
部電極５０４上に誘電体膜５０５が積層されており、さ
らにその誘電体膜５０５上に上部電極５０６が積層され
ている。下部電極５０４と、誘電体膜５０５と、上部電
極５０６とがキャパシタを構成している。

【０００４】エッチングストッパ層５０３上には導電層
５５１が形成されており、導電層５５１上に誘電体膜５
０５が形成されている。

【０００５】上部電極５０６を覆うように層間絶縁膜５
１０が形成されている。層間絶縁膜５１０には複数のコ
ンタクトホールが形成されており、それぞれのコンタク
トホールに導電層５５２〜５５７が埋込まれている。

【０００６】それぞれの導電層に接触するように上部配
線層５２１、５３１および５４１が形成されている。

【０００７】

【発明が解決しようとする課題】上述のような従来の半
導体装置で生じる問題について、以下に説明する。

【０００８】従来の半導体装置において高周波電流が流
れる場合には、図１７中の矢印で示すように高周波電流
が流れる。このとき、導電層５５７を流れる高周波電流
と、導電層５５５および５５４を流れる電流との距離が
大きくなり、寄生インダクタンスが大きくなる。このた
め、内部共振周波数の低下などの問題が発生する。

【０００９】そこで、この発明は上述のような問題点を
解決するためになされたものであり、寄生インダクタン
スを小さくすることができる半導体装置を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】この発明に従った半導体
装置は、第１の下部電極と、第１の下部電極上に設けら
れた第１の誘電体膜と、第１の誘電体膜上に設けられ、
中央部と周縁部とを含む第１の上部電極と、第１の上部
電極を覆う層間絶縁膜とを備える。層間絶縁膜は、第１
の上部電極の周縁部に達する第１の孔と、第１の孔に近
接して設けられた第２の孔とを有する。第１の上部電極
の中央部の全面が層間絶縁膜に接触している。さらに、
半導体装置は、第１の孔を介して第１の上部電極に電気
的に接続される第１の上部配線層と、第２の孔を介して
第１の下部電極に電気的に接続される第２の上部配線層
とを備える。

【００１１】このように構成された半導体装置では、第
１の孔は上部電極の周縁部に達し、上部電極の中央部の
全面が層間絶縁膜に接触している。そのため、上部電極
の中央部には孔は設けられておらず、第２の孔に近い位
置にだけ第１の孔が形成される。その結果、第１の孔と
第２の孔との距離を小さくすることができ、寄生インダ
クタンスを小さくすることができる。

【００１２】また好ましくは、半導体装置は、第１の下
部配線層をさらに備える。第１の下部配線層の一部分上
に第１の下部電極が設けられる。第２の上部配線層は第
１の下部配線層に接触している。

【００１３】また好ましくは、第２の上部配線層は、第
１の下部電極に接触している。また好ましくは、層間絶
縁膜は、複数の第１の孔と、複数の第１の孔と同じ数の
第２の孔とを有する。複数の第１の孔の各々に対応した
位置に複数の第２の孔の各々が配置される。

【００１４】また好ましくは、半導体装置は、第１の下
部電極と第１の下部配線層とを接続する導電層をさらに
備える。

【００１５】また好ましくは、半導体装置は、第１の下
部電極とほぼ同じ高さの位置に設けられた第２の下部電
極と、第２の下部電極上に設けられた第２の誘電体膜
と、第２の誘電体膜上に設けられ、中央部と周縁部とを
含む第２の上部電極とをさらに備える。層間絶縁膜は、
第２の上部電極を覆うように設けられている。層間絶縁
膜は、第２の上部電極の周縁部に達する第３の孔と、第
３の孔に近接して設けられた第４の孔とを有する。第２
の上部電極の中央部の全面が層間絶縁膜に接触しいる。
さらに、半導体装置は、第３の孔を介して第２の上部電
極に電気的に接続される第３の上部配線層と、第４の孔
を介して第２の下部電極に電気的に接続される第４の上
部配線層とを備える。第１の孔から第２の孔へ向かう方
向と、第３の孔から第４の孔へ向かう方向は、ほぼ１８
０°の角度をなす。

【００１６】この場合、第１の孔から第２の孔へ向かう
高周波電流と、第３の孔から第４の孔へ向かう高周波電
流とはほぼ１８０°の角度をなすように正反対方向に流
れるため、この部分での寄生インダクタンスを小さくす
ることができる。

【００１７】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。

【００１８】（実施の形態１）図１は、この発明の実施
の形態１に従った半導体装置の断面図である。図１を参
照して、この発明の実施の形態１に従った半導体装置１
０は、シリコン基板１上に設けられた第１の下部配線層
１００と、第１の下部配線層１００の一部分上に設けら
れた第１の下部電極１０４と、第１の下部電極１０４上
に設けられた第１の誘電体膜１０５と、第１の誘電体膜
１０５上に設けられ、中央部１０６ｃと周縁部１０６ｐ
とを含む第１の上部電極１０６と、第１の上部電極１０
６を覆う層間絶縁膜１１０とを備える。層間絶縁膜１１
０は、第１の上部電極１０６の周縁部１０６ｐに達する
第１の孔１２０と、第１の孔１２０に近接して設けられ
た第２の孔１３０とを有する。第１の上部電極１０６の
中央部１０６ｃの全面が層間絶縁膜１１０に接触してい
る。半導体装置１０は、第１の孔１２０を介して第１の
上部電極１０６に電気的に接続される第１の上部配線層
１２１と、第２の孔１３０を介して第１の下部電極１０
４に電気的に接続される第２の上部配線層１３１とを備
える。第２の上部配線層１３１は、第１の下部配線層１
００に接触している。

【００１９】半導体基板としてのシリコン基板１上に層
間絶縁膜２が形成されている。層間絶縁膜２には、埋込
配線としての第１の下部配線層１００が形成されてい
る。第１の下部配線層１００は、バリア層１０２と、導
電層１０１とにより構成される。層間絶縁膜２上には酸
化防止膜１０３が設けられる。酸化防止膜１０３は、第
１の下部配線層１００の一部分を覆い、他の部分を露出
させる。露出した第１の下部配線層１００の部分には第
１の下部電極１０４が接触している。第１の下部電極１
０４上に第１の誘電体膜１０５および第１の上部電極１
０６が積層されている。

【００２０】第１の下部電極１０４、第１の誘電体膜１
０５および第１の上部電極１０６が第１のキャパシタ１
０７を形成している。第１の上部電極１０６は、外周部
に位置する周縁部１０６ｐと、周縁部１０６ｐに囲まれ
る中央部１０６ｃとを有する。第１の上部電極１０６を
３分割し、それぞれ分割された領域が図１中の左から周
縁部１０６ｐ、中央部１０６ｃおよび周縁部１０６ｐと
なる。

【００２１】層間絶縁膜１１０は第１の上部電極１０６
を覆うように形成されている。層間絶縁膜１１０上には
エッチングストッパ層１１１が設けられており、その上
には、さらに別の層間絶縁膜１１２が設けられている。
層間絶縁膜１１０には、第１の上部電極１０６の周縁部
１０６ｐに達するコンタクトホールとしての第１の孔１
２０と、第１の下部配線層１００に達するコンタクトホ
ールとしての第２の孔１３０が形成されている。第１の
孔１２０は第１の上部配線層１２１で充填されている。
第２の孔１３０は、第１の下部配線層１００に接触する
第２の上部配線層１３１が形成されている。第１の上部
配線層１２１は、バリア層１２２と、導電層１２３とを
有する。第２の上部配線層１３１は、バリア層１３２
と、導電層１３３とを有する。

【００２２】次に、図１で示す半導体装置の製造方法に
ついて説明する。図２〜図６は、図１で示す半導体装置
の製造工程を示す断面図である。図２を参照して、まず
シリコン基板１の主表面１ｆ上に層間絶縁膜２を形成す
る。層間絶縁膜２に所定の深さの孔を形成し、この孔を
埋込むようにバリア層１０２と導電層１０１からなる第
１の下部配線層１００を形成する。第１の下部配線層１
００の一部分を覆い、他の部分を露出させるように酸化
防止膜１０３を形成する。

【００２３】図３を参照して、露出した第１の下部配線
層１００上に第１の下部電極１０４、第１の誘電体膜１
０５および第１の上部電極１０６とを積層する。これに
より、キャパシタ１０７が形成される。

【００２４】図４を参照して、キャパシタ１０７を覆う
ように層間絶縁膜１１０、エッチングストッパ層１１１
および層間絶縁膜１１２を形成する。

【００２５】図５を参照して、層間絶縁膜１１０および
１１２ならびにエッチングストッパ層１１１に、第１の
下部配線層１００に達する第２の孔１３０と、第１の上
部電極１０６に達する第１の孔１２０を形成する。

【００２６】図６を参照して、第１の孔１２０に第１の
上部配線層１２１を形成する。また、第１の下部配線層
１００に接触し、かつ第２の孔１３０を充填するように
第２の上部配線層１３１を形成する。このとき、ＣＭＰ
（化学的機械的研磨法）を用いて層間絶縁膜１１２表面
の不要なバリア層１２２および１３２と導電層１２３お
よび１３３を除去する。これにより、図１に示す半導体
装置１０が完成する。

【００２７】このように構成された半導体装置では、図
１に示すように、第２の孔１３０に近接するように第１
の上部電極１０６の周縁部１０６ｐにのみ第１の孔１２
０が形成されている。そのため、第１の孔１２０と第２
の孔１３０との距離が小さくなり、寄生インダクタンス
を小さくすることができる。

【００２８】（実施の形態２）図７は、この発明の実施
の形態２に従った半導体装置の平面図である。図８は、
図７中のＶＩＩＩ−ＶＩＩＩ線に沿った断面図である。
図７を参照して、この発明の実施の形態２に従った半導
体装置１０において、層間絶縁膜は複数の第１の孔１２
０と、複数の第１の孔１２０と同じ数の第２の孔１３０
とを有する。複数の第１の孔１２０の各々に対応した位
置に複数の第２の孔１３０の各々が配置される。第１の
上部電極１０６は、外周に位置する周縁部１０６ｐと、
周縁部１０６ｐに取囲まれる中央部１０６ｃとを有す
る。

【００２９】図８を参照して、実施の形態２に従った半
導体装置では、中央部１０６ｃの両側に位置する周縁部
１０６ｐに第１の孔１２０が設けられている。第１の孔
１２０に向かい合うように第２の孔１３０が設けられて
いる。第１の孔１２０および第２の孔１３０の各々に
は、それぞれ第１の上部配線層１２１および第２の上部
配線層１３１が充填されている。

【００３０】このように構成された、この発明の実施の
形態２に従った半導体装置１０でも、実施の形態１に従
った半導体装置と同様の効果がある。

【００３１】（実施の形態３）図９は、この発明の実施
の形態３に従った半導体装置の平面図である。図１０
は、図９中のＸ−Ｘ線に沿った断面図である。なお、図
９中のＩ−Ｉ線に沿った断面は図１で示される。

【００３２】図１、図９および図１０を参照して、この
発明の実施の形態３に従った半導体装置１０は、第１の
下部電極１０４とほぼ同じ高さの位置に設けられた第２
の下部電極２０４と、第２の下部電極２０４上に設けら
れた第２の誘電体膜２０５と、第２の誘電体膜２０５上
に設けられ、中央部２０６ｃと周縁部２０６ｐとを含む
第２の上部電極２０６とをさらに備える。層間絶縁膜１
１０は、第２の上部電極２０６を覆う。層間絶縁膜１１
０は、第２の上部電極２０６の周縁部２０６ｐに達する
第３の孔２２０と、第３の孔２２０に近接して設けられ
た第４の孔２３０とを有する。第２の上部電極２０６の
中央部２０６ｃの全面が層間絶縁膜１１０に接触してい
る。半導体装置１０は、第３の孔２２０を介して第２の
上部電極２０６に電気的に接続される第３の上部配線層
２２１と、第４の孔２３０を介して第２の下部配線層２
００に電気的に接続される第４の上部配線層２３１とを
備える。第１の孔１２０から第２の孔１３０へ向かう方
向と、第３の孔２２０から第４の孔２３０へ向かう方向
は、ほぼ１８０°の角度をなす。

【００３３】図１で示すように、キャパシタ１０７近傍
では、矢印３１で示す方向に高周波電流が流れる。これ
に対して、図１０で示すように、キャパシタ２０７の近
傍では、矢印３２で示す方向に電流が流れる。すなわ
ち、高周波電流は、第１の孔１２０から第２の孔１３０
へ流れるとともに、第３の孔２２０から第４の孔２３０
へ向かう方向に流れる。そのため、２つの高周波電流は
互いに逆方向に流れるため、寄生インダクタンスを小さ
くすることができる。

【００３４】さらに、第１の下部電極１０４と第２の下
部電極２０４を、同一の層をパターニングして形成して
もよい。第１の誘電体膜１０５と第２の誘電体膜２０５
を、同一の層をパターニングして形成してもよい。第１
の上部電極１０６と第２の上部電極２０６を、同一の層
をパターニングして形成してもよい。第１の誘電体膜１
０５と第２の誘電体膜２０５は、同じ高さの位置に設け
られる。第１の上部電極１０６と第２の上部電極２０６
は、同じ高さの位置に設けられる。これらを別の層で形
成してもよい。

【００３５】（実施の形態４）図１１は、この発明の実
施の形態４に従った半導体装置の断面図である。図１１
を参照して、この発明の実施の形態４に従った半導体装
置１０では、第１の下部配線層が存在しない。第２の上
部配線層１３１は、第１の下部電極１０４に接触してい
る。酸化防止膜１０３は層間絶縁膜２の全面を覆う。こ
の酸化防止膜１０３上に平板状の第１の下部電極１０４
が設けられている。キャパシタ１０７近傍では、高周波
電流は矢印３１で示す方向に流れる。

【００３６】このように構成され、この発明の実施の形
態４に従った半導体装置１０でも、実施の形態１に従っ
た半導体装置１０と同様の効果がある。

【００３７】（実施の形態５）図１２は、この発明の実
施の形態５に従った半導体装置の平面図である。図１２
を参照して、この発明の実施の形態５に従った半導体装
置は、第１の上部電極１０６の周縁部１０６ｐに達する
複数の第１の孔１２０と、複数の第１の孔１２０と同じ
数の第２の孔１３０とを有する。

【００３８】図１３は、図１２中のＸＩＩＩ−ＸＩＩＩ
線に沿った断面図である。複数第１の孔１２０の各々に
対応した位置に複数の第２の孔１３０の各々が配置され
る。実施の形態５では、実施の形態４と同様に、下部電
極配線層は設けられておらず、第２の上部配線層１３１
は、キャパシタ１０７の第１の下部電極１０４に直接接
触している。

【００３９】このように構成された、この発明の実施の
形態５に従った半導体装置１０では、実施の形態１に従
った半導体装置と同様の効果がある。

【００４０】（実施の形態６）図１４は、この発明の実
施の形態６に従った半導体装置の平面図である。図１５
は、図１４中のＸＶ−ＸＶ線に沿った断面図である。な
お、図１４中のＸＩ−ＸＩ線に沿った断面図は、図１１
で表わされる。図１１、図１４および図１５を参照し
て、この発明の実施の形態６に従った半導体装置１０
は、第１の下部電極１０４とほぼ同じ高さの位置に設け
られた第２の下部電極２０４と、第２の下部電極２０４
上に設けられた第２の誘電体膜２０５と、第２の誘電体
膜２０５上に設けられ、中央部２０６ｃと周縁部２０６
ｐとを含む第２の上部電極２０６とをさらに備える。層
間絶縁膜１１０は、第２の上部電極２０６を覆う。層間
絶縁膜１１０は、第２の上部電極２０６の周縁部２０６
ｐに達する第３の孔２２０と、第３の孔２２０に近接し
て設けられた第４の孔２３０とを有する。第２の上部電
極２０６の中央部２０６ｃの全面が層間絶縁膜１１０に
接触している。半導体装置１０は、第３の孔２２０を介
して第２の上部電極２０６に電気的に接続される第３の
上部配線層２２１と、第４の孔２３０を介して第２の下
部配線層２００に電気的に接続される第４の上部配線層
２３１とを備える。第１の孔１２０から第２の孔１３０
へ向かう方向と、第３の孔２２０から第４の孔２３０へ
向かう方向は、ほぼ１８０°の角度をなす。この半導体
装置１０は、下部配線を有していないため、第３の上部
配線層２３１が第２の下部電極２０４に直接接触してい
る。

【００４１】このように構成された、この発明の実施の
形態６に従った半導体装置１０では、実施の形態３に従
った半導体装置と同様の効果がある。

【００４２】（実施の形態７）図１６は、この発明の実
施の形態７に従った半導体装置の断面図である。図１６
を参照して、この発明の実施の形態７に従った半導体装
置１０では、酸化防止膜１０３と層間絶縁膜１１０との
間に別の層間絶縁膜１１４が設けられている。層間絶縁
膜１１４には、第１の下部配線層１００と第１の下部電
極１０４とを接続する導電層８０５が形成されている。
導電層８０５はバリア層８０７と導電層８０６とにより
構成される。

【００４３】このように構成された、この発明の実施の
形態７に従った半導体装置１０では、実施の形態１に示
した半導体装置と同様の効果がある。

【００４４】以上、この発明の実施の形態について説明
したが、ここで示した実施の形態はさまざまに変形する
ことが可能である。まず、半導体装置を構成する各層間
絶縁膜および配線層の材質としては、通常知られている
あらゆる材質を用いることができる。

【００４５】さらに、それぞれ膜厚や寸法などは必要に
応じて適宜変更することができる。今回開示された実施
の形態はすべての点で例示であって制限的なものではな
いと考えられるべきである。本発明の範囲は上記した説
明ではなくて特許請求の範囲によって示され、特許請求
の範囲と均等の意味および範囲内でのすべての変更が含
まれることが意図される。

【００４６】

【発明の効果】この発明に従えば、配線遅延を防止する
ことができる半導体装置を提供することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に従った半導体装置
の断面図である。

【図２】 図１で示す半導体装置の製造方法の第１工程
を示す断面図である。

【図３】 図１で示す半導体装置の製造方法の第２工程
を示す断面図である。

【図４】 図１で示す半導体装置の製造方法の第３工程
を示す断面図である。

【図５】 図１で示す半導体装置の製造方法の第４工程
を示す断面図である。

【図６】 図１で示す半導体装置の製造方法の第５工程
を示す断面図である。

【図７】 この発明の実施の形態２に従った半導体装置
の平面図である。

【図８】 図７中のＶＩＩＩ−ＶＩＩＩ線に沿った断面
図である。

【図９】 この発明の実施の形態３に従った半導体装置
の平面図である。

【図１０】 図９中のＸ−Ｘ線に沿った断面図である。

【図１１】 この発明の実施の形態４に従った半導体装
置の断面図である。

【図１２】 この発明の実施の形態５に従った半導体装
置の平面図である。

【図１３】 図１２中のＸＩＩＩ−ＸＩＩＩ線に沿った
断面図である。

【図１４】 この発明の実施の形態６に従った半導体装
置の平面図である。

【図１５】 図１４中のＸＶ−ＸＶ線に沿った断面図で
ある。

【図１６】 この発明の実施の形態７に従った半導体装
置の断面図である。

【図１７】 従来の半導体装置の断面図である。

【符号の説明】

１０ 半導体装置、１００ 第１の下部配線層、１０４
第１の下部電極、１０５ 第１の誘電体膜、１０６
第１の上部電極、１０６ｃ，２０６ｃ 中央部、１０６
ｐ，２０６ｐ 周縁部、１１０ 層間絶縁膜、１２０
第１の孔、１２１ 第１の上部配線層、１３０ 第２の
孔、１３１ 第２の上部配線層、２００第２の下部配線
層、２０４ 第２の下部電極、２０５ 第２の誘電体
膜、２０６ 第２の上部電極、２２０ 第３の孔、２２
１ 第３の上部配線層、２３０第４の孔、２３１ 第４
の上部配線層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新谷 賢治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F038 AC02 AC05 AC07 AZ06 CD09 EZ15 EZ20

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１の下部電極と、 前記第１の下部電極上に設けられた第１の誘電体膜と、 前記第１の誘電体膜上に設けられ、中央部と周縁部とを
   含む第１の上部電極と、 前記第１の上部電極を覆う層間絶縁膜とを備え、 前記層間絶縁膜は、前記第１の上部電極の周縁部に達す
   る第１の孔と、前記第１の孔に近接して設けられた第２
   の孔とを有し、 前記第１の上部電極の中央部の全面が前記層間絶縁膜に
   接触しており、さらに、 前記第１の孔を介して前記第１の上部電極に電気的に接
   続される第１の上部配線層と、 前記第２の孔を介して前記第１の下部電極に電気的に接
   続される第２の上部配線層とを備えた、半導体装置。
2. 【請求項２】 第１の下部配線層をさらに備え、前記第
   １の下部配線層の一部分上に前記第１の下部電極が設け
   られ、前記第２の上部配線層は、前記第１の下部配線層
   に接触している、請求項１に記載の半導体装置。
3. 【請求項３】 前記第２の上部配線層は、前記第１の下
   部電極に接触している、請求項１に記載の半導体装置。
4. 【請求項４】 前記層間絶縁膜は、複数の前記第１の孔
   と、複数の前記第１の孔と同じ数の前記第２の孔とを有
   し、複数の前記第１の孔の各々に対応した位置に複数の
   前記第２の孔の各々が配置される、請求項１から３のい
   ずれか１項に記載の半導体装置。
5. 【請求項５】 前記第１の下部電極と前記第１の下部配
   線層とを接続する導電層をさらに備えた、請求項２に記
   載の半導体装置。
6. 【請求項６】 前記第１の下部電極とほぼ同じ高さの位
   置に設けられた第２の下部電極と、 前記第２の下部電極上に設けられた第２の誘電体膜と、 前記第２の誘電体膜上に設けられ、中央部と周縁部とを
   含む第２の上部電極とをさらに備え、 前記層間絶縁膜は、前記第２の上部電極を覆い、 前記層間絶縁膜は、前記第２の上部電極の周縁部に達す
   る第３の孔と、前記第３の孔に近接して設けられた第４
   の孔とを有し、 前記第２の上部電極の中央部の全面が前記層間絶縁膜に
   接触しており、さらに、 前記第３の孔を介して前記第２の上部電極に電気的に接
   続される第３の上部配線層と、 前記第４の孔を介して前記第２の下部電極に電気的に接
   続される第４の上部配線層とを備え、 前記第１の孔から前記第２の孔へ向かう方向と、前記第
   ３の孔から前記第４の孔へ向かう方向は、ほぼ１８０°
   の角度をなす、請求項１から５のいずれか１項に記載の
   半導体装置。