JP2003243612A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003243612A
JP2003243612A JP2002044666A JP2002044666A JP2003243612A JP 2003243612 A JP2003243612 A JP 2003243612A JP 2002044666 A JP2002044666 A JP 2002044666A JP 2002044666 A JP2002044666 A JP 2002044666A JP 2003243612 A JP2003243612 A JP 2003243612A
Authority
JP
Japan
Prior art keywords
semiconductor chip
main electrode
semiconductor
conductive
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002044666A
Other languages
English (en)
Other versions
JP3850739B2 (ja
Inventor
Masayoshi Hirao
正吉 平尾
Katsumi Sato
克巳 佐藤
Shigeo Toi
茂男 遠井
Kazunari Matsuo
一成 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002044666A priority Critical patent/JP3850739B2/ja
Priority to US10/208,980 priority patent/US6831351B2/en
Priority to DE10251247A priority patent/DE10251247B4/de
Publication of JP2003243612A publication Critical patent/JP2003243612A/ja
Priority to US10/786,095 priority patent/US6861730B2/en
Priority to US11/007,246 priority patent/US7057298B2/en
Application granted granted Critical
Publication of JP3850739B2 publication Critical patent/JP3850739B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 炭化シリコンや窒化ガリウム等のワイドギャ
ップ半導体から成る半導体チップを搭載するモジュール
型素子において、素子冷却機構の簡素化を図ると共に、
モジュール型素子自体の小型化、軽量化及び低コスト化
をも図る。 【解決手段】 ヒートシンク１１５、絶縁基板１１４及
び導通板１０８から成る冷却機構の上面上に、第１導電
層１０９Ａを介して、シリコンを母材とするスイッチン
グチップ１０１を配設する。更に、陽極電極１０５より
も面積的に小さい陰極電極１０３の上に、第２導電層１
０９Ｂを介して、陰極電極１０３よりも面積的に小さく
且つワイドギャップ半導体を母材とするダイオードチッ
プ１０２を配設する。そして、密閉容器１１７は、底面
１１５ＢＳの露出部分を除いて、各部材をその内部空間
内に包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、１つのパッケージ
内に内包されている第１及び第２半導体チップを備える
半導体装置であって、しかも、両半導体チップの内の少
なくとも一方がワイドギャップ半導体（例えば、炭化シ
リコン又は窒化ガリウム）をその母材（ベース材）とす
る半導体装置に関するものである。本発明における以下
の記載は、主に高圧用途に使用される半導体装置に焦点
を当てているが、この発明はその様なパワー半導体装置
に限定されるものではなく、あらゆるタイプの半導体装
置を対象としている。
【０００２】
【従来の技術】電圧型インバータ応用では、一般的に、
スイッチング機能を有するスイッチングチップと環流ダ
イオードチップとは、互いに逆並列に接続されている。
【０００３】図９は、電圧型インバータに使用されてい
る従来のモジュール型素子４００の構造を示す縦断面図
である。モジュール型素子４００の各能動素子は、シリ
コンをその母材として作られている。即ち、密閉容器４
１７内に内包されたスイッチングチップ４０１とダイオ
ードチップ４０２とは、共にシリコンを用いて作られて
いる。スイッチングチップ４０１は、その表面上に形成
された陰極電極４０３及び制御電極４０４と、その裏面
上に形成された陽極電極４０５とを、有する。他方、ダ
イオードチップ４０２は、その表面上に形成された陽極
電極４０６と、その裏面上に形成された陰極電極４０７
とを、有する。そして、スイッチングチップ４０１の陽
極電極４０５とダイオードチップ４０２の陰極電極４０
７とは、導通板４０８に半田層４０９で半田付けされる
ことで、相互に電気的に接続されている。又、スイッチ
ングチップ４０１の陰極電極４０３と制御電極４０４と
は、それぞれ、ボンディングワイヤ４１３によって陰極
導通バー４１０と制御導通バー４１１とに接続されてお
り、ダイオード４０２の陽極電極４０６はボンディング
ワイヤ４１３によって陰極導通バー４１０に接続されて
いる。又、導通板４０８は、絶縁基板４１４を介して、
冷却機能を有するヒートシンク４１５に接続されてい
る。加えて、導通板４０８は、金属体４１６を介して、
陽極導通バー４１２にも電気的に接続されている。
【０００４】この様な構造により、各チップ４０１，４
０２におけるエネルギー損失によって発生する熱は、裏
面の電極４０５，４０７から、半田層４０９、導通板４
０８、絶縁基板４１４、及びヒートシンク４１５より成
る経路を通って、外部に放熱される。
【０００５】
【発明が解決しようとする課題】しかしながら、図９に
例示される従来のモジュール型素子においては、構造
上、スイッチングチップ４０１及びダイオードチップ４
０２は共に導通板４０８に電気的に且つ機械的に接続さ
れているため、スイッチングチップ４０１又は／及びダ
イオードチップ４０２を、低損失化実現可能なワイドギ
ャップ半導体を用いて作成してみても、素子冷却機構の
簡素化は何ら実現され得ないし、しかも、密閉容器４１
７ないしはモジュール型素子４００自体の大幅な小形軽
量化も達成され得ないのである。従って、図９の構造を
有するモジュール型素子のチップを単にワイドギャップ
半導体チップに置き換えてみても、半導体装置のコスト
低減化は図れないのである。
【０００６】本発明はこの様な問題点を解決するために
成されたものであり、その第１の目的は、シリコンをそ
の母材とする半導体チップのみから成る能動素子を有す
る従来のモジュール型素子では放熱設計上配置すること
が出来なかった位置に半導体チップを配置可能とするこ
とにより、素子冷却機構の大幅な簡素化を図ることにあ
る。
【０００７】又、本発明の第２の目的は、ワイドギャッ
プ半導体チップを有するモジュール型素子の小形軽量化
及び低コスト化を図ることにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
半導体装置であって、外部に露出した底面と前記底面に
対向する上面とを備えるヒートシンクと、前記ヒートシ
ンクの前記上面上に接合された絶縁基板と、前記絶縁基
板の上面上に接合された導通板と、前記導通板の上面に
第１導電層を介して電気的に接続された第１主電極と、
前記第１主電極に対向し且つ面積的に前記第１主電極よ
りも小さい第２主電極とを備える第１半導体チップと、
前記第１半導体チップの前記第２主電極に第２導電層を
介して電気的に接続されており且つ面積的に前記第１半
導体チップの前記第２主電極よりも小さい第１主電極
と、前記第１主電極に対向する第２主電極とを備える第
２半導体チップと、前記底面の露出部分を除く前記ヒー
トシンクと、前記絶縁基板と、前記導通板と、前記第１
半導体チップと、前記第２半導体チップとをその内部空
間内に密閉する容器とを備えており、前記第２半導体チ
ップの前記第２主電極の上方部分は前記容器の前記内部
空間であり、前記第２半導体チップの母材は、シリコン
よりもバンド間エネルギーギャップが大きいワイドギャ
ップ半導体であることを特徴とする。
【０００９】請求項２記載の発明は、請求項１記載の半
導体装置であって、前記第１半導体チップの母材もまた
前記ワイドギャップ半導体であることを特徴とする。
【００１０】請求項３記載の発明は、半導体装置であっ
て、外部に露出した底面と前記底面に対向する上面とを
備えるヒートシンクと、前記ヒートシンクの前記上面上
に接合された絶縁基板と、前記絶縁基板の上面上に接合
された導通板と、前記導通板の上面の第１表面部分に第
１導電層を介して電気的に接続された第１主電極と、前
記導通板の前記上面の法線方向に該当する第１方向に関
して前記第１主電極と対向する第２主電極とを備える第
１半導体チップと、前記導通板の前記上面の内で前記第
１表面部分に隣接した第２表面部分に第２導電層を介し
て電気的に接続された第１端部を有し且つ前記第１端部
から第２端部に向けて前記第１方向に延在する第１部分
と、前記第１部分の前記第２端部に連結しており且つ前
記第１部分と共にＬ字状を成す様に前記第１方向と直交
する第２方向に延在する第２部分とを有する金属基体
と、前記金属基体の前記第２部分の上面に第３導電層を
介して電気的に接続された第１主電極と、前記第１方向
に関して前記第１主電極と対向する第２主電極とを備え
る第２半導体チップと、前記底面の露出部分を除く前記
ヒートシンクと、前記絶縁基板と、前記導通板と、前記
第１半導体チップと、前記金属基体と、前記第２半導体
チップとをその内部空間内に密閉する容器とを備えてお
り、前記金属基体の前記第２部分の下面は前記第１半導
体チップの前記第２主電極の上面上方に位置しており、
前記第２半導体チップの母材は、シリコンよりもバンド
間エネルギーギャップが大きいワイドギャップ半導体で
あることを特徴とする。
【００１１】請求項４記載の発明は、請求項３記載の半
導体装置であって、前記第１半導体チップの母材もまた
前記ワイドギャップ半導体であることを特徴とする。
【００１２】請求項５記載の発明は、半導体装置であっ
て、外部に露出した底面と前記底面に対向する上面とを
備える第１導電性基体と、前記第１導電性基体の前記上
面上に配置された下面と前記下面に対向する上面とを備
える第１金属基体と、前記第１金属基体の前記上面上に
配置された第１主電極と前記第１主電極に対向する第２
主電極とを備える第１半導体チップと、前記第１半導体
チップの前記第２主電極上に配置された下面と前記下面
に対向する上面とを備える第２金属基体と、前記第２金
属基体の前記上面上に配置された第１主電極と前記第１
主電極に対向する第２主電極とを備える第２半導体チッ
プと、前記第２半導体チップの前記第２主電極上に配置
された下面と前記下面に対向する上面とを備える第３金
属基体と、前記第３金属基体の前記上面上に配置された
下面と前記下面に対向する上面とを備える絶縁基板と、
前記絶縁基板の前記上面上に配置された下面と、前記下
面に対向し且つ外部に露出する上面とを備える第２導電
性基体と、前記第１金属基体と前記第３金属基体とを互
いに電気的に接続する第１配線と、前記第２金属基体と
前記第２導電性基体とを互いに電気的に接続する第２配
線と、前記底面の露出部分を除く前記第１導電性基体
と、前記第１金属基体と、前記第１半導体チップと、前
記第２金属基体と、前記第２半導体チップと、前記第３
金属基体と、前記絶縁基板と、前記上面の露出部分を除
く前記第２導電性基体と、前記第１配線と、前記第２配
線とを、その内部空間内に密閉する容器とを備え、前記
第１導電性基体の前記底面及び前記上面は、面積的に、
前記第１半導体チップの前記第１及び第２主電極よりも
大きく、前記第２導電性基体の前記下面及び前記上面
は、面積的に、前記第２半導体チップの前記第１及び第
２主電極よりも大きく、前記第１半導体チップ及び前記
第２半導体チップの少なくとも一方の母材は、シリコン
よりもバンド間エネルギーギャップが大きいワイドギャ
ップ半導体であることを特徴とする。
【００１３】請求項６記載の発明は、請求項５記載の半
導体装置であって、前記第１導電性基体の前記上面と前
記第１金属基体の前記下面とを互いに機械的に接合する
接合層と、前記第１金属基体の前記上面と前記第１半導
体チップの前記第１主電極とを互いに電気的に導通させ
る第１導電層と、前記第１半導体チップの前記第２主電
極と前記第２金属基体の前記下面とを互いに電気的に導
通させる第２導電層と、前記第２金属基体の前記上面と
前記第２半導体チップの前記第１主電極とを互いに電気
的に導通させる第３導電層と、前記第２半導体チップの
前記第２主電極と前記第３金属基体の前記下面とを互い
に電気的に導通させる第４導電層と、前記第３金属基体
の前記上面と前記絶縁基板の前記下面とを接着する第１
接着剤と、前記絶縁基板の前記上面と前記第２導電性基
体の前記下面とを接着する第２接着剤とを更に備えるこ
とを特徴とする。
【００１４】請求項７記載の発明は、請求項５又は６記
載の半導体装置であって、前記第１半導体チップ及び前
記第２半導体チップの他方の母材もまた前記ワイドギャ
ップ半導体であることを特徴とする。
【００１５】
【発明の実施の形態】例えば炭化シリコン又は窒化ガリ
ウムより構成されるワイドギャップ半導体は、シリコン
に代わる半導体チップの母材（ベース材）として、注目
されている。その理由は、次の通りである。
【００１６】（利点１）先ず、炭化シリコン又は窒化ガ
リウムと言う様なワイドギャップ半導体は、シリコンに
比べて大きなバンド間エネルギーギャップを有する結
果、高い熱的安定性を有する。即ち、炭化シリコン又は
窒化ガリウムをその母材として製造されたデバイスは、
１０００ケルビンと言う高温下においても動作可能であ
る。この様な高温動作可能と言う特徴を利用することに
より、具体的には、炭化シリコン又は窒化ガリウム等の
ワイドギャップ半導体より成る半導体チップ（ワイドギ
ャップ半導体チップ）を、密封容器内の、冷却効果が比
較的低い箇所に配置することにより、デバイスの高密度
配置化を図り、以ってヒートシンク等の素子冷却機構の
簡素化を図ることが、期待される。
【００１７】（利点２）更に、炭化シリコン又は窒化ガ
リウムはシリコンよりも約１０倍高い降伏電界を有する
ので、シリコンを材料としたデバイスと比較して、ワイ
ドギャップ半導体チップでは、ある電圧阻止能力に必要
な空乏層幅を非常に薄く設定することが出来る。従っ
て、カソード電極とアノード電極間の距離をシリコンの
場合よりも短くすることが出来るので、電極間距離にほ
ぼ比例した電流通電時の電圧降下は小さくなる。言いか
えれば、ワイドギャップ半導体チップでは、電流通電時
に発生する定常損失を小さくすることが出来る（チップ
自体を小型化出来る）。この効果により、炭化シリコン
又は窒化ガリウムを利用したダイオード又は／及びスイ
ッチングデバイスは、シリコンを利用したダイオード及
びスイッチングデバイスに比べて、スイッチング損失と
定常損失との間に成立する二律背反の関係を大幅に改善
出来ると言う利点を有する（スイッチング損失と定常損
失との間の二律背反関係を改善出来ると期待されてい
る）。
【００１８】そこで、本発明では、ワイドギャップ半導
体チップが有する上記利点を実現するべく、（Ａ）ワイ
ドギャップ半導体チップを別の半導体チップ直上に配置
する（実施の形態１，３）、あるいは、（Ｂ）ワイドギ
ャップ半導体チップを別の半導体チップが配置されてい
る平面の上方に配置する（実施の形態２）と言う構成
を、採用している。これにより、ワイドギャップ半導体
チップは、シリコンチップの場合よりも軽微な冷却機構
によって冷却されても、十分にその機能を発揮し得る。
以下、各実施の形態毎に、その詳細を添付図面と共に記
載する。
【００１９】（実施の形態１）図１は、本実施の形態に
係る半導体装置ないしはモジュール型素子１００の構成
を示す縦断面図である。図１は、シリコンをその母材と
して作られた半導体スイッチングチップ（単にスイッチ
ングチップと称す）ないしは第１半導体チップ１０１
と、シリコンよりもバンド間エネルギーギャップが大き
いワイドギャップ半導体をその母材として作られたダイ
オードチップないしは第２半導体チップ１０２とを、密
閉容器１１７内に配置する構成を示している。
【００２０】図１において、冷却機能を有するヒートシ
ンク１１５は、その周縁部分を除いて外部に露出した底
面１１５ＢＳと、底面１１５ＢＳに対向する上面１１５
ＴＳと、両面１１５ＢＳ、１１５ＴＳで挟まれた側面１
１５ＳＳとを備える。このヒートシンク１１５の上面１
１５ＴＳ上には、絶縁基板１１４が、接着剤（図示せ
ず）によって接合・配設されている。ここで、上面１１
５ＴＳと絶縁基板１１４の下面とは、面積的には互いに
等しい。更に、絶縁基板１１４の上面上には、導通板１
０８が、接着剤（図示せず）によって接合・配設されて
いる。ここでも、上面１１５ＴＳと絶縁基板１１４の上
面と導通板１０８の下面とは、面積的には互いに等し
い。
【００２１】更に、スイッチングチップ１０１は、その
裏面上に形成された陽極電極ないしは第１主電極１０５
と、その表面上に形成された陰極電極ないしは第２主電
極１０３及び制御電極１０４とを有する。ここで、陰極
電極１０３は、陽極電極１０５に対向しており、且つ、
面積的に陽極電極１０５よりも小さい（Ｓ１＞Ｓ２）。
そして、スイッチングチップ１０１の陽極電極１０５
は、半田もしくは鑞剤より成る第１導電層１０９Ａを介
して、導通板１０８の上面上に電気的に接続されてい
る。又、制御電極１０４は、ボンディングワイヤ１１３
を介して、密閉容器１１７上に設けられた制御導通バー
１１１に接続されており、陰極電極（１０３）は、ボン
ディングワイヤ１１３を介して、密閉容器１１７上に設
けられた陰極導通バー１１０に接続されている。
【００２２】更に、ダイオードチップ１０２は、その裏
面上に形成された陽極電極ないしは第１主電極１０６
と、その表面上に形成された陰極電極ないしは第２主電
極１０７とを、有する。ここで、陽極電極１０６は、ス
イッチングチップ１０１の陰極電極１０３よりも面積的
に小さく（Ｓ２＞Ｓ３）、陽極電極１０６に対向する陰
極電極１０７は、面積的に陽極電極１０６と互いに等し
い。そして、ダイオードチップ１０２の陽極電極１０６
は、半田もしくは鑞剤より成る第２導電層１０９Ｂを介
して、スイッチングチップ１０１の陰極電極１０３上に
電気的に接続されている。又、ダイオードチップ１０２
の陰極電極１０７は、ボンディングワイヤ１１６によっ
て、密閉容器１１７上に設けられた陽極導通バー１１２
に電気的に接続されており、しかも、導通板１０８の上
面もまた、ボンディングワイヤ１１６によって、陽極導
通バー１１２に電気的に接続されている。
【００２３】そして、密閉容器１１７は、底面１１５Ｂ
Ｓの露出部分を除くヒートシンク１１５全体と、絶縁基
板１１４全体と、導通板１０８全体と、スイッチングチ
ップ１０１全体と、ダイオードチップ１０２全体とを、
その内部空間内に密閉している。その際、ダイオードチ
ップ１０２の陰極電極１０７の上方部分は、密閉容器１
１７の内部空間に該当している。
【００２４】以上の構成により、スイッチングチップ１
０１におけるエネルギー損失によって生じた第１熱は、
裏面の陽極電極１０５及び第１導電層１０９Ａから、直
接的に、導通板１０８、絶縁基板１１４及びヒートシン
ク１１５より成る素子冷却機構ないしは経路を通って、
底面１１５ＢＳの露出部分から外部に放熱される。
【００２５】これに対して、ダイオードチップ１０２に
おけるエネルギー損失によって発生した第２熱は、裏面
の陽極電極１０６及び第２導電層１０９Ｂを介して一旦
スイッチングチップ１０１内に伝わり、その後、スイッ
チングチップ１０１内で発生する上記第１熱と共に、上
記の素子冷却機構（１０８，１１４，１１５）へと伝わ
ることにより、外部に放熱される。
【００２６】この様に、ダイオードチップ１０２は、ス
イッチングチップ１０１を介在させた上で、間接的に上
記の素子冷却機構（１０８，１１４，１１５）によって
冷却されるのである。このため、ダイオードチップ１０
２の動作温度はスイッチングチップ１０１のそれよりも
高温となるが、ダイオードチップ１０２はワイドギャッ
プ半導体をその母材として形成されているため、高温で
も正常に動作可能であり、何ら問題は生じない。即ち、
通常のシリコンより成る半導体チップでは、使用出来る
限界温度は約１５０℃であるけれども、ワイドギャップ
半導体チップの場合には、理論的に５００℃〜６００℃
までは使用可能である。
【００２７】以上の様に、本実施の形態によれば、シリ
コンより構成されるスイッチングチップ１０１を上記の
素子冷却機構（１０８，１１４，１１５）によって直接
的に冷却する一方、ワイドギャップ半導体より構成され
るダイオードチップ１０２を間接的に冷却するだけで足
りるので、図９の従来技術の場合と比較してより軽微な
冷却方式で以って、当該モジュール型素子１００の機能
を十分に発揮させることが可能となる。即ち、素子冷却
機構の簡素化を達成することが出来る。
【００２８】しかも、図１の素子冷却機構（１０８，１
１４，１１５）は図９の素子冷却機構（４０８，４１
４，４１５）と比較して寸法的に小さく且つ重量的にも
軽いと共に、図１のダイオードチップ１０２もまた図９
のダイオードチップ４０２と比較して小型・軽量である
ので、モジュール型素子１００の小型化・軽量化・低コ
スト化を図ることが出来る。具体的には、図１のモジュ
ール型素子１００を採用する場合には、同素子１００を
図９に示したモジュール型素子４００の約２／３の大き
さに小型化することが出来る。尚、実際の各部１０３〜
１０７、１０９Ａ及び１０９Ｂの厚みは導通板１０８の
それと比べて無視できる程に薄いので（それは、導通板
１０８の厚みの数十分の一程度）、両チップ１０１，１
０２を図１の様に２段重ねに上積み配設しても、その高
さは図９の各チップ４０１，４０２の高さと殆ど違わな
い。
【００２９】ここで、特開平１１−２７４４８２号公報
の図５には、隣り合うチップ同士の絶縁性をより一層高
めると言う観点から、導電板を介在させて、ＳｉＣダイ
オードチップとＳｉスイッチングチップとが縦に並んで
配置されている構造が、提案されている。ここで、同公
報の図５の構造及びその説明文中においては、各チップ
より生ずる熱を外部に放出するための冷却機構を設ける
点が何ら開示・提案されてはいないが、若しこの構造に
その様な冷却機構を設けるとするならば、縦に並んだ複
数のチップの内で一番外側に位置するＳｉＣダイオード
チップに接続された導電板の外側の露出面に接触する様
に、ヒートシンク等が配設されるものと、考えられる。
しかしながら、この様な構成では、ＳｉＣダイオードチ
ップが上記露出導通板を介して直接的にヒートシンク等
によって冷却されることとなるので、高温動作可能と言
うワイドギャップ半導体チップの持つ利点が全く活かさ
れないこととなり、この特性を利用してモジュール型素
子の小型化・軽量化を図ることも到底期待出来ないと言
う難点がある。この点で、図１に例示した本実施の形態
に係るモジュール型素子１００は、上記公報の図５の構
造よりも格段に実用性に富んだ半導体装置を提供し得る
のである。
【００３０】又、上記公報の図５の構造では、面積的に
互いに同一寸法のＳｉＣダイオードチップとＳｉスイッ
チングチップとを絶縁構造物により被覆することによ
り、両チップをその間に介在する導電板に接触させてい
るので、上記公報の図５におけるＳｉＣダイオードチッ
プを既述した図９のモジュール型素子に組み合わせて
も、これにより得られるモジュール型素子は、本実施の
形態に係るモジュール型素子とは、構造上、かけ離れた
ものとなる。
【００３１】尚、スイッチングチップ１０１の母材もま
た、上記ワイドギャップ半導体としても良い。この場合
には、スイッチングチップ１０１についても、その小型
化・軽量化を図ることが出来るので、これによって、モ
ジュール型素子１００全体の更なる小型化・軽量化に貢
献することが出来る。
【００３２】（変形例）図２は、実施の形態１の変形例
に係るモジュール型素子１００Ａの構成を模式的に示す
透視上面図である。図２に示す様に、素子冷却機構（１
１５＋１１４＋１０８）における導通板１０８の上面１
０８Ｓ内の第１領域Ｒ１上には、第１半導体チップ１０
１が配設されており、その第２主電極１０３上には第２
半導体チップ１０２が配設されている（図１参照）。同
様に、第１領域Ｒ１以外の上面１０８Ｓ内の各他領域
（例えば領域Ｒｎ）上にも、第１半導体チップ１０１及
び第２半導体チップ１０２が配設されている（図１参
照）。
【００３３】この様に、本変形例では、第１半導体チッ
プ１０１とその第２主電極上に配設された第２半導体チ
ップ１０２とを一組とする複数の半導体チップ群ＣＧ１
が、共通の素子冷却機構（１１５＋１１４＋１０８）上
に配設されており、且つ、各半導体チップ群ＣＧ１は、
制御導通バー１１１、陰極導通バー１１０及び陽極導通
バー１１２を共有している。つまり、陽極導通バー１１
２と陰極導通バー１１０との間に、上記の複数の半導体
チップ群ＣＧ１が並列接続されている。
【００３４】従って、本変形例によれば、図１に示す一
組のチップだけの場合と比較して、大電流化を図ること
が出来ると言う利点がある。
【００３５】（実施の形態２）図３は、本実施の形態に
係るモジュール型素子３００の構成を示す縦断面図であ
る。当該モジュール型素子３００は、（１）密閉容器３
１７の内部空間の内で、素子冷却機構の上に配置された
第１半導体チップの上方位置乃至は上層位置に、ワイド
ギャップ半導体をその母材とする第２半導体チップを配
置すると共に、（２）第２半導体チップを支持するＬ字
状の金属基体の一端部を上記素子冷却機構に結合するこ
とで、当該金属基体を第２半導体チップから生じる熱の
放熱経路にも利用する点を、その特徴点としている。以
下、図３に基づき、その詳細を記載する。
【００３６】モジュール型素子３００の素子冷却機構
は、ヒートシンク３１５と、絶縁基板３１４と、導通板
３０８とから成る。これらの内で、冷却機構の主要部を
成すヒートシンク３１５は、その周縁部分を除いて外部
に露出したフラットな底面３１５ＢＳと、第１方向Ｄ１
に関して底面３１５ＢＳに対向するフラットな上面３１
５ＴＳと、両面３１５ＢＳ、３１５ＴＳで挟まれて第１
方向Ｄ１に延在する側面３１５ＳＳとを備える。又、絶
縁基板３１４は、ヒートシンク３１５の上面３１５ＴＳ
上に、接着剤（図示せず）によって接合・配設されてい
る。更に、導通板３０８は、絶縁基板３１４の上面上
に、接着剤（図示せず）によって接合・配設されてい
る。ここで、第１方向Ｄ１は、当該素子冷却機構の上
面、従って導通板３０８の上面３０８ＵＳの法線方向に
相当している。
【００３７】この導通板３０８の上面３０８ＵＳの内
で、略中央部分を占める第１表面部分Ｐ１に、第１半導
体チップ３０１の下面上に全面的に形成された第１主電
極ないしは陽極電極３０５が、半田又はロー材から成る
第１導電層３０９Ａを介して、電気的に接続されてい
る。ここでは、第１半導体チップ３０１は、シリコンを
その母材として有する、スイッチングチップ（例えばＩ
ＧＢＴ又はＭＯＳＦＥＴ）である。そして、第１半導体
チップ３０１は、その上面上に、第１方向Ｄ１に関して
第１主電極３０５と対向する、第２主電極ないしは陰極
電極３０３と制御電極３０４とを備える。ここで、第２
主電極３０３及び制御電極３０４は共に、面積的には、
第１半導体チップ３０１よりも小さく、しかも、両電極
３０３，３０４の各上面の上面３０８ＵＳからの高さ
は、図３では記号Ｈ１として表されている。加えて、第
２主電極３０３は、ボンディングワイヤ３１３によっ
て、密閉容器３１７の上面上に設けられた陰極導通バー
３１０に接続されており、制御電極３０４は、ボンディ
ングワイヤ３１３によって制御導通バー３１１に接続さ
れている。
【００３８】これに対して、導通板３０８の上面３０８
ＵＳの内で、第１表面部分Ｐ１に第２方向Ｄ２に関して
隣接した、外周縁付近に位置する第２表面部分Ｐ２上
に、金属基体３２５の第１部分３２５Ｐ１の第１端部Ｅ
１が、半田又は鑞材より成る第２導電層３０９Ｂを介し
て、電気的に接続されている。しかも、この第１部分３
２５Ｐ１は、第１端部Ｅ１から第２端部Ｅ２に向けて、
第１方向Ｄ１に沿って延在している。即ち、第１端部Ｅ
１を除く第１部分３２５Ｐ１は、長手方向Ｄ１及び短手
方向Ｄ３に広がった両表面を有し、且つ、第２方向Ｄ２
に沿って厚みを有する。更に、金属基体３２５は、第１
部分３２５Ｐ１に連結した第２部分３２５Ｐ２を有す
る。即ち、第２部分３２５Ｐ２は、第１部分３２５Ｐ１
の第２端部Ｅ１に連結した一端部分を有し、且つ、上記
一端部分から第１方向Ｄ１に直交する第２方向Ｄ２に沿
って延在した他端部分Ｅ３を有する。換言すれば、第２
部分３２５Ｐ２は、長手方向Ｄ２及び短手方向Ｄ３に広
がった両表面３２５ＬＳ、３２５ＵＳを有し、且つ、第
１方向Ｄ１に沿って厚みを有する。従って、金属基体３
２５は、Ｄ１−Ｄ２平面に関して略Ｌ字状の縦断面を有
する。しかも、金属基体３２５の第２部分３２５Ｐ２の
下面３２５ＬＳは、第１半導体チップ３０１の第２主電
極３０３の上面３０３ＵＳ上方、及び制御電極３０４の
上面３０４ＵＳ上方に位置している。つまり、上面３０
８ＵＳからの下面３２５ＬＳの高さＨ２は、第２主電極
３０３の高さＨ１よりも大きい。そして、他端部分Ｅ３
付近の上面３２５ＵＳは、ボンディングワイヤ３１６に
よって陽極導通バー３１２に電気的に接続されている。
【００３９】更に、金属基体３２５の第２部分３２５Ｐ
２の上面３２５ＵＳにおける略中央領域上に、半田又は
鑞材より成る第３導電層３０９Ｃを介して、第２半導体
チップ３０２の第１主電極ないしは陰極電極３０７が、
電気的に接続されている。ここでは、第２半導体チップ
３０２はダイオードチップであり、その母材は、シリコ
ンよりもバンド間エネルギーギャップが大きいワイドギ
ャップ半導体である。又、第２半導体チップ３０２は、
第１方向Ｄ１に関して第１主電極３０７と対向する第２
主電極ないしは陽極電極３０６を備える。この第２主電
極３０６は、ボンディングワイヤ３１３によって、陰極
導通バー３１０に接続されている。
【００４０】そして、密閉容器３１７は、底面３１５Ｂ
Ｓの露出部分を除くヒートシンク３１５全体と、絶縁基
板３１４全体と、導通板３０８全体と、第１半導体チッ
プ３０１全体と、金属基体３２５全体と、第２半導体チ
ップ３０２全体とを、その内部空間内に密閉している。
【００４１】以上の構造により、第１半導体チップ３０
１におけるエネルギー損失によって発生した熱は、第１
導電層３０９Ａを介して、素子冷却機構（３１５＋３１
４＋３０８）によって直接的に冷却される。他方、第２
半導体チップ３０２のエネルギー損失によって発生した
熱は、一旦、第３導電層３０９Ｃを介して金属基体３２
５に伝わり、その後、第２半導体層３０９Ｂを介して素
子冷却機構（３１５＋３１４＋３０８）へと伝わり、底
面３１５ＢＳの露出部分から外部に放熱される。
【００４２】この様に、第２半導体チップ３０２側で発
生する熱は、金属基体３２５と言う中間の放熱経路の存
在により、間接的に素子冷却機構（３１５＋３１４＋３
０８）によって冷却される。換言すれば、第２半導体チ
ップ３０２は、第１半導体チップ３０１と比較して、ヒ
ートシンク３１５からより遠方の冷却されにくい上層位
置（即ち、放熱設計上、シリコンチップをそこに配置出
来ない位置）に配置されている。このため、第２半導体
チップ３０２の動作温度は第１半導体チップ３０１のそ
れよりも高温となるが、第２半導体チップ３０２の母材
はワイドギャップ半導体であるため、実施の形態１と同
様に、第２半導体チップ３０２はその様な高温下におい
ても正確に動作可能である。
【００４３】以上の通り、本実施の形態では、第２半導
体チップ３０２がワイドギャップ半導体チップであるこ
とを利用して第２半導体チップ３０２を金属基体３２５
上に配置しているので、図９に例示した従来技術と比較
して、ダイオードが占めていたスペースに相当する分だ
け、素子冷却機構（３１５＋３１４＋３０８）の簡素
化、小型化及び軽量化を図ることが出来ると共に、第２
半導体チップ３０２自身の小型化及び軽量化をも図るこ
とが出来る結果、モジュール型素子３００の小型化、軽
量化及び低コスト化を達成することが可能となる。具体
的には、図３のモジュール型素子３００を、図９に示し
たモジュール型素子４００の約２／３の大きさに小型化
することが出来る。又、モジュール型素子３００の厚み
に関しても、各導通バー３１０〜３１２、３２５の形状
及び寸法を最適化することにより、それを図９のモジュ
ール型素子４００のそれと同じ程度にまで薄く設定する
ことが出来る。
【００４４】しかも、本実施の形態によれば、第２半導
体チップ３０２は、寸法的に、第１半導体チップ３０１
のサイズによって制限を受けないと言う利点が得られ
る。この点、実施の形態１（図１）では、第２半導体チ
ップ１０２は第１半導体チップ１０１の陰極電極１０３
の上に搭載されている関係上、必然的に、第２半導体チ
ップ１０２のサイズは第１半導体チップ１０１の陰極電
極１０３の寸法によって制限される。
【００４５】ここで、特開平１１−２７４４８２号公報
の図６には、チップ間の配線の長さをより短くして損失
を更に低減すると言う観点から、複数のスイッチング素
子チップを下層に配置してそれぞれのチップを配線で接
続すると共に、これらのスイッチング素子チップの上層
にＳｉＣダイオードチップを配置し、当該ＳｉＣダイオ
ードチップの各電極を下層の対応するスイッチング素子
チップの電極に配線で接続すると言う構造が、提案され
ている。しかしながら、同公報の図６及びその説明文章
中には、上層のＳｉＣダイオードチップで発生する熱を
外部に放熱すると言う考え及びそれを実現するための構
成が何ら提案されてはいないのである。
【００４６】尚、第１半導体チップ３０１の母材もま
た、上記ワイドギャップ半導体としても良い。この場合
には、第１半導体チップ３０１についても、その小型化
・軽量化を図ることが出来るので、これによって、モジ
ュール型素子３００全体の更なる小型化・軽量化に貢献
することが出来る。
【００４７】又、金属基体３２５上に、複数のダイオー
ドチップを配置する様にしても良い。
【００４８】（変形例１）図４は、実施の形態２の変形
例１に係るモジュール型素子３００Ａの構造を示す縦断
面図である。本変形例では、ワイドギャップ半導体から
成る母材を有し且つ金属基体３２５上に配置された第２
半導体チップ３０１はスイッチングチップであり、その
第１及び第２主電極はそれぞれ陽極電極３０５及び陰極
電極３０３に該当する。これに対して、導通板３０８上
に第１導電層３０９Ａを介して配置される第１半導体チ
ップ３０２は、シリコン又はワイドギャップ半導体から
成る母材を有するダイオードチップであり、その第１及
び第２主電極はそれぞれ陰極電極３０７及び陽極電極３
０６に該当する。本変形例においても、実施の形態２と
同様の作用・効果が得られる。
【００４９】尚、本変形例においても、複数のスイッチ
ングチップを金属基体３２５上に配置する様にしても良
い。
【００５０】（変形例２）図５は、実施の形態２の変形
例２に係るモジュール型素子３００Ｂの構成を模式的に
示す透視上面図である。図５に示す様に、第１半導体チ
ップ３０１と金属基体３２５上に配設された第２半導体
チップ３０２とを一組とする複数の半導体チップ群ＣＧ
２が、一つの（共通の）素子冷却機構（３１５＋３１４
＋３０８）上に配設されている。しかも、各半導体チッ
プ群ＣＧ２は、各導通バー３１１、３１０、３１２を共
有している。即ち、陽極導通バー３１２と陰極導通バー
３１０との間に、複数の半導体チップ群ＣＧ２が並列接
続されている。
【００５１】又、図４の変形例１を本変形例に同様に適
用しても良い。
【００５２】本変形例によれば、図３又は図４に示す一
組のチップだけの場合と比較して、大電流化を図ること
が出来ると言う利点がある。
【００５３】（実施の形態３）図６は、本実施の形態に
係る圧接型のモジュール型素子（半導体装置）２００の
構成を示す縦断面図である。図６は、ワイドギャップ半
導体から成る母材を有するスイッチングチップ２０１
（第１半導体チップに相当）と、同じくワイドギャップ
半導体から成る母材を有するダイオードチップ２０２
（第２半導体チップに相当）とを、外部からの押圧によ
って密閉容器２１７内に配置する一例を示している。
【００５４】スイッチングチップ２０１は、その表面上
に形成された陰極電極（第２主電極）２０３及び制御電
極２０４と、その裏面上に形成された陽極電極（第１主
電極）２０５とを有する。これらの電極の内で、制御電
極２０４は、ボンディングワイヤないしは第３配線２２
５によって、密閉容器２１７に設けられた制御導通バー
２１１に接続されている。他方、ダイオードチップ２０
２は、その表面上に形成された陰極電極（第２主電極）
２０７と、その裏面上に形成された陽極電極（第１主電
極）２０６とを有する。
【００５５】先ず、外部への放熱機能を有する第１導電
性基体（例えば金属より成る）２２３は、その周縁部分
を除いて外部に露出した底面２２３ＢＳと、荷重負荷方
向２２４に関して底面２２３ＢＳに対向する上面２２３
ＵＳと、両面２２３ＢＳ、２２３ＵＳに挟まれた側面２
２３ＳＳとを備える。ここで、荷重負荷方向２２４と
は、底面２２３ＢＳ及び後述する上面２２２ＵＳの法線
方向に相当する。しかも、底面２２３ＢＳは、外部の陽
極導通バー２１２に電気的に接続される。
【００５６】又、第１金属基体２２０は、本装置２００
をユーザが実際に使用する際にユーザによって外部から
加えられる荷重（押圧）により圧接されて第１導電性基
体２２３の上面２２３ＵＳに機械的に完全に接触し、従
って、同面２２３ＵＳに完全に導通し得る下面と、荷重
負荷方向２２４に関して当該下面に対向する上面２２０
ＵＳと、側面とを備える。
【００５７】更に、スイッチングチップ２０１の陽極電
極２０５は第１金属基体２２０の上面２２０ＵＳ上に配
置されており、実使用時には、同電極２０５は、上記荷
重の負荷（押圧）により生ずる圧接により、第１金属基
体２２０の上面２２０ＵＳに機械的に完全に接触し、従
って、同面２２０ＵＳに電気的に完全に導通する。ここ
で、荷重負荷方向２２４に直交する平面である陽極電極
２０５の上面及び下面は、面積的には、第１導電性基体
２２３の底面２２３ＢＳ及び上面２２３ＵＳよりも小さ
い。この点は、陰極電極２０３についても、同様であ
る。つまり、スイッチングチップ２０１は、面積的に、
第１導電性基体２２３よりも小さい（面積Ｓ１＞面積Ｓ
２）。
【００５８】更に、第２金属基体２１９の下面はスイッ
チングチップ２０１の陰極電極２０３上に配置されてお
り、実使用時には、同下面は、上記荷重の負荷（押圧）
により圧接されて、スイッチングチップ２０１の陰極電
極２０３に機械的に完全に接触し得る。即ち、第２金属
基体２１９は、圧接により、陰極電極２０３と完全に電
気的に導通する。
【００５９】更に、ダイオードチップ２０２の陽極電極
２０６が、突出部２１９ＰＰを除く第２金属基体２１９
の上面上に配置されており、実使用時には、同電極２０
６は、上記荷重の負荷（押圧）により圧接されて、突出
部２１９ＰＰを除く第２金属基体２１９の上記上面部分
に機械的に接触し、同基体２１９と電気的に導通する。
換言すれば、陽極電極２０６は、圧接時に第２金属基体
２１９と完全に導通する様に、第２金属基体２１９の上
面上に配設されている。
【００６０】以上の通り、圧接時には、スイッチングチ
ップ２０１の陰極電極２０３とダイオードチップ２０２
の陽極電極２０６とは、その間に挟まれた第２金属基体
２１９を通じて、互いに電気的に接続される。
【００６１】更に、第３金属基体２１８の下面が、ダイ
オードチップ２０２の陰極電極２０７上に配置されてお
り、実使用時には、同下面は、上記荷重の負荷（押圧）
により圧接されて、ダイオードチップ２０２の陰極電極
２０７に機械的に接触し、これにより、同基体２１８は
陰極電極２０７に電気的に完全に導通する。そして、第
３金属基体２１８の側面は、ボンディングワイヤ等の第
１配線２１６によって、第１金属基体２２０の上面２２
０ＵＳに電気的に接続されている。
【００６２】更に、絶縁基板２２１の下面が、第３金属
基体２１８の上面上に配置されており、実使用時には、
同基板２２１の下面は、上記荷重の負荷（押圧）により
圧接されて、第３金属基体２１８の上面に機械的に完全
に接触する。
【００６３】更に、外部への放熱機能を有する第２導電
性基体（例えば金属より成る）２２２の下面２２２ＬＳ
が、絶縁基板２２１の上面上に配置されており、実使用
時には、同下面２２２ＬＳは、上記荷重の負荷（押圧）
により圧接されて、絶縁基板２２１の上面に機械的に完
全に接触する。そして、第２導電性基体２２２の、周縁
部分を除いて外部に露出する上面２２２ＵＳは、外部の
陰極導通バー２１０に接続可能であり、しかも、その下
面２２２ＬＳは、ボンディングワイヤ等の第２配線２１
３によって、第２金属基体２１９の突出部２１９ＰＰに
電気的に接続されている。加えて、第２導電性基体２２
２の下面２２２ＬＳ及び上面２２２ＵＳは、面積的に、
ダイオードチップ２０２の陽極電極２０６及び陰極電極
２０７よりも大きい（面積Ｓ４＞面積Ｓ３）。
【００６４】更に、密閉容器２１７は、底面２２３ＢＳ
の露出部分を除く第１導電性基体２２３全体と、第１金
属基体２２０全体と、スイッチングチップ２０１全体
と、第２金属基体２１９全体と、ダイオードチップ２０
２全体と、第３金属基体２１８全体と、絶縁基板２２１
全体と、上面２２２ＵＳの露出部分を除く第２導電性基
体２２２全体と、第１配線２１６全体と、第２配線２１
３全体と、第３配線２２５全体とを、その内部空間内に
密閉している。
【００６５】図６に示す、密閉後の圧接を行わない状態
における圧接型半導体装置２００では、対面する両内蔵
パーツの電気的接触又は機械的接触は完全な状態ではな
い。但し、対面する両内蔵パーツは完全なオープン状態
にあるわけではなく、その間の接触抵抗により、不完全
ながらも電気的接触又は機械的接触を有している。
【００６６】対面する両内蔵パーツの完全な電気的接触
又は完全な機械的接触を確保するためには、ユーザ側
で、その使用時に、圧接型半導体装置２００内の各パー
ツを圧接する必要性がある。そこで、ユーザは、その使
用時に、第２導電性基体２２２と第１導電性基体２２３
とに対して、矢印２２４で示す荷重負荷方向に、外部か
ら加重を加えている。即ち、モジュール型素子２００
は、荷重負荷方向２２４に荷重が加えられた図６に示す
状態で使用される。この荷重負荷により、両導電性基体
２２２、２２３間に挟まれている各部２２１，２１８，
２０２，２１９，２０１，２２０は、対向する部分に圧
接されて完全に機械的に固定される。
【００６７】以上の通り、図６のモジュール型素子２０
０では、一方のチップデバイスの主電極が第２金属基体
２１９を介して他方のチップデバイスの主電極に接触し
ているため、放熱効率が従来の圧接型モジュールと比較
して低下せざるを得ない。即ち、ダイオードチップ２０
２の損失により発生する熱は、主として、陰極電極２０
７、第３金属基体２１８、絶縁基板２２１、及び第２導
電性基体２２２を経て、モジュール外部へと排熱され
る。他方、スイッチングチップ２０１の損失により発生
する熱は、陽極電極２０５、第１金属基体ないしはバッ
ファ板２２０及び第１導電性基体２２３を経て、モジュ
ール外部へと排熱される。このため、各チップデバイス
の動作温度は、従来の場合よりも高温となってしまう。
【００６８】この点、シリコンを母材とする半導体チッ
プのみを能動素子として用いる従来の圧接型モジュール
の場合には、対向する一対の導電性基体の間に、スイッ
チングチップとダイオードチップとが並列的に配置され
ているので、各半導体チップの損失による熱は、両電極
側から排熱される。
【００６９】しかしながら、図６のモジュール型素子２
００では、スイッチングチップ２０１及びダイオードチ
ップ２０２は、共に高温動作可能なワイドギャップ半導
体チップ（理論的には約５００℃〜６００℃まで動作可
能）から構成されているので、両チップ２０１，２０２
は、その様な高温下においても、正常に動作可能であ
る。
【００７０】以上の構成により、本実施の形態は、次の
様な利点を奏する。即ち、ヒートシンクを用いないの
で、軽微な素子冷却構造を提供出来ると共に、一方の
チップの上に他方のチップを対面配置しているので、両
チップを挟みこむ一対の導電性基体を従来の場合のそれ
らよりも十分に小さく且つ十分に軽量化することが出来
（図６の第１及び第２導電性基体２２３，２２２参
照）、加えて、ワイドギャップ半導体チップ２０１，２
０２を従来のシリコン半導体チップよりも小型化・軽量
化出来る結果、小型・軽量・低コストのモジュール型素
子を提供することが出来る。更に、両チップ２０１，
２０２間に第２金属基体２１９を設けているので、全体
の熱容量を増大させることが出来る上に、第２配線２１
３の取り出しを可能とし得る。更に、各チップ２０
１，２０２の各電極に対するワイヤボンディングを回避
できるので、ボンディングワイヤにおける電気的損失の
発生が無くなると言う利点が得られる。更に、圧接に
より完全な電気的接触を実現するので、使用温度によっ
ては半田が溶けてしまうと言う様な問題は生じない。こ
のため、より熱的に過酷な条件下においても本装置２０
０を使用することが出来ると言う利点がある。又、各
チップ２０１，２０２の放熱経路が別々に確保されてい
ると言う点では、寧ろ放熱効率を高め得ると言う効果が
期待出来る。
【００７１】尚、両半導体チップ２０１，２０２の内で
どちらか一方の半導体チップの発熱量が多い場合には、
発熱量の多い方の半導体チップのみをワイドギャップ半
導体チップとしても良い（他方の半導体チップはシリコ
ン半導体チップとする）。
【００７２】（変形例１）図７は、実施の形態３の変形
例１に係るモジュール型素子２００Ａの構成を示す縦断
面図であり、図７中、図６と同一の参照記号は同一のも
のを示す。本変形例の特徴点は、密閉容器２１７内に内
蔵されている全てのパーツ２２３，２２０，２０１，２
１９，２０２，２１８，２２１，２２２を、半田又はロ
ー材から成る導電層又は樹脂等より成る接着剤によって
完全に一体化することにより、使用時にユーザ側で本装
置２００Ａを圧接する必要性が無い様に、改良した点に
ある。即ち、モジュール型素子２００Ａは、（１）第１
導電性基体２２３の上面２２３ＵＳと第１金属基体２２
０の下面とを互いに機械的に接合する接合層（接着剤又
は半田等の導電層より成る）２２８と、（２）第１金属
基体２２０の上面２２０ＵＳと第１半導体チップ２０１
の第１主電極２０５とを互いに接合して電気的に導通さ
せる第１導電層２２９と、（３）第１半導体チップ２０
１の第２主電極２０３と第２金属基体２１９の下面とを
互いに接合して電気的に導通させる第２導電層２２６
と、（４）第２金属基体２１９の上面と第２半導体チッ
プ２０２の第１主電極２０６とを互いに接合して電気的
に導通させる第３導電層２２７と、（５）第２半導体チ
ップ２０２の第２主電極２０７と第３金属基体２１８の
下面とを互いに接合して電気的に導通させる第４導電層
２３０と、（６）第３金属基体２１８の上面と絶縁基板
２２１の下面とを接着する第１接着剤２３１と、（７）
絶縁基板２２１の上面と第２導電性基体２２２の下面２
２２ＬＳとを接着する第２接着剤２３２とを、更に有す
る。
【００７３】（変形例２）図８は、実施の形態３の変形
例２に係るモジュール型素子２００Ｂの構成を模式的に
示す透視上面図である。本変形例では、各半導体チップ
群ＣＧ３に共通した一対の導電性基体２２２，２２３間
に、図６に示すスイッチングチップ２０１とダイオード
チップ２０２とを一組とする複数の半導体チップ群ＣＧ
３を、並列的に配置した点に特徴がある。各半導体チッ
プ群ＣＧ３は、図６に示す各導通バー２１０，２１１，
２１２を共有している。
【００７４】勿論、図７の変形例１を本変形例に適用す
ることは可能である。その場合は、既述した通り、ユー
ザによる荷重負荷（圧接）は不用である。
【００７５】本変形例によれば、図６又は図７に示す一
組のチップだけの場合と比較して、大電流化を図ること
が出来ると言う利点がある。
【００７６】（まとめ）本発明に係るモジュール型素子
においては、炭化シリコンや窒化ガリウム等のワイドギ
ャップ半導体をその母材とする少なくとも一つの半導体
チップをモジュール型素子に搭載しているので、放熱設
計上は従来のシリコンチップを配置することが出来ない
位置にチップを配置する事が可能となる。これにより、
従来装置と比較して、小型・軽量且つ低コストのモジュ
ール型素子を提供することが出来る。
【００７７】
【発明の効果】請求項１記載の発明によれば、第２半導
体チップを、その機能を低下させることなく、第１半導
体チップの配置位置と比較して、ヒートシンク、絶縁基
板及び導通板より成る素子冷却機構から遠方に離れた位
置（即ち、放熱設計上シリコン半導体チップをそこに配
置できない位置）に配置し、且つ、第１半導体チップを
介在させて第２半導体チップを間接的に冷却することが
出来、これにより、当該素子冷却機構の簡素化を達成す
ることが出来る。従って、本発明は、素子冷却機構を簡
素化出来る分だけ、半導体装置の小型化・軽量化・低コ
スト化を実現することが出来る。加えて、本発明は、第
２半導体チップをワイドギャップ半導体チップとするこ
とで第２半導体チップの小型化を実現出来るので、その
分だけ、更に半導体装置の小型化を推進することが出来
る。
【００７８】請求項２記載の発明によれば、第１半導体
チップ自体の小型化をも実現出来るので、その分だけ更
に一層、半導体装置の小型化を推進することが出来る。
【００７９】請求項３記載の発明によれば、金属基体を
利用することにより、第２半導体チップを、その機能を
低下させることなく、放熱設計上シリコン半導体チップ
をそこに配置できない上層位置に配置し、且つ、金属基
体を介在させて第２半導体チップをヒートシンク、絶縁
基板及び導通板より成る素子冷却機構によって間接的に
冷却することが出来、これにより、当該素子冷却機構の
簡素化を達成することが出来る。従って、本発明は、素
子冷却機構を簡素化出来る分だけ、半導体装置の小型化
・軽量化・低コスト化を実現することが出来る。加え
て、本発明は、第２半導体チップをワイドギャップ半導
体チップとすることで第２半導体チップの小型化を実現
出来るので、その分だけ、更に半導体装置の小型化を推
進することが出来る。更に、本発明によれば、第２半導
体チップは第１半導体チップの上方に配置されているの
で、第２半導体チップは第１半導体チップのサイズによ
る制限を何ら受けることはないと言う効果がある。
【００８０】請求項４記載の発明によれば、第１半導体
チップ自体の小型化をも実現出来るので、その分だけ更
に一層、半導体装置の小型化を推進することが出来る。
【００８１】請求項５記載の発明によれば、第２金属基
体を挟んで第１及び第２半導体チップが対面配置され、
且つ、第１及び第２半導体チップは第１及び第３金属基
体と絶縁基板とを介して第１及び第２導電性基体によっ
て挟み込まれているので、素子冷却機構の簡素化、及び
半導体装置自体の小型化・軽量化・低コスト化を図るこ
とが出来る。しかも、本発明によれば、第２金属基体を
設けていることにより、装置全体の熱容量の増大化を図
ることが出来ると共に、配線の取り出しを実現可能とし
得ると言う効果が得られる。加えて、本発明によれば、
第１及び第２半導体チップの放熱経路を別々に確保する
ことが出来るので、放熱効率を高めることが出来ると言
う効果も得られる。更に、少なくとも一方の半導体チッ
プをワイドギャップ半導体チップとしているので、当該
半導体チップの小型化を通じて、半導体装置の小型化に
寄与することが出来ると言う効果も得られる。
【００８２】請求項６記載の発明によれば、ユーザは半
導体装置を圧接すること無く使用することが出来ると言
う効果を奏する。
【００８３】請求項７記載の発明によれば、他方の半導
体チップ自体の小型化をも実現出来るので、その分だけ
更に一層、半導体装置の小型化を推進することが出来
る。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るモジュール型素
子の構成を示す縦断面図である。
【図２】 実施の形態１の変形例に係るモジュール型素
子の構成を模式的に示す透視平面図である。
【図３】 本発明の実施の形態２に係るモジュール型素
子の構成を示す縦断面図である。
【図４】 実施の形態２の変形例１に係るモジュール型
素子の構成を示す縦断面図である。
【図５】 実施の形態２の変形例２に係るモジュール型
素子の構成を模式的に示す透視平面図である。
【図６】 本発明の実施の形態３に係るモジュール型素
子の構成を示す縦断面図である。
【図７】 実施の形態３の変形例１に係るモジュール型
素子の構成を示す縦断面図である。
【図８】 実施の形態３の変形例２に係るモジュール型
素子の構成を模式的に示す透視平面図である。
【図９】 従来技術に係るモジュール型素子の構造を示
す縦断面図である。
【符号の説明】
１０１，２０１，３０１，４０１ スイッチングチッ
プ、１０２，２０２，３０２，４０２ ダイオードチッ
プ、１０３，２０３，３０３，４０３ スイッチングチ
ップの陰極電極、１０４，２０４，３０４，４０４ ス
イッチングチップの制御電極、１０５，２０５，３０
５，４０５ スイッチングチップの陽極電極、１０６，
２０６，３０６，４０６ ダイオードチップの陽極電
極、１０７，２０７，３０７，４０７ ダイオードチッ
プの陰極電極、１０８，３０８，４０８導通板、１１
０，２１０，３１０，４１０ 陰極導通バーもしくは陰
極外部取り出し電極、１１１，２１１，３１１，４１１
制御導通バーもしくは制御外部取り出し電極、１１
２，２１２，３１２，４１２ 陽極導通バーもしくは陽
極外部取り出し電極、１１４，３１４，４１４ 絶縁基
板、１１５，３１５，４１５ヒートシンク、１１７，２
１７，３１７，４１７ 密封容器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠井 茂男 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 松尾 一成 福岡県福岡市西区今宿東一丁目１番１号 福菱セミコンエンジニアリング株式会社内 Ｆターム(参考） 5F036 AA01 BA23 BB01 BB21 BC06 5F047 AA19 BA04 BA05 BA06 BA21

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 外部に露出した底面と前記底面に対向す
    る上面とを備えるヒートシンクと、 前記ヒートシンクの前記上面上に接合された絶縁基板
    と、 前記絶縁基板の上面上に接合された導通板と、 前記導通板の上面に第１導電層を介して電気的に接続さ
    れた第１主電極と、前記第１主電極に対向し且つ面積的
    に前記第１主電極よりも小さい第２主電極とを備える第
    １半導体チップと、 前記第１半導体チップの前記第２主電極に第２導電層を
    介して電気的に接続されており且つ面積的に前記第１半
    導体チップの前記第２主電極よりも小さい第１主電極
    と、前記第１主電極に対向する第２主電極とを備える第
    ２半導体チップと、 前記底面の露出部分を除く前記ヒートシンクと、前記絶
    縁基板と、前記導通板と、前記第１半導体チップと、前
    記第２半導体チップとをその内部空間内に密閉する容器
    とを備えており、 前記第２半導体チップの前記第２主電極の上方部分は前
    記容器の前記内部空間であり、 前記第２半導体チップの母材は、シリコンよりもバンド
    間エネルギーギャップが大きいワイドギャップ半導体で
    あることを特徴とする、半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、 前記第１半導体チップの母材もまた前記ワイドギャップ
    半導体であることを特徴とする、半導体装置。
  3. 【請求項３】 外部に露出した底面と前記底面に対向す
    る上面とを備えるヒートシンクと、 前記ヒートシンクの前記上面上に接合された絶縁基板
    と、 前記絶縁基板の上面上に接合された導通板と、 前記導通板の上面の第１表面部分に第１導電層を介して
    電気的に接続された第１主電極と、前記導通板の前記上
    面の法線方向に該当する第１方向に関して前記第１主電
    極と対向する第２主電極とを備える第１半導体チップ
    と、 前記導通板の前記上面の内で前記第１表面部分に隣接し
    た第２表面部分に第２導電層を介して電気的に接続され
    た第１端部を有し且つ前記第１端部から第２端部に向け
    て前記第１方向に延在する第１部分と、前記第１部分の
    前記第２端部に連結しており且つ前記第１部分と共にＬ
    字状を成す様に前記第１方向と直交する第２方向に延在
    する第２部分とを有する金属基体と、 前記金属基体の前記第２部分の上面に第３導電層を介し
    て電気的に接続された第１主電極と、前記第１方向に関
    して前記第１主電極と対向する第２主電極とを備える第
    ２半導体チップと、 前記底面の露出部分を除く前記ヒートシンクと、前記絶
    縁基板と、前記導通板と、前記第１半導体チップと、前
    記金属基体と、前記第２半導体チップとをその内部空間
    内に密閉する容器とを備えており、 前記金属基体の前記第２部分の下面は前記第１半導体チ
    ップの前記第２主電極の上面上方に位置しており、 前記第２半導体チップの母材は、シリコンよりもバンド
    間エネルギーギャップが大きいワイドギャップ半導体で
    あることを特徴とする、半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置であって、 前記第１半導体チップの母材もまた前記ワイドギャップ
    半導体であることを特徴とする、半導体装置。
  5. 【請求項５】 外部に露出した底面と前記底面に対向す
    る上面とを備える第１導電性基体と、 前記第１導電性基体の前記上面上に配置された下面と前
    記下面に対向する上面とを備える第１金属基体と、 前記第１金属基体の前記上面上に配置された第１主電極
    と前記第１主電極に対向する第２主電極とを備える第１
    半導体チップと、 前記第１半導体チップの前記第２主電極上に配置された
    下面と前記下面に対向する上面とを備える第２金属基体
    と、 前記第２金属基体の前記上面上に配置された第１主電極
    と前記第１主電極に対向する第２主電極とを備える第２
    半導体チップと、 前記第２半導体チップの前記第２主電極上に配置された
    下面と前記下面に対向する上面とを備える第３金属基体
    と、 前記第３金属基体の前記上面上に配置された下面と前記
    下面に対向する上面とを備える絶縁基板と、 前記絶縁基板の前記上面上に配置された下面と、前記下
    面に対向し且つ外部に露出する上面とを備える第２導電
    性基体と、 前記第１金属基体と前記第３金属基体とを互いに電気的
    に接続する第１配線と、 前記第２金属基体と前記第２導電性基体とを互いに電気
    的に接続する第２配線と、 前記底面の露出部分を除く前記第１導電性基体と、前記
    第１金属基体と、前記第１半導体チップと、前記第２金
    属基体と、前記第２半導体チップと、前記第３金属基体
    と、前記絶縁基板と、前記上面の露出部分を除く前記第
    ２導電性基体と、前記第１配線と、前記第２配線とを、
    その内部空間内に密閉する容器とを備え、 前記第１導電性基体の前記底面及び前記上面は、面積的
    に、前記第１半導体チップの前記第１及び第２主電極よ
    りも大きく、 前記第２導電性基体の前記下面及び前記上面は、面積的
    に、前記第２半導体チップの前記第１及び第２主電極よ
    りも大きく、 前記第１半導体チップ及び前記第２半導体チップの少な
    くとも一方の母材は、シリコンよりもバンド間エネルギ
    ーギャップが大きいワイドギャップ半導体であることを
    特徴とする、半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置であって、 前記第１導電性基体の前記上面と前記第１金属基体の前
    記下面とを互いに機械的に接合する接合層と、 前記第１金属基体の前記上面と前記第１半導体チップの
    前記第１主電極とを互いに電気的に導通させる第１導電
    層と、 前記第１半導体チップの前記第２主電極と前記第２金属
    基体の前記下面とを互いに電気的に導通させる第２導電
    層と、 前記第２金属基体の前記上面と前記第２半導体チップの
    前記第１主電極とを互いに電気的に導通させる第３導電
    層と、 前記第２半導体チップの前記第２主電極と前記第３金属
    基体の前記下面とを互いに電気的に導通させる第４導電
    層と、 前記第３金属基体の前記上面と前記絶縁基板の前記下面
    とを接着する第１接着剤と、 前記絶縁基板の前記上面と前記第２導電性基体の前記下
    面とを接着する第２接着剤とを更に備えることを特徴と
    する、半導体装置。
  7. 【請求項７】 請求項５又は６記載の半導体装置であっ
    て、 前記第１半導体チップ及び前記第２半導体チップの他方
    の母材もまた前記ワイドギャップ半導体であることを特
    徴とする、半導体装置。
JP2002044666A 2002-02-21 2002-02-21 半導体装置 Expired - Lifetime JP3850739B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002044666A JP3850739B2 (ja) 2002-02-21 2002-02-21 半導体装置
US10/208,980 US6831351B2 (en) 2002-02-21 2002-08-01 Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material
DE10251247A DE10251247B4 (de) 2002-02-21 2002-11-04 Halbleiterbaugruppe mit Halbleiterchip, gebildet unter Verwendung eines Halbleiters mit breitem Bandabstand als Basismaterial
US10/786,095 US6861730B2 (en) 2002-02-21 2004-02-26 Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material
US11/007,246 US7057298B2 (en) 2002-02-21 2004-12-09 Semiconductor device with semiconductor chip formed by using wide gap semiconductor as base material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002044666A JP3850739B2 (ja) 2002-02-21 2002-02-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2003243612A true JP2003243612A (ja) 2003-08-29
JP3850739B2 JP3850739B2 (ja) 2006-11-29

Family

ID=27678452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002044666A Expired - Lifetime JP3850739B2 (ja) 2002-02-21 2002-02-21 半導体装置

Country Status (3)

Country Link
US (3) US6831351B2 (ja)
JP (1) JP3850739B2 (ja)
DE (1) DE10251247B4 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005024941A1 (ja) * 2003-09-04 2006-11-16 松下電器産業株式会社 半導体装置
JP2009099663A (ja) * 2007-10-15 2009-05-07 Rohm Co Ltd パワーモジュール
JP2010129746A (ja) * 2008-11-27 2010-06-10 Mitsubishi Electric Corp 半導体モジュール
JP2011181977A (ja) * 2011-06-23 2011-09-15 Mitsubishi Electric Corp 半導体モジュール
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
JP2012156548A (ja) * 2012-04-18 2012-08-16 Hitachi Ltd フリーホイールダイオードを有する回路装置
JP2012234926A (ja) * 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
JP2013055278A (ja) * 2011-09-06 2013-03-21 Mitsubishi Electric Corp 電力用半導体スイッチおよび電力変換装置
JP2013516795A (ja) * 2010-01-08 2013-05-13 トランスフォーム インコーポレーテッド 高効率電源回路のための電子デバイスおよび部品
JP2013197590A (ja) * 2012-03-15 2013-09-30 Internatl Rectifier Corp Ｉｉｉ−ｖ族及びｉｖ族複合ダイオード
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
EP1389802A1 (de) * 2002-08-16 2004-02-18 ABB Schweiz AG Schutzschicht für Leistungshalbleitermodul-Kontaktplättchen
JP4014528B2 (ja) * 2003-03-28 2007-11-28 日本碍子株式会社 ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
WO2005013361A1 (ja) * 2003-07-30 2005-02-10 The Kansai Electric Power Co., Inc. 高耐熱半導体装置
EP1768244A1 (en) * 2004-07-01 2007-03-28 The Kansai Electric Power Co., Inc. Snubber circuit and power semiconductor device having snubber circuit
US7189610B2 (en) * 2004-10-18 2007-03-13 Semiconductor Components Industries, L.L.C. Semiconductor diode and method therefor
JP4378334B2 (ja) * 2005-09-09 2009-12-02 日本碍子株式会社 ヒートスプレッダモジュール及びその製造方法
US8724325B2 (en) * 2009-05-19 2014-05-13 Hamilton Sundstrand Corporation Solid state switch arrangement
KR101387515B1 (ko) * 2010-01-18 2014-04-21 미쓰비시덴키 가부시키가이샤 파워 반도체 모듈, 전력 변환 장치, 및 철도 차량
US20130175542A1 (en) * 2011-04-11 2013-07-11 International Rectifier Corporation Group III-V and Group IV Composite Diode
US8987833B2 (en) 2011-04-11 2015-03-24 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US9343440B2 (en) 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US8853707B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8853706B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
US9362267B2 (en) 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
US10211144B2 (en) * 2015-07-29 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having a plurality of top surface connection terminals
JP6805792B2 (ja) * 2016-12-14 2020-12-23 株式会社デンソー 電池パック
JP6937729B2 (ja) * 2018-09-06 2021-09-22 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
CN112151601A (zh) * 2020-11-24 2020-12-29 浙江里阳半导体有限公司 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
JPH11274482A (ja) 1998-03-20 1999-10-08 Toshiba Corp 半導体装置
DE69942902D1 (de) * 1998-03-31 2010-12-16 Tdk Corp Elektronisches Bauelement in Chipbauweise und Verfahren zu seiner Herstellung
DE19902462B4 (de) * 1999-01-22 2004-02-05 Infineon Technologies Ag Halbleiterbauelement mit Chip-on-Chip-Aufbau
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP5031136B2 (ja) * 2000-03-01 2012-09-19 浜松ホトニクス株式会社 半導体レーザ装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786565B2 (en) 2003-09-04 2010-08-31 Panasonic Corporation Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor
JP4594237B2 (ja) * 2003-09-04 2010-12-08 パナソニック株式会社 半導体装置
JPWO2005024941A1 (ja) * 2003-09-04 2006-11-16 松下電器産業株式会社 半導体装置
JP2009099663A (ja) * 2007-10-15 2009-05-07 Rohm Co Ltd パワーモジュール
US8421087B2 (en) 2008-11-27 2013-04-16 Mitsubishi Electric Corporation Semiconductor module including a switch and non-central diode
JP2010129746A (ja) * 2008-11-27 2010-06-10 Mitsubishi Electric Corp 半導体モジュール
DE102009043441A1 (de) 2008-11-27 2010-07-15 Mitsubishi Electric Corporation Halbleitermodul
DE102009043441B4 (de) 2008-11-27 2019-06-06 Mitsubishi Electric Corporation Halbleitermodul
US8168985B2 (en) 2008-11-27 2012-05-01 Mitsubishi Electric Corporation Semiconductor module including a switch and non-central diode
US9401341B2 (en) 2010-01-08 2016-07-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
JP2013516795A (ja) * 2010-01-08 2013-05-13 トランスフォーム インコーポレーテッド 高効率電源回路のための電子デバイスおよび部品
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
JP2012234926A (ja) * 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
JP2011181977A (ja) * 2011-06-23 2011-09-15 Mitsubishi Electric Corp 半導体モジュール
JP2013055278A (ja) * 2011-09-06 2013-03-21 Mitsubishi Electric Corp 電力用半導体スイッチおよび電力変換装置
JP2013197590A (ja) * 2012-03-15 2013-09-30 Internatl Rectifier Corp Ｉｉｉ−ｖ族及びｉｖ族複合ダイオード
JP2012156548A (ja) * 2012-04-18 2012-08-16 Hitachi Ltd フリーホイールダイオードを有する回路装置
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10063138B1 (en) 2014-07-17 2018-08-28 Transphorm Inc. Bridgeless power factor correction circuits
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors

Also Published As

Publication number Publication date
DE10251247B4 (de) 2005-09-22
US20050098876A1 (en) 2005-05-12
DE10251247A1 (de) 2003-09-11
US20030155644A1 (en) 2003-08-21
JP3850739B2 (ja) 2006-11-29
US7057298B2 (en) 2006-06-06
US20040164403A1 (en) 2004-08-26
US6861730B2 (en) 2005-03-01
US6831351B2 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
JP2003243612A (ja) 半導体装置
US7271477B2 (en) Power semiconductor device package
CN108735692B (zh) 半导体装置
CN109599384B (zh) 半导体器件
US7479693B2 (en) Arrangement of conductive connectors in a power semiconductor device
US7663220B2 (en) Semiconductor device module structure
CN111354710A (zh) 半导体装置及其制造方法
US11735557B2 (en) Power module of double-faced cooling
WO2021235020A1 (ja) パワー半導体素子
WO2020241239A1 (ja) 半導体装置
JP3394000B2 (ja) モジュール型半導体装置及びこれを用いた電力変換装置
US20230207418A1 (en) Semiconductor module
US20220238426A1 (en) Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
JP7491043B2 (ja) 半導体モジュール
CN113597671B (zh) 半导体装置
WO2023248718A1 (ja) 半導体装置
JP2023163856A (ja) 半導体装置
WO2021079913A1 (ja) 半導体装置
JP7106891B2 (ja) 半導体装置
WO2020144907A1 (ja) 半導体装置
JP5970790B2 (ja) 半導体モジュール
JP2004096004A (ja) マルチチップ圧接型パッケージ
JP2021180234A (ja) 半導体モジュール
EP4143879A1 (en) Power semiconductor device with current bypass mechanism
JP2714115B2 (ja) 電力用半導体スイッチ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060830

R150 Certificate of patent or registration of utility model

Ref document number: 3850739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term