JP2003242776A - ユニ・トランジスタランダムアクセスメモリ装置及びそれの制御方法 - Google Patents
ユニ・トランジスタランダムアクセスメモリ装置及びそれの制御方法Info
- Publication number
- JP2003242776A JP2003242776A JP2003028823A JP2003028823A JP2003242776A JP 2003242776 A JP2003242776 A JP 2003242776A JP 2003028823 A JP2003028823 A JP 2003028823A JP 2003028823 A JP2003028823 A JP 2003028823A JP 2003242776 A JP2003242776 A JP 2003242776A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- voltage
- bit line
- cell transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 ユニ・トランジスタランダムアクセスメモリ
装置及びそれの制御方法を提供する。 【解決手段】 本発明のＳＲＡＭ装置は二つのＤＲＡＭ
セルで構成される少なくとも一つのツインセルを含み、
前記ツインセルには第１及び第２ビットラインが連結さ
れている。前記第１及び第２ビットラインは読み出し／
書き込み／リフレッシュ動作が実行される前後に感知増
幅器を通じてアレイ用電源電圧にプリチャージされる。
装置及びそれの制御方法を提供する。 【解決手段】 本発明のＳＲＡＭ装置は二つのＤＲＡＭ
セルで構成される少なくとも一つのツインセルを含み、
前記ツインセルには第１及び第２ビットラインが連結さ
れている。前記第１及び第２ビットラインは読み出し／
書き込み／リフレッシュ動作が実行される前後に感知増
幅器を通じてアレイ用電源電圧にプリチャージされる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体メモリ装置に
関するものであり、さらに具体的には、一つのメモリセ
ルとして二つのＤＲＡＭセルを利用したスタティックラ
ンダムアクセスメモリ装置（ｓｔａｔｉｃ ｒａｎｄｏ
ｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）に関
するものである。
関するものであり、さらに具体的には、一つのメモリセ
ルとして二つのＤＲＡＭセルを利用したスタティックラ
ンダムアクセスメモリ装置（ｓｔａｔｉｃ ｒａｎｄｏ
ｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）に関
するものである。
【０００２】
【従来の技術】単一のＤＲＡＭセル構造が図１に示して
いる。図１には但し二つのＤＲＡＭセルＭＣ１、ＭＣ２
またはメモリセルが図示されている。図面に示したよう
に、各ＤＲＡＭセルＭＣ１、ＭＣ２は一つのセルトラン
ジスタＴＲと一つのセルキャパシタＣで構成される。Ｄ
ＲＡＭセルＭＣ１の場合、セルトランジスタＴＲのゲー
トはワードラインＷＬ１に連結され、セルトランジスタ
ＴＲの電流経路はビットラインＢＬとセルキャパシタＣ
の一電極との間に形成される。セルキャパシタＣの他の
電極はＶｐ電圧に連結されている。ＤＲＡＭセルＭＣ２
の場合、セルトランジスタＴＲのゲートはワードライン
ＷＬ２に連結され、セルトランジスタＴＲの電流経路は
ビットラインＢＬＢとセルキャパシタＣの一電極との間
に形成される。セルキャパシタＣの他の電極はＶｐ電圧
に連結されている。ビットラインＢＬ、ＢＬＢは感知増
幅器１２に連結されている。
いる。図１には但し二つのＤＲＡＭセルＭＣ１、ＭＣ２
またはメモリセルが図示されている。図面に示したよう
に、各ＤＲＡＭセルＭＣ１、ＭＣ２は一つのセルトラン
ジスタＴＲと一つのセルキャパシタＣで構成される。Ｄ
ＲＡＭセルＭＣ１の場合、セルトランジスタＴＲのゲー
トはワードラインＷＬ１に連結され、セルトランジスタ
ＴＲの電流経路はビットラインＢＬとセルキャパシタＣ
の一電極との間に形成される。セルキャパシタＣの他の
電極はＶｐ電圧に連結されている。ＤＲＡＭセルＭＣ２
の場合、セルトランジスタＴＲのゲートはワードライン
ＷＬ２に連結され、セルトランジスタＴＲの電流経路は
ビットラインＢＬＢとセルキャパシタＣの一電極との間
に形成される。セルキャパシタＣの他の電極はＶｐ電圧
に連結されている。ビットラインＢＬ、ＢＬＢは感知増
幅器１２に連結されている。
【０００３】図１のＤＲＡＭセル構造において、ワード
ラインＷＬ１が選択される時に、ＤＲＡＭセルＭＣ１の
セルキャパシタＣに貯蔵されたセルデータはチャージシ
ェアリング（ｃｈａｒｇｅ ｓｈａｒｉｎｇ）を通じて
ビットラインＢＬに伝達される。よく知られたように、
ビットラインＢＬ、ＢＬＢは感知動作が実行される前
に、アレイ用電源電圧ＡＩＶＣの半分、すなわち、１／
２＊ＡＩＶＣ電圧にプリチャージされる。チャージシェ
アリングを通じてビットラインＢＬの電位は増加または
減少される。“１”のデータがメモリセルＭＣ１に貯蔵
される時に、ビットラインＢＬの電位は増加される。
“０”のデータメモリセルＭＣ１に貯蔵される時に、ビ
ットラインＢＬの電位は減少される。この時に、感知増
幅器１２はビットラインＢＬ、ＢＬＢの間の電圧差を感
知増幅する。
ラインＷＬ１が選択される時に、ＤＲＡＭセルＭＣ１の
セルキャパシタＣに貯蔵されたセルデータはチャージシ
ェアリング（ｃｈａｒｇｅ ｓｈａｒｉｎｇ）を通じて
ビットラインＢＬに伝達される。よく知られたように、
ビットラインＢＬ、ＢＬＢは感知動作が実行される前
に、アレイ用電源電圧ＡＩＶＣの半分、すなわち、１／
２＊ＡＩＶＣ電圧にプリチャージされる。チャージシェ
アリングを通じてビットラインＢＬの電位は増加または
減少される。“１”のデータがメモリセルＭＣ１に貯蔵
される時に、ビットラインＢＬの電位は増加される。
“０”のデータメモリセルＭＣ１に貯蔵される時に、ビ
ットラインＢＬの電位は減少される。この時に、感知増
幅器１２はビットラインＢＬ、ＢＬＢの間の電圧差を感
知増幅する。
【０００４】よく知られたように、ＤＲＡＭセル構造の
特性上、漏洩電流によってセルデータの損失が常に存じ
てセルキャパシタに貯蔵された電荷が減少される。これ
は正常的な感知動作が不可能な程度として、ビットライ
ン間の電位差を小さくし、リフレッシュフェイルを誘発
する。だから、ＤＲＡＭセル構造は貯蔵されたデータを
維持するために、よく知られたリフレッシュ動作を要求
する。一つのセルキャパシタと一つのセルトランジスタ
で構成されるＤＲＡＭセルのリフレッシュ周期は“１”
のセルデータのリフレッシュ時間（ＴＲＥＦ：メモリセ
ルに貯蔵されたデータが維持されることができる最大の
時間）を基準に決められる。
特性上、漏洩電流によってセルデータの損失が常に存じ
てセルキャパシタに貯蔵された電荷が減少される。これ
は正常的な感知動作が不可能な程度として、ビットライ
ン間の電位差を小さくし、リフレッシュフェイルを誘発
する。だから、ＤＲＡＭセル構造は貯蔵されたデータを
維持するために、よく知られたリフレッシュ動作を要求
する。一つのセルキャパシタと一つのセルトランジスタ
で構成されるＤＲＡＭセルのリフレッシュ周期は“１”
のセルデータのリフレッシュ時間（ＴＲＥＦ：メモリセ
ルに貯蔵されたデータが維持されることができる最大の
時間）を基準に決められる。
【０００５】ＤＲＡＭセル構造を採用した半導体メモリ
装置において、低電力を実現することができる一番いい
方法は、リフレッシュ周期またはリフレッシュ時間を長
くすることである。リフレッシュ時間またはリフレッシ
ュ周期はツインセル構造を採用することによって延長さ
れることができる。この分野でよく知られたツインセル
構造が図２に示している。
装置において、低電力を実現することができる一番いい
方法は、リフレッシュ周期またはリフレッシュ時間を長
くすることである。リフレッシュ時間またはリフレッシ
ュ周期はツインセル構造を採用することによって延長さ
れることができる。この分野でよく知られたツインセル
構造が図２に示している。
【０００６】先ず、図２を参照すれば、ツインセルは二
つのＤＲＡＭセルＭＣ１、ＭＣ２で構成され、各ＤＲＡ
Ｍセルは一つのセルトランジスタＴＲと一つのセルキャ
パシタＣで構成される。ＤＲＡＭセルＭＣ１の場合に、
セルトランジスタＴＲのゲートはワードラインＷＬ１に
連結され、セルトランジスタＴＲの電流経路はビットラ
インＢＬとセルキャパシタＣの一電極との間に形成され
る。セルキャパシタＣの他の電極はＶｐ電圧に連結され
ている。ＤＲＡＭセルＭＣ２の場合に、セルトランジス
タＴＲのゲートはワードラインＷＬ１に連結され、セル
トランジスタＴＲの電流経路はビットラインＢＬＢとセ
ルキャパシタＣの一電極との間に形成される。セルキャ
パシタＣの他の電極はＶｐ電圧に連結されている。ビッ
トラインＢＬ、ＢＬＢは感知増幅器２２に連結されてお
り、ツインセルを構成するＤＲＡＭセルは相補的にデー
タを貯蔵する。例えば、ＤＲＡＭセルＭＣ１は“１”の
セルデータを貯蔵する時に、ＤＲＡＭセルＭＣ２は
“０”のセルデータを貯蔵する。一方、ＤＲＡＭセルＭ
Ｃ１が“０”のセルデータを貯蔵する時に、ＤＲＡＭセ
ルＭＣ２は“１”のセルデータを貯蔵する。
つのＤＲＡＭセルＭＣ１、ＭＣ２で構成され、各ＤＲＡ
Ｍセルは一つのセルトランジスタＴＲと一つのセルキャ
パシタＣで構成される。ＤＲＡＭセルＭＣ１の場合に、
セルトランジスタＴＲのゲートはワードラインＷＬ１に
連結され、セルトランジスタＴＲの電流経路はビットラ
インＢＬとセルキャパシタＣの一電極との間に形成され
る。セルキャパシタＣの他の電極はＶｐ電圧に連結され
ている。ＤＲＡＭセルＭＣ２の場合に、セルトランジス
タＴＲのゲートはワードラインＷＬ１に連結され、セル
トランジスタＴＲの電流経路はビットラインＢＬＢとセ
ルキャパシタＣの一電極との間に形成される。セルキャ
パシタＣの他の電極はＶｐ電圧に連結されている。ビッ
トラインＢＬ、ＢＬＢは感知増幅器２２に連結されてお
り、ツインセルを構成するＤＲＡＭセルは相補的にデー
タを貯蔵する。例えば、ＤＲＡＭセルＭＣ１は“１”の
セルデータを貯蔵する時に、ＤＲＡＭセルＭＣ２は
“０”のセルデータを貯蔵する。一方、ＤＲＡＭセルＭ
Ｃ１が“０”のセルデータを貯蔵する時に、ＤＲＡＭセ
ルＭＣ２は“１”のセルデータを貯蔵する。
【０００７】また他のツインセル構造を示す図３を参照
すれば、各ＤＲＡＭセルＭＣ１〜ＭＣ４は一つのセルト
ランジスタＴＲと一つのセルキャパシタＣで構成され
る。ＤＲＡＭセルＭＣ１の場合に、セルトランジスタＴ
ＲのゲートはワードラインＷＬ１に連結され、セルトラ
ンジスタＴＲの電流経路はビットラインＢＬ１とセルキ
ャパシタＣの一電極との間に形成される。ＤＲＡＭセル
ＭＣ２の場合に、セルトランジスタＴＲのゲートはワー
ドラインＷＬ１に連結され、セルトランジスタＴＲの電
流経路はビットラインＢＬ３とセルキャパシタＣの一電
極との間に形成される。ビットラインＢＬ１、ＢＬ３は
感知増幅器３２に連結され、ＤＲＡＭセルＭＣ１、ＭＣ
２は一つのツインセルを構成する。ＤＲＡＭセルＭＣ３
の場合に、セルトランジスタＴＲのゲートはワードライ
ンＷＬ２に連結され、セルトランジスタＴＲの電流経路
はビットラインＢＬ２とセルキャパシタＣの一電極との
間に形成される。ＤＲＡＭセルＭＣ４の場合に、セルト
ランジスタＴＲのゲートはワードラインＷＬ２に連結さ
れ、セルトランジスタＴＲの電流経路はビットラインＢ
Ｌ４とセルキャパシタＣの一電極との間に形成される。
ビットラインＢＬ２、ＢＬ４は感知増幅器３４に連結さ
れ、ＤＲＡＭセルＭＣ３、ＭＣ４は一つのツインセルを
構成する。各ツインセルを構成するＤＲＡＭセルは相補
的にデータを貯蔵する。このような理由により、ツイン
セル構造を採用した半導体メモリ装置は単一セル構造を
採用した半導体メモリ装置より長いリフレッシュ周期ま
たは時間を有し、これは以下詳細に説明される。
すれば、各ＤＲＡＭセルＭＣ１〜ＭＣ４は一つのセルト
ランジスタＴＲと一つのセルキャパシタＣで構成され
る。ＤＲＡＭセルＭＣ１の場合に、セルトランジスタＴ
ＲのゲートはワードラインＷＬ１に連結され、セルトラ
ンジスタＴＲの電流経路はビットラインＢＬ１とセルキ
ャパシタＣの一電極との間に形成される。ＤＲＡＭセル
ＭＣ２の場合に、セルトランジスタＴＲのゲートはワー
ドラインＷＬ１に連結され、セルトランジスタＴＲの電
流経路はビットラインＢＬ３とセルキャパシタＣの一電
極との間に形成される。ビットラインＢＬ１、ＢＬ３は
感知増幅器３２に連結され、ＤＲＡＭセルＭＣ１、ＭＣ
２は一つのツインセルを構成する。ＤＲＡＭセルＭＣ３
の場合に、セルトランジスタＴＲのゲートはワードライ
ンＷＬ２に連結され、セルトランジスタＴＲの電流経路
はビットラインＢＬ２とセルキャパシタＣの一電極との
間に形成される。ＤＲＡＭセルＭＣ４の場合に、セルト
ランジスタＴＲのゲートはワードラインＷＬ２に連結さ
れ、セルトランジスタＴＲの電流経路はビットラインＢ
Ｌ４とセルキャパシタＣの一電極との間に形成される。
ビットラインＢＬ２、ＢＬ４は感知増幅器３４に連結さ
れ、ＤＲＡＭセルＭＣ３、ＭＣ４は一つのツインセルを
構成する。各ツインセルを構成するＤＲＡＭセルは相補
的にデータを貯蔵する。このような理由により、ツイン
セル構造を採用した半導体メモリ装置は単一セル構造を
採用した半導体メモリ装置より長いリフレッシュ周期ま
たは時間を有し、これは以下詳細に説明される。
【０００８】図４は一般的な感知増幅器を示す詳細回路
図であり、図５はツインセル構造を有するＳＲＡＭ装置
の読み出し動作を説明するための動作タイミング図であ
る。図２、図４及び図５を参照してＳＲＡＭ装置の読み
出し動作が説明される。ワードラインＷＬ１が活性化さ
れる以前に、ビットラインＢＬ、ＢＬＢはビットライン
プリチャージ部３０を通じてプリチャージ電圧（ＶＢ
Ｌ：ＡＩＶＣ／２）にプリチャージされる。この時、Ｄ
ＲＡＭセルＭＣ１には“１”のセルデータが貯蔵され、
ＤＲＡＭセルＭＣ２には“０”のセルデータが貯蔵され
ると仮定すれば、ＤＲＡＭセルＭＣ１のセルノードＣＮ
１（すなわち、セルキャパシタとセルトランジスタの接
続ノード）は“１”のセルデータに対応する電源電圧Ａ
ＩＶＣを有し、ＤＲＡＭセルＭＣ２のセルノードＣＮ２
は“０”のセルデータに対応する接地電圧ＧＮＤを有す
る。ワードラインＷＬ１が活性化されることによって、
ビットラインＢＬとＤＲＡＭセルＭＣ１のセルキャパシ
タＣとの間に、そしてビットラインＢＬＢとＤＲＡＭセ
ルＭＣ２のセルキャパシタＣとの間で各々チャージシェ
アリングが生じる。そのようなチャージシェアリングの
結果として、図５に示したように、ビットラインＢＬの
電圧はＶＣＳ（チャージシェアリングされたビットライ
ン電圧からプリチャージ電圧ＶＢＬを引いた電圧）ほど
増加され、ビットラインＢＬＢの電圧ＶＣＳほど減少さ
れる。
図であり、図５はツインセル構造を有するＳＲＡＭ装置
の読み出し動作を説明するための動作タイミング図であ
る。図２、図４及び図５を参照してＳＲＡＭ装置の読み
出し動作が説明される。ワードラインＷＬ１が活性化さ
れる以前に、ビットラインＢＬ、ＢＬＢはビットライン
プリチャージ部３０を通じてプリチャージ電圧（ＶＢ
Ｌ：ＡＩＶＣ／２）にプリチャージされる。この時、Ｄ
ＲＡＭセルＭＣ１には“１”のセルデータが貯蔵され、
ＤＲＡＭセルＭＣ２には“０”のセルデータが貯蔵され
ると仮定すれば、ＤＲＡＭセルＭＣ１のセルノードＣＮ
１（すなわち、セルキャパシタとセルトランジスタの接
続ノード）は“１”のセルデータに対応する電源電圧Ａ
ＩＶＣを有し、ＤＲＡＭセルＭＣ２のセルノードＣＮ２
は“０”のセルデータに対応する接地電圧ＧＮＤを有す
る。ワードラインＷＬ１が活性化されることによって、
ビットラインＢＬとＤＲＡＭセルＭＣ１のセルキャパシ
タＣとの間に、そしてビットラインＢＬＢとＤＲＡＭセ
ルＭＣ２のセルキャパシタＣとの間で各々チャージシェ
アリングが生じる。そのようなチャージシェアリングの
結果として、図５に示したように、ビットラインＢＬの
電圧はＶＣＳ（チャージシェアリングされたビットライ
ン電圧からプリチャージ電圧ＶＢＬを引いた電圧）ほど
増加され、ビットラインＢＬＢの電圧ＶＣＳほど減少さ
れる。
【０００９】図５に示したように、チャージシェアリン
グ動作の後、 ビットラインＢＬ、ＢＬＢ間の電圧差が
十分に増幅される時に、列選択ラインＣＳＬが活性化さ
れる。列選択ラインＣＳＬが活性化されることによっ
て、入出力ラインとビットラインＢＬ、ＢＬＢが電気的
に連結される。大きなローディングキャパシタンスを有
する入出力ラインが内部電源電圧ＩＶＣにプリチャージ
されているので、図５に示したように、接地電圧ＧＮＤ
に向けて下降していたビットラインＢＬＢ及びセルノー
ドＣ１の電圧が特定電圧レベルにクランプされる。この
時に、ビットラインＢＬ及びセルノードＣＮ１の電圧は
列選択ラインＣＳＬの活性化に影響を殆ど受けない。列
選択ラインＧＳＬが非活性化された後に、ビットライン
ＢＬＢ及びセルノードＣＮ２の電圧は接地電圧ＧＮＤに
下降する。ビットラインＢＬ、ＢＬＢの電圧に従って
“１”及び“０”のセルデータがセルノードＣＮ１、Ｃ
Ｎ２に再貯蔵され、ワードラインＷＬ１が活性化され、
ビットラインＢＬ、ＢＬＢはプリチャージ電圧ＶＢＬに
プリチャージされる。
グ動作の後、 ビットラインＢＬ、ＢＬＢ間の電圧差が
十分に増幅される時に、列選択ラインＣＳＬが活性化さ
れる。列選択ラインＣＳＬが活性化されることによっ
て、入出力ラインとビットラインＢＬ、ＢＬＢが電気的
に連結される。大きなローディングキャパシタンスを有
する入出力ラインが内部電源電圧ＩＶＣにプリチャージ
されているので、図５に示したように、接地電圧ＧＮＤ
に向けて下降していたビットラインＢＬＢ及びセルノー
ドＣ１の電圧が特定電圧レベルにクランプされる。この
時に、ビットラインＢＬ及びセルノードＣＮ１の電圧は
列選択ラインＣＳＬの活性化に影響を殆ど受けない。列
選択ラインＧＳＬが非活性化された後に、ビットライン
ＢＬＢ及びセルノードＣＮ２の電圧は接地電圧ＧＮＤに
下降する。ビットラインＢＬ、ＢＬＢの電圧に従って
“１”及び“０”のセルデータがセルノードＣＮ１、Ｃ
Ｎ２に再貯蔵され、ワードラインＷＬ１が活性化され、
ビットラインＢＬ、ＢＬＢはプリチャージ電圧ＶＢＬに
プリチャージされる。
【００１０】上述のように、ツインセルを構成するＤＲ
ＡＭセルは相補的なデータを貯蔵するので、単一セル構
造と比較すれば、ビットラインの間には二倍の電圧差が
生じる。すなわち、図５に示したように、“１”のセル
データを貯蔵するＤＲＡＭセルＭＣ１に連結されるビッ
トラインＢＬはチャージシェアリングを通じてＶＣＳほ
ど増加する一方、“０”のセルデータを貯蔵するＤＲＡ
ＭセルＭＣ２に連結されるビットラインＢＬＢはチャー
ジシェアリングを通じてＶＣＳほど減少する。感知増幅
器１２の立場では、ビットラインＢＬ、ＢＬＢ間の電圧
差は２ＶＣＳになる。このような理由により、ツインセ
ル構造の場合、リフレッシュ周期または時間を決める基
準が不要である。なお、漏洩電流によって“１”のセル
データが貯蔵されたＤＲＡＭセルのセルノードの電位が
ビットラインプリチャージ電圧ＶＢＬよりさらに低くな
っても、正常的な感知動作が可能である。これにより、
ツインセル構造を採用した半導体メモリ装置のリフレッ
シュ時間または周期は急激に増える。例えば、単一セル
構造は１００〜２００ｍｓのリフレッシュ時間を有する
一方、ツインセル構造は数秒のリフレッシュ時間ｔ
ＲＥＦを有する。このような理由により、ツインセル構
造を採用したメモリセル装置のスタンバイ電流が画期的
に減少されることができる。
ＡＭセルは相補的なデータを貯蔵するので、単一セル構
造と比較すれば、ビットラインの間には二倍の電圧差が
生じる。すなわち、図５に示したように、“１”のセル
データを貯蔵するＤＲＡＭセルＭＣ１に連結されるビッ
トラインＢＬはチャージシェアリングを通じてＶＣＳほ
ど増加する一方、“０”のセルデータを貯蔵するＤＲＡ
ＭセルＭＣ２に連結されるビットラインＢＬＢはチャー
ジシェアリングを通じてＶＣＳほど減少する。感知増幅
器１２の立場では、ビットラインＢＬ、ＢＬＢ間の電圧
差は２ＶＣＳになる。このような理由により、ツインセ
ル構造の場合、リフレッシュ周期または時間を決める基
準が不要である。なお、漏洩電流によって“１”のセル
データが貯蔵されたＤＲＡＭセルのセルノードの電位が
ビットラインプリチャージ電圧ＶＢＬよりさらに低くな
っても、正常的な感知動作が可能である。これにより、
ツインセル構造を採用した半導体メモリ装置のリフレッ
シュ時間または周期は急激に増える。例えば、単一セル
構造は１００〜２００ｍｓのリフレッシュ時間を有する
一方、ツインセル構造は数秒のリフレッシュ時間ｔ
ＲＥＦを有する。このような理由により、ツインセル構
造を採用したメモリセル装置のスタンバイ電流が画期的
に減少されることができる。
【００１１】ツインセル構造を採用した半導体メモリ装
置において、代表的にはＤＲＡＭ装置を挙げることがで
きる。しかし、スタティックランダムアクセスメモリ装
置（以下、ＳＲＡＭ装置という）もツインセル構造を利
用して実現することができる。ツインセル構造を採用し
たＳＲＡＭ装置が“２Ｍ×１６ ｂｉｔ Ｕｎｉ−Ｔｒ
ａｎｓｉｓｔｏｒ Ｒａｎｄｏｍ Ｍｅｍｏｒｙ”とい
うタイトルで三星電子（登録商標）株式会社の製品番号
“Ｋ１Ｓ３２１６１５Ｍ”（２００１年５月）のデータ
シートに開示されており、いわゆるＵｔＲＡＭと呼ばれ
る。ツインセル構造を採用したＳＲＡＭセル装置は、内
部的にＤＲＡＭ装置と同一に構成される一方、外部から
提供されるコマンドはＳＲＡＭ装置と同一である。ツイ
ンセル構造を採用したＳＲＡＭ装置はＤＲＡＭ装置と異
なり、リフレッシュ動作のための別途の外部命令を有し
ない。すなわち、ツインセル構造を採用したＳＲＡＭ装
置のリフレッシュ動作は外部のリフレッシュ命令なし
に、内部に実現されたリフレッシュ制御手段を通じて自
動的に実行される。よく知られたように、リフレッシュ
動作は感知されたデータが外部に出力されないことを除
いては、読み出し動作と実質的に同様である。
置において、代表的にはＤＲＡＭ装置を挙げることがで
きる。しかし、スタティックランダムアクセスメモリ装
置（以下、ＳＲＡＭ装置という）もツインセル構造を利
用して実現することができる。ツインセル構造を採用し
たＳＲＡＭ装置が“２Ｍ×１６ ｂｉｔ Ｕｎｉ−Ｔｒ
ａｎｓｉｓｔｏｒ Ｒａｎｄｏｍ Ｍｅｍｏｒｙ”とい
うタイトルで三星電子（登録商標）株式会社の製品番号
“Ｋ１Ｓ３２１６１５Ｍ”（２００１年５月）のデータ
シートに開示されており、いわゆるＵｔＲＡＭと呼ばれ
る。ツインセル構造を採用したＳＲＡＭセル装置は、内
部的にＤＲＡＭ装置と同一に構成される一方、外部から
提供されるコマンドはＳＲＡＭ装置と同一である。ツイ
ンセル構造を採用したＳＲＡＭ装置はＤＲＡＭ装置と異
なり、リフレッシュ動作のための別途の外部命令を有し
ない。すなわち、ツインセル構造を採用したＳＲＡＭ装
置のリフレッシュ動作は外部のリフレッシュ命令なし
に、内部に実現されたリフレッシュ制御手段を通じて自
動的に実行される。よく知られたように、リフレッシュ
動作は感知されたデータが外部に出力されないことを除
いては、読み出し動作と実質的に同様である。
【００１２】ツインセル構造を採用したＳＲＡＭ装置の
場合に、外部のリフレッシュ命令なしに、リフレッシュ
動作が実行されるので、読み出し／書き込み命令が入力
されても、少なくとも一周期のリフレッシュ動作が保障
されるべきである。そうでなければ、リフレッシュ動作
が実行される間、読み出し／書き込み動作が実行される
ことができる。これは貯蔵されたデータの損失原因にな
る。このような理由により、ツインセル構造を採用した
ＳＲＡＭ装置のアクセス時間またはアクセス速度は相対
的に遅い。これにより、ツインセル構造を採用したＳＲ
ＡＭセル装置の場合に、アクセスまたはアクセス速度を
向上させることができる新しい制御方式が要求されてい
る。
場合に、外部のリフレッシュ命令なしに、リフレッシュ
動作が実行されるので、読み出し／書き込み命令が入力
されても、少なくとも一周期のリフレッシュ動作が保障
されるべきである。そうでなければ、リフレッシュ動作
が実行される間、読み出し／書き込み動作が実行される
ことができる。これは貯蔵されたデータの損失原因にな
る。このような理由により、ツインセル構造を採用した
ＳＲＡＭ装置のアクセス時間またはアクセス速度は相対
的に遅い。これにより、ツインセル構造を採用したＳＲ
ＡＭセル装置の場合に、アクセスまたはアクセス速度を
向上させることができる新しい制御方式が要求されてい
る。
【００１３】
【発明が解決しようとする課題】本発明の目的はアクセ
ス時間及びアクセス速度を向上させることができるＤＲ
ＡＭセル構造を有するＳＲＡＭ装置を提供することであ
る。
ス時間及びアクセス速度を向上させることができるＤＲ
ＡＭセル構造を有するＳＲＡＭ装置を提供することであ
る。
【００１４】本発明のまた他の目的はアクセス時間及び
アクセス速度を向上させることができるＤＲＡＭセル構
造を有するＳＲＡＭ装置の動作方法を提供することであ
る。
アクセス速度を向上させることができるＤＲＡＭセル構
造を有するＳＲＡＭ装置の動作方法を提供することであ
る。
【００１５】本発明の他の目的はチップのサイズを減ら
すことができるＤＲＡＭセル構造を有するＳＲＡＭ装置
を提供することである。
すことができるＤＲＡＭセル構造を有するＳＲＡＭ装置
を提供することである。
【００１６】
【課題を解決するための手段】上述の目的を達成するた
めの本発明の特徴によれば、スタティックランダムアク
セスメモリ装置の動作を制御する方法が提供される。そ
のような方法によれば、第１セルトランジスタに連結さ
れた第１ビットラインと第２セルトランジスタに連結さ
れた第２ビットラインが第１電圧に充電される。前記第
１セルトランジスタと前記第２セルトランジスタに共通
連結されたワードラインを活性化させた後に、前記第１
ビットライン上の電圧と前記第２ビットライン上の電圧
との間の差が感知増幅される。最後に、前記第１及び第
２ビットラインのうちいずれか一つの電圧が前記第１電
圧より低い第２電圧と同等である時に、前記活性化され
たワードラインが非活性化される。好ましくは、前記第
１電圧はアレイ用電源電圧であり、前記第２電圧は接地
電圧であり、前記充電段階は読み出し、書き込みまたは
リフレッシュ動作の前後に実行される。
めの本発明の特徴によれば、スタティックランダムアク
セスメモリ装置の動作を制御する方法が提供される。そ
のような方法によれば、第１セルトランジスタに連結さ
れた第１ビットラインと第２セルトランジスタに連結さ
れた第２ビットラインが第１電圧に充電される。前記第
１セルトランジスタと前記第２セルトランジスタに共通
連結されたワードラインを活性化させた後に、前記第１
ビットライン上の電圧と前記第２ビットライン上の電圧
との間の差が感知増幅される。最後に、前記第１及び第
２ビットラインのうちいずれか一つの電圧が前記第１電
圧より低い第２電圧と同等である時に、前記活性化され
たワードラインが非活性化される。好ましくは、前記第
１電圧はアレイ用電源電圧であり、前記第２電圧は接地
電圧であり、前記充電段階は読み出し、書き込みまたは
リフレッシュ動作の前後に実行される。
【００１７】本発明の他の特徴によれば、ＳＲＡＭ装置
は複数の行と複数の列で配列され、各々が第１メモリセ
ルと第２メモリセルを含む複数のツインセルと、行アド
レスに応答して前記複数の行のうちいずれか一つを活性
化させる行選択回路と、プリチャージ制御信号に応答し
て前記各列の第１及び第２ビットラインを電源電圧に充
電するビットラインプリチャージ回路と、前記各列の第
１及び第２ビットライン間の電圧差を感知増幅する感知
増幅器回路とを含み、前記行選択回路は前記各列の第１
及び第２ビットラインのうちいずれか一つの電圧が接地
電圧に到達する時に、前記活性化された行を非活性化さ
せる。
は複数の行と複数の列で配列され、各々が第１メモリセ
ルと第２メモリセルを含む複数のツインセルと、行アド
レスに応答して前記複数の行のうちいずれか一つを活性
化させる行選択回路と、プリチャージ制御信号に応答し
て前記各列の第１及び第２ビットラインを電源電圧に充
電するビットラインプリチャージ回路と、前記各列の第
１及び第２ビットライン間の電圧差を感知増幅する感知
増幅器回路とを含み、前記行選択回路は前記各列の第１
及び第２ビットラインのうちいずれか一つの電圧が接地
電圧に到達する時に、前記活性化された行を非活性化さ
せる。
【００１８】好ましくは、前記第１ビットラインは前記
第１トランジスタを通じて第１セルキャパシタに連結さ
れ、前記第２ビットラインは前記第２セルトランジスタ
を通じて第２セルキャパシタに連結され、前記第１セル
トランジスタと前記第１セルキャパシタは第１メモリセ
ルを形成し、前記第２トランジスタと前記第２セルキャ
パシタは第２メモリセルを形成し、前記第１及び第２メ
モリセルはツインセルを構成する。
第１トランジスタを通じて第１セルキャパシタに連結さ
れ、前記第２ビットラインは前記第２セルトランジスタ
を通じて第２セルキャパシタに連結され、前記第１セル
トランジスタと前記第１セルキャパシタは第１メモリセ
ルを形成し、前記第２トランジスタと前記第２セルキャ
パシタは第２メモリセルを形成し、前記第１及び第２メ
モリセルはツインセルを構成する。
【００１９】好ましくは、前記感知増幅器回路は前記第
１ビットライン、前記第２ビットライン、前記電源電
圧、及び信号ラインに連結され、前記信号ラインは前記
電源電圧と前記接地電圧のうちいずれか一つを有するよ
うにラインドライバによって駆動される。
１ビットライン、前記第２ビットライン、前記電源電
圧、及び信号ラインに連結され、前記信号ラインは前記
電源電圧と前記接地電圧のうちいずれか一つを有するよ
うにラインドライバによって駆動される。
【００２０】好ましくは、前記電源電圧は前記ツインセ
ルで構成されるアレイに使用される電圧である。
ルで構成されるアレイに使用される電圧である。
【００２１】
【発明の実施の形態】以下、添付した図を参照して、本
発明の望ましい実施形態を詳細に説明する。
発明の望ましい実施形態を詳細に説明する。
【００２２】本発明によれば、一つのツインセルに連結
されたビットラインはアレイ用電源電圧の半分ではな
く、アレイ用電源電圧にプリチャージされる。読み出し
／リフレッシュ動作において、ビットライン上の電圧に
メモリセルを再充電するのにかかる時間はロー−レベル
のデータと関連したメモリセルのセルノードが接地電圧
に再充電するのにかかる時間によって決められる。した
がって、ビットラインのアレイ用電源電圧にプリチャー
ジされることによって、ワードライン非活性化時点は、
ロー−レベルデータと関連したメモリセルのセルノード
が接地電圧に再充電するのにかかる時間によって決めら
れる。一方、ビットラインがアレイ用電源電圧の半分に
プリチャージされる場合に、読み出し／リフレッシュ動
作において、ビットライン上の電圧にメモリセルを再充
電するのにかかる時間はハイ−レベルデータと関連した
メモリセルのセルノードがアレイ用電源電圧に再充電す
るのにかかる時間によって決められる。したがって、ワ
ードライン非活性化時点は、ハイ−レベルデータと関連
したメモリセルのセルノードがアレイ用電源電圧にプリ
チャージされるのにかかる時間によって決められる。
されたビットラインはアレイ用電源電圧の半分ではな
く、アレイ用電源電圧にプリチャージされる。読み出し
／リフレッシュ動作において、ビットライン上の電圧に
メモリセルを再充電するのにかかる時間はロー−レベル
のデータと関連したメモリセルのセルノードが接地電圧
に再充電するのにかかる時間によって決められる。した
がって、ビットラインのアレイ用電源電圧にプリチャー
ジされることによって、ワードライン非活性化時点は、
ロー−レベルデータと関連したメモリセルのセルノード
が接地電圧に再充電するのにかかる時間によって決めら
れる。一方、ビットラインがアレイ用電源電圧の半分に
プリチャージされる場合に、読み出し／リフレッシュ動
作において、ビットライン上の電圧にメモリセルを再充
電するのにかかる時間はハイ−レベルデータと関連した
メモリセルのセルノードがアレイ用電源電圧に再充電す
るのにかかる時間によって決められる。したがって、ワ
ードライン非活性化時点は、ハイ−レベルデータと関連
したメモリセルのセルノードがアレイ用電源電圧にプリ
チャージされるのにかかる時間によって決められる。
【００２３】結論的に、ビットラインがアレイ用電源電
圧にプリチャージされる場合に、ワードライン活性化区
間は概略的にロー−レベルデータの再貯蔵完了時点とハ
イ−レベルデータの再貯蔵完了時点との間の時間差（Δ
ｔ、図５参照）ほど減少される。これは以下詳細に説明
される。
圧にプリチャージされる場合に、ワードライン活性化区
間は概略的にロー−レベルデータの再貯蔵完了時点とハ
イ−レベルデータの再貯蔵完了時点との間の時間差（Δ
ｔ、図５参照）ほど減少される。これは以下詳細に説明
される。
【００２４】図６は本発明によるＤＲＡＭセル構造を有
するＳＲＡＭ装置のブロック図である。図６を参照すれ
ば、本発明によるＳＲＡＭ装置１００は複数の行（また
はワードライン）と複数の列（またはビットライン）に
配列された複数のツインセルを備えたメモリセルアレイ
１１０を含む。各ツインセルは二つのＤＲＡＭセルで構
成され、各ＤＲＡＭセルは一つのセルトランジスタと一
つのセルキャパシタからなっている。本発明のＳＲＡＭ
装置１００は行選択回路１２０、感知増幅及び列ゲート
回路１３０、列選択回路１４０、及びドライバ回路１５
０をさらに含む。行選択回路１２０は行アドレスに応答
してメモリセルアレイ１１０に配列される行（またはワ
ードライン）のうちいずれか一つを選択し、選択された
行を活性化させる。感知増幅及び列ゲート回路１４０は
ドライバ回路１５０からのＬＡＢ電圧を利用して選択さ
れた行に連結されるツインセルに貯蔵されたデータを感
知及び増幅し、列選択回路１３０の制御下に感知された
データを入出力ラインＩ／０ｉに出力する。
するＳＲＡＭ装置のブロック図である。図６を参照すれ
ば、本発明によるＳＲＡＭ装置１００は複数の行（また
はワードライン）と複数の列（またはビットライン）に
配列された複数のツインセルを備えたメモリセルアレイ
１１０を含む。各ツインセルは二つのＤＲＡＭセルで構
成され、各ＤＲＡＭセルは一つのセルトランジスタと一
つのセルキャパシタからなっている。本発明のＳＲＡＭ
装置１００は行選択回路１２０、感知増幅及び列ゲート
回路１３０、列選択回路１４０、及びドライバ回路１５
０をさらに含む。行選択回路１２０は行アドレスに応答
してメモリセルアレイ１１０に配列される行（またはワ
ードライン）のうちいずれか一つを選択し、選択された
行を活性化させる。感知増幅及び列ゲート回路１４０は
ドライバ回路１５０からのＬＡＢ電圧を利用して選択さ
れた行に連結されるツインセルに貯蔵されたデータを感
知及び増幅し、列選択回路１３０の制御下に感知された
データを入出力ラインＩ／０ｉに出力する。
【００２５】本発明によれば、メモリセルアレイ１１０
に配列された列またはビットラインは読み出し／書き込
み動作が実行される以前に、所定の電圧にプリチャージ
される。前記ビットラインプリチャージ電圧としてアレ
イ用電源電圧ＡＩＶＣが使用されるということが、本発
明のキーポイントである。このような制御方式によれ
ば、ＤＲＡＭセル構造を有するＳＲＡＭ装置のアクセス
時間／速度が向上されることができ、これは以下詳細に
説明される。
に配列された列またはビットラインは読み出し／書き込
み動作が実行される以前に、所定の電圧にプリチャージ
される。前記ビットラインプリチャージ電圧としてアレ
イ用電源電圧ＡＩＶＣが使用されるということが、本発
明のキーポイントである。このような制御方式によれ
ば、ＤＲＡＭセル構造を有するＳＲＡＭ装置のアクセス
時間／速度が向上されることができ、これは以下詳細に
説明される。
【００２６】図７は図６に示した感知増幅及び列ゲート
回路とドライバ回路を示す詳細回路図である。図７を参
照すれば、ビットラインＢＬ１、ＢＬ１Ｂにはツインセ
ルが連結されている。ビットラインＢＬ１、ＢＬ１Ｂは
感知増幅及び列ゲート回路１４０を通じて入出力ライン
１０１、１０１Ｂに電気的に連結、またはそれから電気
的に分離される。感知増幅及び列ゲート回路１４０はビ
ットラインプリチャージ部１４１、ビットライン絶縁部
１４２、ビットライン感知増幅部１４３、及び列ゲート
１４４を含む。
回路とドライバ回路を示す詳細回路図である。図７を参
照すれば、ビットラインＢＬ１、ＢＬ１Ｂにはツインセ
ルが連結されている。ビットラインＢＬ１、ＢＬ１Ｂは
感知増幅及び列ゲート回路１４０を通じて入出力ライン
１０１、１０１Ｂに電気的に連結、またはそれから電気
的に分離される。感知増幅及び列ゲート回路１４０はビ
ットラインプリチャージ部１４１、ビットライン絶縁部
１４２、ビットライン感知増幅部１４３、及び列ゲート
１４４を含む。
【００２７】ビットラインプリチャージ部１４１はビッ
トラインＢＬ１、ＢＬ１Ｂの間に連結され、三つのＮＭ
ＯＳトランジスタＭ１００、Ｍ１０１、Ｍ１０２で構成
される。ビットラインプリチャージ部１４１はプリチャ
ージ制御信号ＰＥＱに応答してビットラインＢＬ１、Ｂ
Ｌ１Ｂを所定の電圧にプリチャージする。本発明のビッ
トラインプリチャージ部１４１は図４に示したプリチャ
ージ部３０と異なり、アレイ用電源電圧ＡＩＶＣにビッ
トラインＢＬ１、ＢＬ１Ｂをプリチャージする。ビット
ライン絶縁部１４２はＮＭＯＳトランジスタＭ１０３、
Ｍ１０４で構成され、制御信号ＰＩＳＯに応答してビッ
トラインＢＬ１、ＢＬ１Ｂをビットライン感知増幅部１
４３に電気的に連結させる。ビットライン感知増幅部１
４３はＰＭＯＳトランジスタＭ１０５、Ｍ１０６とＮＭ
ＯＳトランジスタＭ１０７、Ｍ１０８で構成され、図面
に示したように連結されている。ビットライン感知増幅
部１４３はビットラインＢＬ１、ＢＬ１Ｂ、アレイ用電
源電圧ＡＩＶＣ及びＬＡＢラインに連結されている。Ｌ
ＡＢラインはドライバ回路１５０に連結され、アレイ用
電源電圧ＡＩＶＣと接地電圧のうちいずれか一つで駆動
される。列ゲート１４４はＮＭＯＳトランジスタＭ１０
９、Ｍ１１０で構成され、列選択信号ＣＳＬに応答して
ビットラインＢＬ１、ＢＬ１Ｂを入出力ラインＩＯ１、
ＩＯ１Ｂに電気的に連結する。
トラインＢＬ１、ＢＬ１Ｂの間に連結され、三つのＮＭ
ＯＳトランジスタＭ１００、Ｍ１０１、Ｍ１０２で構成
される。ビットラインプリチャージ部１４１はプリチャ
ージ制御信号ＰＥＱに応答してビットラインＢＬ１、Ｂ
Ｌ１Ｂを所定の電圧にプリチャージする。本発明のビッ
トラインプリチャージ部１４１は図４に示したプリチャ
ージ部３０と異なり、アレイ用電源電圧ＡＩＶＣにビッ
トラインＢＬ１、ＢＬ１Ｂをプリチャージする。ビット
ライン絶縁部１４２はＮＭＯＳトランジスタＭ１０３、
Ｍ１０４で構成され、制御信号ＰＩＳＯに応答してビッ
トラインＢＬ１、ＢＬ１Ｂをビットライン感知増幅部１
４３に電気的に連結させる。ビットライン感知増幅部１
４３はＰＭＯＳトランジスタＭ１０５、Ｍ１０６とＮＭ
ＯＳトランジスタＭ１０７、Ｍ１０８で構成され、図面
に示したように連結されている。ビットライン感知増幅
部１４３はビットラインＢＬ１、ＢＬ１Ｂ、アレイ用電
源電圧ＡＩＶＣ及びＬＡＢラインに連結されている。Ｌ
ＡＢラインはドライバ回路１５０に連結され、アレイ用
電源電圧ＡＩＶＣと接地電圧のうちいずれか一つで駆動
される。列ゲート１４４はＮＭＯＳトランジスタＭ１０
９、Ｍ１１０で構成され、列選択信号ＣＳＬに応答して
ビットラインＢＬ１、ＢＬ１Ｂを入出力ラインＩＯ１、
ＩＯ１Ｂに電気的に連結する。
【００２８】図７に示したように、ビットラインＢＬ
１、ＢＬ１Ｂをアレイ用電源電圧ＡＩＶＣにプリチャー
ジするので、 プルアップ用ＰＭＯＳトランジスタＭ１
０５、Ｍ１０６のソースは別途のドライバ（図４参照）
を通じて駆動されず、直接アレイ用電源電圧ラインＡＩ
ＶＣに連結されている。そのような理由により、本発明
によるドライバ回路１５０は図４に示したドライバ回路
と比較すれば、少ない面積で実現されることができる。
サブ−アレイ構造を有するＳＲＡＭ装置の場合に、サブ
−アレイの数が増加すれば増加するほど、チップのサイ
ズがさらに減少されることができる。
１、ＢＬ１Ｂをアレイ用電源電圧ＡＩＶＣにプリチャー
ジするので、 プルアップ用ＰＭＯＳトランジスタＭ１
０５、Ｍ１０６のソースは別途のドライバ（図４参照）
を通じて駆動されず、直接アレイ用電源電圧ラインＡＩ
ＶＣに連結されている。そのような理由により、本発明
によるドライバ回路１５０は図４に示したドライバ回路
と比較すれば、少ない面積で実現されることができる。
サブ−アレイ構造を有するＳＲＡＭ装置の場合に、サブ
−アレイの数が増加すれば増加するほど、チップのサイ
ズがさらに減少されることができる。
【００２９】図８は本発明によるＳＲＡＭ装置の読み出
し方法を説明するための流れ図である。図８を参照すれ
ば、Ｓ１００段階において、第１セルトランジスタに連
結された第１ビットラインと第２セルトランジスタに連
結された第２ビットラインが第１電圧に充電される。そ
の次に、Ｓ１１０段階において、第１セルトランジスタ
と第２セルトランジスタに共通に連結されたワードライ
ンが活性化される。第１ビットライン上の電圧と第２ビ
ットライン上の電圧との間の差を感知増幅した後（Ｓ１
２０）、第１及び第２ビットラインのうちいずれか一つ
の電圧が第１電圧より低い第２電圧と同等である時に、
Ｓ１３０では、活性化されたワードラインが非活性化さ
れる。このような読み出し方法は以後詳細に説明され
る。
し方法を説明するための流れ図である。図８を参照すれ
ば、Ｓ１００段階において、第１セルトランジスタに連
結された第１ビットラインと第２セルトランジスタに連
結された第２ビットラインが第１電圧に充電される。そ
の次に、Ｓ１１０段階において、第１セルトランジスタ
と第２セルトランジスタに共通に連結されたワードライ
ンが活性化される。第１ビットライン上の電圧と第２ビ
ットライン上の電圧との間の差を感知増幅した後（Ｓ１
２０）、第１及び第２ビットラインのうちいずれか一つ
の電圧が第１電圧より低い第２電圧と同等である時に、
Ｓ１３０では、活性化されたワードラインが非活性化さ
れる。このような読み出し方法は以後詳細に説明され
る。
【００３０】図９は本発明によるＳＲＡＭ装置のリフレ
ッシュ動作時に、セルノードの電圧変化及びビットライ
ンの電圧変化を示す図面である。本発明によるＳＲＡＭ
装置は二つのＤＲＡＭセルで構成されるツインセル構造
を有する。例えば、本発明によるＳＲＡＭ装置は図２及
び図３に示したもののうちいずれか一つのツインセル構
造を有する。しかし、図２及び図３に示したものと異な
るツインセル構造が採用されることができることは、こ
の分野の通常的な知識を持つ者に自明である。便宜上、
図２に示したツインセル構造が採用されるという仮定下
で、ＳＲＡＭ装置の読み出し動作が図６乃至図９を参照
して以下詳細説明される。
ッシュ動作時に、セルノードの電圧変化及びビットライ
ンの電圧変化を示す図面である。本発明によるＳＲＡＭ
装置は二つのＤＲＡＭセルで構成されるツインセル構造
を有する。例えば、本発明によるＳＲＡＭ装置は図２及
び図３に示したもののうちいずれか一つのツインセル構
造を有する。しかし、図２及び図３に示したものと異な
るツインセル構造が採用されることができることは、こ
の分野の通常的な知識を持つ者に自明である。便宜上、
図２に示したツインセル構造が採用されるという仮定下
で、ＳＲＡＭ装置の読み出し動作が図６乃至図９を参照
して以下詳細説明される。
【００３１】図９を参照すれば、プリチャージ制御信号
ＰＥＱがハイレベルに維持される区間の間、ビットライ
ンＢＬ１、ＢＬ１Ｂはビットラインプリチャージ部１４
１を通じてビットラインプリチャージ電圧、すなわち、
アレイ用電源電圧ＡＩＶＣにプリチャージされる（Ｓ１
１０）。ツインセルを構成するＤＲＡＭセルＭＣ１、Ｍ
Ｃ２のうち一つ（例えば、ＭＣ１）には“１”のセルデ
ータが貯蔵され、他のＤＲＡＭセル（例えば、ＭＣ２）
には“０”のセルデータが貯蔵されると仮定すれば、図
９に示したように、ＤＲＡＭセルＭＣ１のセルノードＣ
Ｎ１はアレイ用電源電圧ＡＩＶＣを有し、ＤＲＡＭセル
ＭＣ２のセルノードは接地電圧ＧＮＤを有する。
ＰＥＱがハイレベルに維持される区間の間、ビットライ
ンＢＬ１、ＢＬ１Ｂはビットラインプリチャージ部１４
１を通じてビットラインプリチャージ電圧、すなわち、
アレイ用電源電圧ＡＩＶＣにプリチャージされる（Ｓ１
１０）。ツインセルを構成するＤＲＡＭセルＭＣ１、Ｍ
Ｃ２のうち一つ（例えば、ＭＣ１）には“１”のセルデ
ータが貯蔵され、他のＤＲＡＭセル（例えば、ＭＣ２）
には“０”のセルデータが貯蔵されると仮定すれば、図
９に示したように、ＤＲＡＭセルＭＣ１のセルノードＣ
Ｎ１はアレイ用電源電圧ＡＩＶＣを有し、ＤＲＡＭセル
ＭＣ２のセルノードは接地電圧ＧＮＤを有する。
【００３２】プリチャージ制御信号ＰＥＱがローに非活
性化されることによって、読み出し動作が始まると、Ｄ
ＲＡＭセルＭＣ１、ＭＣ２のセルトランジスタＴＲに連
結されたワードラインＷＬ１が活性化される（Ｓ１２
０）。ＤＲＡＭセルＭＣ１、ＭＣ２のセルトランジスタ
ＴＲはターンオンされ、ＤＲＡＭセルＭＣ１、ＭＣ２の
セルキャパシタＣはターンオンされたセルトランジスタ
ＴＲを通じて対応するビットラインＢＬ１、ＢＬ１Ｂと
電気的に連結される。ハイ−レベルデータを有するＤＲ
ＡＭセルとアレイ用電源電圧ＡＩＶＣにプリチャージさ
れたビットラインＢＬ１との間にチャージシェアリング
が発生し、ロー−レベルデータを有するＤＲＡＭセルと
アレイ用電源電圧ＡＩＶＣにプリチャージされたビット
ラインＢＬ１Ｂとの間にチャージシェアリングが発生す
る。
性化されることによって、読み出し動作が始まると、Ｄ
ＲＡＭセルＭＣ１、ＭＣ２のセルトランジスタＴＲに連
結されたワードラインＷＬ１が活性化される（Ｓ１２
０）。ＤＲＡＭセルＭＣ１、ＭＣ２のセルトランジスタ
ＴＲはターンオンされ、ＤＲＡＭセルＭＣ１、ＭＣ２の
セルキャパシタＣはターンオンされたセルトランジスタ
ＴＲを通じて対応するビットラインＢＬ１、ＢＬ１Ｂと
電気的に連結される。ハイ−レベルデータを有するＤＲ
ＡＭセルとアレイ用電源電圧ＡＩＶＣにプリチャージさ
れたビットラインＢＬ１との間にチャージシェアリング
が発生し、ロー−レベルデータを有するＤＲＡＭセルと
アレイ用電源電圧ＡＩＶＣにプリチャージされたビット
ラインＢＬ１Ｂとの間にチャージシェアリングが発生す
る。
【００３３】図９に示したように、ハイ−レベルデータ
を有するＤＲＡＭセルにおいて、セルノードＣＮ１がビ
ットラインプリチャージ電圧ＡＩＶＣと同一の電圧を有
するので、 チャージシェアリング動作が完了された
後、ビットラインＢＬ１の電圧変化は微小である。一
方、ロー−レベルデータを有するＤＲＡＭセルにおい
て、セルノードＣＮ２が接地電圧ＧＮＤを有するので、
図９に示したように、チャージシェアリング動作が完了
された後に、ビットラインＢＬ１Ｂの電圧は大きく変化
する。結果的に、感知増幅器の動作時点でビットライン
ＢＬ１はアレイ用電源電圧ＡＩＶＣを有し、ビットライ
ンＢＬ１ＢはＡＩＶＣ−２ΔＶＢＬの電圧を有する。
を有するＤＲＡＭセルにおいて、セルノードＣＮ１がビ
ットラインプリチャージ電圧ＡＩＶＣと同一の電圧を有
するので、 チャージシェアリング動作が完了された
後、ビットラインＢＬ１の電圧変化は微小である。一
方、ロー−レベルデータを有するＤＲＡＭセルにおい
て、セルノードＣＮ２が接地電圧ＧＮＤを有するので、
図９に示したように、チャージシェアリング動作が完了
された後に、ビットラインＢＬ１Ｂの電圧は大きく変化
する。結果的に、感知増幅器の動作時点でビットライン
ＢＬ１はアレイ用電源電圧ＡＩＶＣを有し、ビットライ
ンＢＬ１ＢはＡＩＶＣ−２ΔＶＢＬの電圧を有する。
【００３４】以上のチャージシェアリング動作の結果と
して、ビットラインＢＬ１、ＢＬ１Ｂ間の電圧差が十分
に生じれば、感知増幅器１２が活性化される（Ｓ１２
０）。これはビットラインＢＬ１の電圧がアレイ用電源
電圧ＡＩＶＣに向けて増加されるようにし、ビットライ
ンＢＬ１Ｂの電圧が接地電圧ＧＮＤに向けて減少される
ようにする。これと同時に、ＤＲＡＭセルＭＣ１、ＭＣ
２のセルノードＣＮ１、ＣＮ２はビットラインＢＬ１、
ＢＬ１Ｂの電圧に充電される。すなわち、アクティブ再
貯蔵動作が実行される。
して、ビットラインＢＬ１、ＢＬ１Ｂ間の電圧差が十分
に生じれば、感知増幅器１２が活性化される（Ｓ１２
０）。これはビットラインＢＬ１の電圧がアレイ用電源
電圧ＡＩＶＣに向けて増加されるようにし、ビットライ
ンＢＬ１Ｂの電圧が接地電圧ＧＮＤに向けて減少される
ようにする。これと同時に、ＤＲＡＭセルＭＣ１、ＭＣ
２のセルノードＣＮ１、ＣＮ２はビットラインＢＬ１、
ＢＬ１Ｂの電圧に充電される。すなわち、アクティブ再
貯蔵動作が実行される。
【００３５】その次に、列選択ラインＣＳＬが活性化さ
れることによって、ビットラインＢＬ１、ＢＬ１Ｂ上の
電圧がスイッチトランジスタＭ１０９、Ｍ１１０を通じ
て対応する入出力ラインＩＯ１、ＩＯ１Ｂに伝達され
る。この時に、図９に示したように、大きなローディン
グキャパシタンスを有する入出力ラインが内部電源電圧
ＩＶＣにプリチャージされているので、図面に示したよ
うに、接地電圧ＧＮＤに向けて下降していたビットライ
ンＢＬ１Ｂ及びセルノードＣＮ１の電圧が特定電圧レベ
ルにクランプされる。この時に、ビットラインＢＬ１及
びセルノードＣＮ１の電圧は列選択ラインＣＳＬの活性
化に影響を殆ど受けない。列選択ラインＣＳＬが非活性
化された後に、ロー−レベルデータに対応するビットラ
インＢＬ１Ｂの電圧が接地電圧ＧＮＤに到達する時に、
活性化されたワードラインＷＬ１は非活性化される（Ｓ
１３０）。
れることによって、ビットラインＢＬ１、ＢＬ１Ｂ上の
電圧がスイッチトランジスタＭ１０９、Ｍ１１０を通じ
て対応する入出力ラインＩＯ１、ＩＯ１Ｂに伝達され
る。この時に、図９に示したように、大きなローディン
グキャパシタンスを有する入出力ラインが内部電源電圧
ＩＶＣにプリチャージされているので、図面に示したよ
うに、接地電圧ＧＮＤに向けて下降していたビットライ
ンＢＬ１Ｂ及びセルノードＣＮ１の電圧が特定電圧レベ
ルにクランプされる。この時に、ビットラインＢＬ１及
びセルノードＣＮ１の電圧は列選択ラインＣＳＬの活性
化に影響を殆ど受けない。列選択ラインＣＳＬが非活性
化された後に、ロー−レベルデータに対応するビットラ
インＢＬ１Ｂの電圧が接地電圧ＧＮＤに到達する時に、
活性化されたワードラインＷＬ１は非活性化される（Ｓ
１３０）。
【００３６】本発明によるＳＲＡＭ装置の読み出し動作
によれば、ロー−レベルデータに対応するＤＲＡＭセル
ＭＣ２のセルノードＣＮ２が接地電圧に再充電される時
点でワードラインＷＬ１が非活性化される。読み出し動
作時に、“１”のセルデータが貯蔵されるＤＲＡＭセル
のセルノードが十分に再充電される時点は、図９に示し
たように、“０”のセルデータが貯蔵されるＤＲＡＭセ
ルのセルノードが接地電圧に再充電される時点より早
い。このような理由により、“０”のセルデータが貯蔵
されるＤＲＡＭセルのセルノードが接地電圧に十分に再
充電される時点でワードラインを非活性化させれば、ツ
インセル構造のワードライン活性化区間は短くなる。
によれば、ロー−レベルデータに対応するＤＲＡＭセル
ＭＣ２のセルノードＣＮ２が接地電圧に再充電される時
点でワードラインＷＬ１が非活性化される。読み出し動
作時に、“１”のセルデータが貯蔵されるＤＲＡＭセル
のセルノードが十分に再充電される時点は、図９に示し
たように、“０”のセルデータが貯蔵されるＤＲＡＭセ
ルのセルノードが接地電圧に再充電される時点より早
い。このような理由により、“０”のセルデータが貯蔵
されるＤＲＡＭセルのセルノードが接地電圧に十分に再
充電される時点でワードラインを非活性化させれば、ツ
インセル構造のワードライン活性化区間は短くなる。
【００３７】結論的に、ビットラインがアレイ用電源電
圧にプリチャージされる場合に、ワードライン活性化区
は概略的にロー−レベルデータの再貯蔵完了時点とハイ
−レベルデータの再貯蔵完了時点との間の時間差（Δ
ｔ、図５参照）ほど短縮されることができる。
圧にプリチャージされる場合に、ワードライン活性化区
は概略的にロー−レベルデータの再貯蔵完了時点とハイ
−レベルデータの再貯蔵完了時点との間の時間差（Δ
ｔ、図５参照）ほど短縮されることができる。
【００３８】本発明によるＳＲＡＭ装置のアクセス時間
及びアクセス速度は上述した読み出し方法を通じて短縮
されることができる。さらに具体的に説明すれば、次の
通りである。ツインセル構造を採用したＳＲＡＭ装置
は、上述のように、外部命令なしに、内部的にリフレッ
シュ動作を実行する。それによって、読み出し／書き込
み命令が入力されても、一サイクルのリフレッシュ時間
が保障されるべきである。すなわち、読み出し／書き込
み動作のための外部命令が入力される時に、内部的に実
行されるリフレッシュ動作が保障された後に、実質的な
アクセス動作が実行される。結果的に、一度のアクセス
動作のための二度のアクセス動作に相応する時間が要求
される。
及びアクセス速度は上述した読み出し方法を通じて短縮
されることができる。さらに具体的に説明すれば、次の
通りである。ツインセル構造を採用したＳＲＡＭ装置
は、上述のように、外部命令なしに、内部的にリフレッ
シュ動作を実行する。それによって、読み出し／書き込
み命令が入力されても、一サイクルのリフレッシュ時間
が保障されるべきである。すなわち、読み出し／書き込
み動作のための外部命令が入力される時に、内部的に実
行されるリフレッシュ動作が保障された後に、実質的な
アクセス動作が実行される。結果的に、一度のアクセス
動作のための二度のアクセス動作に相応する時間が要求
される。
【００３９】図４に示したＳＲＡＭ装置の場合に、図１
０に示したように、一度のアクセス動作のために、リフ
レッシュ動作のためのワードライン活性化時間Ｔ１と読
み出し／書き込み動作に対するワードライン活性化時間
Ｔ３が必要である。本発明によるＳＲＡＭ装置の場合、
一度のアクセス動作のためには、リフレッシュ動作のた
めのワードライン活性化時間Ｔ２と読み出し／書き込み
動作に対するワードライン活性化時間Ｔ４が必要であ
る。本発明によるＳＲＡＭ装置のワードライン活性化区
間が図４に示したＳＲＡＭセル装置のそれより短いの
で、リフレッシュ動作のためのワードライン活性化時間
がΔＴ１時間ほど短縮され、読み出し／書き込み動作の
ためのワードライン活性化時間がΔＴ２時間ほど短縮さ
れる。結論的に、本発明のＳＲＡＭセル装置の行アクセ
ス時間がΔＴ１＋ΔＴ２時間ほど短縮され、その結果、
アクセス速度が向上されることができる。図面に示さな
いが、書き込み動作も読み出し動作と同一の効果を得る
ことができることは自明である。
０に示したように、一度のアクセス動作のために、リフ
レッシュ動作のためのワードライン活性化時間Ｔ１と読
み出し／書き込み動作に対するワードライン活性化時間
Ｔ３が必要である。本発明によるＳＲＡＭ装置の場合、
一度のアクセス動作のためには、リフレッシュ動作のた
めのワードライン活性化時間Ｔ２と読み出し／書き込み
動作に対するワードライン活性化時間Ｔ４が必要であ
る。本発明によるＳＲＡＭ装置のワードライン活性化区
間が図４に示したＳＲＡＭセル装置のそれより短いの
で、リフレッシュ動作のためのワードライン活性化時間
がΔＴ１時間ほど短縮され、読み出し／書き込み動作の
ためのワードライン活性化時間がΔＴ２時間ほど短縮さ
れる。結論的に、本発明のＳＲＡＭセル装置の行アクセ
ス時間がΔＴ１＋ΔＴ２時間ほど短縮され、その結果、
アクセス速度が向上されることができる。図面に示さな
いが、書き込み動作も読み出し動作と同一の効果を得る
ことができることは自明である。
【００４０】本発明による技術的思想がよく知られたＤ
ＲＡＭ装置にも適用されることができることは自明であ
る。本発明による回路の動作を先の説明と図面に従って
示したが、これは例を挙げて説明したことに過ぎず、本
発明の技術的思想及び範囲を逸脱しない範囲内で多様な
変化及び変更が可能であることはもちろんである。
ＲＡＭ装置にも適用されることができることは自明であ
る。本発明による回路の動作を先の説明と図面に従って
示したが、これは例を挙げて説明したことに過ぎず、本
発明の技術的思想及び範囲を逸脱しない範囲内で多様な
変化及び変更が可能であることはもちろんである。
【００４１】
【発明の効果】ビットラインをアレイ用電源電圧にプリ
チャージすることによって、次のような利点を得ること
ができる。 １） ビットライン感知増幅器を構成するＮＭＯＳトラ
ンジスタのゲート電圧が電源電圧を有するビットライン
に連結されるので、ＡＩＶＣ／２電圧を有するビットラ
インと比較すれば、感知増幅器の感知動作が相対的に速
く実行されることができる。 ２） ＡＩＶＣ／２電圧にビットラインがプリチャージ
されるＳＲＡＭ装置の場合に、感知増幅器が動作する時
に、ビットラインの両側で感知ノイズが発生する。一
方、ＡＩＶＣ電圧にビットラインがプリチャージされる
ＳＲＡＭ装置の場合に、感知増幅器が動作する時に、感
知ノイズが接地電圧を有するビットラインの方にのみ生
じる。したがって、感知動作が安定的に実行されること
ができる。 ３） ハイ−レベルデータのメモリセルに連結されたビ
ットラインのプリチャージ電位が増加することによっ
て、ＰＭＯＳドライバを通じてビットラインに供給され
る電流は減少される。ロー−レベルデータのメモリセル
に連結されたビットラインに供給される電流は殆ど同等
である。このような理由により、ビットラインに供給さ
れる電流差が大きくなり、その結果、列選択信号ＣＳＬ
が相対的に速く活性化されることができる。すなわち、
読み出し速度がさらに向上されることができる。 ４） 図４に示したドライバ回路と比較すれば、図７に
示したドライバ回路は簡単な回路構成に実現されること
ができる。したがって、チップのサイズが減少されるこ
とができる。
チャージすることによって、次のような利点を得ること
ができる。 １） ビットライン感知増幅器を構成するＮＭＯＳトラ
ンジスタのゲート電圧が電源電圧を有するビットライン
に連結されるので、ＡＩＶＣ／２電圧を有するビットラ
インと比較すれば、感知増幅器の感知動作が相対的に速
く実行されることができる。 ２） ＡＩＶＣ／２電圧にビットラインがプリチャージ
されるＳＲＡＭ装置の場合に、感知増幅器が動作する時
に、ビットラインの両側で感知ノイズが発生する。一
方、ＡＩＶＣ電圧にビットラインがプリチャージされる
ＳＲＡＭ装置の場合に、感知増幅器が動作する時に、感
知ノイズが接地電圧を有するビットラインの方にのみ生
じる。したがって、感知動作が安定的に実行されること
ができる。 ３） ハイ−レベルデータのメモリセルに連結されたビ
ットラインのプリチャージ電位が増加することによっ
て、ＰＭＯＳドライバを通じてビットラインに供給され
る電流は減少される。ロー−レベルデータのメモリセル
に連結されたビットラインに供給される電流は殆ど同等
である。このような理由により、ビットラインに供給さ
れる電流差が大きくなり、その結果、列選択信号ＣＳＬ
が相対的に速く活性化されることができる。すなわち、
読み出し速度がさらに向上されることができる。 ４） 図４に示したドライバ回路と比較すれば、図７に
示したドライバ回路は簡単な回路構成に実現されること
ができる。したがって、チップのサイズが減少されるこ
とができる。
【図１】 一般的なＤＲＡＭセル構造を示す図面。
【図２】 一般的なツインセルアレイ構造を示す図面。
【図３】 一般的なツインセルアレイ構造を示す図面。
【図４】 一般的なツインセルアレイ構造を有するＳＲ
ＡＭ装置の感知増幅器及びドライバを示す回路図。
ＡＭ装置の感知増幅器及びドライバを示す回路図。
【図５】 一般的なツインセルアレイ構造を有するＳＲ
ＡＭ装置の読み出し動作のタイミング図。
ＡＭ装置の読み出し動作のタイミング図。
【図６】 本発明によるＳＲＡＭ装置のブロック図。
【図７】 図６に示した感知増幅及び列ゲート回路とド
ライバを示す回路図。
ライバを示す回路図。
【図８】 本発明によるＳＲＡＭ装置の動作方法を説明
するための流れ図。
するための流れ図。
【図９】 本発明によるＳＲＡＭ装置のリフレッシュ動
作時に、セルノードの電圧変化及びビットラインの電圧
変化を示す図面。
作時に、セルノードの電圧変化及びビットラインの電圧
変化を示す図面。
【図１０】 本発明によるＳＲＡＭ装置の短縮されたア
クセス時間を説明するための図面。
クセス時間を説明するための図面。
１００ ＳＲＡＭ装置
１１０ メモリセルアレイ
１２０ 行選択回路
１３０ 列選択回路
１４０ 感知増幅及び列ゲート回路
１５０ ドライバ回路
Claims (14)
- 【請求項１】 スタティックランダムアクセスメモリ装
置の動作を制御する方法において、 第１セルトラジスタに連結された第１ビットラインと第
２セルトランジスタに連結された第２ビットラインを第
１電圧に充電する段階と、 前記第１セルトランジスタと前記第２セルトランジスタ
に共通連結されたワードラインを活性化させる段階と、 前記第１ビットライン上の電圧と前記第２ビットライン
上の電圧との間の差を感知増幅する段階と、 前記第１及び第２ビットラインのうちいずれか一つの電
圧が前記第１電圧より低い第２電圧と同等である時に、
前記活性化されたワードラインを非活性化させる段階と
を含むことを特徴とするＳＲＡＭ装置の動作制御方法。 - 【請求項２】 前記第１電圧はアレイ用電源電圧であ
り、前記第２電圧は接地電圧であることを特徴とする請
求項１に記載のＳＲＡＭ装置の動作制御方法。 - 【請求項３】 前記充電段階は読み出し、書き込み、ま
たはリフレッシュ動作の前後に実行されることを特徴と
する請求項１に記載のＳＲＡＭ装置の動作制御方法。 - 【請求項４】 前記第１及び第２ビットライン上の電圧
間の差を感知増幅する間、アクティブ再貯蔵動作が実行
されることを特徴とする請求項１に記載のＳＲＡＭ装置
の動作制御方法。 - 【請求項５】 前記第１ビットラインは前記第１セルト
ランジスタを通じて第１セルキャパシタに連結され、前
記第２ビットラインは前記第２セルトランジスタを通じ
て第２セルキャパシタに連結され、 前記第１セルトランジスタと前記第１セルキャパシタは
第１メモリセルを形成し、前記第２セルトランジスタと
前記第２セルキャパシタは第２メモリセルを形成し、前
記第１及び第２メモリセルはツインセルを構成すること
を特徴とする請求項１に記載のＳＲＡＭ装置の動作制御
方法。 - 【請求項６】 前記第１及び第２メモリセルは互いに相
補的なデータを貯蔵することを特徴とする請求項５に記
載のＳＲＡＭ装置の動作制御方法。 - 【請求項７】 スタティックランダムアクセスメモリ装
置の動作を制御する方法において、 第１セルトランジスタに連結された第１ビットラインと
第２セルトランジスタに連結された第２ビットラインを
第１電圧に充電する段階と、 前記第１セルトランジスタと前記第２セルトランジスタ
に共通連結されたワードラインを活性化させる段階と、 前記第１ビットライン上の電圧と前記第２ビットライン
上の電圧との間の差を感知増幅する段階と、 前記第１及び第２ビットライン上の増幅された電圧を対
応する入出力ラインに伝達する段階と、 前記第１及び第２ビットラインのうちいずれか一つの電
圧が前記第１電圧より低い第２電圧と同等である時に、
前記活性化されたワードラインを非活性化させる段階と
を含み、 前記第１電圧はアレイ用電源電圧であり、前記第２電圧
は接地電圧であることを特徴とするＳＲＡＭ装置の動作
制御方法。 - 【請求項８】 前記充電段階は読み出し、書き込み、ま
たはリフレッシュ動作の前後に実行されることを特徴と
する請求項７に記載のＳＲＡＭ装置の動作制御方法。 - 【請求項９】 前記第１及び第２ビットライン上の電圧
間の差を感知増幅する間、アクティブ再貯蔵動作が実行
されることを特徴とする請求項７に記載のＳＲＡＭ装置
の動作制御方法。 - 【請求項１０】 前記第１ビットラインは前記第１セル
トランジスタを通じて第１セルキャパシタに連結され、
前記第２ビットラインは前記第２セルトランジスタを通
じて第２セルキャパシタに連結され、 前記第１セルトランジスタと前記第１セルキャパシタは
第１メモリセルを形成し、前記第２セルトランジスタと
前記第２セルキャパシタは第２メモリセルを形成し、前
記第１及び第２メモリセルはツインセルを構成すること
を特徴とする請求項７に記載のＳＲＡＭ装置の動作制御
方法。 - 【請求項１１】 複数の行と複数の列で配列され、各々
が第１メモリセルと第２メモリセルを含む複数のツイン
セルと、 行アドレスに応答して前記複数の行のうちいずれか一つ
を活性化させる行選択回路と、 プリチャージ制御信号に応答して前記各列の第１及び第
２ビットラインを電源電圧に充電するビットラインプリ
チャージ回路と、 前記各列の第１及び第２ビットライン間の電圧差を感知
増幅する感知増幅器回路とを含み、 前記行選択回路は前記各列の第１及び第２ビットライン
のうちいずれか一つの電圧が接地電圧に到達する時に、
前記活性化された行を非活性化させることを特徴とする
ＳＲＡＭ装置。 - 【請求項１２】 前記第１ビットラインは前記第１セル
トランジスタを通じて第１セルキャパシタに連結され、
前記第２ビットラインは前記第２セルトランジスタを通
じて第２セルキャパシタに連結され、 前記第１セルトランジスタと前記第１セルキャパシタは
第１メモリセルを形成し、前記第２セルトランジスタと
前記第２セルキャパシタは第２メモリセルを形成し、前
記第１及び第２メモリセルはツインセルを構成すること
を特徴とする請求項１１に記載のＳＲＡＭ装置。 - 【請求項１３】 前記感知増幅器回路は、前記第１ビッ
トライン、前記第２ビットライン、前記電源電圧、及び
信号ラインに連結され、前記信号ラインは前記電源電圧
と前記接地電圧のうちいずれか一つを有するようにライ
ンドライバによって駆動されることを特徴とする請求項
１１に記載のＳＲＡＭ装置。 - 【請求項１４】 前記電源電圧は前記ツインセルで構成
されるアレイに使用される電圧であることを特徴とする
請求項１３に記載のＳＲＡＭ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0007074A KR100419993B1 (ko) | 2002-02-07 | 2002-02-07 | 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의 제어방법 |
| KR2002-007074 | 2002-02-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003242776A true JP2003242776A (ja) | 2003-08-29 |
Family
ID=27656408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003028823A Pending JP2003242776A (ja) | 2002-02-07 | 2003-02-05 | ユニ・トランジスタランダムアクセスメモリ装置及びそれの制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6735109B2 (ja) |
| JP (1) | JP2003242776A (ja) |
| KR (1) | KR100419993B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3906166B2 (ja) * | 2003-02-25 | 2007-04-18 | 株式会社東芝 | 半導体記憶装置 |
| US6850427B1 (en) * | 2003-04-14 | 2005-02-01 | Advanced Micro Devices, Inc. | Single transistor differential ROM |
| US8964451B2 (en) | 2011-03-09 | 2015-02-24 | Douglas P. Sheppard | Memory cell system and method |
| US8582380B2 (en) * | 2011-12-21 | 2013-11-12 | Micron Technology, Inc. | Systems, circuits, and methods for charge sharing |
| EP3035337B1 (en) * | 2013-08-15 | 2018-11-21 | Renesas Electronics Corporation | Semiconductor device |
| US11495284B2 (en) * | 2020-07-17 | 2022-11-08 | Samsung Electronics Co., Ltd. | Memory device including bitline sense amplifier and operating method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313393A (ja) * | 1987-06-17 | 1988-12-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4754050B2 (ja) * | 1999-08-31 | 2011-08-24 | 富士通セミコンダクター株式会社 | １対のセルにデータを記憶するｄｒａｍ |
| KR100335133B1 (ko) * | 2000-01-28 | 2002-05-04 | 박종섭 | 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법 |
| US6272054B1 (en) * | 2000-10-31 | 2001-08-07 | International Business Machines Corporation | Twin-cell memory architecture with shielded bitlines for embedded memory applications |
| JP2002216471A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2002
- 2002-02-07 KR KR10-2002-0007074A patent/KR100419993B1/ko active IP Right Grant
-
2003
- 2003-02-03 US US10/356,444 patent/US6735109B2/en not_active Expired - Lifetime
- 2003-02-05 JP JP2003028823A patent/JP2003242776A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030067195A (ko) | 2003-08-14 |
| KR100419993B1 (ko) | 2004-02-26 |
| US20030147271A1 (en) | 2003-08-07 |
| US6735109B2 (en) | 2004-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626877B2 (en) | Low voltage sense amplifier and sensing method | |
| KR100298432B1 (ko) | 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법 | |
| JP3101298B2 (ja) | 半導体メモリ装置 | |
| JP4331484B2 (ja) | ランダムアクセスメモリ及びその読み出し、書き込み、及びリフレッシュ方法 | |
| US6462999B1 (en) | Semiconductor memory device having internal data read circuit excellent in noise immunity | |
| US5280452A (en) | Power saving semsing circuits for dynamic random access memory | |
| US20030223267A1 (en) | Reduced power bit line selection in memory circuits | |
| US6301175B1 (en) | Memory device with single-ended sensing and low voltage pre-charge | |
| JPH1116354A (ja) | 半導体記憶装置 | |
| EP1665275B1 (en) | Method and apparatus for read bitline clamping for gain cell dram devices | |
| US5923603A (en) | Equilibrate circuit for dynamic plate sensing memories | |
| JP2718577B2 (ja) | ダイナミックｒａｍ | |
| JP2003242776A (ja) | ユニ・トランジスタランダムアクセスメモリ装置及びそれの制御方法 | |
| US6940743B2 (en) | Semiconductor memory devices for outputting bit cell data without separate reference voltage generator and related methods of outputting bit cell data | |
| JP2003272383A (ja) | Ｄｒａｍアレイ用ビット線プリチャージ手法およびセンスアンプ、ならびにｄｒａｍアレイを組込んだ集積回路装置 | |
| US7054181B2 (en) | Non-volatile ferroelectric cell array block having hierarchy transfer sensing architecture | |
| US6501675B2 (en) | Alternating reference wordline scheme for fast DRAM | |
| US7057954B2 (en) | Sense amplifier select circuit and method of selecting the same | |
| JP2698232B2 (ja) | 半導体記憶装置 | |
| US20080080273A1 (en) | Over-drive control signal generator for use in semiconductor memory device | |
| JP4031206B2 (ja) | 半導体記憶装置 | |
| KR100218305B1 (ko) | 분산형 센스앰프를 갖는 디램 | |
| JP2002260383A (ja) | 半導体記憶装置 | |
| JP2861198B2 (ja) | 半導体記憶装置の制御方法 | |
| KR20200142959A (ko) | 증폭기 회로 및 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |