JP2718577B2 - ダイナミックram - Google Patents
ダイナミックramInfo
- Publication number
- JP2718577B2 JP2718577B2 JP3051582A JP5158291A JP2718577B2 JP 2718577 B2 JP2718577 B2 JP 2718577B2 JP 3051582 A JP3051582 A JP 3051582A JP 5158291 A JP5158291 A JP 5158291A JP 2718577 B2 JP2718577 B2 JP 2718577B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- sense amplifier
- common data
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000003491 array Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- 235000015429 Mirabilis expansa Nutrition 0.000 claims description 2
- 244000294411 Mirabilis expansa Species 0.000 claims description 2
- 235000013536 miso Nutrition 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 29
- 230000002093 peripheral effect Effects 0.000 description 15
- 101150076031 RAS1 gene Proteins 0.000 description 14
- 230000000694 effects Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 101150045048 Ras85D gene Proteins 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101100247319 Drosophila melanogaster Ras64B gene Proteins 0.000 description 1
- 101150019218 RAS2 gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Description
【0001】
【産業上の利用分野】この発明は、ダイナミックRAM
に関するもので、例えばハーフプリチャージ方式のダイ
ナミックRAMに有効な技術に関するものである。
に関するもので、例えばハーフプリチャージ方式のダイ
ナミックRAMに有効な技術に関するものである。
【0002】
【従来の技術】従来の技術について、図14ないし図1
7を用いて説明する。図14は従来のダイナミックRA
Mの回路図を示す。図15は同じく従来のダイナミック
RAMのブロック図を示す。図16は図14の選択回路
SW1,SW2の要部の回路図を示し、図16は図14
のダイナミックRAMの各部のタイムチャートを示す。
7を用いて説明する。図14は従来のダイナミックRA
Mの回路図を示す。図15は同じく従来のダイナミック
RAMのブロック図を示す。図16は図14の選択回路
SW1,SW2の要部の回路図を示し、図16は図14
のダイナミックRAMの各部のタイムチャートを示す。
【0003】これらの図において、Csは情報記憶用キ
ャパシタ、Qmはアドレス選択用MOSFETであり、
メモリセルMCを構成する。M−ARY1〜M−ARY
4はそれぞれアドレス選択用MOSトランジスタQmと
情報記憶用キャパシタCsとからなる複数のメモリセル
MCがビット線D,/D(/は反転信号を意味する)と
ワード線Wとの交差点にマトリクス配置されて構成され
た複数のメモリアレイである。
ャパシタ、Qmはアドレス選択用MOSFETであり、
メモリセルMCを構成する。M−ARY1〜M−ARY
4はそれぞれアドレス選択用MOSトランジスタQmと
情報記憶用キャパシタCsとからなる複数のメモリセル
MCがビット線D,/D(/は反転信号を意味する)と
ワード線Wとの交差点にマトリクス配置されて構成され
た複数のメモリアレイである。
【0004】YDCRはコラムアドレスデコーダであ
り、ビット線選択信号線YS(YS1,YS2)を有す
る。XDCR1〜XDCR4はワード線W1,W2を選
択するワード線選択回路となるローアドレスデコーダで
ある。PC1〜PC4はビット線D,/Dのプリチャー
ジ回路であり、MOSトランジスタからなるスイッチQ
25〜Q27を一つのユニットUPCとして構成され
る。SA1〜SA4はセンスアンプ回路であり、MOS
トランジスタQ30〜Q33を一つのユニットUSAと
して構成される。
り、ビット線選択信号線YS(YS1,YS2)を有す
る。XDCR1〜XDCR4はワード線W1,W2を選
択するワード線選択回路となるローアドレスデコーダで
ある。PC1〜PC4はビット線D,/Dのプリチャー
ジ回路であり、MOSトランジスタからなるスイッチQ
25〜Q27を一つのユニットUPCとして構成され
る。SA1〜SA4はセンスアンプ回路であり、MOS
トランジスタQ30〜Q33を一つのユニットUSAと
して構成される。
【0005】SW1〜SW4は選択回路であり、例えば
選択回路SW1は、MOSトランジスタからなるスイッ
チQ17〜Q19,NANDゲートG3,G5,インバ
ータIV3,IV5,IV6を構成要素とし、選択回路
SW2は、MOSトランジスタからなるスイッチQ22
〜Q24,NANDゲートG4,G6,インバータIV
4,IV7,IV8を構成要素とする。
選択回路SW1は、MOSトランジスタからなるスイッ
チQ17〜Q19,NANDゲートG3,G5,インバ
ータIV3,IV5,IV6を構成要素とし、選択回路
SW2は、MOSトランジスタからなるスイッチQ22
〜Q24,NANDゲートG4,G6,インバータIV
4,IV7,IV8を構成要素とする。
【0006】LOD1〜LOD4は共通データ線CD
1,/CD1,CD2,/CD2,……のプリチャージ
回路であり、例えばプリチャージ回路PC1は、MOS
トランジスタからなるスイッチQ7〜Q10,NAND
ゲートG1,インバータIV1を構成要素とし、プリチ
ャージ回路PC2は、MOSトランジスタからなるスイ
ッチQ11〜Q14,NANDゲートG2,インバータ
IV2を構成要素とする。
1,/CD1,CD2,/CD2,……のプリチャージ
回路であり、例えばプリチャージ回路PC1は、MOS
トランジスタからなるスイッチQ7〜Q10,NAND
ゲートG1,インバータIV1を構成要素とし、プリチ
ャージ回路PC2は、MOSトランジスタからなるスイ
ッチQ11〜Q14,NANDゲートG2,インバータ
IV2を構成要素とする。
【0007】C−SW1〜C−SW4はコラムスイッチ
回路であり、例えばコラムスイッチ回路C−SW1はM
OSトランジスタのスイッチQ2,Q3からなり、コラ
ムスイッチ回路C−SW2はMOSトランジスタのスイ
ッチQ5,Q6からなる。MA1はメインアンプ回路で
ある。Q15,Q16,Q22,Q23は共通ソース線
NS1,PS1,NS2,PS2の電位を選択回路SW
1,SW2の出力信号(活性化信号)φpa1 ,/
φpa1 ,φpa2 ,/φpa2 によって制御するMOSトラ
ンジスタのスイッチである。
回路であり、例えばコラムスイッチ回路C−SW1はM
OSトランジスタのスイッチQ2,Q3からなり、コラ
ムスイッチ回路C−SW2はMOSトランジスタのスイ
ッチQ5,Q6からなる。MA1はメインアンプ回路で
ある。Q15,Q16,Q22,Q23は共通ソース線
NS1,PS1,NS2,PS2の電位を選択回路SW
1,SW2の出力信号(活性化信号)φpa1 ,/
φpa1 ,φpa2 ,/φpa2 によって制御するMOSトラ
ンジスタのスイッチである。
【0008】C1〜C4はメモリアレイ選択信号であ
る。X00,X01,X10,X11はデコード線であ
る。RAS1,RAS2はローアドレスストローブ信号
である。rwcはタイミング信号である。TCはタイミ
ングジェネレータである。Q1〜Q25はMOSトラン
ジスタである。NS1,NS2はNチャネルMOSトラ
ンジスタの共通ソース線である。PS1,PS2はPチ
ャネルMOSトランジスタの共通ソース線である。
る。X00,X01,X10,X11はデコード線であ
る。RAS1,RAS2はローアドレスストローブ信号
である。rwcはタイミング信号である。TCはタイミ
ングジェネレータである。Q1〜Q25はMOSトラン
ジスタである。NS1,NS2はNチャネルMOSトラ
ンジスタの共通ソース線である。PS1,PS2はPチ
ャネルMOSトランジスタの共通ソース線である。
【0009】CD1,/CD1,CD2,/CD2は共
通データ線である。Vccは電源線である。Vssは接
地線である。ダイナミックRAMにおける1ビットのメ
モリセルMCは、例えば情報記憶用キャパシタCsとア
ドレス選択用MOSトランジスタQmとからなり、論理
“1”,“0”の情報はその情報記憶用キャパシタCs
に電荷が有るか否かの形で記憶される。情報の読み出し
は、アドレス選択用MOSトランジスタQmをオン状態
にさせることで、情報記憶用キャパシタCsをビット線
Dに結合させ、かかるビット線Dの電位が情報記憶用キ
ャパシタCsに蓄積された電荷量に応じてどのように変
化するかを、センスすることによって行われる。
通データ線である。Vccは電源線である。Vssは接
地線である。ダイナミックRAMにおける1ビットのメ
モリセルMCは、例えば情報記憶用キャパシタCsとア
ドレス選択用MOSトランジスタQmとからなり、論理
“1”,“0”の情報はその情報記憶用キャパシタCs
に電荷が有るか否かの形で記憶される。情報の読み出し
は、アドレス選択用MOSトランジスタQmをオン状態
にさせることで、情報記憶用キャパシタCsをビット線
Dに結合させ、かかるビット線Dの電位が情報記憶用キ
ャパシタCsに蓄積された電荷量に応じてどのように変
化するかを、センスすることによって行われる。
【0010】近年のように高集積かつ大容量が必要とさ
れている、例えば16Mビットの記憶容量をもつような
RAMにおいては、各メモリセルが小さいサイズにさ
れ、また各ビット線に非常に多くのメモリセルが結合さ
れるようになる。これに応じて情報記憶用キャパシタC
sとビット線の浮遊容量Cbの比Cs/Cbが非常に小
さくなるので、ビット線の電位変化は微小な値になって
しまう。
れている、例えば16Mビットの記憶容量をもつような
RAMにおいては、各メモリセルが小さいサイズにさ
れ、また各ビット線に非常に多くのメモリセルが結合さ
れるようになる。これに応じて情報記憶用キャパシタC
sとビット線の浮遊容量Cbの比Cs/Cbが非常に小
さくなるので、ビット線の電位変化は微小な値になって
しまう。
【0011】この問題を解決するために、図14および
図15に示すようにビット線を分割して、言い替えるな
らば、メモリアレイをビット線方向に多分割して(M−
ARY1,M−ARY2,M−ARY3,M−ARY
4)、それぞれのメモリアレイM−ARY1,M−AR
Y2,M−ARY3,M−ARY4におけるビット線に
結合されるメモリセルの数の減らすことにより、Cs/
Cbを所望の値に保持するようにしている。
図15に示すようにビット線を分割して、言い替えるな
らば、メモリアレイをビット線方向に多分割して(M−
ARY1,M−ARY2,M−ARY3,M−ARY
4)、それぞれのメモリアレイM−ARY1,M−AR
Y2,M−ARY3,M−ARY4におけるビット線に
結合されるメモリセルの数の減らすことにより、Cs/
Cbを所望の値に保持するようにしている。
【0012】またこのとき、多分割することでデコーダ
などの周辺回路が多くなりチップ面積の増加が生じない
ように、ビット線選択信号線(コラム選択信号線)YS
(YS1,YS2)の共通化、すなわち1つのコラムア
ドレスデコーダYDCRにより、分割されたそれぞれの
メモリアレイM−ARY1,M−ARY2,M−ARY
3,M−ARY4におけるビット線選択信号線YS1,
YS2を共通に形成するものとした。
などの周辺回路が多くなりチップ面積の増加が生じない
ように、ビット線選択信号線(コラム選択信号線)YS
(YS1,YS2)の共通化、すなわち1つのコラムア
ドレスデコーダYDCRにより、分割されたそれぞれの
メモリアレイM−ARY1,M−ARY2,M−ARY
3,M−ARY4におけるビット線選択信号線YS1,
YS2を共通に形成するものとした。
【0013】さらに、低消費電力化のために、多分割し
たメモリアレイM−ARY1,M−ARY2,M−AR
Y3,M−ARY4のうち選択すべきメモリセルが存在
するメモリアレイに対応したセンスアンプ回路SAn
(nは1〜4のいずれか)のみ、その増幅動作を行うよ
うに選択回路SW1,SW2(図16に要部のみを図示
する)をセンスアンプ回路SA1,SA2に付加してい
る。
たメモリアレイM−ARY1,M−ARY2,M−AR
Y3,M−ARY4のうち選択すべきメモリセルが存在
するメモリアレイに対応したセンスアンプ回路SAn
(nは1〜4のいずれか)のみ、その増幅動作を行うよ
うに選択回路SW1,SW2(図16に要部のみを図示
する)をセンスアンプ回路SA1,SA2に付加してい
る。
【0014】しかしながら、前記のように共通のコラム
アドレスデコーダYDCRにより複数のメモリアレイM
−ARY1,M−ARY2,M−ARY3,M−ARY
4におけるデータ線D,/Dの選択信号(ビット線選択
信号線YS1,YS2上)を形成すると、非選択のメモ
リアレイ、例えばM−ARY2においても、コラムスイ
ッチ回路C−SW2(スイッチQ5,Q6からなる)に
よりそれぞれのビット線D,/Dと共通データ線CD
2,/CD2とが結合されてしまう。この時、ビット線
D,/Dはハーフプリチャージレベルを保持しているの
に対して、共通データ線CD2,/CD2はそれと異な
る比較的高いかあるいは低い電位のプリチャージレベル
を保持している。そのため、容量の小さいビット線D,
/Dの電圧レベルが大きく変動することになる。
アドレスデコーダYDCRにより複数のメモリアレイM
−ARY1,M−ARY2,M−ARY3,M−ARY
4におけるデータ線D,/Dの選択信号(ビット線選択
信号線YS1,YS2上)を形成すると、非選択のメモ
リアレイ、例えばM−ARY2においても、コラムスイ
ッチ回路C−SW2(スイッチQ5,Q6からなる)に
よりそれぞれのビット線D,/Dと共通データ線CD
2,/CD2とが結合されてしまう。この時、ビット線
D,/Dはハーフプリチャージレベルを保持しているの
に対して、共通データ線CD2,/CD2はそれと異な
る比較的高いかあるいは低い電位のプリチャージレベル
を保持している。そのため、容量の小さいビット線D,
/Dの電圧レベルが大きく変動することになる。
【0015】このことにより、ビット線D,/Dを再プ
リチャージしようとするスイッチQ26,Q27に対応
するメモリアレイM−ARY2側のMOSトランジスタ
(図14参照)と共通データ線CD2,/CD2をビッ
ト線D,/Dとは異なった電位にプリチャージしようと
するスイッチQ11,Q12(図14参照)を介して電
源ショートが起こり、消費電流の点で問題となる。
リチャージしようとするスイッチQ26,Q27に対応
するメモリアレイM−ARY2側のMOSトランジスタ
(図14参照)と共通データ線CD2,/CD2をビッ
ト線D,/Dとは異なった電位にプリチャージしようと
するスイッチQ11,Q12(図14参照)を介して電
源ショートが起こり、消費電流の点で問題となる。
【0016】また、もしスイッチQ26,Q27に電源
が接続されていなくても、ビット線D,/Dの電位が大
きく変動して共通データ線CD2,/CD2と同電位に
なってしまい、ハーフプリチャージ用に設計されたセン
スアンプ回路の動作点が感度の悪い領域になってしま
う。以上述べてきた問題点を解決するために下記の手段
が従来提案されている(発明の名称:ダイナミック型R
AM、発明者:梶谷一彦他、特願昭60−137733
号、出願:昭60−6−26)。この提案例は、図14
ないし図17に示す構成からなる。
が接続されていなくても、ビット線D,/Dの電位が大
きく変動して共通データ線CD2,/CD2と同電位に
なってしまい、ハーフプリチャージ用に設計されたセン
スアンプ回路の動作点が感度の悪い領域になってしま
う。以上述べてきた問題点を解決するために下記の手段
が従来提案されている(発明の名称:ダイナミック型R
AM、発明者:梶谷一彦他、特願昭60−137733
号、出願:昭60−6−26)。この提案例は、図14
ないし図17に示す構成からなる。
【0017】概要を簡単に説明すれば、下記の通りであ
る。すなわち、分割されたメモリアレイ(M−ARY
1,M−ARY2,M−ARY3,M−ARY4)のう
ち、例えばM−ARY1が選択メモリアレイとする。そ
してそれ以外のメモリアレイM−ARY2,M−ARY
3,M−ARY4を、非選択メモリアレイとする。この
時、非選択とされたメモリアレイM−ARY2,M−A
RY3,M−ARY4における共通データ線CD2,C
D3,CD4とそのセンスアンプ回路の増幅MOSトラ
ンジスタの共通ソース線とを結合する。例えばM−AR
Y2の場合は、共通データCD2,/CD2と共通ソー
ス線PS2をトランジスタQ23,Q24を介して結合
させて、共通データ線CD2,/CD2をビット線D,
/Dとほぼ同電位のハーフプリチャージレベルに維持さ
せている。
る。すなわち、分割されたメモリアレイ(M−ARY
1,M−ARY2,M−ARY3,M−ARY4)のう
ち、例えばM−ARY1が選択メモリアレイとする。そ
してそれ以外のメモリアレイM−ARY2,M−ARY
3,M−ARY4を、非選択メモリアレイとする。この
時、非選択とされたメモリアレイM−ARY2,M−A
RY3,M−ARY4における共通データ線CD2,C
D3,CD4とそのセンスアンプ回路の増幅MOSトラ
ンジスタの共通ソース線とを結合する。例えばM−AR
Y2の場合は、共通データCD2,/CD2と共通ソー
ス線PS2をトランジスタQ23,Q24を介して結合
させて、共通データ線CD2,/CD2をビット線D,
/Dとほぼ同電位のハーフプリチャージレベルに維持さ
せている。
【0018】ここで、共通ソース線PS2の電位は、当
然イコライズトランジスタ、例えばQ22によりハーフ
プリチャージレベルに維持させている。以上のことから
前記問題点であった非選択メモリアレイにけるビット線
と共通データ線との間の電位差が無くなり、急激な電荷
の移動も起こらず、消費電流、メモリセルの読み出し電
圧の点で改善することができる。
然イコライズトランジスタ、例えばQ22によりハーフ
プリチャージレベルに維持させている。以上のことから
前記問題点であった非選択メモリアレイにけるビット線
と共通データ線との間の電位差が無くなり、急激な電荷
の移動も起こらず、消費電流、メモリセルの読み出し電
圧の点で改善することができる。
【0019】説明が前後するが、再度、図14ないし図
17を用いて前記従来例の構成ならびに動作の説明を行
う。図14において、YDCRは共通のコラムアドレス
デコーダであり、発生されるビット線選択信号線YS
1,YS2上のビット線選択信号がそれぞれのメモリア
レイM−ARY1,M−ARY2,M−ARY3,M−
ARY4のビット線Dと共通データ線CDとを結合させ
る。XDCR1〜XDCR4はアドレス選択用MOSト
ランジスタQmをオンにするワード線Wを選択するワー
ド線選択回路としてのローアドレスデコーダである。
17を用いて前記従来例の構成ならびに動作の説明を行
う。図14において、YDCRは共通のコラムアドレス
デコーダであり、発生されるビット線選択信号線YS
1,YS2上のビット線選択信号がそれぞれのメモリア
レイM−ARY1,M−ARY2,M−ARY3,M−
ARY4のビット線Dと共通データ線CDとを結合させ
る。XDCR1〜XDCR4はアドレス選択用MOSト
ランジスタQmをオンにするワード線Wを選択するワー
ド線選択回路としてのローアドレスデコーダである。
【0020】SA1〜SA4はビット線D,/Dの電位
差を増幅するセンスアンプ回路であり、CMOSのフリ
ップフロップ回路で構成されている。PC1〜PC4は
ビット線D,/Dのイコライズおよびプリチャージを行
うプリチャージ回路であり、ハーフプリチャージを実現
している。SW1〜SW4はローアドレスによるデコー
ド線X00,X01とローアドレスストローブ信号RA
Sの内部信号RAS1とNANDの関係で決定されるメ
モリアレイ選択信号C1,C2を生成する選択回路であ
る。
差を増幅するセンスアンプ回路であり、CMOSのフリ
ップフロップ回路で構成されている。PC1〜PC4は
ビット線D,/Dのイコライズおよびプリチャージを行
うプリチャージ回路であり、ハーフプリチャージを実現
している。SW1〜SW4はローアドレスによるデコー
ド線X00,X01とローアドレスストローブ信号RA
Sの内部信号RAS1とNANDの関係で決定されるメ
モリアレイ選択信号C1,C2を生成する選択回路であ
る。
【0021】φpa1 ,/φpa1 ,φpa2 ,/φpa2 は、
センスアンプ回路SA1,SA2の活性化信号φpaと図
16に示すように前記したメモリアレイ選択信号C1,
C2のNANDの関係によって決定される選択的センス
アンプの活性化信号である。rwcはプリチャージ回路
(プルアップ回路)LOD1,LOD2を活性化するタ
イミングを決定する信号であり、DRAMの動作におい
て読み出しサイクル時に共通データ線CD1,/CD
1,CD2,/CD2の信号を入力とするメインアンプ
回路MA1,…を活性化するタイミング信号でもある。
このタイミング信号は書き込みサイクル時には、活性化
されない。
センスアンプ回路SA1,SA2の活性化信号φpaと図
16に示すように前記したメモリアレイ選択信号C1,
C2のNANDの関係によって決定される選択的センス
アンプの活性化信号である。rwcはプリチャージ回路
(プルアップ回路)LOD1,LOD2を活性化するタ
イミングを決定する信号であり、DRAMの動作におい
て読み出しサイクル時に共通データ線CD1,/CD
1,CD2,/CD2の信号を入力とするメインアンプ
回路MA1,…を活性化するタイミング信号でもある。
このタイミング信号は書き込みサイクル時には、活性化
されない。
【0022】NS1,PS1,NS2,PS2はそれぞ
れCMOSセンスアンプ回路を構成するNMOSトラン
ジスタ,PMOSトランジスタのそれぞれの共通ソース
線である。
れCMOSセンスアンプ回路を構成するNMOSトラン
ジスタ,PMOSトランジスタのそれぞれの共通ソース
線である。
【0023】
【発明が解決しようとする課題】しかしながら、前記提
案例では、非選択メモリアレイ例えばM−ARY2の共
通データ線CD2,/CD2は、共通ソース線PS2と
をMOSトランジスタのスイッチQ23,Q24を介し
て結合してハーフプリチャージレベルに安定にするが、
一方選択メモリアレイ例えばM−ARY1に関しては、
共通データ線CD1,/CD1と共通ソース線PS1と
を結合させるMOSトランジスタのスイッチQ18,Q
19をオフ状態にするために、そのままではハーフプリ
チャージレベルでフローティングになる。
案例では、非選択メモリアレイ例えばM−ARY2の共
通データ線CD2,/CD2は、共通ソース線PS2と
をMOSトランジスタのスイッチQ23,Q24を介し
て結合してハーフプリチャージレベルに安定にするが、
一方選択メモリアレイ例えばM−ARY1に関しては、
共通データ線CD1,/CD1と共通ソース線PS1と
を結合させるMOSトランジスタのスイッチQ18,Q
19をオフ状態にするために、そのままではハーフプリ
チャージレベルでフローティングになる。
【0024】このため、共通のコラムアドレスデコーダ
YDCRにより選択されたビット線選択信号線YS1の
ビット線選択信号により、ビット線D,/Dと共通デー
タ線CD1,/CD1とが結合した場合、ビット線D,
/Dの増幅された振幅は、ビット線D,/Dに比較して
かなり大きな浮遊容量をもち、かつビット線D,/Dの
ハイ側のレベルとロー側のレベルのその両者の間の電圧
レベルにある共通データ線CD1,/CD1の電圧レベ
ルに共に吸い寄せられてしまうことになり、その後の安
定な読み出し動作ができない可能性がある。
YDCRにより選択されたビット線選択信号線YS1の
ビット線選択信号により、ビット線D,/Dと共通デー
タ線CD1,/CD1とが結合した場合、ビット線D,
/Dの増幅された振幅は、ビット線D,/Dに比較して
かなり大きな浮遊容量をもち、かつビット線D,/Dの
ハイ側のレベルとロー側のレベルのその両者の間の電圧
レベルにある共通データ線CD1,/CD1の電圧レベ
ルに共に吸い寄せられてしまうことになり、その後の安
定な読み出し動作ができない可能性がある。
【0025】上記の問題点を解決するために、前記提案
例ではレイアウト面積の増大という犠牲を払って、新た
にメモリアレイの選択回路を含んだ図14のプリチャー
ジ回路(プルアップ回路)LOD1を共通データ線CD
1,/CD1に接続させた構成としている。しかしなが
ら、この構成によるハイプリチャージ方式では、共通デ
ータ線CD1,/CD1のプリチャージレベルは電源電
圧Vccになるため、センスアンプ回路の増幅動作がま
だ完了していない状態で、共通のコラムアドレスデコー
ダYDCRにより選択されたビット線選択信号線YS1
のビット線選択信号によりビット線D,/Dと共通デー
タ線CD1,/CD1とが結合した場合、ビット線D,
/Dのハイ側の電位レベルはまだ、ほとんど増幅されて
いない。このような状態にあるビット線D,/Dを、急
にビット線D,/Dよりかなり高い電圧状態の共通デー
タ線CD1,/CD1に結合させれば、電位差の小さい
ビット線D,/Dの電位がビット線よりかなり高い状態
の共通データ線CD1,/CD1の電位に吸い寄せられ
るため、その後の増幅動作に悪影響を及ぼす可能性があ
る。
例ではレイアウト面積の増大という犠牲を払って、新た
にメモリアレイの選択回路を含んだ図14のプリチャー
ジ回路(プルアップ回路)LOD1を共通データ線CD
1,/CD1に接続させた構成としている。しかしなが
ら、この構成によるハイプリチャージ方式では、共通デ
ータ線CD1,/CD1のプリチャージレベルは電源電
圧Vccになるため、センスアンプ回路の増幅動作がま
だ完了していない状態で、共通のコラムアドレスデコー
ダYDCRにより選択されたビット線選択信号線YS1
のビット線選択信号によりビット線D,/Dと共通デー
タ線CD1,/CD1とが結合した場合、ビット線D,
/Dのハイ側の電位レベルはまだ、ほとんど増幅されて
いない。このような状態にあるビット線D,/Dを、急
にビット線D,/Dよりかなり高い電圧状態の共通デー
タ線CD1,/CD1に結合させれば、電位差の小さい
ビット線D,/Dの電位がビット線よりかなり高い状態
の共通データ線CD1,/CD1の電位に吸い寄せられ
るため、その後の増幅動作に悪影響を及ぼす可能性があ
る。
【0026】さらに、問題なのは、プリチャージ回路
(プルアップ回路)LOD1を動作させるタイミングで
ある。アドレスにより選択されてからプリチャージ回路
(プルアップ回路)LOD1を動作させるため、読み出
し動作のなかでも最もノイズの影響を受けやすいメモリ
セルの読み出し前後、すなわち、アドレス選択用MOS
トランジスタQmがオン状態になった前後に、急激にビ
ット線D,/Dの近くに配置された共通データ線CD
1,/CD1がハーフプリチャージレベルからVccレ
ベルに変動させると、前記ノイズの原因となる可能性が
ある。
(プルアップ回路)LOD1を動作させるタイミングで
ある。アドレスにより選択されてからプリチャージ回路
(プルアップ回路)LOD1を動作させるため、読み出
し動作のなかでも最もノイズの影響を受けやすいメモリ
セルの読み出し前後、すなわち、アドレス選択用MOS
トランジスタQmがオン状態になった前後に、急激にビ
ット線D,/Dの近くに配置された共通データ線CD
1,/CD1がハーフプリチャージレベルからVccレ
ベルに変動させると、前記ノイズの原因となる可能性が
ある。
【0027】しかし、だからといって動作させるタイミ
ングを遅くすると、今度は共通データ線CD1,/CD
1がハーフプリチャージレベルからVccレベルに変動
する時間が足りなくなり、増幅されたビット線D,/D
のハイ側のレベルより低い状態で共通のコラムアドレス
デコーダYDCRにより選択されたビット線選択信号線
YS1のビット線選択信号により、ビット線D,/Dと
共通データ線CD1,/CD1とが結合する。このた
め、ビット線D,/Dのハイ側のレベルのビット線もロ
ー側のレベルのビット線もどちらも、その両者の間の電
圧レベルにある共通データ線CD1,/CD1の電圧レ
ベルに吸い寄せられてしまい、その後の増幅動作に悪影
響を及ぼす可能性がある。
ングを遅くすると、今度は共通データ線CD1,/CD
1がハーフプリチャージレベルからVccレベルに変動
する時間が足りなくなり、増幅されたビット線D,/D
のハイ側のレベルより低い状態で共通のコラムアドレス
デコーダYDCRにより選択されたビット線選択信号線
YS1のビット線選択信号により、ビット線D,/Dと
共通データ線CD1,/CD1とが結合する。このた
め、ビット線D,/Dのハイ側のレベルのビット線もロ
ー側のレベルのビット線もどちらも、その両者の間の電
圧レベルにある共通データ線CD1,/CD1の電圧レ
ベルに吸い寄せられてしまい、その後の増幅動作に悪影
響を及ぼす可能性がある。
【0028】したがって、この発明の目的は、大規模容
量化と低消費電力化を図りつつ、その動作の安定化を図
ることができるダイナミックRAMを提供することであ
る。
量化と低消費電力化を図りつつ、その動作の安定化を図
ることができるダイナミックRAMを提供することであ
る。
【0029】
【課題を解決するための手段】この発明のダイナミック
RAMは、アドレス選択用トランジスタと情報記憶用キ
ャパシタとからなる複数のメモリセルがビット線とワー
ド線の交差点にマトリクスに配置されて構成された複数
のメモリアレイと、前記ビット線を第1のプリチャージ
電位にプリチャージさせる第1のプリチャージ回路と、
共通データ線選択信号により前記複数のメモリアレイの
ビット線と共通データ線とを結合させるコラムアドレス
デコード回路と、前記複数のメモリアレイに対してのみ
そのワード線の選択動作を行うワード線選択回路と、こ
のワード線選択回路により選択されたワード線に接続さ
れたメモリセルから読み出したデータ信号の増幅動作を
行うセンスアンプ回路と、前記選択されたワード線に対
応してセンスアンプ回路を選択する選択回路と、前記セ
ンスアンプ回路の増幅動作に必要な動作電圧として電源
電圧および接地電圧をそれぞれ供給する共通ソース線と
前記アドレスに対応して実質的に選択するべきメモリセ
ルが存在するメモリアレイに対応した前記共通データ線
とを前記センスアンプ回路の非選択期間のみならず選択
期間にも結合させるスイッチと、前記センスアンプ回路
の非選択期間に前記共通ソース線を第2および第3のプ
リチャージ電位にそれぞれプリチャージさせる第2のプ
リチャージ回路とを備えている。
RAMは、アドレス選択用トランジスタと情報記憶用キ
ャパシタとからなる複数のメモリセルがビット線とワー
ド線の交差点にマトリクスに配置されて構成された複数
のメモリアレイと、前記ビット線を第1のプリチャージ
電位にプリチャージさせる第1のプリチャージ回路と、
共通データ線選択信号により前記複数のメモリアレイの
ビット線と共通データ線とを結合させるコラムアドレス
デコード回路と、前記複数のメモリアレイに対してのみ
そのワード線の選択動作を行うワード線選択回路と、こ
のワード線選択回路により選択されたワード線に接続さ
れたメモリセルから読み出したデータ信号の増幅動作を
行うセンスアンプ回路と、前記選択されたワード線に対
応してセンスアンプ回路を選択する選択回路と、前記セ
ンスアンプ回路の増幅動作に必要な動作電圧として電源
電圧および接地電圧をそれぞれ供給する共通ソース線と
前記アドレスに対応して実質的に選択するべきメモリセ
ルが存在するメモリアレイに対応した前記共通データ線
とを前記センスアンプ回路の非選択期間のみならず選択
期間にも結合させるスイッチと、前記センスアンプ回路
の非選択期間に前記共通ソース線を第2および第3のプ
リチャージ電位にそれぞれプリチャージさせる第2のプ
リチャージ回路とを備えている。
【0030】
【作用】この発明は、上述の構成によって、メモリアレ
イに対応して設けられたセンスアンプ回路の共通ソース
線と共通データ線とを結合させるスイッチが、選択メモ
リアレイにおいてもオン状態になっており、センスアン
プ回路が活性化され、かつスイッチが接続されている共
通ソース線、例えばPチャネルMOSトランジスタの共
通ソース線(PS1)がハーフプリチャージレベルから
Vccレベルに向かって電位が上昇すれば、共通データ
線(CD1,/CD1)の電位も一緒に上昇する。この
ため、共通データ線(CD1,/CD1)の電位をVc
cレベルにプルアップするだけのために、レイアウト面
積を犠牲にして新たに選択回路を含んだプルアップ回路
を設けることを必要としない。
イに対応して設けられたセンスアンプ回路の共通ソース
線と共通データ線とを結合させるスイッチが、選択メモ
リアレイにおいてもオン状態になっており、センスアン
プ回路が活性化され、かつスイッチが接続されている共
通ソース線、例えばPチャネルMOSトランジスタの共
通ソース線(PS1)がハーフプリチャージレベルから
Vccレベルに向かって電位が上昇すれば、共通データ
線(CD1,/CD1)の電位も一緒に上昇する。この
ため、共通データ線(CD1,/CD1)の電位をVc
cレベルにプルアップするだけのために、レイアウト面
積を犠牲にして新たに選択回路を含んだプルアップ回路
を設けることを必要としない。
【0031】一方、非選択メモリアレイにおいては、ス
イッチは、定常的にオン状態になり、非活性状態である
センスアンプ回路の共通ソース線は同じく非選択状態で
あるビット線のプリチャージレベルと同じ電位レベルで
変動もなく安定しているので、共通データ線の電位もビ
ット線プリチャージレベルで安定している。
イッチは、定常的にオン状態になり、非活性状態である
センスアンプ回路の共通ソース線は同じく非選択状態で
あるビット線のプリチャージレベルと同じ電位レベルで
変動もなく安定しているので、共通データ線の電位もビ
ット線プリチャージレベルで安定している。
【0032】
【実施例】以下、図1ないし図13を用いてこの発明の
実施例におけるダイナミックRAMの読み出し回路およ
びその周辺部の回路構成および動作の説明を行う。な
お、この発明の実施例の回路は、基本的には図14ない
し図17に示した従来の回路と同じ構成であるので、同
一構成部分には同一番号を付して詳細な説明は省略す
る。
実施例におけるダイナミックRAMの読み出し回路およ
びその周辺部の回路構成および動作の説明を行う。な
お、この発明の実施例の回路は、基本的には図14ない
し図17に示した従来の回路と同じ構成であるので、同
一構成部分には同一番号を付して詳細な説明は省略す
る。
【0033】第1の実施例 図1にこの発明の第1の実施例のダイナミックRAMの
読み出し回路およびその周辺部の回路図を示す。図2に
同じくダイナミックRAMの読み出し回路およびその周
辺部のブロック図を示す。図3に図1のダイナミックR
AMの要部の具体回路図およびそのタイムチャートを示
す。図4にセンスアンプ回路SAnの具体回路図を示
す。
読み出し回路およびその周辺部の回路図を示す。図2に
同じくダイナミックRAMの読み出し回路およびその周
辺部のブロック図を示す。図3に図1のダイナミックR
AMの要部の具体回路図およびそのタイムチャートを示
す。図4にセンスアンプ回路SAnの具体回路図を示
す。
【0034】図5(a)に第1の実施例におけるプリチ
ャージ回路PCEQ1,PCEQ2の具体回路図を示
す。図6(a)に図5(a)におけるビット線D,/D
の電位と共通ソース線NS1,PS1のプリチャージ電
位の状態を示す。図7に第1の実施例のダイナミックR
AMのタイムチャートを示す。第1の実施例において最
も特徴的なところは、共通データ線CD1,/CD1と
センスアンプ回路SA1の共通ソース線NS1,PS1
のうち、センスアンプ回路SA1の構成要素であるPM
OSトランジスタの共通ソース線PS1との結合スイッ
チであるMOSトランジスタのスイッチQ18,Q19
が、メモリアレイM−ARY1の選択回路SW1の出
力、すなわちメモリアレイM−ARY1の選択信号C1
だけによって制御されるのではなく、共通データ線CD
1,/CD1のイコライズ信号FFとのNAND関係に
よって決定される信号SQ1,SQ2によって制御され
ている点である。
ャージ回路PCEQ1,PCEQ2の具体回路図を示
す。図6(a)に図5(a)におけるビット線D,/D
の電位と共通ソース線NS1,PS1のプリチャージ電
位の状態を示す。図7に第1の実施例のダイナミックR
AMのタイムチャートを示す。第1の実施例において最
も特徴的なところは、共通データ線CD1,/CD1と
センスアンプ回路SA1の共通ソース線NS1,PS1
のうち、センスアンプ回路SA1の構成要素であるPM
OSトランジスタの共通ソース線PS1との結合スイッ
チであるMOSトランジスタのスイッチQ18,Q19
が、メモリアレイM−ARY1の選択回路SW1の出
力、すなわちメモリアレイM−ARY1の選択信号C1
だけによって制御されるのではなく、共通データ線CD
1,/CD1のイコライズ信号FFとのNAND関係に
よって決定される信号SQ1,SQ2によって制御され
ている点である。
【0035】このイコライズ信号FFは、図2に示した
DRAMチップ内部に設けられたタイミングジェネレー
タTCから発生されるもので、他の信号との関係は、図
7に示すように、通常サイクルの始まり、すなわちロー
アドレスストローブ信号/RASと直接関係がなく、コ
ラムアドレスストローブ信号/CASに制御されるもの
である。さらに、コラムアドレス信号が変化したことを
検出し、それに対応してもさらに前記制御を行ってい
る。この制御によって共通データ線CD1,/CD1
は、以下の条件の時にイコライズ状態になる。
DRAMチップ内部に設けられたタイミングジェネレー
タTCから発生されるもので、他の信号との関係は、図
7に示すように、通常サイクルの始まり、すなわちロー
アドレスストローブ信号/RASと直接関係がなく、コ
ラムアドレスストローブ信号/CASに制御されるもの
である。さらに、コラムアドレス信号が変化したことを
検出し、それに対応してもさらに前記制御を行ってい
る。この制御によって共通データ線CD1,/CD1
は、以下の条件の時にイコライズ状態になる。
【0036】1./RAS信号がハイ状態(RAS1信
号がロー状態) 2./RAS信号がロー状態になってから、コラムアド
レスを取り込み、コラム系周辺回路が動作開始状態にな
るまで(通常モードでは/CAS信号がローになるま
で、ただし、スタチックコラムモード機能を持つDRA
Mではコラムアドレスを取り込む信号を内部で発生し、
コラム系周辺回路が動作開始状態になるまで) 3.コラムアドレスが変化した時(スタチックコラムモ
ード機能を持つDRAMではコラムアドレスが変化した
ことを検出するとコラム系周辺回路が動作開始状態にな
る) 以上を従来例と比較すると、まず共通データ線CD1,
/CD1とセンスアンプ回路SA1の共通ソース線PS
1との結合スイッチQ18,Q19であるMOSトラン
ジスタが、メモリアレイM−ARY1の選択回路5の出
力、すなわちメモリアレイM−ARY1の選択信号C1
だけによって制御されずに、共通データ線CD1,/C
D1のイコライズ信号FFとのNAND関係によって決
定される信号SQ1(メモリアレイM−ARY2の場合
は信号SQ2)によって制御されている。このため、提
案例では、選択されたメモリアレイM−ARY1の共通
データ線CD1,/CD1とセンスアンプ回路SA1の
共通ソース線PS1との結合スイッチQ18,Q19で
あるMOSトランジスタは、図17に示したように、ロ
ーアドレスストローブ信号/RASがローになれば、そ
の反転信号であるローアドレスストローブ信号RAS1
がハイ状態になり、メモリアレイM−ARY1の選択回
路SW1の出力、すなわちメモリアレイM−ARY1の
選択信号C1は即座にハイ状態になり、共通データ線C
D1,/CD1とセンスアンプ回路SA1の共通ソース
線PS1との結合スイッチQ18,Q19であるMOS
トランジスタはオフ状態になっていた。
号がロー状態) 2./RAS信号がロー状態になってから、コラムアド
レスを取り込み、コラム系周辺回路が動作開始状態にな
るまで(通常モードでは/CAS信号がローになるま
で、ただし、スタチックコラムモード機能を持つDRA
Mではコラムアドレスを取り込む信号を内部で発生し、
コラム系周辺回路が動作開始状態になるまで) 3.コラムアドレスが変化した時(スタチックコラムモ
ード機能を持つDRAMではコラムアドレスが変化した
ことを検出するとコラム系周辺回路が動作開始状態にな
る) 以上を従来例と比較すると、まず共通データ線CD1,
/CD1とセンスアンプ回路SA1の共通ソース線PS
1との結合スイッチQ18,Q19であるMOSトラン
ジスタが、メモリアレイM−ARY1の選択回路5の出
力、すなわちメモリアレイM−ARY1の選択信号C1
だけによって制御されずに、共通データ線CD1,/C
D1のイコライズ信号FFとのNAND関係によって決
定される信号SQ1(メモリアレイM−ARY2の場合
は信号SQ2)によって制御されている。このため、提
案例では、選択されたメモリアレイM−ARY1の共通
データ線CD1,/CD1とセンスアンプ回路SA1の
共通ソース線PS1との結合スイッチQ18,Q19で
あるMOSトランジスタは、図17に示したように、ロ
ーアドレスストローブ信号/RASがローになれば、そ
の反転信号であるローアドレスストローブ信号RAS1
がハイ状態になり、メモリアレイM−ARY1の選択回
路SW1の出力、すなわちメモリアレイM−ARY1の
選択信号C1は即座にハイ状態になり、共通データ線C
D1,/CD1とセンスアンプ回路SA1の共通ソース
線PS1との結合スイッチQ18,Q19であるMOS
トランジスタはオフ状態になっていた。
【0037】一方、この発明の実施例の回路では、選択
されたメモリアレイM−ARY1の共通データ線CD
1,/CD1とセンスアンプ回路SA1の共通ソース線
PS1との結合スイッチQ18,Q19であるMOSト
ランジスタは、図1に示すように、ローアドレスストロ
ーブ信号/RASがローになり、その反転信号であるロ
ーアドレスストローブ信号RAS1がハイ状態になる。
したがって、メモリアレイM−ARY1の選択回路SW
1の出力、すなわちメモリアレイM−ARY1の選択信
号C1が即座にハイ状態になっても、共通データ線CD
1,/CD1とセンスアンプ回路SA1の共通ソース線
PS1との結合スイッチQ18,Q19であるMOSト
ランジスタはオフ状態にならない。このことによって提
案例の課題が以下のようにして解決される。
されたメモリアレイM−ARY1の共通データ線CD
1,/CD1とセンスアンプ回路SA1の共通ソース線
PS1との結合スイッチQ18,Q19であるMOSト
ランジスタは、図1に示すように、ローアドレスストロ
ーブ信号/RASがローになり、その反転信号であるロ
ーアドレスストローブ信号RAS1がハイ状態になる。
したがって、メモリアレイM−ARY1の選択回路SW
1の出力、すなわちメモリアレイM−ARY1の選択信
号C1が即座にハイ状態になっても、共通データ線CD
1,/CD1とセンスアンプ回路SA1の共通ソース線
PS1との結合スイッチQ18,Q19であるMOSト
ランジスタはオフ状態にならない。このことによって提
案例の課題が以下のようにして解決される。
【0038】ローアドレスストローブ信号/RASがロ
ー状態になれば、その後、図16に示した例えばメモリ
アレイ選択信号φpa1 ,/φpa1 に対応したセンスアン
プ回路SA1が活性化され、共通ソース線PS1の電位
は、ハーフプリチャージレベルからVccレベルに向か
って上昇する。すると、自然に共通データ線CD1,/
CD1の電位は図7に示すようにハーフプリチャージレ
ベルからVccレベルに向かって上昇する。このため、
提案例のようにレイアウト面積を犠牲にして新たにプル
アップ回路を設ける必要がない。
ー状態になれば、その後、図16に示した例えばメモリ
アレイ選択信号φpa1 ,/φpa1 に対応したセンスアン
プ回路SA1が活性化され、共通ソース線PS1の電位
は、ハーフプリチャージレベルからVccレベルに向か
って上昇する。すると、自然に共通データ線CD1,/
CD1の電位は図7に示すようにハーフプリチャージレ
ベルからVccレベルに向かって上昇する。このため、
提案例のようにレイアウト面積を犠牲にして新たにプル
アップ回路を設ける必要がない。
【0039】また、共通データ線CD1,/CD1の電
位をハーフプリチャージレベルからVccレベルに向か
って上昇させるタイミングに関しても、センスアンプ回
路SA1の活性化のタイミングによって自然に決定され
る。したがって、前記した従来例の問題のように、セン
スアンプ回路SA1を活性化する直前すなわち、ビット
線D,/Dにメモリセルからの微小な読み出し電圧が伝
達されたかされないかの最もノイズに敏感なタイミング
で、共通データ線CD1,/CD1の電位をハーフプリ
チャージレベルからVccレベルに向かって上昇させた
り、逆にセンスアンプ回路SA1を活性化してかなりの
時間経過してから共通データ線CD1,/CD1の電位
をハーフプリチャージレベルからVccレベルに向かっ
て上昇させようとして、十分上昇しないうち(ビット線
D,/Dのハイ側の電位レベルに達しないうち)に、共
通のコラムアドレスデコーダYDCRより選択されたビ
ット線選択信号線YS1のビット線選択信号によりビッ
ト線D,/Dと共通データ線CD1,/CD1とが結合
するため、ビット線D,/Dのうちのハイ側のレベルの
ビット線もロー側のレベルのビット線もどちらも、その
両者の間の電圧レベルにある共通データ線CD1,/C
D1の電圧レベルに吸い寄せられてしまい、その後の増
幅動作に悪影響を及ぼすというような問題点は生じな
い。
位をハーフプリチャージレベルからVccレベルに向か
って上昇させるタイミングに関しても、センスアンプ回
路SA1の活性化のタイミングによって自然に決定され
る。したがって、前記した従来例の問題のように、セン
スアンプ回路SA1を活性化する直前すなわち、ビット
線D,/Dにメモリセルからの微小な読み出し電圧が伝
達されたかされないかの最もノイズに敏感なタイミング
で、共通データ線CD1,/CD1の電位をハーフプリ
チャージレベルからVccレベルに向かって上昇させた
り、逆にセンスアンプ回路SA1を活性化してかなりの
時間経過してから共通データ線CD1,/CD1の電位
をハーフプリチャージレベルからVccレベルに向かっ
て上昇させようとして、十分上昇しないうち(ビット線
D,/Dのハイ側の電位レベルに達しないうち)に、共
通のコラムアドレスデコーダYDCRより選択されたビ
ット線選択信号線YS1のビット線選択信号によりビッ
ト線D,/Dと共通データ線CD1,/CD1とが結合
するため、ビット線D,/Dのうちのハイ側のレベルの
ビット線もロー側のレベルのビット線もどちらも、その
両者の間の電圧レベルにある共通データ線CD1,/C
D1の電圧レベルに吸い寄せられてしまい、その後の増
幅動作に悪影響を及ぼすというような問題点は生じな
い。
【0040】この発明の実施例の回路では、センスアン
プ回路SA1を構成するPMOSトランジスタの共通ソ
ース線PS1の電位を用いて共通データ線CD1,/C
D1をプルアップするので、ビット線D,/Dのハイ側
の電位レベルより必ず幾分高いか等しいかの電位をもつ
共通データ線CD1,/CD1とビット線D,/Dとが
結合し、提案例のように、電源電圧Vccにハイプリチ
ャージされた場合と比較して、センスアンプ回路SA1
の増幅動作がまだ完了していない状態(ビット線D,/
Dのハイ側の電位レベルはまだ、ほとんど増幅されてお
らず、このような状態にあるビット線D,/Dを急にビ
ット線よりかなり高い電圧状態の共通データ線CD1,
/CD1に結合させれば、電位差の小さいビット線D,
/Dの電位がビット線D,/Dよりかなり高い状態の共
通データ線CD1,/CD1の電位に吸い寄せられる)
で共通のコラムアドレスデコーダYDCRにより選択さ
れたビット線選択信号線YS1のビット線選択信号によ
りビット線D,/Dと共通データ線CD1,/CD1と
が結合した場合でも、ビット線D,/Dの電位変動に与
える影響は小さくてすみ、その後のセンスアンプ回路S
A1の増幅動作に与える影響は小さい。
プ回路SA1を構成するPMOSトランジスタの共通ソ
ース線PS1の電位を用いて共通データ線CD1,/C
D1をプルアップするので、ビット線D,/Dのハイ側
の電位レベルより必ず幾分高いか等しいかの電位をもつ
共通データ線CD1,/CD1とビット線D,/Dとが
結合し、提案例のように、電源電圧Vccにハイプリチ
ャージされた場合と比較して、センスアンプ回路SA1
の増幅動作がまだ完了していない状態(ビット線D,/
Dのハイ側の電位レベルはまだ、ほとんど増幅されてお
らず、このような状態にあるビット線D,/Dを急にビ
ット線よりかなり高い電圧状態の共通データ線CD1,
/CD1に結合させれば、電位差の小さいビット線D,
/Dの電位がビット線D,/Dよりかなり高い状態の共
通データ線CD1,/CD1の電位に吸い寄せられる)
で共通のコラムアドレスデコーダYDCRにより選択さ
れたビット線選択信号線YS1のビット線選択信号によ
りビット線D,/Dと共通データ線CD1,/CD1と
が結合した場合でも、ビット線D,/Dの電位変動に与
える影響は小さくてすみ、その後のセンスアンプ回路S
A1の増幅動作に与える影響は小さい。
【0041】なお、図4はセンスアンプ回路の構成を示
しており、Qp1,Qp2はPチャネルのMOSトランジス
タで、しきい値電圧はVtsp である。Qn1,Qn2はNチ
ャネルのMOSトランジスタで、しきい値電圧はVtsn
である。説明の順序が前後するけれども、図1ないし図
3および図7を用いてこの発明の第1の実施例の回路構
成で、未説明のものについて、以下説明する。
しており、Qp1,Qp2はPチャネルのMOSトランジス
タで、しきい値電圧はVtsp である。Qn1,Qn2はNチ
ャネルのMOSトランジスタで、しきい値電圧はVtsn
である。説明の順序が前後するけれども、図1ないし図
3および図7を用いてこの発明の第1の実施例の回路構
成で、未説明のものについて、以下説明する。
【0042】RWは、共通データ線CDn,/CDn
(CD1,/CD1,CD2,/CD2)に接続される
回路で、メインアンプ回路MAnと、入力書込み回路W
Dnとからなる。メインアンプ回路MAnは、図3
(a)に示すようにタイミング信号rwcn(rwc
1,rwc2)によって制御され、共通データ線CD
n,/CDnの信号を入力とし、データ線DBn,/D
Bn(nは1,2)からデータを出力する。入力書込み
回路WDnは、タイミング信号wrcnによって制御さ
れ、データ線WDBnの信号を入力とし、共通データ線
CDn,/CDnの信号を出力とする。図3(b)にタ
イミング信号rwcn,wrcnと外部信号/RAS,
/CAS,/WEとの関係を示す。ダイナミックRAM
は、読み出しサイクルと書き込みサイクルによってそれ
ぞれ図3(b)のように制御される。
(CD1,/CD1,CD2,/CD2)に接続される
回路で、メインアンプ回路MAnと、入力書込み回路W
Dnとからなる。メインアンプ回路MAnは、図3
(a)に示すようにタイミング信号rwcn(rwc
1,rwc2)によって制御され、共通データ線CD
n,/CDnの信号を入力とし、データ線DBn,/D
Bn(nは1,2)からデータを出力する。入力書込み
回路WDnは、タイミング信号wrcnによって制御さ
れ、データ線WDBnの信号を入力とし、共通データ線
CDn,/CDnの信号を出力とする。図3(b)にタ
イミング信号rwcn,wrcnと外部信号/RAS,
/CAS,/WEとの関係を示す。ダイナミックRAM
は、読み出しサイクルと書き込みサイクルによってそれ
ぞれ図3(b)のように制御される。
【0043】PCEQ1,PCEQ2は、ビット線D,
/Dと共通ソース線NS1,PS1,NS2,PS2の
プリチャージを行うプリチャージ回路であり、図5
(a)に具体構成を示す。図5(a)は、チップ内部で
外部電源電圧Vccを分圧するための回路で、この実施
例では抵抗分圧(抵抗R1,R1)しているが、トラン
ジスタを用いて分圧し、ハーフプリチャージレベル、す
なわち1/2Vcc電圧を発生しても構わない。また、
プリチャージレベルに関しては、この実施例では、1/
2Vcc電圧で説明しているが、特に制限されるもので
はない。図5(b),(c)については、それぞれ以下
の実施例で説明する。
/Dと共通ソース線NS1,PS1,NS2,PS2の
プリチャージを行うプリチャージ回路であり、図5
(a)に具体構成を示す。図5(a)は、チップ内部で
外部電源電圧Vccを分圧するための回路で、この実施
例では抵抗分圧(抵抗R1,R1)しているが、トラン
ジスタを用いて分圧し、ハーフプリチャージレベル、す
なわち1/2Vcc電圧を発生しても構わない。また、
プリチャージレベルに関しては、この実施例では、1/
2Vcc電圧で説明しているが、特に制限されるもので
はない。図5(b),(c)については、それぞれ以下
の実施例で説明する。
【0044】第2の実施例 図5(b)のこの発明の第2の実施例のダイナミックR
AMにおけるプリチャージ回路PCEQ1,PCEQ2
の具体回路図を示す。図6(b)に図5(b)における
ビット線D,/Dの電位と共通ソース線NS1,PS1
のプリチャージ電位の状態を示す。第2の実施例に関し
ては、第1の実施例と基本的には同じであるので、異な
る回路構成の部分のみ説明する。
AMにおけるプリチャージ回路PCEQ1,PCEQ2
の具体回路図を示す。図6(b)に図5(b)における
ビット線D,/Dの電位と共通ソース線NS1,PS1
のプリチャージ電位の状態を示す。第2の実施例に関し
ては、第1の実施例と基本的には同じであるので、異な
る回路構成の部分のみ説明する。
【0045】異なる部分は、ビット線D,/Dと共通ソ
ース線NS1,PS1のプリチャージ回路PCEQ1,
PCEQ2である。第1の実施例のPCEQ1,PCE
Q2である図5(a)と第2の実施例のPCEQ1,P
CEQ2である図5(b)を比較するとわかるように、
図5(a)に示す回路では、センスアンプ回路SA1を
構成するNMOSトランジスタ,PMOSトランジスタ
のそれぞれの共通ソース線NS1,PS1をどらも図6
(a)に示すようにビット線D,/Dと同電位にプリチ
ャージする。一方、図5(b)に示す回路では、図6
(b)に示すようにPMOSFETの共通ソース線PS
1は、ビット線D,/Dと同電位にプリチャージし、N
MOSトランジスタの共通ソース線NS1はビット線
D,/Dと異なる電位にプリチャージするようにしてい
る。
ース線NS1,PS1のプリチャージ回路PCEQ1,
PCEQ2である。第1の実施例のPCEQ1,PCE
Q2である図5(a)と第2の実施例のPCEQ1,P
CEQ2である図5(b)を比較するとわかるように、
図5(a)に示す回路では、センスアンプ回路SA1を
構成するNMOSトランジスタ,PMOSトランジスタ
のそれぞれの共通ソース線NS1,PS1をどらも図6
(a)に示すようにビット線D,/Dと同電位にプリチ
ャージする。一方、図5(b)に示す回路では、図6
(b)に示すようにPMOSFETの共通ソース線PS
1は、ビット線D,/Dと同電位にプリチャージし、N
MOSトランジスタの共通ソース線NS1はビット線
D,/Dと異なる電位にプリチャージするようにしてい
る。
【0046】異なる電位とは、例えば、ビット線D,/
Dのプリチャージレベル(1/2Vcc)より高いレベ
ルである。図5(b)に示す回路では、Vcc−Vtn
の電位レベルとなる。ただし、1/2Vcc>Vtnで
ある。ここで、Vtnとは、NMOSトランジスタのし
きい値電圧である。前記共通ソース線NS1のプリチャ
ージレベルを、上記のようにビット線D,/Dの電位よ
り高く設定できれば、以下に説明するような効果があ
る。
Dのプリチャージレベル(1/2Vcc)より高いレベ
ルである。図5(b)に示す回路では、Vcc−Vtn
の電位レベルとなる。ただし、1/2Vcc>Vtnで
ある。ここで、Vtnとは、NMOSトランジスタのし
きい値電圧である。前記共通ソース線NS1のプリチャ
ージレベルを、上記のようにビット線D,/Dの電位よ
り高く設定できれば、以下に説明するような効果があ
る。
【0047】今後DRAMの動作電圧が、デバイスの信
頼性や消費電力やシステムの要求から低電圧化された場
合、センスアンプ回路の増幅速度を保証するために、図
4に示すセンスアンプ回路の構成要素であるNMOSト
ランジスタQn1,Qn2のしきい値電圧Vtsnを非常に
小さくする必要(Vtsn<−0.1V)がある。この
ときに、従来のように共通ソース線NS1をビット線
D,/Dと同電位にプリチャージしておくと、NMOS
トランジスタQn1,Qn2が、しきい値電圧Vtsnが低
いためにオン状態になってしまう。すると、メモリセル
からの情報をビット線に読み出す前にセンスアンプ回路
が増幅動作を開始してしまい、正常な読み出し動作がで
きないという問題点がある。
頼性や消費電力やシステムの要求から低電圧化された場
合、センスアンプ回路の増幅速度を保証するために、図
4に示すセンスアンプ回路の構成要素であるNMOSト
ランジスタQn1,Qn2のしきい値電圧Vtsnを非常に
小さくする必要(Vtsn<−0.1V)がある。この
ときに、従来のように共通ソース線NS1をビット線
D,/Dと同電位にプリチャージしておくと、NMOS
トランジスタQn1,Qn2が、しきい値電圧Vtsnが低
いためにオン状態になってしまう。すると、メモリセル
からの情報をビット線に読み出す前にセンスアンプ回路
が増幅動作を開始してしまい、正常な読み出し動作がで
きないという問題点がある。
【0048】この問題は、ビット線D,/Dのプリチャ
ージレベル(1/2Vcc)より高いレベルに共通ソー
ス線NS1をプリチャージしておけば、NMOSトラン
ジスタQn1,Qn2が、しきい値電圧Vtsnが低くても
オン状態にならないので、図5(b)に示すこの実施例
の回路で解決できることは明らかである。第3の実施例 図8にこの発明の第3の実施例のダイナミックRAMの
読み出し回路およびその周辺部の回路図を示す。図9に
図8のダイナミックRAMの各部のタイムチャートを示
す。この第3の実施例は、基本的には図1に示した第1
の実施例の回路と同じであるので、異なる回路構成部分
のみ説明する。
ージレベル(1/2Vcc)より高いレベルに共通ソー
ス線NS1をプリチャージしておけば、NMOSトラン
ジスタQn1,Qn2が、しきい値電圧Vtsnが低くても
オン状態にならないので、図5(b)に示すこの実施例
の回路で解決できることは明らかである。第3の実施例 図8にこの発明の第3の実施例のダイナミックRAMの
読み出し回路およびその周辺部の回路図を示す。図9に
図8のダイナミックRAMの各部のタイムチャートを示
す。この第3の実施例は、基本的には図1に示した第1
の実施例の回路と同じであるので、異なる回路構成部分
のみ説明する。
【0049】異なる部分は、センスアンプ回路SA1の
構成トランジスタであるNMOSトランジスタ,PMO
Sトランジスタのソースの共通ソース線NS1,PS1
のうち、第1の実施例では、共通ソース線PS1と共通
データ線CDn,/CDnとを、PMOSトランジスタ
からなるスイッチQ18,Q19,Q23,Q24によ
って結合していたが、この第3の実施例では、前記NM
OSトランジスタの共通ソース線NS1と共通データ線
CDn,/CDnとを、NMOSトランジスタからなる
スイッチQ18,Q19,Q23,Q24によって結合
させる構成になっている。
構成トランジスタであるNMOSトランジスタ,PMO
Sトランジスタのソースの共通ソース線NS1,PS1
のうち、第1の実施例では、共通ソース線PS1と共通
データ線CDn,/CDnとを、PMOSトランジスタ
からなるスイッチQ18,Q19,Q23,Q24によ
って結合していたが、この第3の実施例では、前記NM
OSトランジスタの共通ソース線NS1と共通データ線
CDn,/CDnとを、NMOSトランジスタからなる
スイッチQ18,Q19,Q23,Q24によって結合
させる構成になっている。
【0050】動作に関しては、図9に示すように、基本
的には図7と同じであるので、同一部分は省略するが、
異なる部分のみ説明すると、図9の共通データ線CD
1,/CD1,CD2,/CD2の波形を見るとわかる
ように、ロープリチャージレベルの共通データ線CD
1,/CD1,CD2,/CD2からビット線D,/D
のデータを受けて電位が変動しているのがわかる。
的には図7と同じであるので、同一部分は省略するが、
異なる部分のみ説明すると、図9の共通データ線CD
1,/CD1,CD2,/CD2の波形を見るとわかる
ように、ロープリチャージレベルの共通データ線CD
1,/CD1,CD2,/CD2からビット線D,/D
のデータを受けて電位が変動しているのがわかる。
【0051】第3の実施例の効果としては、第1の実施
例の効果の点で述べた、例えばレイアウト面積を犠牲に
して、メモリセルの選択回路を含んだプルダウン回路を
設ける必要が無い。また、共通データ線CD1,/CD
1,CD2,/CD2の電位をビット線D,/Dのプリ
チャージレベルからローレベルまでプルダウンするタイ
ミング回路が新たに必要で無いというような効果は、も
ちろんあるが、この第3の実施例では、さらに以下の効
果が期待できる。
例の効果の点で述べた、例えばレイアウト面積を犠牲に
して、メモリセルの選択回路を含んだプルダウン回路を
設ける必要が無い。また、共通データ線CD1,/CD
1,CD2,/CD2の電位をビット線D,/Dのプリ
チャージレベルからローレベルまでプルダウンするタイ
ミング回路が新たに必要で無いというような効果は、も
ちろんあるが、この第3の実施例では、さらに以下の効
果が期待できる。
【0052】ワード線Wの立ち上がりに対するアドレス
選択用MOSトランジスタQmのオンになるタイミング
を早くするために、ビット線D,/Dのプリチャージレ
ベルを通常の1/2Vccから低くする。例えば、1/
3Vcc,1/4Vccレベルに設定した場合、CMO
Sのセンスアンプ回路はNMOSトランジスタのラッチ
回路の動作電圧が極めて低くなり正常動作が不可能にな
るので、PMOSトランジスタのラッチ回路の働きが主
になる。
選択用MOSトランジスタQmのオンになるタイミング
を早くするために、ビット線D,/Dのプリチャージレ
ベルを通常の1/2Vccから低くする。例えば、1/
3Vcc,1/4Vccレベルに設定した場合、CMO
Sのセンスアンプ回路はNMOSトランジスタのラッチ
回路の動作電圧が極めて低くなり正常動作が不可能にな
るので、PMOSトランジスタのラッチ回路の働きが主
になる。
【0053】このようなPMOSトランジスタ優先のラ
ッチ回路によって、PMOSトランジスタのスイッチQ
2,Q3,Q5,Q6を介して共通データ線CD1,/
CD1にデータを伝達する場合、共通データ線CD1,
/CD1のプリチャージ電位は、ハイプリチャージでは
なくロープリチャージである方が共通データ線CD1,
/CD1の電位変化は大きい。
ッチ回路によって、PMOSトランジスタのスイッチQ
2,Q3,Q5,Q6を介して共通データ線CD1,/
CD1にデータを伝達する場合、共通データ線CD1,
/CD1のプリチャージ電位は、ハイプリチャージでは
なくロープリチャージである方が共通データ線CD1,
/CD1の電位変化は大きい。
【0054】今後、DRAMの高集積化,高密度化が進
み、デバイスの信頼性や消費電力を保証しながらDRA
Mのアクセスを高速化していくには、前記したロープリ
チャージによる読み出し回路が重要になると考えられ
る。その点でこの第3の実施例の回路は、前記した効果
が期待でき、有効である。第4の実施例 図5(c)にこの発明の第4の実施例のダイナミックR
AMにおけるプリチャージ回路PCEQ1,PCEQ2
の回路図を示す。図6(c)に図5(c)におけるビッ
ト線D,/Dの電位と共通ソース線NS1,PS1のプ
リチャージ電位の状態を示す。第4の実施例に関して
は、第3の実施例と基本的には同じであるので、異なる
回路構成の部分のみ説明する。異なる部分は、ビット線
D,/Dと共通ソース線NS1,PS1,NS2,PS
2のプリチャージ回路PCEQ1,PCEQ2である。
第3の実施例のPCEQ1,PCEQ2である図5
(a)と第4の実施例のPCEQ1,PCEQ2である
図5(c)とを比較するとわかるように、図5(a)に
示す回路では、センスアンプ回路SA1を構成するNM
OSトランジスタ,PMOSトランジスタの共通ソース
線NS1,PS1をどちらも図6(a)に示すようにビ
ット線D,/Dと同電位にプリチャージする。一方、図
5(c)に示す回路では、図6(c)に示すようにNM
OSトランジスタの共通ソース線NS1は、ビット線
D,/Dと同電位にプリチャージし、PMOSトランジ
スタの共通ソース線PS1はビット線D,/Dと異なる
電位にプリチャージするようにしている。
み、デバイスの信頼性や消費電力を保証しながらDRA
Mのアクセスを高速化していくには、前記したロープリ
チャージによる読み出し回路が重要になると考えられ
る。その点でこの第3の実施例の回路は、前記した効果
が期待でき、有効である。第4の実施例 図5(c)にこの発明の第4の実施例のダイナミックR
AMにおけるプリチャージ回路PCEQ1,PCEQ2
の回路図を示す。図6(c)に図5(c)におけるビッ
ト線D,/Dの電位と共通ソース線NS1,PS1のプ
リチャージ電位の状態を示す。第4の実施例に関して
は、第3の実施例と基本的には同じであるので、異なる
回路構成の部分のみ説明する。異なる部分は、ビット線
D,/Dと共通ソース線NS1,PS1,NS2,PS
2のプリチャージ回路PCEQ1,PCEQ2である。
第3の実施例のPCEQ1,PCEQ2である図5
(a)と第4の実施例のPCEQ1,PCEQ2である
図5(c)とを比較するとわかるように、図5(a)に
示す回路では、センスアンプ回路SA1を構成するNM
OSトランジスタ,PMOSトランジスタの共通ソース
線NS1,PS1をどちらも図6(a)に示すようにビ
ット線D,/Dと同電位にプリチャージする。一方、図
5(c)に示す回路では、図6(c)に示すようにNM
OSトランジスタの共通ソース線NS1は、ビット線
D,/Dと同電位にプリチャージし、PMOSトランジ
スタの共通ソース線PS1はビット線D,/Dと異なる
電位にプリチャージするようにしている。
【0055】異なる電位とは、例えばビット線D,/D
のプリチャージレベル(1/2Vcc)より低いレベル
であり、図5(c)に示す回路では、Vss+|Vtp
|の電位レベルとなる。ただし、1/2Vcc>|Vt
p|である。ここで、Vtpとは、PMOSトランジス
タのしきい値電圧である。共通ソース線PS1のプリチ
ャージレベルを、上記のようにビット線D,/Dの電位
より低く設定できれば、以下に説明するような効果があ
る。
のプリチャージレベル(1/2Vcc)より低いレベル
であり、図5(c)に示す回路では、Vss+|Vtp
|の電位レベルとなる。ただし、1/2Vcc>|Vt
p|である。ここで、Vtpとは、PMOSトランジス
タのしきい値電圧である。共通ソース線PS1のプリチ
ャージレベルを、上記のようにビット線D,/Dの電位
より低く設定できれば、以下に説明するような効果があ
る。
【0056】今後DRAMの動作電圧が、デバイスの信
頼性や消費電力やシステムの要求から低電圧化された場
合、センスアンプ回路の増幅速度を保証するために、図
4に示すセンスアンプ回路の構成要素であるPMOSト
ランジスタのQp1,Qp2のしきい値電圧|Vtsp|を
非常に小さくする必要(|Vtsp|<−0.1V)が
ある。この時に、従来のように共通ソース線PS1をビ
ット線D,/Dと同電位にプリチャージしておくと、M
OSトランジスタQp1,Qp2が、電圧|Vtsp|が低
いためにオン状態になってしまう。すると、メモリセル
からの情報をビット線に読み出す前にセンスアンプ回路
が増幅動作を開始してしまい、正常な読み出し動作がで
きないという問題点がある。
頼性や消費電力やシステムの要求から低電圧化された場
合、センスアンプ回路の増幅速度を保証するために、図
4に示すセンスアンプ回路の構成要素であるPMOSト
ランジスタのQp1,Qp2のしきい値電圧|Vtsp|を
非常に小さくする必要(|Vtsp|<−0.1V)が
ある。この時に、従来のように共通ソース線PS1をビ
ット線D,/Dと同電位にプリチャージしておくと、M
OSトランジスタQp1,Qp2が、電圧|Vtsp|が低
いためにオン状態になってしまう。すると、メモリセル
からの情報をビット線に読み出す前にセンスアンプ回路
が増幅動作を開始してしまい、正常な読み出し動作がで
きないという問題点がある。
【0057】この問題は、ビット線D,/Dのプリチャ
ージレベル(1/2Vcc)より低いレベルに共通ソー
ス線PS1をプリチャージしておけば、PMOSトラン
ジスタQp1,Qp2が、しきい値電圧Vtspが低くても
オン状態にならないので、図5(c)に示すこの実施例
の回路で解決できることは明らかである。第5の実施例 図10にこの発明の第5の実施例のダイナミックRAM
の読み出し回路およびその周辺部の回路図を示す。図1
1に図10のダイナミックRAMの各部のタイムチャー
トを示す。この第3の実施例は、基本的には図1に示し
た第1の実施例の回路と同じであるので、異なる回路構
成部分のみ説明する。
ージレベル(1/2Vcc)より低いレベルに共通ソー
ス線PS1をプリチャージしておけば、PMOSトラン
ジスタQp1,Qp2が、しきい値電圧Vtspが低くても
オン状態にならないので、図5(c)に示すこの実施例
の回路で解決できることは明らかである。第5の実施例 図10にこの発明の第5の実施例のダイナミックRAM
の読み出し回路およびその周辺部の回路図を示す。図1
1に図10のダイナミックRAMの各部のタイムチャー
トを示す。この第3の実施例は、基本的には図1に示し
た第1の実施例の回路と同じであるので、異なる回路構
成部分のみ説明する。
【0058】図10に示す第5の実施例においても最も
特徴的なところは、PMOSトランジスタからなるスイ
ッチQ40,Q41,Q42,Q43を図3(a)の回
路RWに前記したようにメインアンプ回路MAnの制御
信号rwcによって制御して、センスアンプ回路SAn
を構成するPMOSトランジスタの共通ソース線PSn
と共通データ線CDn,/CDnとを結合して、共通デ
ータ線CDn,/CDnの負荷回路として機能させたと
ころである。
特徴的なところは、PMOSトランジスタからなるスイ
ッチQ40,Q41,Q42,Q43を図3(a)の回
路RWに前記したようにメインアンプ回路MAnの制御
信号rwcによって制御して、センスアンプ回路SAn
を構成するPMOSトランジスタの共通ソース線PSn
と共通データ線CDn,/CDnとを結合して、共通デ
ータ線CDn,/CDnの負荷回路として機能させたと
ころである。
【0059】前記した負荷回路と図1に示した第1の実
施例を組み合わせたのが図10に示すこの発明の第5の
実施例であるが、動作については図11に示す。容易に
わかるように、選択されたメモリセルアレイM−ARY
1に対応した共通データ線CD1,/CD1は、ローア
ドレスストローブ信号/RASがローになってからセン
スアンプ回路SA1の共通ソース線PS1に結合し、セ
ンスアンプ回路SA1が活性化されるまでビット線プリ
チャージレベルを保持し、その後活性化されてからは、
センスアンプ回路SA1の共通ソース線PS1は、図1
1に示すように、Vccに向かって上昇する。このた
め、共通データ線CD1,/CD1もそれによって上昇
する。
施例を組み合わせたのが図10に示すこの発明の第5の
実施例であるが、動作については図11に示す。容易に
わかるように、選択されたメモリセルアレイM−ARY
1に対応した共通データ線CD1,/CD1は、ローア
ドレスストローブ信号/RASがローになってからセン
スアンプ回路SA1の共通ソース線PS1に結合し、セ
ンスアンプ回路SA1が活性化されるまでビット線プリ
チャージレベルを保持し、その後活性化されてからは、
センスアンプ回路SA1の共通ソース線PS1は、図1
1に示すように、Vccに向かって上昇する。このた
め、共通データ線CD1,/CD1もそれによって上昇
する。
【0060】その後、前記したコラム系の制御信号FF
によって、共通データ線CD1,/CD1は、共通ソー
ス線PS1と切り離され、共通データ線CD1,/CD
1はその電位を保持している。ここまでは、第1の実施
例と同じである。その後メインアンプ回路MA1が制御
信号rwcによってオンになると、今度は、PMOSト
ランジスタからなるスイッチQ18,Q19,Q23,
Q24より高抵抗であるPMOSトランジスタからなる
スイッチQ40,Q41,Q42,Q43によって再
び、共通データ線CD1,/CD1は、共通ソース線P
S1と結合する。
によって、共通データ線CD1,/CD1は、共通ソー
ス線PS1と切り離され、共通データ線CD1,/CD
1はその電位を保持している。ここまでは、第1の実施
例と同じである。その後メインアンプ回路MA1が制御
信号rwcによってオンになると、今度は、PMOSト
ランジスタからなるスイッチQ18,Q19,Q23,
Q24より高抵抗であるPMOSトランジスタからなる
スイッチQ40,Q41,Q42,Q43によって再
び、共通データ線CD1,/CD1は、共通ソース線P
S1と結合する。
【0061】このことによって、メインアンプ回路MA
1の負荷回路となる。負荷の大きさを決定するのは、P
MOSトランジスタからなるスイッチQ40,Q41,
Q42,Q43の電流駆動能力である。その駆動能力の
設計は、共通データ線CD1,/CD1が、共通のビッ
ト線選択信号線YS1によって制御されるNMOSトラ
ンジスタからなるスイッチQ2,Q3,Q4,Q5を介
してビット線D,/Dに結合した時に、図11に示すよ
うに、接地レベルVssまで増幅されずに、その途中の
レベルでリミットされるように行っている。
1の負荷回路となる。負荷の大きさを決定するのは、P
MOSトランジスタからなるスイッチQ40,Q41,
Q42,Q43の電流駆動能力である。その駆動能力の
設計は、共通データ線CD1,/CD1が、共通のビッ
ト線選択信号線YS1によって制御されるNMOSトラ
ンジスタからなるスイッチQ2,Q3,Q4,Q5を介
してビット線D,/Dに結合した時に、図11に示すよ
うに、接地レベルVssまで増幅されずに、その途中の
レベルでリミットされるように行っている。
【0062】通常この負荷の能力は、PMOSトランジ
スタのスイッチQ40,Q41,Q42,Q43のゲー
トとソース間の電圧によって決定されるので、ソースに
相当する線に従来のように電源電圧Vccが接続されて
いると、負荷の能力は、電源電圧Vccが大きく変動し
ない限り一定である。この場合、以下の問題点が考えら
れる。
スタのスイッチQ40,Q41,Q42,Q43のゲー
トとソース間の電圧によって決定されるので、ソースに
相当する線に従来のように電源電圧Vccが接続されて
いると、負荷の能力は、電源電圧Vccが大きく変動し
ない限り一定である。この場合、以下の問題点が考えら
れる。
【0063】例えば、もし、センスアンプ回路SA1の
増幅動作が、共通ソース線PS1,NS1の電位がそれ
ぞれVccレベル、Vssレベルに到達していないため
に、不十分な場合、センスアンプ回路SA1の電流駆動
能力は小さくなっている。しかしながら、PMOSトラ
ンジスタのスイッチQ40,Q41による負荷回路の能
力は、前記したように変わらないので、もし、この状態
で共通ソース線CD1,/CD1が、共通のビット線選
択信号線YS1によって制御されるNMOSトランジス
タからなるスイッチQ2,Q3を介してビット線D,/
Dに結合した場合、前記負荷回路の能力の方がセンスア
ンプ回路SA1の電流駆動能力に比較して大きすぎて、
共通データ線CD1,/CD1に得られる電位差が不十
分になる可能性がある。
増幅動作が、共通ソース線PS1,NS1の電位がそれ
ぞれVccレベル、Vssレベルに到達していないため
に、不十分な場合、センスアンプ回路SA1の電流駆動
能力は小さくなっている。しかしながら、PMOSトラ
ンジスタのスイッチQ40,Q41による負荷回路の能
力は、前記したように変わらないので、もし、この状態
で共通ソース線CD1,/CD1が、共通のビット線選
択信号線YS1によって制御されるNMOSトランジス
タからなるスイッチQ2,Q3を介してビット線D,/
Dに結合した場合、前記負荷回路の能力の方がセンスア
ンプ回路SA1の電流駆動能力に比較して大きすぎて、
共通データ線CD1,/CD1に得られる電位差が不十
分になる可能性がある。
【0064】一方、この発明の第5の実施例の回路で
は、前記負荷回路の能力は、PMOSトランジスタのス
イッチQ40,Q41のソース線に共通ソース線PS1
が接続されているので、従来の負荷回路とは異なり、共
通ソース線PS1が、十分Vccレベルに到達していな
い場合は、前記負荷回路の能力は自動的に小さくなり、
もし、センスアンプ回路SA1の電流駆動能力が小さく
なっている場合でも、前記した従来の負荷回路のような
問題点は解決できる効果を有する。
は、前記負荷回路の能力は、PMOSトランジスタのス
イッチQ40,Q41のソース線に共通ソース線PS1
が接続されているので、従来の負荷回路とは異なり、共
通ソース線PS1が、十分Vccレベルに到達していな
い場合は、前記負荷回路の能力は自動的に小さくなり、
もし、センスアンプ回路SA1の電流駆動能力が小さく
なっている場合でも、前記した従来の負荷回路のような
問題点は解決できる効果を有する。
【0065】また、この負荷回路には、従来のようにメ
モリセルアレイの選択に対応した選択回路を、新たに設
けなくても、共通ソース線PSnは、非選択メモリセル
アレイに対応するものは、もともと、PMOSトランジ
スタからなるスイッチQ23,Q24によって共通デー
タ線CD1,/CD1と接続されているので、さらにP
MOSトランジスタのスイッチQ42,Q43によって
接続したとしても、なんら電位変動も貫通電流も流れず
問題ではない。
モリセルアレイの選択に対応した選択回路を、新たに設
けなくても、共通ソース線PSnは、非選択メモリセル
アレイに対応するものは、もともと、PMOSトランジ
スタからなるスイッチQ23,Q24によって共通デー
タ線CD1,/CD1と接続されているので、さらにP
MOSトランジスタのスイッチQ42,Q43によって
接続したとしても、なんら電位変動も貫通電流も流れず
問題ではない。
【0066】そのため、従来のようにレイアウト面積の
点で犠牲を払ってメモリセルアレイの選択に対応した選
択回路を、新たに設ける必要もなく、レイアウト面積の
点でも効果がある。第6の実施例 図12にこの発明の第6の実施例のダイナミックRAM
の読み出し回路およびその周辺部の回路図を示す。図1
3に図12のダイナミックRAMの各部のタイムチャー
トを示す。図12に示すこの発明の第6の実施例におい
て最も特徴的なところは、NMOSトランジスタからな
るスイッチQ40,Q41,Q42,Q43を、図3
(a)の回路RWに記載したメインアンプ回路MAnの
制御信号rwcによって制御して、センスアンプ回路S
Anを構成するNMOSトランジスタの共通ソース線N
Snと共通データ線CDn,/CDnとを結合して、共
通データ線CDn,/CDnの負荷回路として機能させ
たところである。
点で犠牲を払ってメモリセルアレイの選択に対応した選
択回路を、新たに設ける必要もなく、レイアウト面積の
点でも効果がある。第6の実施例 図12にこの発明の第6の実施例のダイナミックRAM
の読み出し回路およびその周辺部の回路図を示す。図1
3に図12のダイナミックRAMの各部のタイムチャー
トを示す。図12に示すこの発明の第6の実施例におい
て最も特徴的なところは、NMOSトランジスタからな
るスイッチQ40,Q41,Q42,Q43を、図3
(a)の回路RWに記載したメインアンプ回路MAnの
制御信号rwcによって制御して、センスアンプ回路S
Anを構成するNMOSトランジスタの共通ソース線N
Snと共通データ線CDn,/CDnとを結合して、共
通データ線CDn,/CDnの負荷回路として機能させ
たところである。
【0067】前記した負荷回路と図8に示した第3の実
施例を組み合わせたのが図12に示すこの発明の第6の
実施例であるが、動作については図13に示す。容易に
わかるように、選択されたメモリセルアレイM−ARY
1に対応した共通データ線CD1,/CD1は、ローア
ドレスストローブ信号/RASがローになってからセン
スアンプ回路SA1の共通線NS1に結合し、センスア
ンプ回路SA1が活性化されるまでビット線プリチャー
ジレベルを保持し、その後、活性化されてからは、共通
ソース線NS1は、図13に示すように、Vssに向か
って下降するので、共通データ線CD1,/CD1もそ
れによって下降する。
施例を組み合わせたのが図12に示すこの発明の第6の
実施例であるが、動作については図13に示す。容易に
わかるように、選択されたメモリセルアレイM−ARY
1に対応した共通データ線CD1,/CD1は、ローア
ドレスストローブ信号/RASがローになってからセン
スアンプ回路SA1の共通線NS1に結合し、センスア
ンプ回路SA1が活性化されるまでビット線プリチャー
ジレベルを保持し、その後、活性化されてからは、共通
ソース線NS1は、図13に示すように、Vssに向か
って下降するので、共通データ線CD1,/CD1もそ
れによって下降する。
【0068】その後、前記したコラム系の制御信号FF
によって、共通データ線CD1,/CD1は、共通ソー
ス線NS1と切り離され、共通データ線CD1,/CD
1はその電位を保持している。ここまでは、第3の発明
の実施例と同じである。その後、メインアンプ回路MA
1が制御信号rwcによってオンになると、今度は、N
MOSトランジスタからなるスイッチQ18,Q19,
Q23,Q24より高抵抗であるNMOSトランジスタ
からなるスイッチQ40,Q41,Q42,Q43によ
って再び、共通データ線CD1,/CD1は、共通ソー
ス線NS1と結合する。このことによって、メインアン
プ回路MA1の負荷回路となる。
によって、共通データ線CD1,/CD1は、共通ソー
ス線NS1と切り離され、共通データ線CD1,/CD
1はその電位を保持している。ここまでは、第3の発明
の実施例と同じである。その後、メインアンプ回路MA
1が制御信号rwcによってオンになると、今度は、N
MOSトランジスタからなるスイッチQ18,Q19,
Q23,Q24より高抵抗であるNMOSトランジスタ
からなるスイッチQ40,Q41,Q42,Q43によ
って再び、共通データ線CD1,/CD1は、共通ソー
ス線NS1と結合する。このことによって、メインアン
プ回路MA1の負荷回路となる。
【0069】負荷の大きさを決定するのは、NMOSト
ランジスタからなるスイッチQ40,Q41,Q42,
Q43の電流駆動能力である。その駆動能力の設計は、
共通データ線CD1,/CD1が、共通のビット線選択
信号線YS1によって制御されるPMOSトランジスタ
からなるスイッチQ2,Q3,Q4,Q5を介してビッ
ト線D,/Dに結合した時に、図13に示すように、V
ccレベルまで増幅されずに、その途中のレベルでリミ
ットされるように行っている。
ランジスタからなるスイッチQ40,Q41,Q42,
Q43の電流駆動能力である。その駆動能力の設計は、
共通データ線CD1,/CD1が、共通のビット線選択
信号線YS1によって制御されるPMOSトランジスタ
からなるスイッチQ2,Q3,Q4,Q5を介してビッ
ト線D,/Dに結合した時に、図13に示すように、V
ccレベルまで増幅されずに、その途中のレベルでリミ
ットされるように行っている。
【0070】通常この負荷の能力は、NMOSFETの
スイッチQ40,Q41,Q42,Q43のゲートとソ
ース間の電圧によって決定されるので、ソースに相当す
る線に従来のように接地電圧Vssが接続されている
と、負荷の能力は、接地電圧Vssが大きく変動しない
限り一定である。この場合以下の問題点が考えられる。
例えば、もしセンスアンプ回路SA1の増幅動作が、共
通ソース線PS1,NS1の電位がそれぞれVccレベ
ル,Vssレベルに到達していないために、不十分な場
合、センスアンプ回路SA1の電流駆動能力は小さくな
っている。しかしながら、NMOSトランジスタのスイ
ッチQ40,Q41による負荷回路の能力は、前記した
ように変わらないので、もし、この状態で共通データ線
CD1,/CD1が、共通のビット線選択信号線YS1
によって制御されるPMOSトランジスタからなるスイ
ッチQ2,Q3を介してビット線D,/Dに結合した場
合、前記負荷回路の能力の方がセンスアンプ回路SA1
の電流駆動能力に比較して大きすぎて、共通データ線C
D1,/CD1に得られる電位差が不十分になる可能性
がある。
スイッチQ40,Q41,Q42,Q43のゲートとソ
ース間の電圧によって決定されるので、ソースに相当す
る線に従来のように接地電圧Vssが接続されている
と、負荷の能力は、接地電圧Vssが大きく変動しない
限り一定である。この場合以下の問題点が考えられる。
例えば、もしセンスアンプ回路SA1の増幅動作が、共
通ソース線PS1,NS1の電位がそれぞれVccレベ
ル,Vssレベルに到達していないために、不十分な場
合、センスアンプ回路SA1の電流駆動能力は小さくな
っている。しかしながら、NMOSトランジスタのスイ
ッチQ40,Q41による負荷回路の能力は、前記した
ように変わらないので、もし、この状態で共通データ線
CD1,/CD1が、共通のビット線選択信号線YS1
によって制御されるPMOSトランジスタからなるスイ
ッチQ2,Q3を介してビット線D,/Dに結合した場
合、前記負荷回路の能力の方がセンスアンプ回路SA1
の電流駆動能力に比較して大きすぎて、共通データ線C
D1,/CD1に得られる電位差が不十分になる可能性
がある。
【0071】一方、この発明の第6の実施例の回路で
は、前記負荷回路の能力は、NMOSトランジスタのス
イッチQ40,Q41のソース線に共通ソース線NS1
が接続されているので、従来の負荷回路とは異なり、共
通ソース線NS1が十分Vssレベルに到達していない
場合は、前記負荷回路の能力は自動的に小さくなり、も
し、センスアンプ回路SA1の電流駆動能力が小さくな
っている場合でも、前記した従来の負荷回路のような問
題点は解決できる効果を有する。
は、前記負荷回路の能力は、NMOSトランジスタのス
イッチQ40,Q41のソース線に共通ソース線NS1
が接続されているので、従来の負荷回路とは異なり、共
通ソース線NS1が十分Vssレベルに到達していない
場合は、前記負荷回路の能力は自動的に小さくなり、も
し、センスアンプ回路SA1の電流駆動能力が小さくな
っている場合でも、前記した従来の負荷回路のような問
題点は解決できる効果を有する。
【0072】また、この負荷回路には、従来のようにメ
モリセルアレイの選択に対応した選択回路を、新たに設
けなくても、共通ソース線NSnは、非選択メモリセル
アレイに対応するものは、もともと、NMOSトランジ
スタからなるスイッチQ23,Q24によって共通デー
タ線CD1,/CD1と接続されている。したがって、
さらにNMOSトランジスタのスイッチQ42,Q43
によって接続したとしても、なんら電位変動も貫通電流
も流れず問題ではない。
モリセルアレイの選択に対応した選択回路を、新たに設
けなくても、共通ソース線NSnは、非選択メモリセル
アレイに対応するものは、もともと、NMOSトランジ
スタからなるスイッチQ23,Q24によって共通デー
タ線CD1,/CD1と接続されている。したがって、
さらにNMOSトランジスタのスイッチQ42,Q43
によって接続したとしても、なんら電位変動も貫通電流
も流れず問題ではない。
【0073】そのため、従来のようにレイアウト面積の
点で犠牲を払って、メモリセルアレイの選択に対応した
選択回路を新たに設ける必要もなく、レイアウト面積の
点でも効果がある。
点で犠牲を払って、メモリセルアレイの選択に対応した
選択回路を新たに設ける必要もなく、レイアウト面積の
点でも効果がある。
【0074】
【発明の効果】この発明のダイナミックRAMによれ
ば、共通データ線のプルアップ回路、およびプルダウン
回路が必要なく、その選択回路も必要が無いので、メイ
ンアンプ回路周辺のレイアウト面積を削減できる。また
プルアップ回路およびプルダウン回路をオンにするタイ
ミングも、センスアンプ回路の活性化のタイミングで自
動的に決定され、そのためのタイミング回路および、制
御線も必要が無い。以上のような点で、高集積,高密
度,高速DRAMの読み出し回路において、その実用的
効果は大きい。
ば、共通データ線のプルアップ回路、およびプルダウン
回路が必要なく、その選択回路も必要が無いので、メイ
ンアンプ回路周辺のレイアウト面積を削減できる。また
プルアップ回路およびプルダウン回路をオンにするタイ
ミングも、センスアンプ回路の活性化のタイミングで自
動的に決定され、そのためのタイミング回路および、制
御線も必要が無い。以上のような点で、高集積,高密
度,高速DRAMの読み出し回路において、その実用的
効果は大きい。
【図1】この発明の第1の実施例のダイナミックRAM
の読み出し回路およびその周辺部の回路図である。
の読み出し回路およびその周辺部の回路図である。
【図2】同じくダイナミックRAMの読み出し回路およ
びその周辺部のブロック図である。
びその周辺部のブロック図である。
【図3】(a)は図1のダイナミックRAMの要部の具
体回路図、(b)は同図(a)の各部のタイムチャート
である。
体回路図、(b)は同図(a)の各部のタイムチャート
である。
【図4】センスアンプ回路SAnの具体回路図である。
【図5】(a)はこの発明の第1の実施例におけるプリ
チャージ回路PCEQ1,PCEQ2の具体回路図であ
り、(b)はこの発明の第2の実施例のダイナミックR
AMにおけるプリチャージ回路PCEQ1,PCEQ2
の具体回路図であり、(c)はこの発明の第4の実施例
のダイナミックRAMにおけるプリチャージ回路PCE
Q1,PCEQ2の回路図である。
チャージ回路PCEQ1,PCEQ2の具体回路図であ
り、(b)はこの発明の第2の実施例のダイナミックR
AMにおけるプリチャージ回路PCEQ1,PCEQ2
の具体回路図であり、(c)はこの発明の第4の実施例
のダイナミックRAMにおけるプリチャージ回路PCE
Q1,PCEQ2の回路図である。
【図6】(a)は図5(a)におけるビット線D,/D
の電位と共通ソース線NS1,PS1のプリチャージ電
位の状態を示す説明図であり、(b)は図5(b)にお
けるビット線D,/Dの電位と共通ソース線NS1,P
S1のプリチャージ電位の状態を示す説明図であり、
(c)は図5(c)におけるビット線D,/Dの電位と
共通ソース線NS1,PS1のプリチャージ電位の状態
を示す説明図である。
の電位と共通ソース線NS1,PS1のプリチャージ電
位の状態を示す説明図であり、(b)は図5(b)にお
けるビット線D,/Dの電位と共通ソース線NS1,P
S1のプリチャージ電位の状態を示す説明図であり、
(c)は図5(c)におけるビット線D,/Dの電位と
共通ソース線NS1,PS1のプリチャージ電位の状態
を示す説明図である。
【図7】第1の実施例のダイナミックRAMのタイムチ
ャートである。
ャートである。
【図8】この発明の第3の実施例のダイナミックRAM
の読み出し回路およびその周辺部の回路図である。
の読み出し回路およびその周辺部の回路図である。
【図9】図9に図8のダイナミックRAMの各部のタイ
ムチャートである。
ムチャートである。
【図10】この発明の第5の実施例のダイナミックRA
Mの読み出し回路およびその周辺部の回路図である。
Mの読み出し回路およびその周辺部の回路図である。
【図11】図10のダイナミックRAMの各部のタイム
チャートである。
チャートである。
【図12】この発明の第6の実施例のダイナミックRA
Mの読み出し回路およびその周辺部の回路図である。
Mの読み出し回路およびその周辺部の回路図である。
【図13】図12のダイナミックRAMの各部のタイム
チャートである。
チャートである。
【図14】従来のダイナミックRAMの回路図である。
【図15】同じく従来のダイナミックRAMのブロック
図である
図である
【図16】図14の選択回路SW1,SW2の要部の回
路図である。
路図である。
【図17】図14のダイナミックRAMの各部のタイム
チャートである。
チャートである。
Q18,Q19,Q23,Q24 スイッチ M−ARY1〜M−ARY4 メモリアレイ YDCR コラムアドレスデコーダ SW1〜SW4 選択回路 XDCR1〜XDCR4 ローアドレスデコーダ(ワ
ード線選択回路) SA1〜SA4 センスアンプ回路 MA1 メインアンプ回路 PC1〜PC4 プリチャージ回路 Qm アドレス選択用トランジスタ Cm 情報記憶用キャパシタ D,/D ビット線 W ワード線 NS1,PS1,NS2,PS2 共通ソース線 CD1,/CD1,CD2,/CD2 共通データ線 PCEQ1,PCEQ2 プリチャージ回路
ード線選択回路) SA1〜SA4 センスアンプ回路 MA1 メインアンプ回路 PC1〜PC4 プリチャージ回路 Qm アドレス選択用トランジスタ Cm 情報記憶用キャパシタ D,/D ビット線 W ワード線 NS1,PS1,NS2,PS2 共通ソース線 CD1,/CD1,CD2,/CD2 共通データ線 PCEQ1,PCEQ2 プリチャージ回路
Claims (10)
- 【請求項1】 アドレス選択用トランジスタと情報記憶
用キャパシタとからなる複数のメモリセルがビット線と
ワード線の交差点にマトリクスに配置されて構成された
複数のメモリアレイと、前記ビット線を第1のプリチャ
ージ電位にプリチャージさせる第1のプリチャージ回路
と、共通データ線選択信号により前記複数のメモリアレ
イのビット線と共通データ線とを結合させるコラムアド
レスデコード回路と、前記複数のメモリアレイに対して
のみそのワード線の選択動作を行うワード線選択回路
と、このワード線選択回路により選択されたワード線に
接続されたメモリセルから読み出したデータ信号の増幅
動作を行うセンスアンプ回路と、前記選択されたワード
線に対応してセンスアンプ回路を選択する選択回路と、
前記センスアンプ回路の増幅動作に必要な動作電圧とし
て電源電圧および接地電圧をそれぞれ供給する共通ソー
ス線と前記アドレスに対応して実質的に選択するべきメ
モリセルが存在するメモリアレイに対応した前記共通デ
ータ線とを前記センスアンプ回路の非選択期間のみなら
ず選択期間にも結合させるスイッチと、前記センスアン
プ回路の非選択期間に前記共通ソース線を第2および第
3のプリチャージ電位にそれぞれプリチャージさせる第
2のプリチャージ回路とを備えたダイナミックRAM。 - 【請求項2】 センスアンプ回路は、ラッチ形態にされ
たCMOSインバータ回路を含み、前記CMOSインバ
ータ回路を構成するNチャネルMOSFETとPチャネ
ルMOSFETのソースがそれぞれ共通化され、その増
幅動作期間には前記NチャネルMOSFETの共通ソー
ス線には接地電圧が供給され、前記PチャネルMOSF
ETの共通ソース線には電源電圧が供給され、その非選
択期間には前記共通ソース線はそれぞれ第2および第3
のプリチャージ電位にプリチャージされることを特徴と
する請求項1記載のダイナミックRAM。 - 【請求項3】 第2および第3のプリチャージ電位は同
電位であり、かつその電位はビット線のプリチャージ電
位である第1のプリチャージ電位とほぼ同電位であるこ
とを特徴とする請求項1記載のダイナミックRAM。 - 【請求項4】 第2あるいは第3のプリチャージ電位は
異電位であり、その電位の一方はビット線のプリチャー
ジ電位である第1のプリチャージ電位とほぼ同電位であ
り、かつその電位にプリチャージされる側の共通ソース
線を非選択期間のみならず選択期間にもスイッチを介し
て共通データ線と結合させることを特徴とする請求項1
記載のダイナミックRAM。 - 【請求項5】 センスアンプ回路を構成するNチャネル
MOSFETの共通ソース線と共通データ線とを、その
非選択期間のみならず選択期間にもスイッチを介して結
合させることを特徴とする請求項2記載のダイナミック
RAM。 - 【請求項6】 センスアンプ回路を構成するPチャネル
MOSFETの共通ソース線と共通データ線とを、その
非選択期間のみならず選択期間にもスイッチを介して結
合させることを特徴とする請求項2記載のダイナミック
RAM。 - 【請求項7】 共通データ線は、それが選択状態にされ
その共通データ線にビット線からの情報が伝達された後
に、オン状態にされるメインアンプ回路の入力端子およ
び書き込み回路の出力端子が結合されるものであること
を特徴とする請求項1記載のダイナミックRAM。 - 【請求項8】 メモリアレイの選択期間のうち、メイン
アンプ回路の活性化期間のみ、前記選択メモリアレイに
対応するセンスアンプ回路の共通ソース線と共通データ
線とを結合させているスイッチをオフ状態にさせること
を特徴とする請求項7記載のダイナミックRAM。 - 【請求項9】 メモリアレイに対応するように設けられ
た共通データ線負荷回路は、共通データ線をプルアップ
する回路を含み、前記プルアップ回路に接続されている
電源は、それぞれメモリアレイに対応して設けられたセ
ンスアンプ回路の電源電圧が供給される共通ソース線か
ら供給されることを特徴とする請求項7記載のダイナミ
ックRAM。 - 【請求項10】 メモリアレイに対応するように設けら
れた共通データ線負荷回路は、共通データ線をプルダウ
ンする回路を含み、前記プルダウン回路に接続されてい
る電源は、それぞれメモリアレイに対応して設けられた
センスアンプ回路の接地電圧が供給される共通ソース線
から供給されることを特徴とする請求項7記載のダイナ
ミックRAM。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3051582A JP2718577B2 (ja) | 1991-03-15 | 1991-03-15 | ダイナミックram |
US07/851,293 US5265058A (en) | 1991-03-15 | 1992-03-12 | Dynamic random access memory |
KR1019920004217A KR960011201B1 (ko) | 1991-03-15 | 1992-03-14 | 다이내믹 ram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3051582A JP2718577B2 (ja) | 1991-03-15 | 1991-03-15 | ダイナミックram |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05205473A JPH05205473A (ja) | 1993-08-13 |
JP2718577B2 true JP2718577B2 (ja) | 1998-02-25 |
Family
ID=12890935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3051582A Expired - Fee Related JP2718577B2 (ja) | 1991-03-15 | 1991-03-15 | ダイナミックram |
Country Status (3)
Country | Link |
---|---|
US (1) | US5265058A (ja) |
JP (1) | JP2718577B2 (ja) |
KR (1) | KR960011201B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000187985A (ja) | 1998-12-24 | 2000-07-04 | Hitachi Ltd | 半導体記憶装置 |
JP3266141B2 (ja) | 1999-05-26 | 2002-03-18 | 日本電気株式会社 | 半導体記憶装置 |
JP3365352B2 (ja) * | 1999-06-24 | 2003-01-08 | 日本電気株式会社 | 半導体記憶装置 |
KR100365563B1 (ko) * | 1999-06-30 | 2002-12-26 | 주식회사 하이닉스반도체 | 비트라인 센스앰프 구동장치 |
KR100396704B1 (ko) * | 2001-05-15 | 2003-09-02 | 주식회사 하이닉스반도체 | 비트라인 프리차지 회로 |
DE102004010191B4 (de) * | 2004-03-02 | 2010-09-23 | Qimonda Ag | Integrierter Halbleiterspeicher mit Leseverstärker |
KR100753418B1 (ko) * | 2006-03-30 | 2007-08-30 | 주식회사 하이닉스반도체 | 로우 및 컬럼 어드레스를 이용하여 비트라인 감지 증폭동작을 제어하는 반도체 메모리 장치 |
KR20100052269A (ko) | 2008-11-10 | 2010-05-19 | 삼성전자주식회사 | 반도체 소자의 동작 방법 |
US8174918B2 (en) * | 2010-09-23 | 2012-05-08 | Apple Inc. | Passgate for dynamic circuitry |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5333542A (en) * | 1976-09-10 | 1978-03-29 | Hitachi Ltd | Signal detection circuit |
JPH0664907B2 (ja) * | 1985-06-26 | 1994-08-22 | 株式会社日立製作所 | ダイナミツク型ram |
-
1991
- 1991-03-15 JP JP3051582A patent/JP2718577B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-12 US US07/851,293 patent/US5265058A/en not_active Expired - Lifetime
- 1992-03-14 KR KR1019920004217A patent/KR960011201B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5265058A (en) | 1993-11-23 |
KR920018763A (ko) | 1992-10-22 |
KR960011201B1 (ko) | 1996-08-21 |
JPH05205473A (ja) | 1993-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4780852A (en) | Semiconductor memory | |
US6205071B1 (en) | Semiconductor memory device including sense amplifier circuit differing in drivability between data write mode and data read mode | |
US7345937B2 (en) | Open digit line array architecture for a memory array | |
US7626877B2 (en) | Low voltage sense amplifier and sensing method | |
US6462999B1 (en) | Semiconductor memory device having internal data read circuit excellent in noise immunity | |
EP1614118B1 (en) | Low-voltage sense amplifier and method | |
US7349274B2 (en) | Precharge circuit and method employing inactive weak precharging and equalizing scheme and memory device including the same | |
US5014245A (en) | Dynamic random access memory and method for writing data thereto | |
US6320806B1 (en) | Input/output line precharge circuit and semiconductor memory device adopting the same | |
US5475642A (en) | Dynamic random access memory with bit line preamp/driver | |
US6845049B2 (en) | Semiconductor memory device including a delaying circuit capable of generating a delayed signal with a substantially constant delay time | |
JP2718577B2 (ja) | ダイナミックram | |
JP3039059B2 (ja) | ダイナミックramの読み出し回路 | |
US6166977A (en) | Address controlled sense amplifier overdrive timing for semiconductor memory device | |
US5764565A (en) | Static type semiconductor memory device with two word lines for one row | |
US6781894B2 (en) | Semiconductor memory device achieving fast random access | |
US6643214B2 (en) | Semiconductor memory device having write column select gate | |
KR100335118B1 (ko) | 메모리 소자의 구동 회로 | |
JP3192709B2 (ja) | 半導体記憶装置 | |
JP2986939B2 (ja) | ダイナミックram | |
JP3766710B2 (ja) | 半導体記憶装置 | |
GB2314951A (en) | DRAM sense amplifier arrays | |
JPH11134854A (ja) | 半導体記憶装置 | |
JPS62223885A (ja) | 半導体集積回路装置 | |
JPH09320272A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |