JP2003239095A - セラミック電子部品のめっき方法、及びセラミック電子部品 - Google Patents
セラミック電子部品のめっき方法、及びセラミック電子部品Info
- Publication number
- JP2003239095A JP2003239095A JP2002036482A JP2002036482A JP2003239095A JP 2003239095 A JP2003239095 A JP 2003239095A JP 2002036482 A JP2002036482 A JP 2002036482A JP 2002036482 A JP2002036482 A JP 2002036482A JP 2003239095 A JP2003239095 A JP 2003239095A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- potential
- plated
- ceramic
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Thermistors And Varistors (AREA)
Abstract
ことなく、電極表面にのみめっき皮膜を形成し、これに
より外観不良が生じることもなく製品歩留まりの向上を
図ることができ、電流効率の低下を招来することなく、
マイグレーション現象の生じることのないようにした。 【解決手段】 表面に電極を形成した半導体セラミック
(セラミック素体)を被めっき物とし、陰極棒及び被め
っき物が内有されたバレルをカソード8とし、めっき金
属からなるアノード7とし、電極上での印加電位がめっ
き金属の平衡電位よりも電気化学的に卑であって且つ半
導体セラミックス上での印加電位がめっき金属の平衡電
位よりも電気化学的に貴となるように印加電位をポテン
ショスタット9で制御しながらアノード7及びカソード
8との間に電位を印加し、電解めっきを行う。
Description
品のめっき方法及びセラミック電子部品に関し、より詳
しくは半導体セラミックを素体としたセラミック電子部
品のめっき方法、及び該めっき方法を使用して製造され
たセラミック電子部品に関する。
ック素体の表面に電極を形成し、さらに耐熱性やはんだ
付け性を向上させるために、Ni、Sn、はんだ等の各
種金属(合金を含む)からなるめっき皮膜が電極表面に
形成されている。
法で形成する場合は、例えば、めっき金属をアノード
(陽極)とし、陰極棒及び被めっき物が内有されたバレ
ル側をカソード(陰極)とし、バレルを回転、揺動等さ
せながらアノード、カソード間に電流を流して電位を印
加し、これにより被めっき物の電極上に金属を析出さ
せ、めっき皮膜を形成している。そして、斯かる電解め
っき法では、従来より、めっき浴中でアノード及びカソ
ード間に流れる電流値とめっき時間を管理することによ
り、所望のめっき皮膜を形成している。
法では、被めっき物への印加電位がめっき金属の平衡電
位(可逆電位)よりも電気化学的に卑になるとめっき反
応が生じ、被めっき物上に金属が析出し始める。
有する半導体セラミックをセラミック素体とする場合
は、電極に電位が印加されると同時にセラミック素体に
も電位が印加される。
平衡電位よりも電気化学的に卑に大きく偏位した電位が
被めっき物に印加されると、セラミック素体上の印加電
位がめっき金属の平衡電位よりも電気化学的に卑になっ
てしまい、その結果めっき金属がセラミック素体上にも
析出することとなる。
上述したようにアノード及びカソード間に流れる電流値
が一定となるように電流制御しているが、バレル内では
電流値にばらつきが生じるため、各被めっき物への印加
電位にもばらつきが生じ、その結果、めっき金属の析出
電位よりも電気化学的に卑な電位がセラミック素体上に
も印加されて該セラミック素体にもめっき金属の析出す
ることがあった。
して電解めっきを施した場合、金属の析出電位よりも卑
に大きく偏位した電位が被めっき物に印加されることが
あり、斯かる場合、図6に示すように、電極101上に
めっき金属103aが析出するのみならず、セラミック
素体102上にもめっき金属103bが析出し、このた
め外観不良による製品歩留まりの低下を招来したり、被
めっき面積の増加により電極101上でのめっき反応の
電流効率が低下するという問題点があった。
き金属103a、103bが析出すると、導電部間の間
隔が狭くなるため、実装後に水分を含んだ雰囲気中で電
圧を印加するとマイグレーション現象が生じ、このた
め、電極間の絶縁抵抗が低下して短絡する虞があるとい
う問題点があった。
ものであって、半導体セラミック上にめっき金属が析出
するのを回避することのできるセラミック電子部品のめ
っき方法、及び該めっき方法を使用して製造されたセラ
ミック電子部品を提供することを目的とする。
に本発明に係るセラミック電子部品のめっき方法は、表
面に電極が形成された半導体セラミックを被めっき物と
し、該被めっき物に電解めっきを施し、前記被めっき物
の表面にめっき金属を析出させるセラミック電子部品の
めっき方法において、前記被めっき物に印加する印加電
位を所定範囲内に制御しながら前記電解めっきを施すこ
とを特徴としている。
範囲に制御することにより、半導体セラミック上へのめ
っき金属の析出を回避して電極上にのみ所望のめっき皮
膜を形成することが可能となる。
加電位がめっき金属の平衡電位よりも電気化学的に卑で
あって且つ前記半導体セラミック上での印加電位がめっ
き金属の平衡電位よりも電気化学的に貴であることを特
徴としている。
出は、被めっき物への析出を開始する析出電位(浸漬電
位)、すなわちめっき金属の平衡電位よりも電気化学的
に卑な電位が印加されたときに生じ、電気化学的に貴な
電位が印加されている場合は被めっき物への金属析出は
生じない。したがって、前記所定範囲を前記電極上での
印加電位がめっき金属の平衡電位よりも電気化学的に卑
であって且つ前記半導体セラミック上での印加電位がめ
っき金属の平衡電位よりも電気化学的に貴とすることに
より、半導体セラミック上への金属析出が生じることな
く、電極上にのみめっき皮膜を形成することができる。
酸化物を含有し、具体的にはMn、Ni、Co、Cu、
Fe、及びAlの中から選択された少なくとも1種以上
の元素を含有している、また、前記半導体セラミック
は、温度に応じて抵抗値が変化することを特徴とし、こ
れにより電極にのみめっき皮膜が形成されたサーミスタ
やバリスタ等のチップ型電子部品を容易に得ることが可
能となる。
Ag、Zn、Bi、Cr、Pb、Au、及びこれらの合
金の中から選択された1種であることを特徴とし、これ
により、様々な用途に応じた種々の金属種(合金を含
む)からなるめっき皮膜を有するセラミック電子部品を
製造することができる。
は、特に限定されるものではなく、バレルめっき法、ひ
っかけめっき法、メッシュめっき法等、任意の方法を使
用することができる。
は、上記めっき方法を使用して電極上に金属皮膜が形成
されていることを特徴としている。
ック素体上にめっき金属が析出することなく、電極表面
にのみめっき皮膜が形成され、これにより外観不良が生
じることもなく製品歩留まりの向上を図ることができ、
しかも電流効率の低下を回避することができ、かつマイ
グレーション現象の生じることがないサーミスタ等の半
導体セラミック電子部品を得ることができる。
参照しながら詳説する。
されたチップ型セラミック電子部品の一実施の形態を示
す断面図であって、該セラミック電子部品は、セラミッ
ク素体1の両端部に電極2が形成され、該電極2の表面
には耐熱性向上を図る観点から膜厚0.5μm〜5μm
のNi皮膜3が形成され、さらに該Ni皮膜3の表面に
ははんだ濡れ性を向上させる観点から膜厚1μm〜10
μmのSn皮膜4が形成されている。
クを形成するものであれば、その材料は特に限定される
ものではないが、温度に応じて抵抗値の変化するサーミ
スタ特性を有するものがより好適し、Mn、Ni、C
o、Cu、Fe、Al等の遷移金属を含有した金属酸化
物を使用することができる。
限定されるものではなく、Cu、Ag、Ag−Pd等、
任意の金属成分を含有した導電性材料を使用することが
できる。
を詳述する。
し、粉砕、乾燥、仮焼等の工程を経、ドクターブレード
法により薄層成形体(グリーンシート)を作製する。そ
して、斯かる薄層成形体を複数枚積層し、圧着して積層
体とした後、所定寸法のチップ状に切断し、その後、焼
成処理を施し、バレル研磨を行って表面を平滑化し、こ
れによりセラミック素体1が作製される。
導電性ペーストを塗布して焼き付け処理を施し、電極2
を形成し、被めっき物を作製する。
作製した後、該被めっき物のうち、一部の被めっき物を
使用し、印加電位の制御範囲を決定する。
の被めっき物(以下、「評価試料」という)を陰極棒が
内有されたバレルに入れて該バレルをNiめっき浴に浸
漬すると共にNi板を該めっき浴に浸漬してアノードと
し、バレル側をカソードとして該バレルを回転、揺動等
させながら前記カソード及びアノード間に電位を印加
し、Ag/AgCl等を参照電極としてポテンショスタ
ットにより電位を測定する。そして、Niイオンの平衡
電位が評価試料の電極電位に比べて電気化学的に卑とな
る電位、すなわち浸漬電位に達するとNiが電極2上に
めっき析出するため、斯かる浸漬電位をめっき金属であ
るNiの電極上への析出開始電位に決定する。そしてそ
の後、電位を電気化学的に卑な方向に偏位させて行くと
セラミック素体1にも金属が析出し、斯かる印加電位を
ポテンショスタットで計測する。そして、めっき金属が
前記電極上に析出する浸漬電位と、めっき金属が半導体
セラミック上に析出しない限界の印加電位(以下、「臨
界電位」という)との間を印加電位の制御範囲に決定す
る。
i2+の平衡電位Eaよりも電気化学的に卑な電位が印
加されると起こるが、本実施の形態のようにセラミック
素体が半導体セラミックで形成されている場合は、電極
にのみめっき処理を行いたい場合であっても、セラミッ
ク素体1への印加電位EcがNiの析出電位Eaよりも
電気化学的に卑になると、セラミック素体1の表面にも
Niがめっき皮膜として析出する。
ック素体の電位Ecとの間には数式(1)が成立し、電
極2への印加電位が金属の析出電位よりも電気化学的に
卑に大きく偏位するとセラミック素体1上にもNi皮膜
が形成される。
である。
ある電極上の電位EoをNi2+の平衡電位Eaよりも
電気化学的に卑とし(Eo<Ea)、セラミック素体上
の電位EcをNi2+の平衡電位Eaよりも電気化学的
に貴となるように印加電位を制御し(Ea<Ec(=E
o−η))、これによりセラミック素体1上にNi皮膜
が形成されるのを防止し、電極2上にのみNi皮膜2が
形成されるようにしている。
ショスタットを使用して浸漬電位及び臨界電位を計測す
る。
定した後、湿式電解バレル法でNi皮膜3及びSn皮膜
4を形成する。
板をアノードとし、バレルを回転、揺動等しつつ、印加
電位が浸漬電位と臨界電位との間となるように参照電極
によりポテンショスタットで制御しながらアノード及び
カソード間に電位を印加し、電極2上にNi皮膜3を形
成する。
っき液に浸漬し、上述と同様、印加電位が浸漬電位と臨
界電位との間となるように参照電極によりポテンショス
タットで印加電位を制御しながらアノード及びカソード
間に電位を印加し、Ni皮膜3の表面にSn皮膜4を形
成する。
浸漬電位と臨界電位との間となるように該印加電位を制
御しながら電解めっきを施しているので、半導体セラミ
ック上にめっき皮膜が形成されることなく、電極上にの
み所望のめっき皮膜を形成することができる。
製品歩留まりの向上を図ることができ、しかも電流効率
の低下を回避することができ、かつマイグレーション現
象の生じることのないサーミスタ等の半導体セラミック
電子部品を得ることができる。
ことなない。上記実施の形態では、めっき方法として、
湿式の電解バレルめっき法を使用しているが、ひっかけ
めっき法やメッシュめっき方法等、任意の方法を使用す
ることができるのはいうまでもない。
性やはんだ濡れ性等を確保することができるものであれ
ば特に限定されるものではなく、Ag、Zn、Bi、P
b、Au、及びこれらの合金(Sn−Pb、Sn−B
i、Sn−Zn等)等、任意の金属種及び合金種を使用
することができる。
も、チップ形状に限定されることはなく、ディスク形状
等の他の構造であってもよく、内部電極を有する構造の
電子部品にも適用できるのはいうまでもない。
ような塗布・焼付処理に限定されることはなく、スパッ
タリング法や蒸着法等、他の形成方法を使用してもよ
く、またセラミック素体1上にガラス層等の保護膜を形
成してもよい。
o、Ni、及びCuを含有した金属酸化物からなる導電
率が10−12S/mの半導体セラミックを使用し、ド
クターブレード法で薄層成形体を作製し、該薄層成形体
を積層して圧着し、縦10mm、横5mm、厚み5mm
のチップ形状に切断し、温度1200℃で4時間焼成処
理を施した後、バレル研磨を施してセラミック素体(サ
ーミスタ素体)を作製した。次いで、Ag−Pdを含有
した導電性ペーストを使用し、該導電性ペーストを前記
セラミック素体の両端部に塗布し、焼付処理を施して膜
厚50μmのAg−Pd電極を形成し、被めっき物を1
00万個作製した。
れら被めっき物のうち、10万個を使用し、Niめっき
液5中における印加電位の制御範囲を決定した。
っき液5が満たされた電解槽6にはNi板で形成された
アノード7と、陰極棒及び被めっき物が内有されたカソ
ード8とが浸漬されており、アノード7とカソード8と
はポテンショスタット9を介して電気的に接続されてい
る。また、前記電解槽6はKCl溶液10に参照電極1
1が浸漬されたKCl槽12と塩橋13を介して接続さ
れている。すなわち、塩橋13内にはKClと寒天とが
充填されており、Niめっき液5とKCl溶液10とが
互いに混ざり合うことなく、電子が移動するように構成
されている。尚、本実施例では参照電極11として、標
準水素電極(NHE)に対して約+0.2VのAg/A
gCl電極を使用した。
成を有するものを調製し、電極電位がNiの析出電位よ
りも卑となる浸漬電位をポテンショスタットを使用して
測定した。次いで、浸漬電位から−0.05V間隔で1
0分間、定電位分極処理を行い、該定電位分極処理後に
電極及びセラミック素体へのめっき析出の有無を電子顕
微鏡で観察し、セラミック素体にめっき金属が析出しな
い臨界電位を決定した。
で電極の浸漬電位となって電極上にNiが析出を開始
し、印加電位を卑の方向に偏位させていって印加電位が
−0.90Vに達した時点でセラミック素体にもNiが
析出し始めることが確認された。そして、この表1の結
果から、本実施例1では、印加電位の制御範囲を−0.
70V〜−0.85Vに決定した。
き装置及び上記Niめっき液を使用し、ポテンショスタ
ット9により印加電位を−0.70V〜−0.85Vの
範囲で制御しながら120分間めっき処理を施し、電子
顕微鏡で被めっき物のめっき析出状態を観察した。
様、被めっき物を作製し、これら被めっき物のうち、
10万個の被めっき物を使用し、上記図2と同様のめっ
き装置によりSnめっき液中での印加電位の制御範囲を
決定した。
液を調製し、電極電位がSnの析出電位よりも卑となる
浸漬電位をポテンショスタットを使用して測定し、次い
で、浸漬電位から−0.05V間隔で10分間、定電位
分極処理を行い、該定電位分極処理後に電極及びセラミ
ック素体へのめっき析出の有無を電子顕微鏡で観察し、
セラミック素体にめっき金属が析出しない臨界電位を決
定した。
で電極の浸漬電位となって電極上にSnが析出を開始
し、印加電位を卑の方向に変移させていって印加電位が
−1.15Vに達した時点でセラミック素体にもSnが
析出し始めることが確認された。そして、この表2の結
果から、本実施例2では、印加電位の制御範囲を−0.
90V〜−1.10Vに決定した。
図2に示すめっき装置及び上記Snめっき液を使用し、
ポテンショスタット9により印加電位が−0.90V〜
−1.10Vとなるように制御しながら120分間めっ
き処理を施し、被めっき物のめっき析出状態を電子顕微
鏡で観察した。
き装置及び実施例1と同一組成のNiめっき液を使用
し、被めっき物にNiめっきを施した。
5を浸漬した電解槽6に、不溶性金属からなるアノード
7と、陰極棒及び被めっき物が内有されたカソード8と
が浸漬されており、アノード7とカソード8とは定電流
電源15を介して接続されている。
−3A/m2となるようにアノード7とカソード8との
間に電圧を印加し、電気分解を行って被めっき物に12
0分間Niめっきを施し、被めっき物のめっき析出状態
を電子顕微鏡で観察した。尚、本比較例1では印加電位
は0〜−1.5Vの範囲で変動していた。
き装置及び実施例2と同一組成のSnめっき液を使用
し、被めっき物にSnめっきを施した。
0−3A/m2となるようにアノード7とカソード8と
の間に電圧を印加し、電気分解を行って被めっき物に1
20分間Niめっきを施し、被めっき物のめっき析出状
態を電子顕微鏡で観察した。尚、本比較例2では印加電
位は0〜−3.0Vの範囲で変動していた。
っき装置及び実施例1と同一組成のNiめっき液を使用
し、印加電位が−1.0Vとなるように制御しながら、
実施例1の被めっき物についてNiめっきを120分間
施し、被めっき物のめっき析出状態を電子顕微鏡で観察
した。
無を示している。
来と同様の電流制御を行っているため、印加電位の変動
が大きく、析出電位がセラミック素体の電位よりも電気
化学的に卑となってセラミック素体にもめっき析出する
ことが認められた。
る−0.85Vよりも電気化学的に卑となる−1.0V
に設定しているためセラミック素体にもめっき析出する
ことが認められた。
の浸漬電位よりも卑であって且つ臨界電位よりも貴とな
るように制御しているので、電極上にのみNi又はSn
のめっき皮膜が形成され、セラミック素体上にはめっき
析出が生じないことが確認された。
子顕微鏡写真であって、この図4に示すようにめっき析
出が電極上のみならず、セラミック素体上にも拡散して
形成されていることが分かる。
示す電子顕微鏡写真であって、実施例1では電極上にの
みめっき析出がなされ、電極以外の部位であるセラミッ
ク素体上にはめっき析出が生じないことが確認された。
ック電子部品のめっき方法は、表面に電極が形成された
半導体セラミックを被めっき物とし、該被めっき物に電
解めっきを施し、前記被めっき物の表面にめっき金属を
析出させるセラミック電子部品のめっき方法において、
前記被めっき物に電位を印加すると共に、該印加電位を
所定範囲内に制御しながら前記電解めっきを施し、さら
に、前記所定範囲は、前記電極上での印加電位がめっき
金属の平衡電位よりも電気化学的に卑であって且つ前記
半導体セラミック上での印加電位がめっき金属の平衡電
位よりも電気化学的に貴であるので、半導体セラミック
上に金属が析出することなく、電極上にのみめっき皮膜
を形成することができる。
酸化物、例えばMn、Ni、Co、Cu、Fe、及Al
の中から選択された少なくとも1種以上の元素を含有
し、さらに温度に応じて抵抗値が変化するものとするこ
とにより、電極上にのみめっき皮膜が形成されたサーミ
スタやバリスタ等のチップ型電子部品を容易に得ること
が可能となる。
g、Zn、Bi、Cr、Pb、Au、及びこれらの合金
の中から選択された1種とすることにより、様々な用途
に応じた種々の金属種(合金を含む)からなるめっき皮
膜を有するセラミック電子部品を製造することができ
る。しかも、斯かる電解めっき処理は、バレルめっき
法、ひっかけめっき法、メッシュめっき法等、任意の方
法を選択して行うことができる。
は、上記めっき方法を使用して電極上にめっき皮膜が形
成されているので、外観不良が生じることもなく製品歩
留まりの向上を図ることができ、しかも電流効率の低下
を回避することができ、かつマイグレーション現象の生
じることのないサーミスタ等の半導体セラミック電子部
品を得ることができる。
態を示す断面図である。
ある。
ある。
を示す電子顕微鏡写真である。
を示す電子顕微鏡写真である。
ミック電子部品の一例を示す断面図である。
Claims (8)
- 【請求項1】 表面に電極が形成された半導体セラミッ
クを被めっき物とし、該被めっき物に電解めっきを施し
てめっき金属を析出させるセラミック電子部品のめっき
方法において、 前記被めっき物に印加する印加電位を所定範囲内に制御
しながら前記電解めっきを施すことを特徴とするセラミ
ック電子部品のめっき方法。 - 【請求項2】 前記所定範囲は、前記電極上での印加電
位がめっき金属の平衡電位よりも電気化学的に卑であっ
て且つ前記半導体セラミック上での印加電位がめっき金
属の平衡電位よりも電気化学的に貴であることを特徴と
する請求項1記載のセラミック電子部品のめっき方法。 - 【請求項3】 前記半導体セラミックは、遷移金属酸化
物を含有していることを特徴とする請求項1又は請求項
2記載のセラミック電子部品のめっき方法。 - 【請求項4】 前記半導体セラミックは、マンガン、ニ
ッケル、コバルト、銅、鉄、及びアルミニウムの中から
選択された少なくとも1種以上の元素を含有しているこ
とを特徴とする請求項1乃至請求項3のいずれかに記載
のセラミック電子部品のめっき方法。 - 【請求項5】 前記半導体セラミックは、温度に応じて
抵抗値が変化することを特徴とする請求項1乃至請求項
4のいずれかに記載のセラミック電子部品のめっき方
法。 - 【請求項6】 前記めっき金属は、ニッケル、スズ、
銀、亜鉛、ビスマス、クロム、鉛、金、及びこれらの合
金の中から選択された1種であることを特徴とする請求
項1乃至請求項5のいずれかに記載のセラミック電子部
品のめっき方法。 - 【請求項7】 前記電解めっきは、バレルめっき法、ひ
っかけめっき法、メッシュめっき法の中から選択された
方法で行うことを特徴とする請求項1乃至請求項6のい
ずれかに記載のセラミック電子部品のめっき方法。 - 【請求項8】 請求項1乃至請求項7のいずれかのめっ
き方法を使用して電極上に金属皮膜が形成されているこ
とを特徴とするセラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002036482A JP2003239095A (ja) | 2002-02-14 | 2002-02-14 | セラミック電子部品のめっき方法、及びセラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002036482A JP2003239095A (ja) | 2002-02-14 | 2002-02-14 | セラミック電子部品のめっき方法、及びセラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003239095A true JP2003239095A (ja) | 2003-08-27 |
Family
ID=27778357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002036482A Pending JP2003239095A (ja) | 2002-02-14 | 2002-02-14 | セラミック電子部品のめっき方法、及びセラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003239095A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2908394A1 (en) * | 2014-02-18 | 2015-08-19 | Epcos Ag | Method of manufacturing an electrode for a surge arrester, electrode and surge arrester |
-
2002
- 2002-02-14 JP JP2002036482A patent/JP2003239095A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2908394A1 (en) * | 2014-02-18 | 2015-08-19 | Epcos Ag | Method of manufacturing an electrode for a surge arrester, electrode and surge arrester |
WO2015124393A1 (en) * | 2014-02-18 | 2015-08-27 | Epcos Ag | Method of manufacturing an electrode for a surge arrester, electrode and surge arrester |
US10236094B2 (en) | 2014-02-18 | 2019-03-19 | Epcos Ag | Method of manufacturing an electrode for a surge arrester, electrode and surge arrester |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Takemoto et al. | Electrochemical migration tests of solder alloys in pure water | |
EP0591198A1 (en) | PROCESS FOR COATING A DIELECTRIC CERAMIC PART. | |
US20070006959A1 (en) | Electroceramic component comprising a plurality of contact surfaces | |
KR20060032210A (ko) | 적층형 세라믹 전자부품 및 그 제조방법 | |
US3832293A (en) | Process for forming a coating comprising a silicate on valve group metals | |
CN100576377C (zh) | 一种片式铁氧体电感器的端电极及其制备方法 | |
JP4678194B2 (ja) | 電子部品の製造方法、及び電子部品 | |
JP2008285732A (ja) | ニッケルめっき液及びそのニッケルめっき液を用いた電気めっき方法並びにその電気めっき方法でニッケルめっき皮膜を形成したチップ部品 | |
JP2003239095A (ja) | セラミック電子部品のめっき方法、及びセラミック電子部品 | |
EP0376447A1 (en) | Electrode for electrochemical use | |
JP4666134B2 (ja) | ニッケルめっき浴、及び電子部品 | |
JP2007242715A (ja) | セラミック電子部品の製造方法 | |
JP3879121B2 (ja) | セラミック電子部品のめっき方法、及びセラミック電子部品 | |
JP2007204822A (ja) | めっき方法 | |
JPH07258897A (ja) | 不溶性電極及びその製造方法 | |
JP4710204B2 (ja) | 電子部品の端面電極形成方法 | |
JP4904853B2 (ja) | セラミック電子部品の製造方法 | |
JP3879118B2 (ja) | 電子部品のめっき方法 | |
JP2529557B2 (ja) | 鉛合金製不溶性陽極 | |
JP2007270160A (ja) | ニッケルめっき液、及び電子部品の製造方法 | |
JPS5925940A (ja) | 高耐久性低過電圧陰極及びその製法 | |
JP2004238689A (ja) | めっき材及び電子部品用端子、コネクタ、リード部材及び半導体装置 | |
JPH0647749B2 (ja) | 耐久性を有する電解用電極及びその製造方法 | |
JP2863710B2 (ja) | 金属皮膜抵抗器の製造方法 | |
JP2005002380A (ja) | 金属酸化物粉体成形焼成物上の導電膜にニッケルメッキを施す方法と、導電膜用ニッケルメッキ液組成物 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040921 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051130 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060110 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20060308 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060620 |