JP2003235249A - 電源制御装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 ICなどのデバイスの能力に依存することな
く、無駄な消費電力を抑えるようにする。 【解決手段】 レギュレータ部14-1,14-3は、フィルタ
部１１によってノイズ除去および整流され、フォワード
コンバータ部１２で整流平滑された直流電圧を降圧し、
PWM制御部15-1,15-3の制御に基づいて、電子機器のメイ
ン基板用の電源出力系統２１の１系にそれぞれ出力す
る。レギュレータ部14-2,14-4および14-5は、入力され
た直流電圧を降圧し、PWM制御部15-2,15-4および15-5の
制御に基づいて、出力制御部16-1乃至16-3にそれぞれ出
力する。出力制御部16-1乃至16-3は、電子機器から制御
入力系統２２を介してオンの制御信号が供給されたと
き、レギュレータ14-2,14-4および14-5から供給された
電圧を電源出力系統２１の２系に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源制御装置およ
び方法に関し、特に、電子機器の消費電力を極力低減す
るようにした電源制御装置および方法に関する。

【０００２】

【従来の技術】従来、テレビジョン受像機やVTR（Video
Tape Recorder）などにおける待機電力モードは、その
電子機器の基板内で作られる電圧の電源オン（通電）状
態または待機状態を制御したり、あるいは、IC（integr
ated circuit）の端子を制御したりするなどの手法が用
いられている。

【０００３】また、ノートブック型のパーソナルコンピ
ュータなどでは、未使用状態が続くとクロックの供給を
中断するなどして、ICの消費電力を抑える手法が用いら
れている。

【０００４】

【発明が解決しようとする課題】上述したような従来の
消費電力を抑える方法の場合、ICそのものには電圧が供
給されていることが多く、それぞれのICがフルパワーで
動作していないだけか、あるいは、ICに供給する電圧自
体を低電圧化することによって消費電力を抑えるという
ものであり、ICの能力に頼らざるを得なかった。

【０００５】本発明はこのような状況に鑑みてなされた
ものであり、ICなどのデバイスの能力に依存することな
く、無駄な消費電力を抑えることができるようにするも
のである。

【０００６】

【課題を解決するための手段】本発明の電源制御装置
は、複数の回路のうち、第１の回路に対する第１の電力
を供給する第１の供給手段と、第１の回路から、制御信
号の入力を制御する入力制御手段と、入力制御手段によ
り入力が制御された制御信号に基づいて、複数の回路の
うち、第２の回路に対する第２の電力を供給する第２の
供給手段とを備えることを特徴とする。

【０００７】第２の供給手段には、制御信号がオンの場
合、第２の電力を供給させ、制御信号がオフの場合、第
２の電力の供給を停止させるようにすることができる。

【０００８】本発明の電源制御方法は、複数の回路のう
ち、第１の回路に対する第１の電力の供給を制御する第
１の供給制御ステップと、第１の回路から、制御信号の
入力を制御する入力制御ステップと、入力制御ステップ
の処理により入力が制御された制御信号に基づいて、複
数の回路のうち、第２の回路に対する第２の電力の供給
を制御する第２の供給制御ステップとを含むことを特徴
とする。

【０００９】本発明の電源制御装置および方法において
は、複数の回路のうち、第１の回路に対する第１の電力
が供給され、第１の回路から入力された制御信号に基づ
いて、複数の回路のうち、第２の回路に対する第２の電
力が供給される。

【００１０】

【発明の実施の形態】以下、図を参照して、本発明の実
施の形態について説明する。

【００１１】図１は、本発明を適用した電子機器と電源
モジュールの接続例を示す図である。同図に示されるよ
うに、電源モジュール２は、AC（Alternating Curren
t）プラグ１を介して図示せぬ電源に接続され、電源か
らACプラグ１を介して供給される電源電圧を効率よく電
子機器３に供給するように制御する。すなわち、電子機
器３が無駄な消費電力を消費しないように、電力の供給
を制御する（その詳細は後述する）。

【００１２】図２は、電源モジュール２の構成例を示す
概略図である。

【００１３】フィルタ部１１は、ACプラグ１を介して入
力された交流電圧のノイズを除去するとともに整流した
後、フォワードコンバータ部１２に供給する。フォワー
ドコンバータ部１２は、フィルタ部１１から供給された
交流電圧を整流および平滑し、PWM（Pulse Width Modul
ation）制御部１３のオンまたはオフの制御に基づい
て、直流電圧をレギュレータ部１４に供給する。

【００１４】PWM制御部１３は、周期は一定であり、入
力信号（DC（Direct Current）レベル）の大きさに応じ
て、パルス幅のＨ（High）とＬ（Low）の比を変更して
フォワードコンバータ部１２に対して、スイッチングす
る（オンまたはオフする）領域を保持する。これによ
り、フォワードコンバータ部１２には、オンとオフの比
がコントロールされた電圧が印加される。

【００１５】レギュレータ部１４は、フォワードコンバ
ータ部１２から供給された直流電圧を一定レベルの出力
電圧に制御し、PWM制御部１５のオンまたはオフの制御
に基づいて、定電圧を出力制御部１６に供給する。この
レギュレータ部１４は、入力電圧よりも低い出力電圧を
得ることができるように制御する降圧回路である。

【００１６】PWM制御部１５は、周期は一定であり、入
力信号（DCレベル）の大きさに応じて、パルス幅のＨと
Ｌの比を変更して、レギュレータ部１４に対して、スイ
ッチングする領域を保持する。これにより、レギュレー
タ部１４には、オンとオフの比がコントロールされた電
圧が印加される。

【００１７】出力制御部１６は、レギュレータ部１４か
ら供給された一定レベルの直流電圧を電子機器３に出力
したり、あるいは出力を停止したりするように制御す
る。

【００１８】図３は、電源モジュール２の詳細な構成例
を示す図である。

【００１９】レギュレータ部１４は、レギュレータ部１
４−１乃至１４−５で構成され、PWM制御部１５も各レ
ギュレータ部１４−１乃至１４−５に対応して、PWM制
御部１５−１乃至１５−５で構成されている。なお、図
３の例では、レギュレータ部１４およびPWM制御部１５
は、それぞれ５つのブロックから構成されているが、こ
の数は任意である。

【００２０】レギュレータ部１４−１は、フォワードコ
ンバータ部１２から出力された直流電圧を降圧して一定
レベルの電圧（例えば、３．３ｖ）にし、PWM制御部１
５−１のオンまたはオフの制御に基づいて、電子機器３
のメイン基板用の電源出力系統２１（CN1）に出力す
る。レギュレータ部１４−２は、フォワードコンバータ
部１２から出力された直流電圧を降圧して一定レベルの
電圧（例えば、３．３ｖ）にし、PWM制御部１５−２の
オンまたはオフの制御に基づいて、出力制御部１６−１
に出力する。レギュレータ部１４−３は、フォワードコ
ンバータ部１２から出力された電圧を降圧して一定レベ
ルの電圧（例えば、５ｖ）にし、PWM制御部１５−３の
オンまたはオフの制御に基づいて、電源出力系統２１に
出力する。

【００２１】レギュレータ部１４−４は、フォワードコ
ンバータ部１２から出力された電圧を降圧して一定レベ
ルの電圧（例えば、５ｖ）にし、PWM制御部１５−４の
オンまたはオフの制御に基づいて、出力制御部１６−２
に出力する。レギュレータ部１４−５は、フォワードコ
ンバータ部１２から出力された電圧を降圧して一定レベ
ルの電圧（例えば、１２ｖ）にし、PWM制御部１５−５
のオンまたはオフの制御に基づいて、出力制御部１６−
３に出力する。

【００２２】PWM制御部１５−１乃至１５−５は、レギ
ュレータ部１４−１乃至１４−５のFET（電界効果トラ
ンジスタ：Field Effect Transistor）３２（図４）の
オンまたはオフをそれぞれ連続的に行っている。

【００２３】出力制御部１６−１は、FETで構成され、
電子機器３のメイン基板から制御入力系統２２（CN2）
を介してゲートに供給されるオンまたはオフの制御信号
に基づいて、レギュレータ部１４−２から供給された電
圧（３．３ｖ）を電源出力系統２１に出力したり、ある
いは、その出力を停止したりするように制御する。

【００２４】出力制御部１６−２は、FETで構成され、
電子機器３のメイン基板から制御入力系統２２を介して
ゲートに供給されるオンまたはオフの制御信号に基づい
て、レギュレータ部１４−４から供給された電圧（５
ｖ）を電源出力系統２１およびハードディスクドライブ
（HDD）用の電源出力系統２３（CN3）に出力したり、あ
るいは、その出力を停止したりするように制御する。

【００２５】出力制御部１６−３は、FETで構成され、
電子機器３のメイン基板から制御入力系統２２を介して
ゲートに供給されるオンまたはオフの制御信号に基づい
て、レギュレータ部１４−５から供給された電圧（１２
ｖ）を電源出力系統２１および電源出力系統２３に出力
したり、あるいは、その出力を停止したりするように制
御する。

【００２６】電源出力系統２１（CN１）は、電子機器３
のメイン基板用の電圧供給ラインであり、出力電圧を２
種類に分けている。図３の例の場合、レギュレータ部１
４−１および１４−３からそれぞれ出力される３．３ｖ
と５ｖの電圧が、１系の電圧供給ラインを介してメイン
基板に供給され、レギュレータ部１４−２，１４−４お
よび１４−５から出力制御部１６−１乃至１６−３を介
してそれぞれ出力される３．３ｖ、５ｖ、および１２ｖ
の電圧が、２系の電圧供給ラインを介してメイン基板に
供給される。

【００２７】制御入力系統２２（CN2）は、電子機器３
のメイン基板からの制御信号入力ラインであり、メイン
基板から入力されたオンまたはオフの制御信号を出力制
御部１６−１乃至１６−３のゲートにそれぞれ供給す
る。

【００２８】電源出力系統２３は、電子機器３のハード
ディスクドライブ用の電圧供給ラインであり、レギュレ
ータ部１４−４および１４−５から出力制御部１６−２
および１６−３を介してそれぞれ出力される５ｖおよび
１２ｖの電圧を、ハードディスクドライブ５５（図６）
に供給する。

【００２９】以下、レギュレータ部１４−１乃至１４−
５を個々に区別する必要がない場合、単にレギュレータ
部１４と称し、PWM制御部１５−１乃至１５−５を個々
に区別する必要がない場合、単にPWM制御部１５と称
し、出力制御部１６−１乃至１６−３を個々に区別する
必要がない場合、単に出力制御部１６と称する。

【００３０】図４は、フォーワードコンバータ部１２の
内部の電気的構成例を示す図である。

【００３１】フォワードコンバータ部１２は、一次巻線
と二次巻線が巻かれた絶縁トランス３１、フィルタ部１
１からの入力電圧をスイッチングして絶縁トランス３１
の一次巻線に印加するFET３２、絶縁トランス３１の二
次巻線に誘起する交流電圧を整流するダイオード３３，
３４、および整流された電圧を平滑化するコイル３５と
コンデンサ３６で構成される。

【００３２】絶縁トランス３１の一次巻線には、フィル
タ部１１から供給されるノイズ除去および整流された交
流電圧が印加されるとともに、FET３２のスイッチング
動作により二次巻線に交流電力が誘起される。すなわ
ち、FET３２がオンしている時、絶縁トランス３１の一
次巻線に印加される電圧に応じて、二次巻線に電圧が誘
起される。

【００３３】FET３２は、ドレインとソースが絶縁トラ
ンス３１の一次巻線に直列に接続され、ゲートに供給さ
れるPWM制御部１３からのオンまたはオフの制御信号に
基づいて、スイッチング動作する。

【００３４】ダイオード３３，３４は、絶縁トランス３
１の二次巻線に誘起された交流電圧を整流する。コイル
３５とコンデンサ３６は、ダイオード３３，３４で整流
された交流電圧を平滑化し、直流電圧に変換し、レギュ
レータ部１３に供給する。

【００３５】図５は、レギュレータ部１３の内部の電気
的構成例を示す図である。

【００３６】レギュレータ部１３は、フォワードコンバ
ータ部１２からの入力電圧をスイッチングするFET４
１、入力電圧を降圧するダイオード４２とコイル４３で
構成される。

【００３７】FET４１は、ドレインとソースがコイル４
３に直列に接続され、ゲートに供給されるPWM制御部１
４からのオンまたはオフの制御信号に基づいて、スイッ
チング動作する。すなわち、レギュレータ部１３は、入
力電圧よりも低い出力電圧を得るためにFET４１によっ
てスイッチングされる。

【００３８】ダイオード４２は、FET４１がオンしてい
る時にコイル４３に蓄積されたエネルギーを、FET４１
がオフしている時に出力制御部１６に出力する。

【００３９】図６は、電子機器３の内部の構成例を示す
図である。同図に示されるように、CPU（Central Proce
ssing Unit）５２、ブリッジ５３、メモリ５４、および
ハードディスクドライブ５５は、ローカルバスを介して
相互に接続されているとともに、ブリッジ５３は、PCI
(Peripheral Component Interconnect/Interface)バス
などの外部バスを介してIC５６乃至５８に接続されてい
る。

【００４０】リセットIC５１は、電源出力系統２１（CN
1）の１系から供給された電圧により動作し、CPU５２お
よびブリッジ５３にリセット信号＃Resetを供給する。

【００４１】CPU５２は、電源出力系統２１（CN1）の１
系から供給された電圧により動作し、リセットIC５１か
ら供給されたリセット信号＃Resetによってリセット状
態が解除される。CPU５２は、メモリ５４やハードディ
スクドライブ５５に記憶されているプログラムに従って
各種の処理を実行する。

【００４２】ブリッジ５３は、電源出力系統２１（CN
1）の１系から供給された電圧により動作し、CPU５２か
ら供給されたデータを、PCIバスを介して、所定の処理
を施すIC５６乃至IC５８に出力し、あるいは、PCIバス
を介してIC５６乃至IC５８からの処理結果を受信し、ロ
ーカルバスを介してCPU５２に出力する。ブリッジ５３
は、電源出力系統２１（CN1）の１系から供給された電
圧により動作可能になると、制御入力系統２２（CN2）
を介して電源モジュール２の出力制御部１６のFETのゲ
ートをオンする制御信号を供給するとともに、電源出力
系統２１（CN1）の２系のスイッチ５９をオンする制御
信号を供給する。ブリッジ５３は、電源出力系統２１
（CN1）の１系および２系、並びに電源出力系統２３（C
N3）の電圧が供給された後、IC５６乃至５８にリセット
信号＃Reset-PCI_Devを供給する。

【００４３】メモリ５４は、ROM（Read Only Memory）
やRAM（Random Access Memory）などで構成され、電源
出力系統２１（CN1）の１系から供給された電圧により
動作し、CPU５２が各種の処理を実行するためのプログ
ラムや、その実行において適宜変化するパラメータを格
納する。ハードディスクドライブ５５は、電源出力系統
２１（CN1）の２系から供給された電圧によりハードデ
ィスクを駆動し、CPU５２によって実行するプログラム
や情報を記録または再生させる。

【００４４】IC５６乃至５８は、電源出力系統２１（CN
1）の２系からスイッチ５９を介して供給された電圧に
よりそれぞれ動作し、ブリッジ５３から供給されたリセ
ット信号＃Reset-PCI_Devによって、所定の期間だけリ
セットをかける。IC５６乃至５８は、PCIバスを介して
ブリッジ５３から供給されたデータに対して所定の処理
を施し、処理結果を、PCIバスを介してブリッジ５３に
供給する。

【００４５】次に、図７のタイムチャートを参照して、
その動作について説明する。

【００４６】電源モジュール２のフィルタ部１１は、電
源モジュール２がACプラグ１を介して図示せぬ電源に接
続されると、その電源からACプラグ１を介して供給され
る交流電圧をノイズ除去するとともに整流する。フォワ
ードコンバータ部１２は、フィルタ部１１からの入力電
圧（交流電圧）を整流および平滑して直流電圧に変換
し、PWM制御部１３からオンの制御信号が供給されてい
るとき、直流電圧をレギュレータ部１４−１乃至１４−
５にそれぞれ供給する。

【００４７】レギュレータ部１４−１，１４−３は、フ
ォワードコンバータ部１２から出力された直流電圧を降
圧して一定レベルの電圧（例えば、３．３ｖおよび５
ｖ）にし、PWM制御部１５−１，１５−３のオンまたは
オフの制御に基づいて、電子機器３のメイン基板用の電
源出力系統２１（CN1）の１系にそれぞれ出力する。こ
れにより、図７Ａに示されるように、例えば時刻ｔ１に
おいて、電源出力系統２１の１系がオンされ、電子機器
３のリセットIC５１、CPU５２、ブリッジ５３、および
メモリ５４に電圧がそれぞれ供給される。

【００４８】レギュレータ部１４−２，１４−４、およ
び１４−５は、フォワードコンバータ部１２から出力さ
れた直流電圧を降圧して一定レベルの電圧（例えば、
３．３ｖ、５ｖ、および１２ｖ）にし、PWM制御部１５
−２，１５−４および１５−５のオンまたはオフの制御
に基づいて、出力制御部１６−１乃至１６−３にそれぞ
れ出力する。

【００４９】リセットIC５１は、電源出力系統２１の１
系から供給された電圧により動作し、図７Ｂに示される
ように、時刻ｔ１から、例えば期間Δｔ１の遅延後、時
刻ｔ２において、CPU５２およびブリッジ５３にリセッ
ト信号＃Resetを供給する。このリセット信号＃Reset
は、LowActiveであり（すなわち、Lowのときリセット状
態であり）、この信号がLowからHighに遷移すると、リ
セット状態が解除される。

【００５０】CPU５２およびブリッジ５３は、電源出力
系統２１の１系から供給された電圧によりそれぞれ動作
し、リセットIC５１から供給されたリセット信号＃Rese
tによってリセット状態が解除される。

【００５１】CPU５２は、電子機器３内でIC５６乃至５
８を必要とする（すなわち、電源出力系統２１の２系の
供給電圧を必要とする）と判断した場合、ローカルバス
を介してブリッジ５３に対して、電源出力系統２１の２
系の供給電圧を必要とする旨を通知する。この通知を受
けたブリッジ５３は、図７Ｃに示されるように、例えば
時刻ｔ３において、制御入力系統２２（CN2）を介して
電源モジュール２の出力制御部１６のFETのゲートをオ
ンする制御信号＃Pow_Cntlを供給する。この制御信号＃
Pow_Cntlは、LowActiveであり、この信号がHighからLow
に遷移すると、制御オンの状態とされる（すなわち、制
御信号＃Pow_CntlがLowの期間、制御オンの状態が保持
される）。

【００５２】ブリッジ５３はまた、CPU５２から、電源
出力系統２１の２系の供給電圧を必要とする旨の通知を
受けたとき、電源出力系統２１（CN1）の２系のスイッ
チ５９をオンする制御信号を供給する。

【００５３】出力制御部１６−１は、電子機器３のメイ
ン基板から制御入力系統２２（CN2）を介してFETのゲー
トに供給されるオンの制御信号に基づいて、レギュレー
タ部１４−２から供給された電圧（３．３ｖ）を電源出
力系統２１の２系に出力する。出力制御部１６−２，１
６−３は、制御入力系統２２を介してFETのゲートに供
給されるオンの制御信号に基づいて、レギュレータ部１
４−４，１４−５から供給された電圧（５ｖおよび１２
ｖ）を、それぞれ電源出力系統２１の２系に出力すると
ともに、ハードディスクドライブ用の電源出力系統２３
に出力する。これにより、図７Ｄに示されるように、時
刻ｔ３から、例えば期間Δｔ２の遅延後、時刻ｔ４にお
いて、電源出力系統２１の２系がオンされ、電子機器３
のハードディスクドライブ５５、およびIC５６乃至５８
に電圧がそれぞれ供給される。

【００５４】ブリッジ５３は、電源出力系統２１の１系
および２系、並びに電源出力系統２３の電圧が供給され
た後、図７Ｅに示されるように、時刻ｔ５乃至時刻ｔ６
の期間Δｔ３だけ、IC５６乃至５８にリセット信号＃Re
set-PCI_Devを供給する。このリセット信号＃Reset-PCI
_Devは、LowActiveであり、この信号がLowの期間だけ、
IC５６乃至５８のリセットをかける。

【００５５】IC５６乃至５８は、電源出力系統２１（CN
1）の２系からスイッチ５９を介して供給された電圧に
よりそれぞれ動作し、ブリッジ５３から供給されたリセ
ット信号＃Reset-PCI_Devによって、所定の期間だけリ
セットをかける。

【００５６】以上のように、電源出力系統２１（CN1）
の１系から供給される電圧（３．３ｖおよび５ｖ）によ
り電子機器３のCPU５２、ブリッジ５３およびメモリ５
４などが動作し、ブリッジ５３から制御入力系統２２
（CN2）を介して電源モジュール２の出力制御部１６−
１乃至１６−３に、制御信号が供給されるまで（電圧供
給の命令が出されるまで）、電源モジュール２から、ハ
ードディスクドライブ５５やIC５６乃至IC５８などには
電圧が供給されない。これにより、無駄な消費電力を極
力抑えることができる。

【００５７】そして、出力制御部１６−１乃至１６−３
は、制御入力系統２２からオンの制御信号が供給された
とき、電源出力系統２１の２系を介して電子機器３のハ
ードディスクドライブ５５やIC５６乃至５８などに電圧
（３．３ｖ、５ｖ、および１２ｖ）を供給することがで
きる。

【００５８】また、CPU５２は、電子機器３内で、IC５
６乃至５８を必要としない（すなわち、電源出力系統２
１の２系の供給電圧を必要としない）と判断した場合、
ローカルバスを介してブリッジ５３に対して、電源出力
系統２１の２系の電圧を必要としない旨を通知する。こ
の通知を受けたブリッジ５３は、制御入力系統２２（CN
2）を介して電源モジュール２の出力制御部１６−１乃
至１６−３に、オフの制御信号を供給し、電源出力系統
２１の２系からは電圧が供給されない。

【００５９】従って、本発明では、電源モジュール２か
らの直流電圧の出力系統を複数設けることにより、ICの
特徴や仕様に依存することなく、省消費電力を達成する
ことができるとともに、電子機器３内に存在する、必要
としない（使用しない）ICの電力を全く消費しないで済
む。

【００６０】また上述した図３の例では、電源出力系統
２１（CN1）を２種類の電圧供給ラインに分けるように
したが、これに限らず、３種類またはそれ以上の電圧供
給ラインに分けるようにしても良い。

【００６１】さらに電子機器３は、例えば、パーソナル
コンピュータ、デジタル携帯電話機、PDA（Personal Di
gital Assistant）、または、その他各種の電子機器に
広く適用することが可能である。

【００６２】

【発明の効果】本発明によれば、ICなどのデバイスの能
力に依存することなく、無駄な消費電力を抑えることが
できる。

【図面の簡単な説明】

【図１】本発明本発明を適用した電子機器と電源モジュ
ールの接続例を示す図である。

【図２】電源モジュールの構成例を示す概略図である。

【図３】電源モジュールの詳細な構成例を示す図であ
る。

【図４】フォーワードコンバータ部の内部の電気的構成
例を示す図である。

【図５】レギュレータ部の内部の電気的構成例を示す図
である。

【図６】電子機器の内部の構成例を示す図である。

【図７】図６の電子機器の動作を説明するタイミングチ
ャートである。

【符号の説明】

１ ACプラグ， ２ 電源モジュール， ３ 電子機
器， １１ フィルタ部， １２ フォワードコンバー
タ部１２， １３ PWM制御部， １４−１乃至１４−
５ レギュレータ部， １５−１乃至１５−５ PWM制
御部， １６−１乃至１６−３ 出力制御部， ２１
電源出力系統， ２２ 制御入力系統，２３ 電源出力
系統， ３１ 絶縁トランス， ３２ FET， ３３，
３４ ダイオード， ３５ コイル，３６コンデンサ，
４１ FET， ４２ ダイオード， ４３ コイル，
５１ リセットIC， ５２ CPU， ５３ ブリッ
ジ，５４ メモリ， ５５ ハードディスクドライブ，
５６乃至５８ IC

───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷脇 吉典 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 成田 哲也 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 山本 祐歌 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 杉山 恵子 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5H730 AA12 AA14 AA16 AS01 AS05 AS19 BB23 BB57 BB86 CC01 DD04 EE02 EE08 EE10 EE19 EE23 EE37 EE60 EE65 FG05

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の回路のうち、第１の回路に対する
   第１の電力を供給する第１の供給手段と、 前記第１の回路から、制御信号の入力を制御する入力制
   御手段と、 前記入力制御手段により入力が制御された前記制御信号
   に基づいて、前記複数の回路のうち、第２の回路に対す
   る第２の電力を供給する第２の供給手段とを備えること
   を特徴とする電源制御装置。
2. 【請求項２】 前記第２の供給手段は、前記制御信号が
   オンの場合、前記第２の電力を供給し、制御信号がオフ
   の場合、前記第２の電力の供給を停止することを特徴と
   する請求項１に記載の電源制御装置。
3. 【請求項３】 複数の回路のうち、第１の回路に対する
   第１の電力の供給を制御する第１の供給制御ステップ
   と、 前記第１の回路から、制御信号の入力を制御する入力制
   御ステップと、 前記入力制御ステップの処理により入力が制御された前
   記制御信号に基づいて、前記複数の回路のうち、第２の
   回路に対する第２の電力の供給を制御する第２の供給制
   御ステップとを含むことを特徴とする電源制御方法。