TWI564703B - 電源供應器及其控制電路與省電方法 - Google Patents

Description

電源供應器及其控制電路與省電方法

本發明是有關於一種計算機系統中的電源供應器，且特別是有關於一種具有控制電路的電源供應器與其省電方法。

現今資訊科技製造商提供一種具有喚醒功能(wake-up function)的主機板，例如區域網路開機(wake-up on LAN,WOL)技術或主動管理技術(active management technology,AMT)。具有喚醒功能的主機板之電源是由電源供應器所提供，且電源供應器具有系統模組以及待命模組，其中電源供應器舉例來說可以是進階技術延伸(advanced technology extended,ATX)電源供應器。當使用者關閉計算機系統時，電源供應器中的系統模組會呈現關閉狀態且停止提供系統電壓給主機板，但是電源供應器中的待命模組仍然會在開啟狀態。因此，待命模組能夠提供待命電壓給主機板，使得主機板可以在待命狀態去接收喚醒信號。一旦主機板接收到喚醒信號，計算機系統將會很迅速的開啟。

請參考圖1，圖1為傳統電源供應器之功能方塊圖。此傳統電源供應器1用於計算機系統，且用以提供電力給主機板。傳統電源供應器1包括交流電(AC)整流區塊11、系統模組12以及待命模組13。交流電整流區塊11與交流電供應電源2電性耦合，且用以接收交流電電源，並輸出直流電電源至系統模組12以及待命模組13。交流電整流區塊11更可以進一步地調整直流電電源的功率因數(power factor,PF)。

系統模組12輸出複數個電壓如+12V、+5V以及+3.3V。 另外，系統模組12實質上為一種直流轉直流電源轉換器或是一種交換式電源供應模組，其中系統模組12包括系統切換區塊121、隔離式變壓器122、系統輸出區塊123以及系統回授區塊124。

交流電整流區塊11所產生的直流電電源會輸入至系統切換區塊121及隔離式變壓器122。隔離式變壓器122中的一次繞組(primary winding，又稱原線圈或初級線圈)電性耦接交流電整流區塊11與系統切換區塊121。系統回授區塊124電性耦接於系統切換區塊121與系統電壓(+5V)之間。系統輸出區塊123電性耦接隔離式變壓器122中的二次繞組(secondary winding，又稱副線圈或次級線圈)的兩端，並用以輸出複數個系統電壓(+12V、+5V以及+3.3V)給主機板。

除了輸出電壓不同之外，待命模組13的組成和功能與系統模組12相較下非常相似。待命模組13僅單純用以提供待命電壓給主機板中的喚醒模組，例如+5V(SBSV)。

值得注意的是，當計算機系統被開啟時，系統模組12亦會被開啟；且當計算機系統關閉時，系統模組12亦會被關閉。即使計算機系統在關閉狀態，待命模組13仍會在開啟狀態，以使主機板中的喚醒模組在被喚醒信號觸發後，能夠迅速喚醒計算機系統。然而，當計算機系統或是主機板不支援喚醒功能時，待命模組13卻仍然會提供待命電壓，而增加不必要的功率消耗。

現今越來越多人關心環境保護的議題，促使許多的國家致力於去減少不必要的功率消耗。為了節能省電，使用者必須拔除電源插頭，或是切換傳統式電源供應器的開關，才能關閉待命模組13，但是這樣對使用者而言較為不方便。

本發明實施例提供一種適用於計算機系統之控制電路，此控制電路用以致能或禁能電源供應器中的待命模組。此控制電路電性耦接待命模組之兩端點，並包括判斷電路、電晶體以及光耦合器。判斷電路判斷用以表示已關閉的計算機系統是否需要待命電壓的設定狀態。電晶體的控制端電性耦接判斷電路。當判斷電路判斷該設定狀態表示已關閉的計算機系統需要待命電壓時，該判斷電路控制電晶體導通。當判斷電路判斷該設定狀態表示已關閉的計算機系統不需要待命電壓時，該判斷電路控制電晶體截止。光耦合器電性耦接電晶體。當電晶體導通時，光耦合器與待命模組相連接的兩端短路，以致能待命模組，且當電晶體截止時，光耦合器與該待命模組相連接的兩端斷路，以禁能待命模組。

本發明實施例提供一種電源供應器，此電源供應器包括交流電整流區塊、系統模組以及待命模組。系統模組耦接交流電整流區塊。待命模組耦接交流電整流區塊，且具有控制電路。控制電路判斷用以表示已關閉的計算機系統是否需要待命電壓的設定狀態，以致能或禁能待命模組。

本發明實施例提供一種適用於計算機系統之省電方法。首先，判斷計算機系統是否已被關閉。如果計算機系統已被關閉，則判斷用以表示已關閉的計算機系統是否需要待命電壓的設定狀態。如果已關閉的計算機系統不需要待命電壓，則禁能電源供應器的待命模 組。

綜上所述，本發明實施例所提供的控制電路與省電方法可以符合現今的環境保育趨勢，且對使用者而言，更具有相當大的方便性。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

為讓本發明更詳細地被揭露，下文特舉實施例並配合附圖說明如下。在某些情況下，附圖中相同的參考標號用於相同或相似的物件(例如元件、步驟或信號等)。

請參考圖2A，圖2A是依據本發明示範實施例所繪示之計算機系統之功能方塊圖。計算機系統4包括主機板40、記憶體45以及硬碟46。記憶體45與硬碟46電性耦接至主機板40。主機板40更包括處理器41、區域網路(LAN)模組42、南橋晶片43、快閃記憶體44以及控制電路335。南橋晶片43電性耦接處理器41、區域網路模組42以及快閃記憶體44。控制電路335電性耦接電源供應器3。

控制電路335控制電源供應器3是否輸出待命電壓給計算機系統4。換句話說，當計算機系統4不需要待命電壓時，待命模組藉由控制電路335的控制而被關閉，以達到節省功耗的效果。

在圖2A的實施例中，控制電路335被設置在主機板40上，但本發明並不以此為限。請參考圖2B，圖2B是依據本發明另一示範實施例所繪示之計算機系統之功能方塊 圖。在此實施例中，控制電路335被設置在電源供應器3’上，而不是設置在圖2A之實施例中的主機板40上。在某些特別考量下，例如為了保證電磁兼容性(electromagnetic compatibility,EMC)需求，或是避免交流電整流區塊所輸出的高電壓位準所造成的主機板組件損壞，較佳的設計方式是將控制電路335設置在電源供應器3’上，如圖2B所繪示。

請參考圖3，圖3是依據本發明示範實施例所繪示之省電方法的流程圖。此省電方法是透過控制電路來控制電源供應器是否要提供待命電壓給計算機系統。當計算機系統關閉時，控制電路至少接收一個由主機板所傳出的特定信號，例如SLP_LAN_N信號(或SLP_LAN_N信號與SLP_S5信號)，以判斷待命模組是否需要被關閉或開啟。另外，控制電路可以由韌體、硬體、軟體或其組合來實現，且本發明卻不以此為限。

在步驟S200中，電源供應器中的控制電路會判斷計算機系統是否為關閉狀態。控制電路偵測多個系統狀態信號的至少其中之一，並根據所接收的多個系統狀態信號的至少其中之一來判斷計算機系統是否為關閉狀態，其中系統狀態信號用以表示計算機系統的系統狀態。舉例來說，系統狀態信號可以為SLP_S5信號或SLP_S4信號，控制電路偵測SLP_S5信號或SLP_S4信號之電壓位準，以判斷計算機系統是否為關閉狀態。在實際操作的例子來說，當使用者透過操作系統壓下電源開關或是下達關閉指令後，系統狀態信號SLP_S5為低電壓位準。如果控制電路偵測出計算機系統尚未關閉，則步驟S200將會再次被執行。如果偵測出計算機系統已被關閉，則進一步執行步驟S202。

在步驟S202中，計算機系統的設定狀態會被判斷。控制電路依據判斷表(judging table)或是至少一個的待命電壓請求信號(standby voltage demand signals)來判斷設定狀態，其中待命電壓請求信號用以表示計算機系統待命電壓的需求，且待命電壓請求信號可以為喚醒功能支援信號(wake-up function supportable signal)，例如SLP_LAN_N信號。計算機系統的設定狀態可以依據SLP_LAN_N信號的電壓位準而簡易地被判斷，或者，可以依據SLP_LAN_N信號以及SLP_S5信號之兩電壓位準而被判斷。

如果控制電路判斷出計算機系統的設定狀態應該進入省電模式，則步驟S204將會被執行。如果控制電路判斷出計算機系統的設定狀態不須進入省電模式，亦即，計算機系統應進入標準模式，則步驟S206將會被執行。

在步驟S204中，控制電路禁能電源供應器中的待命模組，而讓計算機系統進入省電模式，使得電源供應器不再提供待命電壓(SB5V)給主機板。在步驟S206中，控制電路致能電源供應器中的待命模組，而讓計算機系統進入標準模式，使得電源供應器提供待命電壓(SB5V)給主機板。

請參考圖4，圖4是依據本發明示範實施例所繪示之系統狀態、待命電壓、SLP_LAN_N信號以及計算機系統是否支援喚醒功能的條件之關係表格。在此實施例中，當計算機系統之系統狀態為關閉狀態時，根據SLP_LAN_N信號判斷要致能或禁能待命模組。如果目前條件是主機板或計算機系統不支援喚醒功能，則SLP_LAN_N信號會在低電壓位準，因此會判斷設定狀態表示計算機系統應進入省電模式。相反地，如果目前條件是主機板與計算機系統皆支援喚醒功 能，則SLP_LAN_N信號會在高電壓位準，因此因此會判斷設定狀態表示計算機系統應進入標準模式。

值得注意的是，前述之實施例並非用以限定本發明。使用者可透過更改基本輸入輸出系統(BIOS)設定或調整主機板上之跳線，定義計算機系統是否應進入省電模式的條件。

上述之省電方法可以帶給使用者相當的方便性。使用者不需要再去拔除電源供應器的插頭，或是切換電源供應器的開關，來關閉整個電源供應器。上述省電方法可以自動地依據設定狀態決定是否禁能待命模組，故可以節省不必要的功率消耗。

當計算機系統在省電模式時，使用者可以去按壓計算機系統之電源開關，來重新啟動此計算機系統。如此一來，電池(例如具有VCC電壓的電池)會使控制電路得以進行操作，以致能電源供應器中的待命模組。接著，待命電壓(SB5V)、SLP_S5信號以及SLP_LAN_N信號之電壓位準將會轉換為高電壓位準。

請參考圖5A，圖5A是依據本發明示範實施例所繪示之電源供應器之功能方塊圖。電源供應器3提供不同電壓位準給主機板，此電源供應器3包括交流電整流區塊31、系統模組32以及待命模組33。控制電路335設置在主機板上，且電性耦接待命模組33。交流電供應電源2分別透過端點N1與端點N2電性耦接交流電整流區塊31。交流電整流區塊31透過端點N3輸出直流電電源給系統模組32以及待命模組33。交流電整流區塊31更可以進一步地調整直流電電源的功率因數。

系統模組32輸出複數個電壓給計算機系統，例如+12V、+5V以及+3.3V。另外，系統模組32實質上為一種直流轉直流電源轉換器或是一種交換式電源供應模組，其中系統模組32包括系統切換區塊321、隔離式變壓器322、系統輸出區塊323以及系統回授區塊324。

直流電電源透過端點N3被輸入至隔離式變壓器322、系統切換區塊321以及待命模組33。隔離式變壓器322中的一次繞組透過端點N3與端點N4分別電性耦接交流電整流區塊31與系統切換區塊321。系統回授區塊324電性耦接於系統切換區塊321的端點N7與多個系統電壓之其中一個(例如+5V)之間。系統輸出區塊323透過端點N5與端點N6電性耦接隔離式變壓器322中的二次繞組，並輸出複數個系統電壓給主機板，例如+12V、+5V以及+3.3V。

設置在主機板上的控制電路335電性耦接待命模組33，並用來判斷設定狀態以決定是要致能或禁能待命模組33。當計算機系統操作在標準模式時，待命模組33輸出待命電壓(SB5V)。另一方面，當計算機系統操作在省電模式時，待命模組33將被禁能而不會輸出待命電壓(SB5V)。待命模組33實質上為一種直流轉直流電源轉換器或是一種交換式電源供應模組，其中待命模組33包括待命轉換區塊331、隔離式變壓器332、待命輸出區塊333以及待命回授區塊334。

設置在主機板上的控制電路335分別透過端點N8及N11電性耦接待命模組33。直流電電源透過端點N3輸入至隔離式變壓器332及待命轉換區塊331。隔離式變壓器332中的一次繞組透過端點N3與端點N8電性耦接交流電整流區塊31與控制電路335。待命回授區塊334電性耦接於待命轉換區塊331 的端點N12以及特命模組33之輸出端之間。待命輸出區塊333透過端點N9與端點N10電性耦接隔離式變壓器332中的二次繞組與待命模組33的輸出端，其中待命模組33的輸出端連接至主機板。

於本實施例中，控制電路335是透過硬體實現，而能致能或禁能待命模組33。控制電路335接收來自主機板的系統狀態信號與待命電壓請求信號的至少其中之一，例如SLP_S5信號及SLP_LAN_N信號。一旦計算機系統進入省電模式，則控制電路335斷開端點N8與端點N11之連接(亦即，使端點N8與N11斷路)，因此待命模組33將不會輸出待命電壓(SB5V)。另一方面，若控制電路335使端點N8與端點N11短路，則計算機系統會待續在標準模式，並輸出待命電壓(SB5V)。

承上所述，控制電路335也可以實現於電源供應器3’中，如圖5B所示。圖5B是依據本發明另一示範實施例所繪示之電源供應器之功能方塊圖。在此實施例中，待命模組33’還包括控制電路335。另外，設置於電源供應器3’中的控制電路335電性耦接主機板，以接收SLP_S5信號與SLP_LAN_N信號。

請參考圖6，圖6是依據本發明示範實施例所繪示之控制電路之電路圖。在此實施例，控制電路335係使用硬體實現，但本發明不以此為限。於本示範實施例中，控制電路335藉由接收自主機板所輸出之SLP_LAN_N信號與SLP_S5信號，以判斷計算機系統的設定狀態。值得注意的是，於其他實施例中，控制電路335接收系統狀態信號及待命電壓請求信號的至少其中之一，其中待命電壓請求信號可以成為喚 醒功能支援信號。

控制電路335包括流向控制器(flow controllcr)3351、電源開關SW1、電阻R17、R18、R19、電晶體M4、二極體D10、D11、光耦合器(optical coupler,OC)62以及判斷電路61。流向控制器3351電性耦接一電池(VCC_BATTERY)、待命電壓(SB5V)以及電源開關SW1之接腳P3。電源開關SW1之接腳P1與P2分別電性耦接交流電供應電源2之兩端(PW+、PW-)。二極體D10之一端電性耦接SB5V，且二極體D10之另一端電性耦接電阻R19、電源開關SW1之接腳P4以及二極體D11之一端。二極體D11之另一端電性耦接電阻R17。電阻R18電性耦接接地端與電阻R17。電晶體M4之第一端電性耦接光耦合器62之接腳P6，電晶體M4之第二端電性耦接接地端，以及電晶體M4之控制端電性耦接判斷電路61、電阻R17與R18。光耦合器62之接腳P5電性耦接電阻R19，接腳P7與P8分別地電性耦接端點N8與端點N11。判斷電路61電性耦接主機板，並用以接收SLP_LAN_N信號與SLP_S5信號。

在此實施例中，判斷電路61是由邏輯或閘(OR Gate)OR1所實現，並用以接收SLP_LAN_N信號與SLP_S5信號。於其他實務作法中，判斷電路61可以為任意邏輯閘之組合，並且判斷電路61接收系統狀態信號及特命電壓請求信號的至少其中之一，待命電壓請求信號可以成為喚醒功能支援信號。

請參考圖7A，圖7A是依據本發明示範實施例所繪示之當計算機系統支援喚醒功能時，控制電路中之多個信號的波 形圖。在時間區間T1時，支援區域網路開機技術(WOL)或主動管理技術(AMT)之計算機系統為被關閉狀態(此時，系統狀態例如為G3)。

在時間區間T2的期間時，當使用者切換電源開關SW1，開啟支援區域網路開機技術或主動管理技術之計算機系統時(此時，系統狀態例如為S5)，接腳P1與P2會短路，而接腳P3與P4亦會短路。此時，電流自電池(VCC_BATTERY)通過流向控制器3351中的二極體D8、接腳P3、接腳P4、二極體D11、電阻R17以及電阻R18而流向至接地端，故電晶體M4會導通。接著，因為電晶體M4被導通，故可以短路接腳P5與P6，以及短路接腳P7與P8，使得待命模組被致能而能夠提供待命電壓SB5V至主機板。隨後，流向控制器3351中的二極體D9會被導通，且流向控制器3351中的二極體D8會被截止。因此，電流轉變為由待命電壓SB5V通過流向控制器3351中的二極體D9、接腳P3、接腳P4、二極體D11、電阻R17以及電阻R18而流向至接地端，且電晶體M4將會持續地導通。

接著，在時間區間T2計算機系統被開啟之後，計算機系統在時間區間T3與T4時，會分別進入系統狀態S0與S3。於時間區間T5，計算機系統被關閉，故系統狀態例如為S5。此時，SLP_LAN_N信號為高電壓位準，SLP_S5信號為低電壓位準，因此判斷電路61輸出高電壓位準的電壓，使得電晶體M4持續被導通。端點N8與端點N11仍然會持續短路，且當SLP_S4信號或SLP_S5信號由高壓電位準轉變為低電壓位準時，電源供應器裡的待命模組會持續地 被致能。

請參考圖7B，圖7B是依據本發明示範實施例所繪示之當計算機系統不支援喚醒功能時，控制電路中之多個信號的波形圖。如圖所示，時間區間T1時，計算機系統為被關閉狀態(此時，系統狀態例如為G3)。然後，於時間區間T2，使用者切換電源開關SW1，已開啟計算機系統時(此時，系統狀態例如為S5)，接腳P1與P2會短路，且接腳P3與P4亦會短路。此時，電流由電池(VCC_BATTERY)流向控制器3351中的二極體D8、接腳P3、接腳P4、二極體D11、電阻R17以及電阻R18通過而流向接地端，而電晶體M4會導通。因為電晶體M4會導通，故接腳P5與P6會短路，且接腳P7與P8亦會短路，且此時，電流由待命電壓SB5V通過二極體D10電阻R19以及電晶體M4而流向接地端。因此，待命模組會被致能而能夠提供待命電壓SB5V至主機板，流向控制器3351中的二極體D9會被導通，並且流向控制器3351中的二極體D8會被截止。接著，電流轉變為由待命電壓SB5V通過流向控制器3351中的二極體D9、接腳P3、接腳P4、二極體D11、電阻R17以及電阻R18而流向接地端，且電晶體M4會待續導通。

接著，在時間區間T2計算機系統被開啟後，計算機系統在時間區間T3與T4時，會分別進入系統狀態S0與S3。由時間區間T4轉換至時間區間T5時，SLP_LAN_N信號以及SLP_S5信號皆由高壓電位準轉換為低電壓位準。因此，在時間區間T5時，SLP_LAN_N信號以及SLP_S5信號皆為低電壓位準，使得判斷電路61輸出低電壓位準的電壓，而截 止電晶體M4。據此，端點N8與端點N11則為斷路，且電源供應器裡的待命模組將被禁能。

綜上所述，本發明提供一種省電方法與控制電路，所述省電方法與控制電路可以在關閉的計算機系統不需要待命電壓(SBSV)時，自動地關閉待命模組。由於使用所述省電方法與控制電路的電源供應器可以在不須拔除電源插頭或切換電源供應器的開關的情況下，即能自動判斷是否禁能待命模組，因此本發明示範實施例所述的控制電路，除了能夠節省電源供應器之不必要的功率消耗，而符合環境保育趨勢外，所述控制電路對使用者而言，更具有相當大的方便性。

雖然本發明已於實施例揭露如上，然並非用以限定本發明，任何所屬本技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1‧‧‧傳統式電源供應器

2‧‧‧交流電供應電源

3、3’‧‧‧電源供應器

11、31‧‧‧交流電整流區塊

12、32‧‧‧系統模組

13、33‧‧‧待命模組

121、321‧‧‧系統切換區塊

123、323‧‧‧系統輸出區塊

124、324‧‧‧系統回授區塊

131、331‧‧‧待命轉換區塊

133、333‧‧‧待命輸出區塊

134、334‧‧‧待命回授區塊

122、322、132、332‧‧‧隔離式變壓器

335‧‧‧控制電路

4‧‧‧計算機系統

40‧‧‧主機板

41‧‧‧處理器

42‧‧‧區域網路模組

43‧‧‧南橋晶片

44‧‧‧快閃記憶體

45‧‧‧記憶體

46‧‧‧硬碟

3351‧‧‧流向控制器

SW1‧‧‧電源開關

M4‧‧‧電晶體

61‧‧‧判斷電路

62‧‧‧光耦合器

R17~R19‧‧‧電阻

D8~D11‧‧‧二極體

P1~P8‧‧‧接腳

OR1‧‧‧邏輯或閘

S200~S206‧‧‧步驟流程

圖1為傳統式電源供應器之功能方塊圖。

圖2A是依據本發明示範實施例所繪示之計算機系統之功能方塊圖。

圖2B是依據本發明另一示範實施例所繪示之計算機系統之功能方塊圖。

圖3是依據本發明示範實施例所繪示之省電方法的流程圖。

圖4是依據本發明示範實施例所繪示之系統狀態、待命電壓、SLP_LAN_N信號以及計算機系統是否支援喚醒功能的條件之關係表格。

圖5A是依據本發明示範實施例所繪示之電源供應器之功能方塊圖。

圖5B是依據本發明另一示範實施例所繪示之電源供應器之功能方塊圖。

圖6是依據本發明示範實施例所繪示之控制電路之電路圖。

圖7A是依據本發明示範實施例所繪示之當計算機系統支援喚醒功能時，控制電路中之多個信號的波形圖。

圖7B是依據本發明示範實施例所繪示之當計算機系統不支援喚醒功能時，控制電路中之多個信號的波形圖。

335‧‧‧控制電路

3351‧‧‧流向控制器

SW1‧‧‧電源開關

M4‧‧‧電晶體

61‧‧‧判斷電路

62‧‧‧光耦合器

R17~R19‧‧‧電阻

D8~D11‧‧‧二極體

P1~P8‧‧‧接腳

OR1‧‧‧邏輯或閘

Claims (15)

1. 一種適用於一計算機系統之控制電路，用以致能或禁能一電源供應器之一待命模組，電性耦接該待命模組中的兩端，該控制電路包括：一判斷電路，用以判斷用以表示已關閉的該計算機系統是否需要一待命電壓的一設定狀態；一電晶體，其一控制端電性耦接該判斷電路，其中當該判斷電路判斷該設定狀態表示已關閉的該計算機系統需要該待命電壓時，該判斷電路控制該電晶體導通，當該判斷電路判斷該設定狀態表示已關閉的該計算機系統不需要該待命電壓時，該判斷電路控制該電晶體截止；以及一光耦合器，電性耦接該電晶體，其中當該電晶體導通時，該光耦合器使連接該待命模組之兩端短路，以致能該待命模組，且當該電晶體截止時，該光耦合器使連接該待命模組之兩端斷路，以禁能該待命模組。
2. 如申請專利範圍第1項所述之控制電路，其中該判斷電路接收一喚醒功能支援信號，以判斷該設定狀態，其中該喚醒功能支援信號用以表示該計算機系統是否支援一喚醒功能。
3. 如申請專利範圍第2項所述之控制電路，其中該判斷電路更接收一系統狀態信號，其中該系統狀態信號用以表示該計算機系統的一系統狀態。
4. 如申請專利範圍第3項所述之控制電路，其中該判斷電路為一邏輯或閘(OR Gate)。
5. 如申請專利範圍第3項所述之控制電路，其中該喚醒功能支援信號為SLP_LAN_N信號，以及該系統狀態信號為SLP_S5信號。
6. 一種適用於一計算機系統之控制電路，用以致能或禁能一電源供應器之一待命模組，電性耦接該待命模組中的兩端，該控制電路包括：一判斷電路，用以判斷用以表示已關閉的該計算機系統是否需要一待命電壓的一設定狀態；一電晶體，其一控制端電性耦接該判斷電路，其中當該判斷電路判斷該設定狀態表示已關閉的該計算機系統需要該待命電壓時，該判斷電路控制該電晶體導通，當該判斷電路判斷該設定狀態表示已關閉的該計算機系統不需要該待命電壓時，該判斷電路控制該電晶體截止；一光耦合器，電性耦接該電晶體，其中當該電晶體導通時，該光耦合器使連接該待命模組之兩端短路，以致能該待命模組，且當該電晶體截止時，該光耦合器使連接該待命模組之兩端斷路，以禁能該待命模組；一流向控制器，耦接一電池與該待命電壓，用以選擇來自該電池或該待命電壓之一電流通過；一第一二極體，耦接該待命電壓、該流向控制器、一電源開關以及一第一電阻；該電源開關，其兩接腳分別耦接一交流電供應電源的兩端，其另外兩接腳分別耦接該流向控制器以及一第二二極體，其中當該電源開關開啟 時，耦接在該交流電供應電源的兩端之該兩接腳會短路，且該另外兩接腳亦會短路；該第二二極體，耦接一第二電阻；該第二電阻，耦接該電晶體、該判斷電路以及一第三電阻；以及該第三電阻，耦接該電晶體與一接地端。
7. 如申請專利範圍第6項所述之控制電路，其中當已關閉的該計算機系統被開啟時，該電流自該電池通過該流向控制器、該電源開關的該另外兩引腳、該第二二極體、該第二電阻與該第三電阻而流向該接地端，因此該電晶體會導通，且接著，該電流自該待命電壓通過該流向控制器、該電源開關的該另外兩引腳、該第二二極體、該第二電阻與該第三電阻而流向該接地端，因此該電晶體維持導通，並致能該待命模組。
8. 如申請專利範圍第6項所述之控制電路，其中該控制電路為整合於主機板上或設置在電源供應器中。
9. 一種電源供應器，包括：一交流電整流區塊；一系統模組，耦接該交流電整流區塊；以及一待命模組，耦接該交流電整流區塊，具有一控制電路，其中該控制電路判斷用以表示已關閉的該計算機系統是否需要一待命電壓的一設定狀態，以致能或是禁能該待命模組；其中該控制電路電性耦接該待命模組之多個內部端點，該控制電路包括：一判斷電路，用以判斷用以表示已關閉的該計算機 系統是否需要該待命電壓的該設定狀態；一電晶體，其一控制端電性耦接該判斷電路，其中當該判斷電路判斷該設定狀態表示已關閉的該計算機系統需要該待命電壓時，該判斷電路控制該電晶體導通，當該判斷電路判斷該設定狀態表示已關閉的該計算機系統不需要該待命電壓時，該判斷電路控制該電晶體截止；以及一光耦合器，電性耦接該電晶體，其中當該電晶體導通時，該光耦合器使連接該待命模組之兩端短路，以致能該待命模組，且當該電晶體截止時，該光耦合器使連接該待命模組之兩端斷路，以禁能該待命模組。
10. 如申請專利範圍第9項所述之電源供應器，其中該判斷電路接收一喚醒功能支援信號，以判斷該設定狀態，其中該喚醒功能支援信號用以表示該計算機系統是否支援一喚醒功能。
11. 如申請專利範圍第10項所述之電源供應器，其中該判斷電路更接收一系統狀態信號，其中該系統狀態信號用以表示該計算機系統的一系統狀態。
12. 如申請專利範圍第11項所述之電源供應器，其中該判斷電路為一邏輯或閘。
13. 如申請專利範圍第11項所述之電源供應器，其中該喚醒功能支援信號為SLP_LAN_N信號，以及該系統狀態信號為SLP_S5信號。
14. 一種電源供應器，包括：一交流電整流區塊； 一系統模組，耦接該交流電整流區塊；以及一待命模組，耦接該交流電整流區塊，具有一控制電路，其中該控制電路判斷用以表示已關閉的該計算機系統是否需要一待命電壓的一設定狀態，以致能或是禁能該待命模組；其中該控制電路電性耦接該待命模組之多個內部端點，其該控制電路包括：一判斷電路，用以判斷用以表示已關閉的該計算機系統是否需要一待命電壓的一設定狀態；一電晶體，其一控制端電性耦接該判斷電路，其中當該判斷電路判斷該設定狀態表示已關閉的該計算機系統需要該待命電壓時，該判斷電路控制該電晶體導通，當該判斷電路判斷該設定狀態表示已關閉的該計算機系統不需要該待命電壓時，該判斷電路控制該電晶體截止；一光耦合器，電性耦接該電晶體，其中當該電晶體導通時，該光耦合器使連接該待命模組之兩端短路，以致能該待命模組，且當該電晶體截止時，該光耦合器使連接該待命模組之兩端斷路，以禁能該待命模組；一流向控制器，耦接一電池與該待命電壓，用以選擇來自該電池或該特命電壓之一電流通過；一第一二極體，耦接該待命電壓、該流向控制器、一電源開關以及一第一電阻；該電源開關，其兩接腳分別耦接一交流電供應電源的兩端，其另外兩接腳分別耦接該流向控制器 與一第二二極體，其中當該電源開關開啟時，耦接在該交流電供應電源的兩端之該兩接腳會短路，且該另外兩接腳亦會短路；該第二二極體，耦接一第二電阻；該第二電阻，耦接該電晶體、該判斷電路以及一第三電阻；以及該第三電阻，耦接該電晶體與一接地端。
15. 如申請專利範圍第14項所述之電源供應器，其中當已關閉的該計算機系統被開啟時，該電流自該電池通過該流向控制器、該電源開關的該另外兩引腳、該第二二極體、該第二電阻與該第三電阻而流向該接地端，因此該電晶體會導通，且接著，該電流自該待命電壓通過該流向控制器、該電源開關的該另外兩引腳、該第二二極體、該第二電阻與該第三電阻而流向該接地端，因此該電晶體維持導通，並致能該待命模組。