TWI480727B - 電源供應裝置及其控制方法與放電方法 - Google Patents

Description

電源供應裝置及其控制方法與放電方法

本發明係關於一種電源供應裝置，尤指電源供應器於待機操作狀態下之控制方法與放電方法。

科技的進步，於現代人生活中，已提供許多不同功能的電子設備，方便人們享用，也加速人們的多方面訊息的傳播，譬如：TV、電腦、工作站、網域等等，相對地也需要提供較大、較穩定的電源支應。使用於工作、遊戲、通訊或是資訊處理等，幾乎完全依賴電腦設備進行處理。因此，電腦設備必須能夠提供穩定的運作以便利人們的使用。目前一般電腦設備大致包括中央處理器(Central Processing Unit,CPU)、晶片組、記憶體、儲存設備、界面連接裝置以及電源供應器。其中，電源供應器可提供穩定的電壓供應，以將外部提供之電源訊號(如電力公司)轉換成電腦內部電路所需之各種電壓的電源訊號，例如+5V、±12V、或是+3.3V等多種電壓，以利電腦設備穩定的運作。

當電腦設備接上外部電源時，電腦設備即可於正常工作模式(on mode)、睡眠模式(sleep mode)、待機工作模式(stand-by mode)或是關機模式(off mode)等不同工作模式下，進行運作。但是，由於能源短缺及全球暖化的現象日趨嚴重，對應於各種不同工作模式下的功率耗損，也訂定了各種不同的標準。

相關的規範有越來越嚴格的趨勢，例如，於歐盟之“耗能產品環保設計”指令(Energy-using Products,EuP)對於電腦設備之內部電源供應裝置(Internal Power Supply,IPS)於待機工作模式下的功率耗損(或稱為待機功耗)規範，已於2008年10月在EuP指令第三次會議上公佈了內部電源供應裝置的實施措施草案。其中，對於待機工作模式下的電能耗損作了以下規定：(1)從2010年1月7日起，待機工作模式下的電能耗損必須小於1W的要求；(2)從2013年起，待機工作模式下的電能耗損必須小於0.5W的要求。換言之，電源供應裝置必須於後端系統廠所能配合之最小輸出負載條件下(50毫安培至60毫安培)，使其電源供應裝置之電能耗損小於1W，甚至小於0.5W。然而，目前傳統的電源供應裝置，並無法達成此嚴苛的條件。

第一圖所示為傳統電源供應裝置之系統模組示意圖。

第二圖所示為傳統電源供應裝置之待機工作模式下電能耗損曲線圖。

傳統電源供應裝置1具有一整流電路11，與一外部電源10連接以接收外部電源訊號，並進行整流以形成一整流訊號；一功因校正電路(Power Factor Corrector,PFC)12，與整流電路11連接，接收整流訊號，並修正電流諧波失真，以輸出一穩定的直流訊號；一輸出電路13，與功因校正電路12連接，接收直流訊號，並轉換成數種不同電壓之主電源以驅動電腦設備；另外，一待機電路14，與功因校正電路12連接，且與輸出電路13並聯，當輸出電路13關閉時，則將直流訊號傳遞至待機電路14，使得電腦設備得以於一待機工作模式下，以一最低電能耗損之待機電源，例如：5V，保持電腦設備於待機狀態。

於傳統電源供應裝置1，所採用低電能耗損的策略是：於待機工作模式下，利用一具有較低電能耗損之待機電路14，維持輸出一待機電源，使得電腦設備得以進入待機工作模式，並節省輸出電路13之電能耗損。但是利用這種方法，無法符合日益嚴苛之電能耗損的規範。如第二圖所示，當操作於50毫安培至60毫安培時，則其電能耗損介於0.6W至0.7W之間，無法符合耗能產品環保設計指令於2013年的要求。

根據本發明之實施例，提供一種電源供應裝置，包括：一開關電路；一輸出電路，透過該開關電路與一外部電源連接，以輸出一主電源；一待機電路，連接至該外部電源，以輸出一待機電源；以及一控制電路，連接至該外部電源，且根據一正常工作模式，導通該開關電路以讓該外部電源之一電源訊號傳遞至該輸出電路，以及根據一待機工作模式，不導通該開關電路，以讓該電源訊號之一第一週期或一第二週期傳遞至該待機電路。

根據本發明之實施例，提供一種電源供應裝置的控制方法，包括：判斷該電源供應裝置於一正常工作模式，將一電源訊號傳送至一輸出電路；以及判斷該電源供應裝置於一待機工作模式，透過一控制電路控制一開關電路，使得該電源訊號之一第一週期或一第二週期傳遞至一待機電路。

根據本發明之實施例，提供一種電源供應裝置之放電方法，包括：判斷一外部電源移除；以及控制一控制電路，根據移除該外部電源瞬間之一電源訊號，導通一並聯於該外部電源之一放電電路，以使得並聯於該外部電源之一電容得以透過該放電電路進行放電。

本發明之機制係與公知技術截然不同，俾以提供一種電源供應裝置於待機操作狀態下之控制方法與放電方法，以達到最低電能損耗與更精確控制電容負載其電荷洩放時間，使得在降低待機電力電能損耗時並不影響洩放時間，因此增加電源供應裝置之穩定度，俾能符合耗能產品環保設計指令所制定之嚴苛的規範條件，以促進產業升級。

以上之概述與接下來的詳細說明及附圖，皆是為了能進一步說明本發明為達成預定目的所採取之方式、手段及功效。而有關本發明的其他目的及優點，將在後續的說明及圖式中加以闡述。

第三圖所示為根據本發明實施例之電源供應裝置之系統模組示意圖。

電源供應裝置2，具有一整流電路11，透過一開關電路21與一外部電源10連接，以接收外部電源10之外部電源訊號，並進行整流以形成一整流訊號，且開關電路21受控於控制電路23之控制訊號，於一正常工作模式下，開關電路21導通以讓外部電源訊號透過整流電路11、放電電路22、功因校正電路12傳遞至輸出電路，其中，開關電路21以及放電電路22可藉由輸出電路13控制其導通，或是透過控制電路控制其導通；以及於一待機工作模式下，開關電路21不導通，以讓一第一週期或一第二週期之外部電源訊號傳遞至待機電路；一功因校正電路12，與整流電路11連接，接收整流訊號，並修正電流諧波失真，以輸出一穩定的直流訊號；一輸出電路13，與功因校正電路12連接，接收直流訊號，並轉換成數種不同電壓之主電源以驅動電腦設備。

電源供應裝置2還具有一待機電路14，與功因校正電路12連接，且與輸出電路13並聯，當輸出電路13關閉時，則將直流訊號傳遞至待機電路14，待機電路14接收直流訊號，並輸出一待機電源，使得電腦設備得以於一待機工作模式下以一最低電能耗損，保持一待機狀態；一放電電路22，連接於整流電路11與功因校正電路12之間，可根據一控制訊號，對電源供應裝置2之電容負載進行放電；一控制電路23，連接於外部電源10的一端，可根據外部電源之電源訊號，產生一控制訊號，控制開關電路21及放電電路22。其中，整流電路11可為各種不同的半波整流電路或是全波整流電路，於本實施例則利用橋式整流電路對外部電源訊號進行全波整流。

電源供應裝置2之降低電能耗損的策略是：於待機工作模式下，關閉輸出電路13，利用開關電路21的導通或不導通，控制外部電源訊號之傳導，例如：利用開關電路21使得外部電源訊號之第一週期或是第二週期直接傳遞至待機電路14，以避免整流電路11、放電電路22、功因校正電路12之電能耗損。因此，僅利用外部電源訊號之部分週期，提供部分的電源訊號至待機電路14，並且避免整流電路11、放電電路22、功因校正電路12之電能耗損，藉此降低整體電源供應裝置2之整體電能耗損。於本實施例，第一週期為外部電源訊號之正半週期，而第二週期為外部電源訊號之負半週期，且外部電源訊號為一交流訊號。

並且，由於電源供應裝置2具有一放電電路22，放電電路22可於外部電源10移除時，受控於控制電路23而導通，使得電源供應裝置2之電容負載所儲存之電荷得以透過放電電路22之放電路徑進行快速的放電，藉此，當移除外部電源10之後，電源供應裝置2之內部電容負載之儲電量即會快速降低，以避免漏電，並能更精確控制洩放時間。

第四圖所示為根據本發明實施例之電源供應裝置的電路圖。

第四圖之電路圖為第三圖之本發明實施例電源供應裝置2的具體電路實現。其中，整流電路11，為一橋式整流電路，由D2-D5等四個二極體所組成；開關電路21，為一開關S1，但是亦可為其他種類的開關；功因校正電路12，為電容C2、電阻R5、二極體D6以及開關S2所組成，其中開關S2受到一功因校正晶片(未顯示)所控制；輸出電路13以及待機電路14分別連接至功因校正電路12，且輸出電路13以及待機電路14互為並聯關係，其中，輸出電路13以及待機電路14為本領域技術者所熟知，故僅略示其連接關係；放電電路22，於本實施例為電阻R3及第四電晶體Q4所組成，第四電晶體Q4根據控制電路23之控制訊號導通，則電源供應裝置3之電容負載即可透過放電電路22所形成之放電路徑快速放電；控制電路23，透過一分壓電路R1及R2以及一整流二極體D1，連接至外部電源10的一端，並根據外部電源訊號控制開關電路21以及放電電路22。

其中，於本實施例之電晶體Q1、Q2、Q4、Q5、Q6為NMOS電晶體，而第三電晶體Q3則為PNP電晶體，熟知此技藝者，亦可以其他型式的電晶體、開關或是電路來取代。並且，根據本發明精神，控制電路23及開關電路21可連接於外部電源10之任一端，藉此控制外部電源訊號之第一週期或是第二週期傳遞至電源供應裝置3。

電腦設備工作於一正常工作模式時，電源供應裝置3透過輸出電路13輸出一主電源以驅動電腦設備運行，此時之主電源為+5V、±12V、或是+3.3V等多種電壓的組合，以利電腦設備穩定的運作。但是，當電腦設備關閉或是於待機工作模式，則電源供應裝置3之輸出電路13關閉，透過待機電路14輸出一待機電源，以維持電腦設備於待機工作模式的運作。

於待機工作模式下，控制電路23藉由整流二極體D1以及分壓電路R1及R2取得第一週期或是第二週期之外部電源訊號。第一電晶體Q1與第六電晶體Q6之閘源極(Vgs)電壓會大於其臨界電壓(Vth)而導通，因此，第五電晶體Q5之閘源極(Vgs)電壓小於其臨界電壓(Vth)而不導通。同樣地，第二電晶體Q2之閘極電位(Vg)會與第一電晶體Q1之汲極(Vd)等電位，因此第二電晶體Q2不導通，則第三電晶體Q3亦不導通。因此，在此待機工作模式下，開關電路21之開關S1及放電電路22之第四電晶體Q4之閘極電位(Vg)為低準位，因此不導通。

換言之，當電源供應裝置3操作於待機工作模式下，則開關電路21則不導通。即是，於本實施例，外部電源訊號之第一週期(正半週期)於電源供應裝置3無法形成一電路迴路，因此外部電源訊號之第一週期則無法傳遞至電源供應裝置3；相同地，外部電源訊號之第二週期(負半週期)於電源供應裝置3可形成一電路迴路，因此外部電源訊號之第二週期則可傳導至電源供應裝置3，並可透過二極體D7所形成之路徑，直接傳遞至待機電路14，則待機電路14即可產生一待機電源。藉由本發明之電源供應裝置3，於待機工作模式下，整流電路11、放電電路22、功因校正電路12及輸出電路13皆不消耗電能，僅有外部電源訊號之第二週期傳遞至待機電路14，藉此，電源供應裝置3之電能消耗即可大幅度降低。

另外，當使用者移除外部電源10時，如國際法規“UL60950-1第2版”規定當移除外部電源10後一秒內，電源供應裝置3所內存之電力需低於外部電源10的37%，以避免漏電的狀況。因此，本發明設計一放電電路22，於移除外部電源10後，利用移除外部電源10的瞬間，將放電電路22導通，以利電源供應裝置3之電容負載能夠透過放電電路22進行快速的放電，以符合國際法規“UL60950-1第2版”的規範。

由於，外部電源10所提供之外部電源訊號具有第一週期與第二週期，因此，於移除外部電源10的瞬間，可能外部電源訊號處於第一週期或是第二週期，因此需要對此第一週期與第二週期分別設計電路，以使得無論於任何外部電源訊號供電瞬間移除時，皆可導通放電電路22以利電容負載進行放電。

當移除外部電源10，且剛好位於外部電源訊號之第二週期時(負半週期)，此時第一電晶體Q1及第六電晶體Q6的閘源極電壓(Vgs)不會瞬間低於臨界電壓(Vth)，因此第一電晶體Q1及第六電晶體Q6仍會維持導通狀態一段時間，此時，第五電晶體Q5之閘源極(Vgs)電壓小於其臨界電壓(Vth)而不導通。因此，第二直流電源V2即可透過電阻R4及二極體D9以使得第二電晶體Q2之閘源極電壓(Vgs)高於臨界電壓(Vth)而導通，並且第三電晶體Q3亦隨之導通，而第二直流電源V2即可傳遞至開關電路21之開關S1及放電電路22之第四電晶體Q4，則開關S1及第四電晶體Q4導通，電源供應裝置3之電容負載即可透過放電電路22之電阻R3及第四電晶體Q4組成之放電路徑，進行放電。

當移除外部電源10，且剛好位於外部電源訊號之第一週期時(正半週期)，此時第一電晶體Q1及第六電晶體Q6的閘源極電壓(Vgs)會低於臨界電壓(Vth)，因此第一電晶體Q1及第六電晶體Q6不導通，同時，第五電晶體Q5導通。此時，第一直流電源V1透過電阻R6及電容C3進行充電，並透過齊納二極體D8，使得第二電晶體Q2之閘源極電壓(Vgs)高於臨界電壓(Vth)而導通，並且第三電晶體Q3亦隨之導通，而將第二直流電源V2傳遞至開關電路21及放電電路22之第四電晶體Q4，使得開關電路21及放電電路22導通，電源供應裝置3之電容負載即可透過放電電路22之電阻R3及第四電晶體Q4組成之放電路徑，進行放電。

因此，綜上所述，當移除外部電源10，無論其外部電源訊號處於第一週期或是第二週期，皆可導通放電電路22，使得電源供應裝置3之電容負載得以透過放電電路22所產生之放電路徑進行快速的放電。根據本發明實施例，電源供應裝置3可於約300毫秒將所內存之電容負載之電荷放電至低於外部電源儲電量之37%以下。因此，本電路的提出，不僅可以改善待機模式下的電能損耗，亦可符合國際法規“UL60950-1第2版”對於洩放時間之規範。

第五圖所示為根據本發明實施例電源供應裝置之待機工作模式電能耗損曲線圖。

根據本發明實施例，電源供應裝置3於一待機工作模式下，輸出負載電流為50至60毫安培時，其電能耗損約為0.4W至0.48W之間，可大幅度地降低傳統電源供應裝置1於待機工作模式下之電能損耗，使得電源供應裝置3得以符合耗能產品環保設計指令於2013年的要求。

惟，以上所述，僅為本發明的具體實施例之詳細說明及圖式而已，並非用以限制本發明，本發明之所有範圍應以下述之申請專利範圍為準，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案所界定之專利範圍。

1．．．傳統電源供應裝置

2、3．．．電源供應裝置

10．．．外部電源

11．．．整流電路

12．．．功因校正電路

13．．．輸出電路

14．．．待機電路

21．．．開關電路

22．．．放電電路

23．．．控制電路

Q1、Q2、Q3、Q4、Q5、Q6．．．電晶體

D1、D2、D3、D4、D5、D6、D7、D9．．．二極體

R1、R2、R3、R4、R5．．．電阻

C1、C2、C3、C4．．．電容

V1、V2．．．直流電源

S1、S2．．．開關

D8．．．齊納二極體

第一圖所示為傳統電源供應裝置之系統模組示意圖。

第二圖所示為傳統電源供應裝置之待機工作模式下電能損耗曲線圖。

第三圖所示為根據本發明實施例之電源供應裝置之系統模組示意圖。

第四圖所示為根據本發明實施例之電源供應裝置的電路圖。

第五圖所示為根據本發明實施例電源供應裝置之待機工作模式電能耗損曲線圖。

2．．．電源供應裝置

10．．．外部電源

11．．．整流電路

12．．．功因校正電路

13．．．輸出電路

14．．．待機電路

21．．．開關電路

22．．．放電電路

23．．．控制電路

Claims (20)

1. 一種電源供應裝置，包括：一開關電路；一輸出電路，透過該開關電路與一外部電源連接，以輸出一主電源；一待機電路，連接至該外部電源，以輸出一待機電源；以及一控制電路，連接至該外部電源，且根據一正常工作模式，導通該開關電路以讓該外部電源之一外部電源訊號傳遞至該輸出電路，以及根據一待機工作模式，不導通該開關電路，以讓該外部電源訊號之一第一週期或一第二週期透過一二極體傳遞至該待機電路。
2. 如申請專利範圍第1項所述之電源供應裝置，其中該控制電路包括：一第一電晶體，其一控制端連接至該外部電源，以受控於該外部電源之該外部電源訊號；一第二電晶體，其一控制端連接至該第一電晶體之一第一端，且根據該第一電晶體的導通而不導通；一第三電晶體，其一控制端連接至該第二電晶體之一第一端，且根據該第二電晶體之不導通而不導通；以及一第一直流電源，與該第三電晶體之一第一端連接，且透過該第三電晶體控制該開關電路。
3. 如申請專利範圍第2項所述之電源供應裝置，其中更包括一放電電路，連接於該輸出電路與該外部電源之間，且當移除該外部電源時，該控制電路控制該放電電路導通，以對該電源供應裝置之一電容進行放電。
4. 如申請專利範圍第3項所述之電源供應裝置，其中該放電電路係由一第四電晶體與一電阻所組成。
5. 如申請專利範圍第3項所述之電源供應裝置，其中當移除該外部電源的瞬間，該外部電源訊號為該第二週期，則該第一電晶體、一第六電晶體維持導通狀態，一第五電晶體為不導通狀態，且一第二直流電源使得該第二電晶體導通，則該第三電晶體隨之導通，該第二直流電源透過該第三電晶體導通該放電電路。
6. 如申請專利範圍第3項所述之電源供應裝置，其中當移除該外部電源的瞬間，該外部電源訊號為該第一週期，則該第一電晶體、一第六電晶體為不導通狀態，一第五電晶體為導通狀態，且該第一直流電源使得該第二電晶體導通，則該第三電晶體隨之導通，一第二直流電源透過該第三電晶體導通該放電電路。
7. 如申請專利範圍第2項所述之電源供應裝置，其中該第一週期為正半週週期，該第二週期為負半週週期，且該外部電源訊號為一交流電源訊號。
8. 一種電源供應裝置的控制方法，包括：判斷該電源供應裝置於一正常工作模式，將一外部電源訊號傳送至一輸出電路；以及判斷該電源供應裝置於一待機工作模式，透過一控制電路控制一開關電路，使得該外部電源訊號之一第一週期或一第二週期透過一二極體傳遞至一待機電路。
9. 如申請專利範圍第8項所述之方法，更包括：判斷一外部電源移除時，該控制電路導通一放電電路，使得並聯於該待機電路之一電容得以透過該放電電路進 行放電。
10. 如申請專利範圍第8項所述之方法，其中該控制電路包括：一第一電晶體，其一控制端連接至一外部電源，以受控於該外部電源之該外部電源訊號；一第二電晶體，其一控制端連接至該第一電晶體之一第一端，且根據該第一電晶體的導通而不導通；一第三電晶體，其一控制端連接至該第二電晶體之一第一端，且根據該第二電晶體之不導通而不導通；以及一第一直流電源，與該第三電晶體之一第一端連接，且透過該第三電晶體控制該開關電路。
11. 如申請專利範圍第9項所述之方法，其中該放電電路係由一第四電晶體與一電阻所組成。
12. 如申請專利範圍第9項所述之方法，其中當移除該外部電源的瞬間，該外部電源訊號為該第二週期，則一第一電晶體、一第六電晶體維持導通狀態，一第五電晶體為不導通狀態，且一第二直流電源使得一第二電晶體導通，則一第三電晶體隨之導通，該第二直流電源透過該第三電晶體導通該放電電路。
13. 如申請專利範圍第9項所述之方法，其中當移除該外部電源的瞬間，該外部電源訊號為該第一週期，則一第一電晶體、一第六電晶體為不導通狀態，一第五電晶體為導通狀態，且一第一直流電源使得一第二電晶體導通，則一第三電晶體隨之導通，一第二直流電源透過該第三電晶體導通該放電電路。
14. 如申請專利範圍第9項所述之方法，其中該第一週期為 正半週週期，該第二週期為負半週週期，且該外部電源訊號為一交流電源訊號。
15. 一種電源供應裝置所述之放電方法，包括：判斷一外部電源移除；以及控制一控制電路，根據移除該外部電源瞬間之一外部電源訊號，導通一並聯於該外部電源之一放電電路，以使得並聯於該外部電源之一電容得以透過該放電電路進行放電。
16. 如申請專利範圍第15項之方法，其中該控制電路包括：一第一電晶體，其一控制端連接至該外部電源，以受控於該外部電源之該外部電源訊號；一第二電晶體，其一控制端連接至該第一電晶體之一第一端，且根據該第一電晶體的導通而不導通；一第三電晶體，其一控制端連接至該第二電晶體之一第一端，且根據該第二電晶體之不導通而不導通；以及一第一直流電源，與該第三電晶體之一第一端連接，且透過該第三電晶體控制一開關電路。
17. 如申請專利範圍第15項所述之方法，其中該放電電路係由一第四電晶體與一電阻所組成。
18. 如申請專利範圍第15項所述之方法，其中當移除該外部電源的瞬間，該外部電源訊號為一第二週期，則一第一電晶體、一第六電晶體維持導通狀態，一第五電晶體為不導通狀態，且一第二直流電源使得一第二電晶體導通，則一第三電晶體隨之導通，該第二直流電源透過該第三電晶體導通該放電電路。
19. 如申請專利範圍第15項所述之方法，其中當移除該外部電源的瞬間，該外部電源訊號為一第一週期，則一第一電晶體、一第六電晶體為不導通狀態，一第五電晶體為導通狀態，且一第一直流電源使得一第二電晶體導通，則一第三電晶體隨之導通，一第二直流電源透過該第三電晶體導通該放電電路。
20. 如申請專利範圍第15項所述之方法，其中一第一週期為正半週週期，一第二週期為負半週週期，且該外部電源訊號為一交流電源訊號。