JP2003234508A

JP2003234508A - 半導体発光素子駆動回路

Info

Publication number: JP2003234508A
Application number: JP2003000470A
Authority: JP
Inventors: Hiroyuki Nakamura; 博之中村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-04-22
Filing date: 2003-01-06
Publication date: 2003-08-22

Abstract

(57)【要約】【課題】バイポーラトランジスタのコレクタと直列回
路の間に発生する寄生インダクタンスの発生を抑える。【解決手段】発光素子４を駆動する為の半導体発光素
子駆動回路において、発光素子４を駆動する為の制御信
号がベースに入力され、制御信号に応答してエミッタ・
コレクタ間に電流を流すことにより、発光素子を駆動す
るバイポーラトランジスタ１と、バイポーラトランジス
タに接続された定電流源３と、バイポーラトランジスタ
１と発光素子４との間のラインに接続された、抵抗１０
９とコンデンサ１１０の直列回路と、を１チップ化し
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置（ｄｉｓｐｌ
ａｙｓ）や表示器（ｉｎｄｉｃａｔｏｒｓ）やＬＥＤプ
リンタヘッド等に用いられるＬＥＤ駆動回路や、光ディ
スク装置やＩＣ製造用の露光装置やレーザービームプリ
ンタ等に用いられるレーザー光源用の駆動回路や、光通
信用の発光素子の駆動回路として用いられる半導体発光
素子駆動回路に関する。

【０００２】

【従来の技術】発光ダイオード（ＬＥＤ）や半導体レー
ザーに代表される半導体発光素子の駆動回路としては、
発光素子のカソードを低電位の基準電圧源に接続し、そ
のアノード側に定電流源を接続したカソードコモン回路
と、発光素子のアノードを高電位の基準電圧源に接続
し、そのカソード側にスイッチング回路と定電流源とを
接続したアノードコモン回路と、の２種類がある。

【０００３】前者の側は特開平２−２９６３８２号等に
開示されている。一方、後者は、前者よりもスイッチン
グ速度が速い為に今後の主流の回路として期待されてい
る。

【０００４】図９は従来の半導体発光素子駆動回路の一
例を示す回路図である。

【０００５】図９において、１，２は差動接続されたバ
イポーラトランジスタ、３は定電流動作するバイポーラ
トランジスタ、４は半導体発光素子、５は抵抗、６は半
導体発光素子を駆動するバイポーラトランジスタと半導
体発光素子間の配線によるインダクタンス、７は半導体
発光素子と電源間の配線によるインダクタンス、８は半
導体発光素子の接合容量、９，１０はバイポーラトラン
ジスタ１，２のコレクタ・エミッタ容量、１１はバイポ
ーラトランジスタ３のベース・コレクタ容量である。

【０００６】図９に示すように、従来の半導体集積回路
による半導体発光素子駆動回路では、差動接続されたバ
イポーラトランジスタ１，２のエミッタは、同一導伝型
の定電流源として動作するバイポーラトランジスタ３の
コレクタへ接続されるように構成されている。

【０００７】又、従来、半導体発光素子を高速で電流ス
イッチングする回路としては、図１３に示すような個別
部品である抵抗１０９とコンデンサ１１０の直列接続さ
れた回路を、図１４に示すように、集積回路１１７が収
容されるパッケージ１１６の外部に設けるように構成さ
れている。

【０００８】

【発明が解決しようとする課題】まず、参考のために本
発明に係わる参考例に関する課題について説明する。

【０００９】図９の従来例の様な構成にすると、半導体
発光素子を駆動する電流波形は著しく乱されてしまうこ
とがある。

【００１０】図１０は、図９の例において、半導体発光
素子の駆動電流が乱されるメカニズムを説明する為の図
である。図１０に従い、このメカニズムを説明する。

【００１１】半導体発光素子４は、数ｍＡ〜１００ｍＡ
程度の定電流で高速にスイッチングされる必要が有る。
この定電流値をＩとし、インダクタンス６の値をＬ₁、
インダクタンス７の値をＬ₂とする。トランジスタ１が
カット・オフ状態から能動状態となり、半導体発光素子
４に流れる電流が略ゼロから定電流値Ｉにまで到達する
時間をｔとすると、インダクタンス６，７で、この電流
変化によって生ずる逆起電圧Ｖ₁、Ｖ₂はＶ₁＝Ｌ₁・Ｉ／ｔ，Ｖ₂＝Ｌ₂・Ｉ／ｔとなる。Ｖ₁はトランジスタ１のコレクタ・エミッタ容
量９、トランジスタ３のベース・コレクタ容量１１を通
し、トランジスタ３のベースへ伝送される。同様に、Ｖ
₂は半導体発光素子４の接合容量８を経て、９，１１を
通し、３のベースへ伝送される。

【００１２】また、バイポーラトランジスタの相互コン
ダクタンスｇ_mは、ｇ_m＝∂Ｉ_c／∂Ｖ_BE＝ｑＩ_C／ｋＴで表わされる。即ち、ベースへ与えられる電位の変化
は、大きなコレクタ電流の変化として現われる事にな
る。従って、従来構成によると、配線インダクタンスで
発生した電位変動は、定電流動作するトランジスタ３の
ベースへ伝達され、コレクタ電流、即ち、半導体発光素
子の駆動電流波形を乱すことになる。

【００１３】波形の乱れは、オーバーシュート、リンギ
ングによって表わされるが、オーバーシュートが発生す
ると、半導体発光素子が劣化し、ひいては半導体発光素
子を用いている製品寿命を短くしてしまう。

【００１４】これを回避する為には図１１に示す様に、
半導体発光素子駆動回路を蔵するパッケージ外部に、抵
抗１２、コンデンサ１３によるスナバ回路の追加する構
成や、或いは、図１２に示す様に、差動接続されたエミ
ッタ、定電流動作するトランジスタのベース、コレクタ
を端子へ引き出し、コイル１４の挿入、或いは容量１５
の挿入によって、定電流の安定化を図る手法が考えられ
る。

【００１５】しかしながら、図１１の様な手法では、オ
ーバーシュートを取る為の抵抗、容量より立上がり時間
が遅れ、駆動周波数の低下を招く恐れがある。

【００１６】又、図１２の様な手法によると、パッケー
ジピン数の増加、部品の増加が生じる。図１１、図１２
中で符号１９，２０，２１，２２は接続端子を示す。

【００１７】次に本発明に係わる課題について説明す
る。

【００１８】図１３は、従来例における寄生素子（寄生
インダクタンス成分）を含めた等価回路図であり、図１
４は、図１３に対応した実装状態図である。図１３、図
１４において、１，２は、集積回路１１７内に形成され
た、差動接続されたバイポーラトランジスタであり、３
は定電流源であり、４は半導体発光素子であり、５は抵
抗であり、１０６は半導体発光素子を駆動するバイポー
ラトランジスタのコレクタとパッケージ１１６のピンを
接続するボンディングワイヤによる寄生インダクタンス
であり、１０７はピンの寄生インダクタンスであり、１
０８はピンから半導体発光素子４までの配線による寄生
インダクタンスであり、１０９は抵抗であり、１１０は
コンデンサであり、１１２は抵抗１０９とコンデンサ１
１０の直列接続に伴う寄生インダクタンスであり、１５
は電源であり、１１４，１１５はトランジスタ１，２を
駆動する相補パルス信号であり、１１７はトランジスタ
１，２を含む集積回路である。

【００１９】半導体発光素子は、数ｍＡ〜１００ｍＡ程
度の定電流で高速にスイッチングされる必要がある。
今、この定電流値をＩとし、寄生インダクタンス１０
６、１０７、１０８、１１２の値をそれぞれＬ₁、
Ｌ₂、Ｌ₃、Ｌ₄とする。図１５は、図１３のトランジ
スタ１をスイッチ１８で表し、Ｌ₁＝Ｌ₂＝０〔Ｈ〕と
したときの近似回路である。図１５において、時刻ｔ＝
０において、スイッチ１１８を閉じると、Ａ点の電位を
Ｖ_Aとし、電源電位をＶ_CCとすると、Ａ点において、次
の式が成立する。

【００２０】Ｖ_A＝１／Ｃ・∫ｉ₂ｄｔ＋Ｌ₄・ｄｉ₁／ｄｔ＋Ｒｉ₂ （１）Ｖ_A＝Ｖ_CC−Ｌ₃・ｄｉ₁／ｄｔ（２）ｉ₁＝ｉ₂＋Ｉ（３）式（３）を式（１）に代入して微分すると、以下の式
（４）が得られる。

【００２１】ｄＶ_A／ｄｔ＝１／Ｃ（ｉ₁−Ｉ）＋Ｌ₄・ｄ²ｉ₁／ｄｔ² ＋Ｒ・ｄｉ₁／ｄｔ（４）また、式（２）を微分して以下の式（５）が得られる。

【００２２】ｄＶ_A／ｄｔ＝−Ｌ₃ｄ²ｉ₁／ｄｔ² （５）式（４）および式（５）より、以下の式（６）が得られ
る。

【００２３】（Ｌ₃＋Ｌ₄）・ｄ²ｉ₁／ｄｔ²＋Ｒ・ｄｉ₁／ｄｔ＋１／Ｃ（ｉ₁−Ｉ）＝０（６）式（６）の特性方程式ψ（Ｄ）は次のように表される。

【００２４】 ψ（Ｄ）＝（Ｌ₃＋Ｌ₄）Ｄ²＋Ｒ・Ｄ＋１／Ｃ（７） ψ（Ｄ）＝０の根をλ₁、λ₂とすると、過度解は次の
ようになる。

【００２５】ｉ₁＝Ｋ₁・ｅのλ₁ｔ乗＋Ｋ₂・ｅのλ₂ｔ乗（Ｋ₁、Ｋ₂は定数）（８）また、スイッチ１１８を閉じた後の定常状態では、ｉ₁
＝Ｉであるので、一般解は、以下の式（９）になる。

【００２６】ｉ₁＝Ｉ＋Ｋ₁・ｅのλ₁ｔ乗＋Ｋ₂・ｅのλ₂ｔ乗（９）式（７）を解くと、以下の式（１０）になる。

【００２７】Ｄ＝−Ｒ／２（Ｌ₃＋Ｌ₄）±ｊ√（ω₀ ²−τ^-2）＝−τ^-1±ｊω_f＝λ₁、λ₂ （１０）ただし、ω₀＝１／√（（Ｌ₃＋Ｌ₄）Ｃ）、τ＝２
（Ｌ₃＋Ｌ₄）／Ｒ、ω_f＝√（ω₀ ²−τ^-2）式（１０）で√内は、正負いずれの値もとるので、次の
３つの場合がある。

【００２８】 ω0 ＞ τ^-2 ω0 ＜ τ^-2 ω0 ＝ τ^-2 の場合、λ₁、λ₂とも複素数となり、ｉ₁は振動的
になる。式（９）を微分すると、以下の式（１１）が得
られる。

【００２９】ｄｉ₁／ｄｔ＝Ｋ₁λ₁・ｅのλ₁ｔ乗＋Ｋ₂λ₂・ｅのλ₂ｔ乗（１１）式（９）と式（１１）で、ｔ＝０で、ｉ₁＝０、ｔ＝∞
で、ｉ₁＝Ｉとすると、０＝Ｉ＋Ｋ₁＋Ｋ₂、０＝Ｋ₁
λ₁＋Ｋ₂λ₂となる。これから、Ｋ₁＝λ₂Ｉ／（λ
₁−λ₂）、Ｋ₂＝−λ₁Ｉ（λ₁−λ₂）となる。

【００３０】従って、以下の式（１２）が得られる。

【００３１】ｉ₁＝Ｉ｛１−ω₀／ω_f・ｅの−ｔ／τ乗・ｓｉｎ（ω_fｔ＋θ）｝ θ＝ｔａｎ^-1ω_fτ （１２）式（１２）は、周波数ω_fの振動が時定数τに沿う形で
対数的に減少する。

【００３２】の場合、λ₁、λ₂とも負の実数となる
ため、非振動状態となる。

【００３３】λ₁、λ₂＝−τ^-1±ω_s ただし、ω_s＝ｊω_f、 ω_f＝√〔｛Ｒ／２（（Ｌ₃＋Ｌ₄）｝²−｛１／√
（（Ｌ₃＋Ｌ₄）Ｃ）｝²〕従って、以下の式（１３）が得られる。

【００３４】ｉ₁＝Ｉ｛１−ω₀／ω_s・ｅの−ｔ／τ乗・ｓｉｎ（ω_Sｔ＋θ）｝ θ＝ｔａｎ^-1ω_sτ （１３）このため、ｉ₁は対数的に変化する。

【００３５】の場合、λ₁＝λ₂＝−τ^-1となり、臨
界点にあたる。

【００３６】ω_f＝０で、ω₀＝τ^-1 ｉ₁＝Ｉ｛１−ω₀／ω_s・ｅの−ｔ／τ乗・ｓｉｎ
（ω_fｔ＋θ）｝従って、ω_f→０で、ｉ₁＝Ｉ｛１＋（１＋ｔ／τ）・
ｅの−ｔ／τ乗｝となる。

【００３７】、、の各場合、半導体発光素子を流
れる電流波形は、それぞれ、図１６（ａ）、（ｂ）、
（ｃ）のようになる。ここで、図１６（ａ）の場合に
は、オーバーシュートの発生によって半導体発光素子の
寿命を損ない、製品寿命を短くしてしまう欠点があり、
図１６（ｂ）の場合には、立上がり時間が大きく、高速
スイッチングできないという欠点がある。最も望ましい
のは、図１６（ｃ）の波形である。この場合、式（１
１）より、１／√（（Ｌ₃＋Ｌ₄）Ｃ）＝Ｒ／２（Ｌ₃＋Ｌ₄）（１４）となり、寄生インダクタンスＬ₃、Ｌ₄の値より、立上
がり時間を最も速くできる抵抗９の抵抗値とコンデンサ
１０の容量を決定できる。

【００３８】さて、ここで、重要なことは、上記定量的
考察において仮定したＬ₁＝Ｌ₂＝０（Ｈ）である。Ｌ
₁＝Ｌ₂＝０（Ｈ）と仮定したために、最も立上がりの
速くかつオーバーシュートのない抵抗１０９の抵抗値と
コンデンサ１１０の容量の定数を決定できたが、従来で
は、パッケージの外部に個別部品である抵抗、コンデン
サを用いていたため、ボンディングワイヤによる寄生イ
ンダクタンス１０６（＝Ｌ₁）、パッケージのピンによ
る寄生インダクタンス１０７（＝Ｌ₂）が存在するた
め、Ｌ₁＝Ｌ₂＝０（Ｈ）とすることができない。この
ため、オーバーシュートの発生を抑えることが困難であ
り、オーバーシュートの発生を抑えるためには、コンデ
ンサ１１０の容量を大きくしなければならないが、コン
デンサ１１０の容量を大きくすると動作速度が遅くな
る。

【００３９】（発明の目的）本発明の第１の目的は、半
導体発光素子の駆動電流波形の乱れを無くし、安定した
駆動電流により半導体発光素子を駆動することにより、
半導体発光素子の劣化が無く、製品寿命を長くできる半
導体発光素子駆動回路を実現することにある。

【００４０】また、本発明の第２の目的は駆動周波数の
低下や、パッケージピン数の増加、部品の増加を解決で
きる半導体発光素子駆動回路を提供することにある。

【００４１】本発明の第３の目的は、発光素子を駆動す
る為の半導体発光素子駆動回路において、該発光素子を
駆動する為の制御信号がベースに入力され、該制御信号
に応答してエミッタ・コレクタ間に電流を流すことによ
り、該発光素子を駆動するバイポーラトランジスタと、
該バイポーラトランジスタに接続された定電流源と、該
バイポーラトランジスタと該発光素子との間のラインに
接続された、抵抗とコンデンサの直列回路と、を１チッ
プ化したことを特徴とする半導体素子駆動回路を提供す
ることにある。

【００４２】本発明の第４の目的は、集積回路内に形成
された、差動接続された２つのバイポーラトランジスタ
と、該バイポーラトランジスタの共通エミッタに接続さ
れた定電流源と、バイポーラトランジスタのうちの１つ
のトランジスタのコレクタに接続された半導体発光素子
を有し、前記バイポーラトランジスタのそれぞれのベー
スに相補的なパルス信号を加えることによって前記半導
体発光素子を駆動する半導体発光素子駆動回路におい
て、バイポーラトランジスタが形成される集積回路内に
抵抗とコンデンサの直列回路を形成し、該直列回路を前
記バイポーラトランジスタのコレクタと電源または基板
電位の間に接続することによってオーバーシュートを効
果的に抑制すると共に動作速度の低下を防ぐようにした
回路を提供することにある。

【００４３】

【課題を解決するための手段】本発明の基本構成は、発
光素子を駆動する為の制御信号が入力されるバイポーラ
トランジスタと、該バイポーラトランジスタに定電流を
供給する為の定電流源と、を有する駆動回路である。

【００４４】そして、該バイポーラトランジスタが、制
御信号としてのオン信号の入力によって、オンし、エミ
ッタ・ベース間に電流を流す。この電流は発光素子を駆
動する為の電流であり、定電流源より供給されるもので
ある。

【００４５】本発明では、バイポーラトランジスタと絶
縁ゲート型トランジスタを同一基板上に有する半導体集
積回路で、差動接続されたバイポーラトランジスタをス
イッチング回路として用い、それに接続されて駆動され
る発光素子を有する半導体発光素子駆動回路において、
前記差動接続されたバイポーラトランジスタに、絶縁ゲ
ート型トランジスタを用いた定電流回路を接続した。

【００４６】これにより、相互コンダクタンスの小さな
絶縁ゲート型トランジスタを用いて定電流源の応答性を
制御する事により、発光素子の駆動電流に発生するオー
バーシュート，リンギングを抑制することができる。

【００４７】また、前記絶縁ゲート型トランジスタが複
数個並列接続されていることを特徴とする。絶縁ゲート
型トランジスタは、パワーＭＯＳトランジスタのよう
に、特殊なプロセスによって形成されるものを除き、本
発明のようにバイポーラトランジスタと同一集積回路内
に形成されるものは、主として論理回路に用いられるた
め、その扱う電流は、通常１μＡ以下である。従って、
半導体発光素子を駆動するための数ｍＡ〜１００ｍＡの
電流を得るためには、巨大な絶縁ゲート型トランジスタ
が必要となる。シミュレーションによって得た該絶縁ゲ
ート型トランジスタの大きさは、ゲート幅２０００μ
ｍ、ゲート長３μｍである。このような大きさの絶縁ゲ
ート型トランジスタでは、もはや集中定数的に扱うこと
ができず、電流密度がトランジスタ内で異なることとな
ってしまうことがある。この点をより改善する為には絶
縁ゲート型トランジスタを複数個並列接続するとよい。

【００４８】また、前記定電流源として用いられる絶縁
ゲート型トランジスタのゲート部に、抵抗、容量より成
る時定数回路を接続したことを特徴とする半導体発光素
子駆動回路により、時定数を最適化する事で、ゲート電
位波形を制御することができ、オーバーシュート，リン
ギングの無い電流波形が得られる。

【００４９】また、前記バイポーラトランジスタのベー
スに、相補信号が入力されることによって駆動されるこ
とを特徴とする半導体発光素子駆動回路により、該バイ
ポーラトランジスタは、飽和状態となることなくスイッ
チングされるため、最も高速の電流スイッチングが可能
となる。

【００５０】すなわち、本発明によれば、差動接続され
たバイポーラトランジスタのエミッタへ接続される定電
流源として絶縁ゲート型トランジスタを用い、必要に応
じてそのゲートに抵抗、容量より成る時定数回路を接続
することによって、オーバーシュート，リンギングの無
い、高速な電流パルス波形を得る事が出来る。

【００５１】又、本発明においては、一対のバイポーラ
トランジスタからなる差動接続されたスイッチング回路
に、該回路と共に抵抗とコンデンサとの直列回路を一体
的に集積化して１チップＩＣとした。

【００５２】更に、より好ましくは、差動接続された一
対のバイポーラトランジスタからなるスイッチング回路
と絶縁ゲート型トランジスタからなる定電流回路とを有
する駆動手段を発光素子のカソード側に接続した駆動回
路であって、抵抗とコンデンサとの直列回路を該発光素
子のカソード側に接続するとともに、該駆動回路と該直
列回路とを１チップに集積化したことを特徴とする回路
にするとよい。

【００５３】これらの駆動回路は周知のＩＣプロセス技
術によって１チップＩＣとして実現できるが、ヒ化ガリ
ウムやインジウムリン等の化合物半導体を用いて作製し
てもよい。発光素子と同じ化合物半導体で駆動回路を作
製する場合には、両者を一体化して１チップ化すること
も容易になるであろう。

【００５４】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。

【００５５】（第１の参考例）図１は、本発明の第１の
参考例による半導体発光素子駆動回路の回路図である。
同図において、１，２は差動接続されたｎｐｎトランジ
スタ、３は１，２の共通エミッタへドレインが接続さ
れ、定電流動作する絶縁ゲート型トランジスタとなるＮ
ＭＯＳトランジスタ、４はカソードが、配線による寄生
インダクタンス６を介してｎｐｎトランジスタ１のコレ
クタへ接続される半導体発光素子、５はｎｐｎトランジ
スタ２のコレクタへ接続される、負荷である抵抗、７は
半導体発光素子４のアノードと高電位の基準電圧源であ
る電源１５の間の配線による寄生インダクタンス、８は
半導体発光素子４の接合容量Ｃ_j、９，１０はｎｐｎト
ランジスタ１，２のエミッタ・コレクタ間容量、１１は
定電流源として動作するＮＭＯＳトランジスタ３のドレ
イン・ゲート間容量、１２はその一端がＮＭＯＳトラン
ジスタ３のゲートと、容量１３の一端へ接続される抵抗
であり、該抵抗の他端は、バイアス電位を与えるＮＭＯ
Ｓトランジスタ１４のゲート及びドレインへ接続され、
又、１３の容量の他端は低電位の基準電圧源である接地
電位１６へ接続される。１７，１８は差動接続されたｎ
ｐｎトランジスタのベースへ相補スイッチング信号を与
えるインバータである。１９はＮＭＯＳトランジスタ１
４へ定電流を供給する定電流源である。

【００５６】図２は、本参考例における各部の電圧波
形、電流波形を示したものである。図２において本参考
例の動作を詳述する。

【００５７】インバータ１７がＨｉレベルをｎｐｎトラ
ンジスタ１のベースへ与え、インバータ１８がＬｏレベ
ルをｎｐｎトランジスタ２のベースへ与える。するとｎ
ｐｎトランジスタ１は能動状態へ、ｎｐｎトランジスタ
２はカット・オフ状態となり、ｎｐｎトランジスタ１の
コレクタ電流、即ち半導体発光素子の駆動電流は０か
ら、定電流動作するＮＭＯＳトランジスタ３のドレイン
電流Ｉへ、ある時間ｔで到達する。時間ｔでの電流変化
Ｉは、図２（ａ），（ｂ）に示すように、寄生インダク
タンス６（＝Ｌ₁），７（＝Ｌ₂）によって、夫々Ｌ₁
・Ｉ／ｔ，Ｌ₂・Ｉ／ｔの逆起電圧パルスを発生する。
この逆起電圧パルスは、半導体発光素子の接合容量８、
ｎｐｎトランジスタ１のエミッタ・コレクタ間容量９、
ＮＭＯＳトランジスタ３のゲート・ドレイン容量１１に
よって、ＮＭＯＳトランジスタ３のゲートまで伝送され
る。ｎｐｎトランジスタ１，２のエミッタの電位変動
は、ベースへの相補駆動信号によって発生する波形図２
（ｅ）実線と、上述逆起電圧パルスの合成された波形図
２（ｅ）点線のようになり、結局、ＮＭＯＳトランジス
タ３のゲートには図２（ｆ）点線の電位波形が発生す
る。

【００５８】また、ＮＭＯＳトランジスタの相互コンダ
クタンスｇ_mは、ｇ_m＝√（Ｉ_D・μ_nＣ_oxＷ／Ｌ）で表わされる。ここで、Ｉ_D：ドレイン電流 μ_n：電子の移動度Ｃ_OX：ゲート容量Ｗ：チャネル幅Ｌ：チャネル長である。

【００５９】上式は、バイポーラトランジスタの相互コ
ンダクタンスに比べ、絶縁ゲート型トランジスタとなる
ＭＯＳトランジスタの相互コンダクタンスがはるかに小
さい事を示している。そして、この事は、ゲートにおけ
る電位変動の影響が、ドレイン電流の変化として小さい
事を示している。

【００６０】更に、本参考例の如く、ＮＭＯＳトランジ
スタ３のゲートへ、抵抗１２と容量１３を接続する事に
よって、ゲート電位の振舞は時定数τ＝Ｃ_G・Ｒ_Gによ
って制御され、高速のパルスに対し応答できず、時定数
τによって応答する事となる。

【００６１】図３（ａ）〜（ｃ）は、定電流動作するＮ
ＭＯＳトランジスタ３のゲートに接続される抵抗１２と
容量１３による時定数を変化させた時の半導体発光素子
の駆動電流波形と、ゲート電位波形である。時定数を最
適化する事で、オーバーシュート，リンギングの無い電
流波形が得られる事を示している。

【００６２】また、ＭＯＳトランジスタ３は、誘電体と
してのＳｉＯ₂からなるフィールド絶縁膜により分離さ
れたＳｉ基板上の複数の活性領域に個々に形成されたＭ
ＯＳトランジスタを互いに並列接続して構成することが
好ましい。

【００６３】（第２の参考例）図４は、本発明における
第２の参考例による半導体発光素子駆動回路の回路図で
ある。本参考例では、絶縁ゲート型トランジスタとなる
ＮＭＯＳトランジスタを複数個並列接続し、各々のＭＯ
Ｓトランジスタのゲートへ、抵抗、容量を接続してい
る。

【００６４】これは、必要な駆動電流を得る為、ＮＭＯ
ＳトランジスタのＷ／Ｌを大きくとると、ゲート部の振
舞を分布定数回路として考える必要が有り、集中定数的
に取扱う事が出来ず最適化された設計が困難となる為で
ある。

【００６５】以上説明したように、差動接続されたバイ
ポーラトランジスタのエミッタへ接続される定電流源と
してＭＯＳトランジスタを用い、かつ、ゲート部に抵
抗、容量より成る時定数回路を接続することによって、
オーバーシュート，リンギングの無い、電流パルス波形
を得る事が出来る。

【００６６】このため、安定した駆動電流により半導体
発光素子を駆動することにより、半導体発光素子の劣化
が無く、製品寿命を長くすることができるという効果が
得られる。

【００６７】また、従来の対策により生じた、駆動周波
数の低下の問題や、パッケージピン数の増加、部品の増
加等の問題も、解決することができるという効果が得ら
れる。

【００６８】（第１の実施例）次に、本発明の第１の実
施例の半導体発光素子駆動回路を説明する。図５は、本
発明の実施例の半導体発光素子駆動回路を示す図であ
る。図５において、１，２は集積回路（図示せず）内に
形成された、差動接続されたバイポーラトランジスタで
あり、３は定電流源であり、４は半導体発光素子であ
り、５は抵抗であり、１０６は半導体発光素子を駆動す
るバイポーラトランジスタのコレクタとパッケージ１１
６のピンを接続するボンディングワイヤによる寄生イン
ダクタンスであり、１０７はピンの寄生インダクタンス
であり、１０８はピンから半導体発光素子４までの配線
による寄生インダクタンスであり、１０９はバイポーラ
トランジスタが形成された集積回路内に形成された抵抗
であり、１１０はバイポーラトランジスタが形成された
集積回路内に形成されたコンデンサである。抵抗１０９
とコンデンサ１１０は集積回路内で直列接続に形成さ
れ、この直列接続回路の一端は、半導体発光素子を駆動
するバイポーラトランジスタのコレクタに接続され、他
端は電源あるいは基板電位に接続される。１５は電源で
あり、１１４、１１５はトランジスタ１，２を駆動する
相補パルス信号である。

【００６９】この実施例において、図５の回路構成を図
１５と同様な近似回路で表すと、寄生インダクタンス１
０６、１０７、１０８の合成インダクタンスＬ₁＋Ｌ₂
＋Ｌ ₃をあらためてＬ₃とおくと図１５の矢印で示すＬ
₃になり、又従来例図１３における寄生インダクタンス
１１２、即ち、Ｌ₄は、ＣＲ直列回路が集積回路にある
ため、矢印で示すようにほぼ０とすることができる。即
ち、従来例で半導体発光素子を駆動するバイポーラトラ
ンジスタのコレクタと、ＣＲ直列回路の間に発生した寄
生インダクタンスを即ち、０とすることができる。つま
り、従来例で言えば、Ｌ₁＝Ｌ₂＝０とすることができ
ることとなる。

【００７０】前述の場合、前述の式（１４）は、Ｌ₄＝
０であるので、以下の式（１５）になる。

【００７１】１／√（Ｌ₃Ｃ）＝Ｒ／２Ｌ₃ （１５）このため、寄生インダクタンスＬ₃に関して抵抗１０９
の抵抗値Ｒとコンデンサ１１０の容量Ｃを適切に選ぶこ
とによって、半導体発光素子駆動回路において相補的な
パルス信号を加えたときに半導体発光素子に流れる電流
が振動的に変化する状態と非振動的に変化する状態の間
の臨界状態になるように設定できる。

【００７２】（第２の実施例）本実施例では図５の符号
３で示す定電流源を図４に示したようなＭＯＳトランジ
スタで構成した。

【００７３】以上説明したように、実施例１，２による
と、半導体発光素子駆動回路において、従来、バイポー
ラトランジスタが形成された集積回路の外部に配置した
抵抗とコンデンサとから成る直列回路を集積回路内に配
置し、直列回路をバイポーラトランジスタのコレクタと
集積回路内で直接接続するようにしたので、半導体発光
素子を駆動するバイポーラトランジスタのコレクタと直
列回路の間に従来例では発生した寄生インダクタンスは
発生しない。このため、外部に生じる寄生インダクタン
スに関して抵抗の抵抗値とコンデンサの容量を適切に選
ぶことによって、半導体発光素子駆動回路において相補
的なパルス信号を加えたときに半導体発光素子に流れる
電流が振動的に変化する状態と非振動的に変化する状態
の間の臨界状態になるように設定できる。このように設
定することにより、半導体発光素子駆動回路において、
オーバーシュートを防止でき、また高速スイッチングを
行うことができる。

【００７４】図６は、本発明の駆動回路が形成されたＩ
Ｃチップの部分的な断面を示す図である。図では、１つ
のバイポーラトランジスタＢＰＴと２つのＭＯＳトラン
ジスタＭＯＳのみ示し、保護層等は省略してある。２０
１はＰ型シリコン基板、２０２はｎ⁺型のコレクタ埋込
み層、２０３はＰ型のウエル、２０４はｎ^-型のエピタ
キシャル層、２０５はＰ型ベース、２０６はＮ⁺型のエ
ミッタである。２０７，２０８は２つのＮＭＯＳトラン
ジスタＭＯＳのソース・ドレインであり、２１０はゲー
トである。２０９は素子分離用のフィールド絶縁膜であ
る。

【００７５】又、配線２１１は発光素子との接続端子に
接続されるバイポーラトランジスタのコレクタ配線、２
１２は入力端子となるベース配線、２１３は定電流源と
バイポーラトランジスタを接続する配線、２１４は低電
位の基準電圧源に接続されるアースラインである。

【００７６】又、図７は抵抗ＲとコンデンサＣとの直列
回路の形成されたＩＣチップの部分断面を示す図であ
る。

【００７７】２２１，２２２はｎ⁺型拡散層、２１５は
抵抗ＲとコンデンサＣとを接続する直列接続用配線であ
る。２３０は層間絶縁膜である。

【００７８】本発明においては、ＢｉＭＯＳプロセスや
ＢｉＣＭＯＳプロセスと呼ばれる製造方法により、駆動
回路が図６のように１チップ化され、必要に応じて図７
の回路も共にモノリシックに集積化する。

【００７９】図８は、本発明の回路を用いたシステムの
例であり、Ａはプリンタ、Ｂは光通信システムを示す。

【００８０】ＤＲＭは感光体、ＣＬＮはクリーナー、Ｃ
ＧＲは帯電器である。ＥＸＰは露光装置であり、ここに
本発明の駆動回路が用いられる。ＤＶＬＰは現像器、Ｐ
は記録媒体である。露光装置ＥＸＰは、ＬＥＤアレイ又
はレーザーダイオードを発光素子として用い、これから
の光を用いて感光体に潜像を作る。

【００８１】通信システムＢでは、発信側は発光素子と
してのレーザーダイオードＬＤと駆動回路とをもつ発信
機ＳＹＳ１をもち、受信側は光ダイオードセンサーＰＨ
Ｄと受信機ＳＹＳ２をもつ。ＯＦＲは光ファイバーであ
る。本発明はこの発信機ＳＹＳ１に採用される。

【００８２】

【発明の効果】以上説明したように、本発明によれば、
半導体発光素子を駆動するバイポーラトランジスタのコ
レクタと直列回路の間に従来例では発生した寄生インダ
クタンスの発生を抑えることができる。このため、外部
に生じる寄生インダクタンスに関して抵抗の抵抗値とコ
ンデンサの容量を適切に選ぶことによって、半導体発光
素子駆動回路において相補的なパルス信号を加えたとき
に半導体発光素子に流れる電流が振動的に変化する状態
と非振動的に変化する状態の間の臨界状態になるように
設定できる。このように設定することにより、半導体発
光素子駆動回路において、オーバーシュートを防止で
き、また高速スイッチングを行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の参考例の半導体発光素子駆動回
路図である。

【図２】図１の回路の動作時の各部の電圧、電流波形を
示す説明図である。

【図３】本発明を実施した時の半導体発光素子駆動電流
と定電流ＮＭＯＳのゲートの電位波形図である。

【図４】本発明の第２の参考例による駆動回路の図であ
る。

【図５】本発明の第１実施例による駆動回路の図であ
る。

【図６】本発明の実施例による駆動回路チップの部分断
面図である。

【図７】本発明の実施例による駆動回路チップの部分断
面図である。

【図８】本発明の駆動回路を用いたシステムの構成を示
す模式図である。

【図９】従来例の半導体発光素子駆動回路図である。

【図１０】図９の回路を動作させた時の各部の電圧、電
流波形図である。

【図１１】別の駆動回路の回路図である。

【図１２】別の駆動回路の回路図である。

【図１３】従来例の半導体発光素子駆動回路図である。

【図１４】図１３に対応した実装状態図である。

【図１５】図１３の近似回路図である。

【図１６】駆動電流波形図である。

【符号の説明】

１，２ｎｐｎトランジスタ３ＮＭＯＳトランジスタ４半導体発光素子５抵抗７寄生インダクタンス８接合容量Ｃ_j ９，１０エミッタ・コレクタ間容量１１ドレイン・ゲート間容量１２抵抗１３容量１４ＮＭＯＳトランジスタ１５電源１６接地電位１７，１８インバータ１９定電流源１０６寄生インダクタンス１０７寄生インダクタンス１０８寄生インダクタンス１０９抵抗１１０コンデンサ１１４、１１５相補パルス信号１１６パッケージ２０１Ｐ型シリコン基板２０２ｎ⁺型のコレクタ埋込み層２０３Ｐ型のウエル２０４ｎ^-型のエピタキシャル層２０５Ｐ型ベース２０６Ｎ⁺型のエミッタ２０７，２０８ソース・ドレイン２０９フィールド絶縁膜２１０ゲート２１１コレクタ配線２１２ベース配線２１３配線２１４アースライン２１５直列接続用配線２２１，２２２ｎ⁺型拡散層２３０層間絶縁膜

Claims

【特許請求の範囲】

【請求項１】発光素子を駆動する為の半導体発光素子
駆動回路において、該発光素子を駆動する為の制御信号がベースに入力さ
れ、該制御信号に応答してエミッタ・コレクタ間に電流
を流すことにより、該発光素子を駆動するバイポーラト
ランジスタと、該バイポーラトランジスタに接続された定電流源と、該バイポーラトランジスタと該発光素子との間のライン
に接続された、抵抗とコンデンサの直列回路と、を１チ
ップ化したことを特徴とする半導体発光素子駆動回路。
【請求項２】集積回路内に形成された、差動接続され
た２つのバイポーラトランジスタと、該バイポーラトラ
ンジスタの共通エミッタに接続された定電流源と、バイ
ポーラトランジスタのうちの１つのトランジスタのコレ
クタに接続された半導体発光素子を有し、前記バイポー
ラトランジスタのそれぞれのベースに相補的なパルス信
号を加えることによって前記半導体発光素子を駆動する
半導体発光素子駆動回路において、バイポーラトランジ
スタが形成される集積回路内に抵抗とコンデンサの直列
回路を形成し、該直列回路を前記バイポーラトランジス
タのコレクタと電源または基板電位の間に接続すること
を特徴とする半導体発光素子駆動回路。
【請求項３】請求項２記載の半導体発光素子駆動回路
において、前記抵抗の抵抗値とコンデンサの容量を集積
回路の外部で発生する寄生インダクタンスに関して適切
に選ぶことによって、前記バイポーラトランジスタのベ
ースに相補的なパルス信号を加えたときに半導体発光素
子に流れる電流が振動的に変化する状態と非振動的に変
化する状態の間の臨界状態になるように設定することを
特徴とする半導体発光素子駆動回路。