JP2003232811A - 検査用プローブ基板及びその製造方法 - Google Patents
検査用プローブ基板及びその製造方法Info
- Publication number
- JP2003232811A JP2003232811A JP2002031987A JP2002031987A JP2003232811A JP 2003232811 A JP2003232811 A JP 2003232811A JP 2002031987 A JP2002031987 A JP 2002031987A JP 2002031987 A JP2002031987 A JP 2002031987A JP 2003232811 A JP2003232811 A JP 2003232811A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- manufacturing
- inspection probe
- probe substrate
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】製造効率が良く、且つ半導体チップとの接触抵
抗をより小さくして正確な検査を行なうことが可能であ
る検査用プローブ基板及びその製造方法を提供するこ
と。 【解決手段】銅箔を備えた基板に突起と該突起に接続す
る配線パターンとを形成する検査用プローブ基板の製造
方法において、前記突起の形成は、Ａｕボールをボンデ
ィングした後にＡｕワイヤをクランプしたキャピラリを
移動することにより行ない、その後前記突起の上に第１
のめっき及び第２のめっきを施したことにある。
抗をより小さくして正確な検査を行なうことが可能であ
る検査用プローブ基板及びその製造方法を提供するこ
と。 【解決手段】銅箔を備えた基板に突起と該突起に接続す
る配線パターンとを形成する検査用プローブ基板の製造
方法において、前記突起の形成は、Ａｕボールをボンデ
ィングした後にＡｕワイヤをクランプしたキャピラリを
移動することにより行ない、その後前記突起の上に第１
のめっき及び第２のめっきを施したことにある。
Description
【０００１】
【発明の属する技術分野】本発明は、外部端子と電気的
に接触して半導体装置または電子装置の検査を行なうた
めの検査用プローブ基板及びその製造方法に関するもの
である。更に詳述すれば本発明は、特に半導体集積回路
チップ／ＣＳＰ（Chip Size/Scale Package ）パッケー
ジの品質を単体のまま検査する検査用プローブ基板及び
その製造方法に関するものである。
に接触して半導体装置または電子装置の検査を行なうた
めの検査用プローブ基板及びその製造方法に関するもの
である。更に詳述すれば本発明は、特に半導体集積回路
チップ／ＣＳＰ（Chip Size/Scale Package ）パッケー
ジの品質を単体のまま検査する検査用プローブ基板及び
その製造方法に関するものである。
【０００２】
【従来の技術】パッケージしていないベアチップを複数
個搭載したプリント基板を、ＭＣＭ（Multi Chip Modul
e ）という。このＭＣＭは、電子機器の発展と共に本質
的ニーズである軽薄短小に対応する有効な手段として、
機器開発の重要な技術に位置付けられるようになってき
た。
個搭載したプリント基板を、ＭＣＭ（Multi Chip Modul
e ）という。このＭＣＭは、電子機器の発展と共に本質
的ニーズである軽薄短小に対応する有効な手段として、
機器開発の重要な技術に位置付けられるようになってき
た。
【０００３】また、パッケージをする場合でも、パッケ
ージ基材量を最小限とし、パッケージ面積（体積）がチ
ップと略等しい程度に小型化したＣＳＰ（Chip Size/Sc
alePackage ）の開発が極めて活発で、デバイスメーカ
から種々の形状の小型パッケージが発表されている。こ
のＣＳＰパッケージの多くは、外部端子がパッケージの
裏面にはんだボールを配列するＢＧＡ構造である。
ージ基材量を最小限とし、パッケージ面積（体積）がチ
ップと略等しい程度に小型化したＣＳＰ（Chip Size/Sc
alePackage ）の開発が極めて活発で、デバイスメーカ
から種々の形状の小型パッケージが発表されている。こ
のＣＳＰパッケージの多くは、外部端子がパッケージの
裏面にはんだボールを配列するＢＧＡ構造である。
【０００４】これらのベアチップやＣＳＰの最大の障壁
は、品質保証されたチップ／パッケージ（ＫＧＤ：Know
n Good Die）選別のための非破壊検査方法であり、その
ためにはチップの電極パッドあるいはパッケージの外部
端子用はんだボールと接触して電気的導通を確保するた
めの突起を設けた検査用プローブ基板の開発がポイント
になる。
は、品質保証されたチップ／パッケージ（ＫＧＤ：Know
n Good Die）選別のための非破壊検査方法であり、その
ためにはチップの電極パッドあるいはパッケージの外部
端子用はんだボールと接触して電気的導通を確保するた
めの突起を設けた検査用プローブ基板の開発がポイント
になる。
【０００５】従来は、チップのアルミパッドの位置に合
わせてタングステン製の微小針を設けた検査用プローブ
基板が使用されていた。しかし、チップの小型化、多ピ
ン化に伴い、パッド数や端子数が増大し、またパッドや
端子ピッチはますます狭くなっているため、タングステ
ン針を配置した検査用プローブ基板では、基板自体の製
造に大きな制約が生じている。
わせてタングステン製の微小針を設けた検査用プローブ
基板が使用されていた。しかし、チップの小型化、多ピ
ン化に伴い、パッド数や端子数が増大し、またパッドや
端子ピッチはますます狭くなっているため、タングステ
ン針を配置した検査用プローブ基板では、基板自体の製
造に大きな制約が生じている。
【０００６】そのため現在では、テープキャリアと微小
バンプ製造技術を組み合せたＫＧＤ判別用プローブ組み
込みソケットが開発されている。これらの構造は、微細
配線を設けた基板にチップの電極パッド、或いはパッケ
ージの外部端子のはんだボールに対応する位置に突起を
設けて検査用プローブ基板とし、この検査用プローブ基
板と上型との間に検査すべきチップを挟む方式となって
いる。
バンプ製造技術を組み合せたＫＧＤ判別用プローブ組み
込みソケットが開発されている。これらの構造は、微細
配線を設けた基板にチップの電極パッド、或いはパッケ
ージの外部端子のはんだボールに対応する位置に突起を
設けて検査用プローブ基板とし、この検査用プローブ基
板と上型との間に検査すべきチップを挟む方式となって
いる。
【０００７】図３は従来の検査用プローブ基板の製造方
法を示した部分製造工程図である。３１は銅箔、３２は
フレキシブル基板、３３はブラインドビア開口部、３４
はブラインドビア、３５はビアフィリング用銅めっき、
３６はフォトレジスト、３７はフォトエッチング塗布
部、３８は突起、３９は第１の配線パターン、４０は第
２の配線パターン、４１は検査用プローブ基板である。
法を示した部分製造工程図である。３１は銅箔、３２は
フレキシブル基板、３３はブラインドビア開口部、３４
はブラインドビア、３５はビアフィリング用銅めっき、
３６はフォトレジスト、３７はフォトエッチング塗布
部、３８は突起、３９は第１の配線パターン、４０は第
２の配線パターン、４１は検査用プローブ基板である。
【０００８】なお、ここでは便宜上、検査用プローブ基
板の一部分について説明しており、本来突起はベアチッ
プの電極パッドに対応する程の数を有している。この突
起は検査用プローブ基板の上に格子状に形成されてい
る。
板の一部分について説明しており、本来突起はベアチッ
プの電極パッドに対応する程の数を有している。この突
起は検査用プローブ基板の上に格子状に形成されてい
る。
【０００９】まず、図３（ａ）に示すように、両面に銅
箔３１を有するフレキシブル基板３２の一方の銅箔３１
上にフォトエッチングを施し、ブラインドビア開口部３
３を設ける。そして、炭酸ガスレーザでフレキシブル基
板３２に穴を開け、図３（ｂ）に示すようにブラインド
ビア３４を形成する。
箔３１を有するフレキシブル基板３２の一方の銅箔３１
上にフォトエッチングを施し、ブラインドビア開口部３
３を設ける。そして、炭酸ガスレーザでフレキシブル基
板３２に穴を開け、図３（ｂ）に示すようにブラインド
ビア３４を形成する。
【００１０】次いで、図３（ｃ）に示すように、フレキ
シブル基板３２のブラインドビア３４の壁面に導通化処
理を施した後、ブラインドビア３４及びフレキシブル基
板３２の銅箔３１の上にビアフィリング用銅めっき３５
を施す。これにより、ブラインドビア３４の内部は銅め
っきで埋め込まれ、上下銅箔３１の間を電気的に導通化
することができると共に、ブラインドビア３４が開口す
る側に位置する銅箔３１には、約２０μｍの銅めっきが
施される。
シブル基板３２のブラインドビア３４の壁面に導通化処
理を施した後、ブラインドビア３４及びフレキシブル基
板３２の銅箔３１の上にビアフィリング用銅めっき３５
を施す。これにより、ブラインドビア３４の内部は銅め
っきで埋め込まれ、上下銅箔３１の間を電気的に導通化
することができると共に、ブラインドビア３４が開口す
る側に位置する銅箔３１には、約２０μｍの銅めっきが
施される。
【００１１】次に、図３（ｄ）に示すように、一方の銅
箔３１の面及びその裏面である他方の銅箔３１の面にフ
ォトレジスト３６を塗布した後、フレキシブル基板３２
の両面に露光および現像を施し、所望の形状のエッチン
グマスクを形成する。
箔３１の面及びその裏面である他方の銅箔３１の面にフ
ォトレジスト３６を塗布した後、フレキシブル基板３２
の両面に露光および現像を施し、所望の形状のエッチン
グマスクを形成する。
【００１２】そして、図３（ｅ）に示すように、塩化第
二鉄水溶液をスプレーし、一方の銅箔３１の面をエッチ
ング加工した後レジスト膜を剥膜し、図３（ｆ）に示す
ような第１の配緑パターン３９を形成する。
二鉄水溶液をスプレーし、一方の銅箔３１の面をエッチ
ング加工した後レジスト膜を剥膜し、図３（ｆ）に示す
ような第１の配緑パターン３９を形成する。
【００１３】次に、図３（ｇ）に示すように、第１の配
線パターン３９の面の上の所望の位置に再びフォトレジ
スト３６を塗布し、露光および現像工程を経て、エッチ
ングマスクとしてのレジスト膜を形成する。
線パターン３９の面の上の所望の位置に再びフォトレジ
スト３６を塗布し、露光および現像工程を経て、エッチ
ングマスクとしてのレジスト膜を形成する。
【００１４】そして、図３（ｈ）に示すように、再び塩
化第二鉄水溶液をスプレーし、フォトエッチング塗布部
３７の下に位置する銅めっきを残し、ビアフィリング用
銅めっき３５をハーフエッチングし、その後フォトエッ
チング塗布部３７を剥膜して図３（ｉ）に示すように突
起３８を形成する。
化第二鉄水溶液をスプレーし、フォトエッチング塗布部
３７の下に位置する銅めっきを残し、ビアフィリング用
銅めっき３５をハーフエッチングし、その後フォトエッ
チング塗布部３７を剥膜して図３（ｉ）に示すように突
起３８を形成する。
【００１５】さらに、図３（ｊ）に示すように、第１の
配線パターン３９の面をフォトレジスト３６により遮蔽
し、他方の銅箔３１の面にフォトレジスト３６を塗布
し、露光及び現像工程を経て、図３（ｋ）に示すような
エッチング加工を施し、第２の配線パターン４０を形成
する。
配線パターン３９の面をフォトレジスト３６により遮蔽
し、他方の銅箔３１の面にフォトレジスト３６を塗布
し、露光及び現像工程を経て、図３（ｋ）に示すような
エッチング加工を施し、第２の配線パターン４０を形成
する。
【００１６】最後に、図３（ｌ）に示すように、第１の
配線パターン３９の面及び第２の配線パターン４０の面
のレジスト膜を剥離して、検査用プローブ基板４１を製
作する。
配線パターン３９の面及び第２の配線パターン４０の面
のレジスト膜を剥離して、検査用プローブ基板４１を製
作する。
【００１７】
【発明が解決しようとする課題】従来の検査用プローブ
基板及びその製造方法には以下に説明する問題点があっ
た。
基板及びその製造方法には以下に説明する問題点があっ
た。
【００１８】従来の検査用プローブ基板では、突起とチ
ップの電極パッドとのアライメントに、画像認識などを
用いることはなく、通常はチップをソケットに落とし込
んで機械的な位置合わせで接触させるので、検査用プロ
ーブ基板の製造精度やチップの切断精度などから、チッ
プの電極パッドと検査用プローブ基板の突起の位置が１
０μｍずれることは普通である。このずれによって、接
触部分が１点のみとなってしまい、接触抵抗が増大する
ことがあった。また、電極パッドは通常酸化膜で覆われ
ているため、接触抵抗が大きくなりがちであった。
ップの電極パッドとのアライメントに、画像認識などを
用いることはなく、通常はチップをソケットに落とし込
んで機械的な位置合わせで接触させるので、検査用プロ
ーブ基板の製造精度やチップの切断精度などから、チッ
プの電極パッドと検査用プローブ基板の突起の位置が１
０μｍずれることは普通である。このずれによって、接
触部分が１点のみとなってしまい、接触抵抗が増大する
ことがあった。また、電極パッドは通常酸化膜で覆われ
ているため、接触抵抗が大きくなりがちであった。
【００１９】以上のような要因と、従来の検査用プロー
ブ基板の突起はその表面が鋭角ではないことから、接触
抵抗が大きいという問題があった。
ブ基板の突起はその表面が鋭角ではないことから、接触
抵抗が大きいという問題があった。
【００２０】また、検査用プローブ基板の突起の製作
は、レジスト膜の形成やエッチング作業など複雑な工程
を多く含むめっき突起形成方法を採用しているため、製
作時間が多大にかかり、製造効率が悪いという問題もあ
った。
は、レジスト膜の形成やエッチング作業など複雑な工程
を多く含むめっき突起形成方法を採用しているため、製
作時間が多大にかかり、製造効率が悪いという問題もあ
った。
【００２１】従って本発明の目的は、前記した従来技術
の欠点を解消し、製造効率が良く、且つ半導体チップと
の接触抵抗をより小さくして正確な検査を行なうことが
可能である検査用プローブ基板及びその製造方法を提供
することにある。
の欠点を解消し、製造効率が良く、且つ半導体チップと
の接触抵抗をより小さくして正確な検査を行なうことが
可能である検査用プローブ基板及びその製造方法を提供
することにある。
【００２２】
【課題を解決するための手段】本発明は上記の目的を実
現するため、銅箔を備えた基板に突起と該突起に接続す
る配線パターンとを形成して成る検査用プローブ基板に
おいて、前記突起は、ＡｕボールとＡｕワイヤとから構
成して成り、且つ該突起上に第１のめっき及び第２のめ
っきを施した。
現するため、銅箔を備えた基板に突起と該突起に接続す
る配線パターンとを形成して成る検査用プローブ基板に
おいて、前記突起は、ＡｕボールとＡｕワイヤとから構
成して成り、且つ該突起上に第１のめっき及び第２のめ
っきを施した。
【００２３】第１のめっきは、Ｎｉ、Ｃｏ、Ｃｒのうち
の何れか一つの金属或いはこれらの合金とした。
の何れか一つの金属或いはこれらの合金とした。
【００２４】第２のめっきは、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ
のうちの何れか一つの金属とした。
のうちの何れか一つの金属とした。
【００２５】本発明は上記の目的を実現するため、銅箔
を備えた基板に突起と該突起に接続する配線パターンと
を形成する検査用プローブ基板の製造方法において、前
記突起の形成は、Ａｕボールをボンディングした後にＡ
ｕワイヤをクランプしたキャピラリを移動することによ
り行ない、その後前記突起の上に第１のめっき及び第２
のめっきを施す製造方法を採用した。
を備えた基板に突起と該突起に接続する配線パターンと
を形成する検査用プローブ基板の製造方法において、前
記突起の形成は、Ａｕボールをボンディングした後にＡ
ｕワイヤをクランプしたキャピラリを移動することによ
り行ない、その後前記突起の上に第１のめっき及び第２
のめっきを施す製造方法を採用した。
【００２６】第１のめっきは、Ｎｉ、Ｃｏ、Ｃｒのうち
の何れか一つの金属或いはこれらの合金をめっきするこ
とにより行なった。
の何れか一つの金属或いはこれらの合金をめっきするこ
とにより行なった。
【００２７】第２のめっきは、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ
のうちの何れか一つの金属をめっきすることにより行な
った。
のうちの何れか一つの金属をめっきすることにより行な
った。
【００２８】
【発明の実施の形態】発明の実施の形態を、以下図面に
基づいて詳述する。
基づいて詳述する。
【００２９】図１は、本発明の検査用プローブ基板の一
実施例を示したものであって、（ａ）は平面図、（ｂ）
はＡ−Ａ断面図である。１は絶縁テープ、２はランド、
３は突起、４は第１のめっき、５は第２のめっき、８は
ビア導通めっき、９は第２の配線パターン、１０は第１
の配線パターンである。なお、図１（ａ）、（ｂ）は主
要部分の構成を説明し易いように表示している。
実施例を示したものであって、（ａ）は平面図、（ｂ）
はＡ−Ａ断面図である。１は絶縁テープ、２はランド、
３は突起、４は第１のめっき、５は第２のめっき、８は
ビア導通めっき、９は第２の配線パターン、１０は第１
の配線パターンである。なお、図１（ａ）、（ｂ）は主
要部分の構成を説明し易いように表示している。
【００３０】検査用プローブ基板は、ポリイミドなどの
絶縁テープ１と、検査する半導体装置の外部端子の位置
に合わせて絶縁テープ１上に設けられた銅箔などの導電
性薄膜で形成されたランド２と、絶縁テープ１のランド
２形成面と反対面に形成された検査装置と接続される第
２の配線パターン９と、ランド２と第２の配線パターン
９とを電気的に接続するビア導通めっき８及び第１の配
線パターン１０と、外部端子との接続位置に合わせてそ
のランド２上に設けられた突起３とから構成される。
絶縁テープ１と、検査する半導体装置の外部端子の位置
に合わせて絶縁テープ１上に設けられた銅箔などの導電
性薄膜で形成されたランド２と、絶縁テープ１のランド
２形成面と反対面に形成された検査装置と接続される第
２の配線パターン９と、ランド２と第２の配線パターン
９とを電気的に接続するビア導通めっき８及び第１の配
線パターン１０と、外部端子との接続位置に合わせてそ
のランド２上に設けられた突起３とから構成される。
【００３１】図２は、本発明の検査用プローブ基板の製
造方法の一実施例を示した部分製造工程図である。主要
部分の構成を説明し易いように表示している。１は絶縁
テープ、３は突起、４は第１のめっき、５は第２のめっ
き、６は銅箔、７はブラインドビア、８はビア導通めっ
き、９は第２の配線パターン、１０は第１の配線パター
ン、１１はＡｕボール、１２はキャピラリである。
造方法の一実施例を示した部分製造工程図である。主要
部分の構成を説明し易いように表示している。１は絶縁
テープ、３は突起、４は第１のめっき、５は第２のめっ
き、６は銅箔、７はブラインドビア、８はビア導通めっ
き、９は第２の配線パターン、１０は第１の配線パター
ン、１１はＡｕボール、１２はキャピラリである。
【００３２】この絶縁テープ１は、検査する半導体装置
と絶縁性があり、且つ半導体装置の外部端子の高低差を
吸収するために変形しやすいフレキシブル材料を用い
る。例えば、ポリイミド、液晶ポリマなどがあげられ
る。
と絶縁性があり、且つ半導体装置の外部端子の高低差を
吸収するために変形しやすいフレキシブル材料を用い
る。例えば、ポリイミド、液晶ポリマなどがあげられ
る。
【００３３】まず、図２（ａ）に示すように、両面に銅
箔６を有する絶縁テープ２の一方の銅箔６の上にフォト
エッチングを施しブラインドビア開口部を設け、炭酸ガ
スレーザで絶縁テープ１に穴を開け、図２（ｂ）に示す
ようにブラインドビア７を形成する。
箔６を有する絶縁テープ２の一方の銅箔６の上にフォト
エッチングを施しブラインドビア開口部を設け、炭酸ガ
スレーザで絶縁テープ１に穴を開け、図２（ｂ）に示す
ようにブラインドビア７を形成する。
【００３４】次いで、図２（ｃ）に示すように、絶縁テ
ープ１のブラインドビア７の壁面に導通化処理を施した
後、ブラインドビア７及び絶縁テープ１の銅箔６の上に
ビア導通めっき８を施す。これにより、ブラインビア７
の内部は銅めっきで埋め込まれ、上下銅箔６の間を電気
的に導通化することができると共に、ブラインドビア７
が開口する側に位置する銅箔６には、約２０μｍの銅め
っきが施される。なお、本実施例では、ブラインドビア
７の表面のみを被覆するビア導通めっき８を示している
が、ブラインドビア７全体を埋めるようにした金属めっ
き或いはろう付けであっても構わない。
ープ１のブラインドビア７の壁面に導通化処理を施した
後、ブラインドビア７及び絶縁テープ１の銅箔６の上に
ビア導通めっき８を施す。これにより、ブラインビア７
の内部は銅めっきで埋め込まれ、上下銅箔６の間を電気
的に導通化することができると共に、ブラインドビア７
が開口する側に位置する銅箔６には、約２０μｍの銅め
っきが施される。なお、本実施例では、ブラインドビア
７の表面のみを被覆するビア導通めっき８を示している
が、ブラインドビア７全体を埋めるようにした金属めっ
き或いはろう付けであっても構わない。
【００３５】次に、ブラインドビア７の裏面の銅箔６の
全面にフォトレジストを塗布した後に露光及び現像を施
し、所望の形状のエッチングマスクを形成する。そし
て、塩化第二鉄水溶液をスプレーして銅箔６の面をエッ
チング加工した後、レジスト膜を剥膜し、図３（ｄ）に
示すような第２の配緑パターン９を形成する。そして、
上記と同様な手段により、図３（ｅ）に示すように第１
の配緑パターン１０を形成する。
全面にフォトレジストを塗布した後に露光及び現像を施
し、所望の形状のエッチングマスクを形成する。そし
て、塩化第二鉄水溶液をスプレーして銅箔６の面をエッ
チング加工した後、レジスト膜を剥膜し、図３（ｄ）に
示すような第２の配緑パターン９を形成する。そして、
上記と同様な手段により、図３（ｅ）に示すように第１
の配緑パターン１０を形成する。
【００３６】そして、図２（ｆ）に示すように、ビア導
通めっき８上所定の位置にＡｕボールをボンディングに
より形成する。その後、図２（ｇ）、（ｈ）に示すよう
に、超音波併用の熱圧着を行ない、Ａｕワイヤをクラン
プしたキャピラリ１２を絶縁テープ１と垂直方向に移動
させ、Ａｕワイヤを切断することによって突起３を形成
する。
通めっき８上所定の位置にＡｕボールをボンディングに
より形成する。その後、図２（ｇ）、（ｈ）に示すよう
に、超音波併用の熱圧着を行ない、Ａｕワイヤをクラン
プしたキャピラリ１２を絶縁テープ１と垂直方向に移動
させ、Ａｕワイヤを切断することによって突起３を形成
する。
【００３７】最後に、突起３の上に図２（ｉ）に示した
ように第１のめっき４を施す。これは、突起３が半導体
装置の外部端子と押圧接触するため、突起３の耐久性を
高めるためであり、Ｎｉ、Ｃｏ，Ｃｒ或いはこれらの金
属の合金をめっきする。そして、図２（ｊ）に示すよう
に、第２のめっき５を第１のめっき４の上から施す。こ
れは、外部端子との接触部分の酸化防止のためであり、
ここではＡｕめっきを施している。
ように第１のめっき４を施す。これは、突起３が半導体
装置の外部端子と押圧接触するため、突起３の耐久性を
高めるためであり、Ｎｉ、Ｃｏ，Ｃｒ或いはこれらの金
属の合金をめっきする。そして、図２（ｊ）に示すよう
に、第２のめっき５を第１のめっき４の上から施す。こ
れは、外部端子との接触部分の酸化防止のためであり、
ここではＡｕめっきを施している。
【００３８】以上で説明したように、本発明の検査用プ
ローブ基板は、ワイヤボンディング法によって形成され
た１ｓｔボンディングを突起として利用したことから、
レジスト膜の形成やエッチング作業などの複雑な工程を
多く含むめっき突起形成方法を採用する必要がなくな
り、製作工程を短縮化することができた。
ローブ基板は、ワイヤボンディング法によって形成され
た１ｓｔボンディングを突起として利用したことから、
レジスト膜の形成やエッチング作業などの複雑な工程を
多く含むめっき突起形成方法を採用する必要がなくな
り、製作工程を短縮化することができた。
【００３９】また、１ｓｔボンディング突起は、ちぎれ
た状態で突起を形成することになるから、元来突起角度
は鋭角であり、これに固いめっきを施すことにより、検
査時にはんだボールなどの酸化膜を容易に破ることがで
き、適切なバーンイン試験を行なうことができる。
た状態で突起を形成することになるから、元来突起角度
は鋭角であり、これに固いめっきを施すことにより、検
査時にはんだボールなどの酸化膜を容易に破ることがで
き、適切なバーンイン試験を行なうことができる。
【００４０】
【発明の効果】本発明の検査用プローブ基板及びその製
造方法によれば、突起の形成をＡｕボールをボンディン
グした後にＡｕワイヤをクランプしたキャピラリを移動
することにより行ない、その後に前記突起の上に第１の
めっき及び第２のめっきを施したので、製造効率が良
く、且つ半導体チップとの接触抵抗をより小さくして正
確な検査を行なうことが可能となった。
造方法によれば、突起の形成をＡｕボールをボンディン
グした後にＡｕワイヤをクランプしたキャピラリを移動
することにより行ない、その後に前記突起の上に第１の
めっき及び第２のめっきを施したので、製造効率が良
く、且つ半導体チップとの接触抵抗をより小さくして正
確な検査を行なうことが可能となった。
【図１】本発明の検査用プローブ基板の一実施例を示し
たものであって、（ａ）は平面図、（ｂ）はＡ−Ａ断面
図である。
たものであって、（ａ）は平面図、（ｂ）はＡ−Ａ断面
図である。
【図２】本発明の検査用プローブ基板の製造方法の一実
施例を示した部分製造工程図である。
施例を示した部分製造工程図である。
【図３】従来の検査用プローブ基板の製造方法を示した
部分製造工程図である。
部分製造工程図である。
１ 絶縁テープ
２ ランド
３ 突起
４ 第１のめっき
５ 第２のめっき
６ 銅箔
７ ブラインドビア
８ ビア導通めっき
９ 第２の配線パターン
１０ 第１の配線パターン
１１ Ａｕボール
１２ キャピラリ
３１ 銅箔
３２ フレキシブル基板
３３ ブラインドビア開口部
３４ ブラインドビア
３５ ビアフィリング用銅めっき
３６ フォトレジスト
３７ フォトエッチング塗布部
３８ 突起
３９ 第１の配線パターン
４０ 第２の配線パターン
４１ 検査用プローブ基板
フロントページの続き
Ｆターム(参考） 2G003 AA07 AG03 AG04 AG08 AG12
AH05
2G011 AA04 AA16 AA21 AB06 AC14
AE01 AF07
2G132 AA00 AF02 AL00 AL03
Claims (6)
- 【請求項１】銅箔を備えた基板に突起と該突起に接続す
る配線パターンとを形成して成る検査用プローブ基板に
おいて、前記突起は、ＡｕボールとＡｕワイヤとから構
成して成り、且つ該突起上に第１のめっき及び第２のめ
っきを施して成ることを特徴とする検査用プローブ基
板。 - 【請求項２】第１のめっきは、Ｎｉ、Ｃｏ、Ｃｒのうち
の何れか一つの金属或いはこれらの合金であることを特
徴とする請求項１記載の検査用プローブ基板。 - 【請求項３】第２のめっきは、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ
のうちの何れか一つの金属であることを特徴とする請求
項１記載の検査用プローブ基板。 - 【請求項４】銅箔を備えた基板に突起と該突起に接続す
る配線パターンとを形成する検査用プローブ基板の製造
方法において、前記突起の形成は、Ａｕボールをボンデ
ィングした後にＡｕワイヤをクランプしたキャピラリを
移動することにより行ない、その後に前記突起の上に第
１のめっき及び第２のめっきを施すことを特徴とする検
査用プローブ基板の製造方法。 - 【請求項５】第１のめっきは、Ｎｉ、Ｃｏ、Ｃｒのうち
の何れか一つの金属或いはこれらの合金をめっきするこ
とにより行なうことを特徴とする請求項４記載の検査用
プローブ基板の製造方法。 - 【請求項６】第２のめっきは、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ
のうちの何れか一つの金属をめっきすることにより行な
うことを特徴とする請求項４記載の検査用プローブ基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031987A JP2003232811A (ja) | 2002-02-08 | 2002-02-08 | 検査用プローブ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031987A JP2003232811A (ja) | 2002-02-08 | 2002-02-08 | 検査用プローブ基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003232811A true JP2003232811A (ja) | 2003-08-22 |
Family
ID=27775231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002031987A Withdrawn JP2003232811A (ja) | 2002-02-08 | 2002-02-08 | 検査用プローブ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003232811A (ja) |
-
2002
- 2002-02-08 JP JP2002031987A patent/JP2003232811A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| JP3874062B2 (ja) | 半導体装置 | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| US20020125584A1 (en) | Semiconductor device and method of manufacturing same | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| JP3692978B2 (ja) | 配線基板の製造方法 | |
| JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| US6784556B2 (en) | Design of interconnection pads with separated probing and wire bonding regions | |
| JP2001127256A (ja) | 半導体装置 | |
| TW201303309A (zh) | 探針卡及其製作方法 | |
| KR20000052513A (ko) | 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법 | |
| JP2003232811A (ja) | 検査用プローブ基板及びその製造方法 | |
| JP3482937B2 (ja) | 検査用プローブ基板及びその製造方法 | |
| JP2009231402A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4359067B2 (ja) | スパイラルコンタクタおよびその製造方法 | |
| JP3589135B2 (ja) | 検査用プローブ基板およびその製造方法 | |
| JP2001242219A (ja) | 検査用プローブ基板及びその製造方法 | |
| JP2001281298A (ja) | 検査用プローブ基板及びその製造方法 | |
| JP3929178B2 (ja) | Ｉｃ実装構造 | |
| JP2000180471A (ja) | ベアチップ検査用プローブ基板 | |
| JP2003232831A (ja) | 検査用配線基板及びその製造方法 | |
| JP2003243569A (ja) | 半導体装置およびその製造方法 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP3061726B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |