JP2003230077A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2003230077A JP2003230077A JP2002026783A JP2002026783A JP2003230077A JP 2003230077 A JP2003230077 A JP 2003230077A JP 2002026783 A JP2002026783 A JP 2002026783A JP 2002026783 A JP2002026783 A JP 2002026783A JP 2003230077 A JP2003230077 A JP 2003230077A
- Authority
- JP
- Japan
- Prior art keywords
- system clock
- circuit
- channel
- clock
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
Abstract
妨害を確実に抑え、一定の画像サイズで表示が可能とす
る。 【解決手段】 クロック高調波成分の周波数が全放送チ
ャンネルの周波数帯域で互いに重複することがない2つ
の周波数fs1、fs2のクロックを発生する2個のシ
ステムクロック発生回路13、14を準備し、テレビジ
ョン放送波のチャンネルごとのシステムクロック選択デ
ータを内蔵メモリに格納したCPU21が選局チャンネ
ルの指定を受けてシステムクロック最適化回路15を制
御し、システムクロック発生回路13、14の出力を切
り替える。受信選局チャンネルに対してビート妨害をお
こさないほうのクロックをCPU21が自動的に選択指
示をシステムクロック最適化回路15に対して行うこと
でビート妨害を抑止することができる。
Description
等の表示装置を搭載したテレビジョン受像機に関し、表
示装置ならびに映像信号処理のシステムクロックに付随
する高調波によるビート妨害を抑止させ、表示映像画質
を改善するための映像信号処理装置に関するものであ
る。
つかったテレビジョン受像機として液晶テレビジョン受
像機がある。この従来の液晶テレビジョン受像機につい
て、図5とともに以下説明する。
は、液晶表示ユニット32に、テレビジョン放送が映し
出せるよう選局復調回路33やクロック発生回路34を
付加したものである。液晶表示ユニット32は、例とし
て680×480画素の液晶ディスプレイ35に、ディ
ジタルデータとして与えられるRGB信号をアナログ信
号に変換するDA変換器36と、水平スタートパルスと
垂直スタートパルス及びシフトクロックを受けて液晶デ
ィスプレイ35を2次元走査する液晶駆動回路37を一
体化させたものである。選局復調回路33は、受信アン
テナ38が捕捉したテレビジョン放送を、タッチキー或
はリモコンを介して選局マイコン39に与えられた選局
指令に応じて選局復調するもので、一般のCRTテレビ
ジョン受像機に使用するのと同じものが用いられ、複合
映像信号をRGB信号と水平及び垂直の各同期信号HS
Y、VSYに分けて出力する。
CRTテレビジョン受像機にはない回路が必要であり、
262.5本の走査線からなる1フィールドの画面2枚
で1画面を構成する飛び越し走査から525本の走査線
で1枚の画面を構成する順次走査に変換するための走査
変換回路40や、ドットマトリクスを構成している各画
素に対し駆動タイミングを指定するための各種パルスや
クロックを供給するクロック発生回路34などは、液晶
テレビジョン受像機31に特有の回路である。
出力するRGB信号をディジタルデータに変換するAD
変換器41の出力を、内蔵するラインメモリに送り込
み、書き込み速度の2倍の速度で読み出すことにより走
査線密度を倍密度変換し、インタレース信号をノンイン
タレース信号に変換する。ノンインタレース信号に変換
されたRGB信号は、液晶表示ユニット32内のDA変
換器36に送り込まれてアナログ信号に変換されたの
ち、液晶駆動回路37により点順次指定された画素に供
給される。
3から送り込まれた水平同期信号HSY(周波数fh)
を位相ロックドループ(以下PLL)42により2N逓
倍し、周波数2fs(=2Nfh)のシステムクロック
を生成し、このシステムクロックに準じて水平スタート
パルスや垂直スタートパルス或はシフトクロックを生成
する。PLL42は、広く知られているように、位相比
較器43と低域濾波回路44と電圧制御発振器45及び
1/2N分周器46をもって一巡ループを構成したもの
であり、電圧制御発振器45からは分周器46により1
/2N分周される前の周波数2fsのシステムクロック
とその1/2の周波数fsをもったクロックが得られ
る。周波数fsのクロックは、AD変換器41の動作ク
ロックと走査変換回路40の書き込みクロックに用いら
れ、一方また周波数2fsのシステムクロックは、走査
変換回路40の読み出しクロックとDA変換器36の動
作クロック及び液晶駆動回路37のためのシフトクロッ
クに用いられる。
ロックは、実際には、PLL42内の分周器46とこれ
にループ外接続されたデコーダ47をスルーしたシステ
ムクロックが用いられる。また、液晶ディスプレイ35
の水平方向の画素列を水平同期信号HSYから数えて何
個目のシフトクロックから駆動するかを決める水平スタ
ートパルスは、PLL42内の分周器46が内蔵するカ
ウンタの計数出力をデコーダ47が解読し、カウンタの
計数値があらかじめ定めた一定値に達したことをデコー
ダ47が論理判断することで与えられる。さらにまた、
液晶ディスプレイ35の垂直方向の画素列を垂直同期信
号VSYから数えて何個目のシフトクロックから駆動す
るかを決める垂直スタートパルスは、PLL42内の分
周器46の出力を垂直同期信号VSYによりリセットさ
れる分周器48内のカウンタにて計数し、このカウンタ
の計数値があらかじめ定めた一定値に達したことをデコ
ーダ47にて論理判断することで与えられる。
は、AD変換器41の動作クロックと走査変換回路40
内のラインメモリへの書き込みクロックとして、色副搬
送周波数の4倍の周波数fsをもったクロックを用いて
おり、さらに走査変換回路40内のラインメモリの読み
出しクロックとDA変換器36の動作クロックとして、
周波数2fsのシステムクロックを用いているため、シ
ステムクロックの整数倍の周波数として発生する高調波
成分が選局復調回路33に飛び込み、ビート妨害を引き
起こしてしまうといった課題を抱えていた。そのビート
妨害を抑止する方法として例えば実開平5−65184
号公報に記載の液晶テレビジョン受像機が提案されてい
る。その実開平5−65184号公報に記載の液晶テレ
ビジョン受像機を従来の他の液晶テレビジョン受像機と
して、図6とともに以下説明する。
は、図5に示した液晶テレビジョン31と共通部分には
同一符合を付す。図6に示す液晶テレビジョン受像機5
1は、クロック発生回路内のPLLの逓倍比2Nを選局
チャンネルに連動して切り替え、システムクロックの高
調波成分がビート妨害を引き起こさないよう構成すると
ともに、システムクロックを変更しても画像が常に液晶
ディスプレイ35の中央部分に表示されるよう構成した
ものである。ビート妨害を抑止するビート妨害抑止手段
としては、ここでは、テレビジョン放送波のチャンネル
ごとに選定された逓倍比2Nを格納した逓倍比メモリ5
2と、選局チャンネルの指定を受けて逓倍比メモリ52
から当該チャンネルに対応する逓倍比2Nを読み出し、
PLL42内の分周器46に設定するCPU53が用い
られる。
合に、ここではオーバスキャン歪率を5%以下に抑える
といった条件を課している。すなわち、倍密度変換され
た水平同期周波数2fh(=31.46kHz)につい
て、液晶ディスプレイ35の水平方向の680画素に対
応する映像表示期間は、26.4μsecとなる。この
うち、水平方向の有効表示期間を640画素とした場
合、映像表示期間に占める有効表示期間の比で表される
オーバスキャン率Eは、640/26.4・2fsで表
され、オーバスキャン歪率は(1−E)/2で表され
る。従って、オーバスキャン歪率を5%以下に抑えるた
めには逓倍比すなわち分周器16の分周比2Nは、85
6×2以下でなければならない。
以下とした場合、システムクロックの第4高調波から第
30高調波が放送波帯域に侵入しており、ビート妨害を
防ぐためには、高調波が放送波帯域を侵さない複数のシ
ステムクロックを選択しなければならないことが分か
る。そこで、オーバスキャン歪率が5%以下で、どのチ
ャンネルについてもどちらかの高調波成分が放送波帯域
からはずれる2個のシステムクロックとして、例えば逓
倍比808×2と832×2を選んだ場合、逓倍比80
8×2ではシステムクロックの周波数2fsが25.4
2MHzとなるため、第2、5、9、15、19、2
3、27、32、36、40、44、49、53、5
7、61の各チャンネルに高調波が侵入する。また、逓
倍比832×2ではシステムクロックの周波数2fsが
26.17MHzであるため、第3、6、10、13、
17、21、26、30、35、39、43、48、5
2、56、61の各チャンネルに高調波が侵入する。従
って、いずれの逓倍比においても高調波の侵入を受ける
第61チャンネルを除いて、システムクロックを少なく
とも2通りに切り替えることで、ビート妨害の回避が可
能である。なお、第61チャンネルについては、例えば
逓倍比800×2を用いることでビート妨害の排除が可
能である。
をアドレスとしてビート妨害を招かない3種類の逓倍比
2Nが格納してあり、選局マイコン39が選局指令を受
けたときに、液晶テレビジョン受像機51全体を統括制
御するCPU53が、逓倍比メモリ52から選局指定さ
れたチャンネルに対応する逓倍比2Nを読み出し、これ
をPLL内の分周器46に設定する。すなわち、例えば
第3チャンネルが選局されたときは、逓倍比808×2
が選択され、また第2チャンネルが選局されたときは、
逓倍比832×2が選択され、さらに第61チャンネル
が選局されたときは、逓倍比800×2が選択される。
テムクロックの変更に伴う画面サイズの変更が問題とな
る。すなわち、仮にシステムクロックを低速(逓倍比N
1)から高速(逓倍比N2)に切り替えた場合、受信し
たテレビジョン信号の1本の走査線をより高速でサンプ
リングしたものを定められた有効表示期間内に点順次で
表示するために、同じ映像信号であっても、システムク
ロックが高速になるほど、画像が水平方向に伸長されて
表示されることになる。また、画像の水平方向の伸長と
ともに、画像の中心点も液晶ディスプレイ35の表示画
面の右方に移動することになる。
逓倍比2Nに応じた伸長或は圧縮を甘受する一方で、画
像の中心点については、逓倍比2Nが変わっても常に液
晶ディスプレイ35の表示画面の中央に位置するよう、
逓倍比2Nに応じて水平スタートパルスの生成タイミン
グを変更するよう構成してある。すなわち、水平同期信
号から有効表示期間の中点までの時間間隔Tcは不変で
あり、その値もテレビジョン信号規格によって規定され
ている。
ロックが与えられたときに、上記の時間間隔Tcに存在
する画素数がTc/(1/2fs)=2Tcfsとして
求まるため、この画素数2Tcfsから映像表示画期間
の1/2の画素数すなわち340を減算することで、水
平同期信号から数えて水平スタートパルスを発するまで
のシフトクロックの数j(=2Tcfs−340)を決
定することができる。逓倍比メモリ52に対し、選局チ
ャンネルをアドレスとして逓倍比2Nと水平スタートパ
ルスを発するまでのシフトクロックの数jを対にして格
納してあり、従って選局指令とともに選局チャンネルが
指定されたときに、逓倍比2Nを切り替えるのと並行し
て、CPU53がデコーダ47に働きかけ、水平スター
トパルスの発生タイミングを切り替えることで、映像表
示期間の中点を画面中央に一致させることができる。
の液晶テレビジョン受像機は、AD変換器の動作クロッ
クと走査変換回路内のラインメモリへの書き込みクロッ
クとして、色副搬送周波数の4倍の周波数fsをもった
クロックを用いており、さらに走査変換回路内のライン
メモリの読み出しクロックとDA変換器の動作クロック
として、周波数2fsのシステムクロックを用いている
ため、システムクロックの整数倍の周波数として発生す
る高調波成分が放送波帯域を侵す危険性が高く、現実に
例えばPLLの逓倍比すなわち分周器の分周比2Nを9
00×2に設定した場合、テレビジョン放送波の第4、
9、15、19、24、29、34、38、43、4
8、53、57、62のチャンネルについて、選局復調
回路に飛び込んだ高調波がビート妨害を引き起こしてし
まうという課題を抱えていた。
ビジョン受像機は、PLLにより生成されるシステムク
ロックに付随して発生する数次の高調波を、あらかじめ
試算により求め、これらの高調波がテレビジョン放送波
の6MHzの占有帯域を避けるようなシステムクロック
を選び、選局された放送チャンネルに合わせて選択され
るよう構成したので、液晶ディスプレイの2次元走査に
用いるシステムクロックの高調波成分が選局復調回路に
飛び込むことで生ずるビート妨害を抑制している。しか
しながら、ビート妨害抑制のためシステムクロックの周
波数を切り替えたときに、システムクロックの変更が画
像サイズの水平方向の拡大と縮小を少なからず招くこと
になり、その弊害を排除することができないという課題
を抱えていた。
波成分によるビート妨害を確実に抑え、一定の画像サイ
ズで表示が可能な映像信号処理装置を提供することにあ
る。
決したものであり、テレビジョン放送波を受信して選局
復調する選局復調回路と、前記選局復調回路の出力映像
信号を表示するディスプレイ装置と、高調波成分の周波
数が前記選局復調回路にて選局されたチャンネルの放送
波帯域と重複しないクロックが少なくとも1つは存在す
るように、それぞれ異なる周波数の複数のシステムクロ
ックを発生するシステムクロック発生回路と、前記シス
テムクロック発生回路が発生するシステムクロックの中
から高調波成分の周波数が前記選局復調回路にて選局さ
れたチャンネルの放送波帯域から外れるシステムクロッ
クを一つ選択するシステムクロック最適化回路と、前記
システムクロック最適化回路が選択したシステムクロッ
クに応じて、変換率を換え映像信号を前記ディスプレイ
装置に適したサンプル数の映像信号に変換するスケーリ
ング回路とを具備することを特徴とする。
システムクロック発生回路は、前記選局復調回路の出力
映像信号に非同期のクロックを発生することを特徴とす
る。
ビジョン放送波のチャンネルごとに、前記高調波成分の
周波数がチャンネルの放送波帯域と重複することがない
システムクロックを対応付けた選択データを格納してお
き、選局チャンネルの指定を受けた場合に前記選択デー
タに基づいて当該チャンネルに対応するシステムクロッ
クデータを読み出し、選択すべきシステムクロックを前
記システムクロック最適化回路に指示する指示手段を更
に具備することを特徴とする。
実施形態について図1ないし図4とともに説明する。図
1は本発明の映像信号処理装置の一実施形態の概略を示
す回路構成図、図2は図1における回路各部の信号波形
図、図3は図1におけるスケーリングならびに倍速変換
回路各部の信号波形図、図4は選局チャンネルと高調波
妨害の関係を示す図である。
局復調回路、3はLPF/同期分離回路と位相比較/V
CO回路とカウンタで構成されるPLL、7はAD変換
器、8はYC分離回路、9は色復調回路、10はRGB
変換回路、11はスケーリング回路、12は倍速変換回
路、13と14はシステムクロック発生器、15はシス
テムクロック最適化回路、16は同期生成回路、17は
DA変換器18と液晶駆動回路19と液晶ディスプレイ
20で構成されるディスプレイ装置、21はCPUであ
る。
送をタッチキーあるいはリモコンを通してCPU21に
与えられた選局指示に応じて選局復調する選局復調回路
2は、複合映像信号を出力する。AD変換器7、YC分
離回路8、色復調回路9およびRGB変換回路10は、
NTSCまたはPAL方式のアナログビデオ信号である
選局復調回路2から出力された複合映像信号をITU−
R勧告BT601に準拠したRGBのディジタルデータ
に以下のようにデコードする。
U−R勧告BT601に準拠させるため、13.5MH
zまたはその逓倍でかつ低い周波数として後段のシステ
ムを簡便なものとできるが、アンチエイリアシングフィ
ルタの簡便化からみると周波数が高い方が望ましく、こ
こでは27MHzとする。PLL3ではAD変換器7の
動作のための27MHzのサンプリングクロックと、Y
C分離回路8、色復調回路9およびRGB変換回路の動
作のための13.5MHzのデコードクロックとを発生
させる。
であり、LPF/同期分離回路4で複合映像から水平同
期信号(周波数fh)を分離し、その水平同期信号を基
準として位相比較/VCO回路5とカウンタ6からなる
一巡ループを構成し、カウンタ6から27MHzのサン
プリングクロックとその1/2の13.5MHzのデコ
ードクロックが生成される。AD変換器7で27MHz
にサンプリングされた複合映像信号は、YC分離回路8
内のデシメーションフィルタで13.5MHzにダウン
サンプルされたあとY信号とC信号に分離される。C信
号は、色復調回路9でCb信号とCr信号に復調され、
RGB変換回路10でY信号とともにRGB信号に変換
される。
グであり、その後段に配置されたスケーリング回路11
内のインタ−ポレーションフィルタにより有効映像期間
のデータをアップサンプルされ、さらに倍速変換回路1
2内のラインメモリにより書き込み速度の2倍の速度で
読み出すことにより走査線を倍速変換し、インタレース
信号をノンインタレース信号に変換する。同期生成回路
16では、カウンタ6から供給される入力複合同期信号
に同期する水平および垂直基準信号とシステムクロック
最適化回路15から供給されるシステムクロックに準じ
て、液晶駆動回路19の動作のための水平スタートパル
ス、垂直スタートパルスあるいはシフトクロックを生成
する。ノンインタレース信号に変換されたRGB信号
は、ディスプレイ装置17内のDA変換器18によりア
ナログ信号に変換されたのち、液晶駆動回路19により
点順次指定された画素に供給される。
換回路12およびDA変換器18と液晶駆動回路19を
含むディスプレイ装置17の動作クロックであるシステ
ムクロックは、システムクロック最適化回路15から供
給され、そのクロックの高調波成分が受信選局チャンネ
ルに対してビート妨害をおこさないように選定する必要
があり、以下その説明を行う。
調波成分の周波数が全放送チャンネルの周波数帯域で互
いに重複することがない2つの周波数fs1、fs2の
クロックを発生する2個のシステムクロック発生回路1
3、14を準備し、テレビジョン放送波のチャンネルご
とのシステムクロック選択データを内蔵メモリに格納し
たCPU21が選局チャンネルの指定を受けてシステム
クロック最適化回路15を制御し、システムクロック発
生回路13、14の出力を切り替えるというものであ
る。システムクロック発生回路13、14の出力クロッ
ク周波数fs1、fs2は、そのクロック高調波成分の
周波数が全放送チャンネルの周波数帯域で互いに重複す
ることがないように選定してあるので、受信選局チャン
ネルに対してビート妨害をおこさないほうのクロックを
CPU21が自動的に選択指示をシステムクロック最適
化回路15に対して行うことでビート妨害を抑止するこ
とができる。
ィスプレイ20の表示サイズやそれにあわせたスケーリ
ング回路11の変換比率にもかかわってくる。ここで
は、液晶ディスプレイ20に高画質DVD映像等を考慮
して16:9ワイドVGAパネル(854×480)を
使って説明する。
有効映像データが720サンプルなので、スケーリング
回路11内のインタ−ポレーションフィルタにより、液
晶ディスプレイ20の水平サンプル数854にアップサ
ンプルさせる。このときのスケーリング回路11での水
平変換比率は32/27であり、図3(A)のように隣
接データに重みづけをして変換データを得る。このまま
ではまだインタレース信号なので、倍速変換回路12内
のラインメモリにより書き込み速度の2倍の速度で読み
出し、さらに図3(B)のように隣接データに重みづけ
をする倍速変換回路12内のインタ−ポレーションフィ
ルタを通すことで、走査線を倍速変換しノンインタレー
ス信号に変換するので、有効走査線数も240本から4
80本に変換される。このような処理をもって、16:
9ワイドVGAパネル(854×480)にあわせたデ
ータを得る。
が、システムクロック発生回路13の出力クロック周波
数fs1は、図2(B)に示すように28.888MH
zを選定した。倍速変換回路12の出力信号の水平走査
線数は、入力複合映像信号の水平走査線数の2倍なの
で、水平走査期間Th1は、Th1=Th/2=31.
778μsecであり、各フィールド262.5本であ
った水平走査線は525本である。ここで水平走査期間
のサンプル数だが、有効映像期間のサンプル数は前述し
たように854サンプルである。有効映像期間以外のサ
ンプル数の設定は、液晶駆動回路19の仕様にも左右さ
れるが、ここでは64サンプルとした。その結果、垂直
周波数を59.94Hzとすると、システムクロック発
生回路13の出力クロック周波数fs1は、fs1=
(854+64)×525×59.94=28.887
MHzが選定されることになる。
クロック周波数fs2は、図2(C)に示すように3
0.902MHzを選定した。これは、fs1のときと
同様に、fs2=(854+128)×525×59.
94=30.902MHzで求められるが、有効映像期
間以外のサンプル数の設定をここでは128サンプルと
した。これは、図4のSCK1欄の×印で示すように、
クロック周波数fs1の高調波は、放送チャンネルの
4、9、16、21、26、30、35、40、45、
50、55、59チャンネルの周波数帯域と重複してい
る。一方30.902MHzとしたクロック周波数fs
2の高調波は、図4のSCK2欄の×印で示すように、
放送チャンネルの1、6、12、17、22、27、3
2、37、42、47、53、58チャンネルの周波数
帯域と重複している。図4のSCK1欄の×印とSCK
2欄の×印を比較すると、重複しているチャンネルが存
在しないことがわかる。
02MHzの2つの周波数を選択したが、有効映像期間
以外のサンプル数の設定や液晶ディスプレイの表示サイ
ズにより他の組み合わせも多数考えられ、上記のように
互いの高調波が重複するチャンネルが存在しない組み合
わせならばよい。
によれば、システムクロックに付随して発生する数次の
高調波を、あらかじめ試算により求め、これらの高調波
がテレビジョン放送波の各チャンネル6MHzの周波数
帯域で重複しない複数のシステムクロックを選定し、選
局された放送チャンネルに合わせて選択されるよう構成
したので、スケーリング回路11、倍速変換回路12お
よびDA変換器18と液晶駆動回路19を含むディスプ
レイ装置17の動作クロックであるシステムクロックの
高調波成分が選局復調回路2に飛び込むことで生ずるビ
ート妨害を、確実に抑止することができる。
ャンネルの指定とともに、チャンネルごとに選択すべき
システムクロックを示す選択データを内蔵メモリに格納
したCPU21が、自動的に安全なクロックを指示して
システムクロック最適化回路が選択するので、実際に使
用するユーザに一切負担をかけることなく、ビート妨害
の抑止が可能である。
成ならびに動作から、テレビジョン放送波の選局復調信
号を液晶パネル等のディスプレイ装置に表示する際、シ
ステムクロックの高調波成分の周波数が選局されたチャ
ンネルの放送波帯域から外れるように複数のシステムク
ロックから最適のシステムクロックを選択できるように
し、システムクロックの周波数に関係なくディスプレイ
装置の表示サイズにあわせたサンプル数の映像信号に変
換するスケーリングを行うような構成にしたことから、
システムクロックの高調波がテレビジョン放送波の各局
の6MHzの周波数帯域で重複することがない周波数の
システムクロックを選定することで、選局された放送チ
ャンネルにあわせた高調波妨害のないシステムクロック
での動作が可能になり、システムクロックの高調波成分
が選局復調回路に飛び込むことで生ずるビート妨害を確
実に抑止することができ、加えてシステムクロックの選
択にかかわらずディスプレイ装置において一定の画像サ
イズでディスプレイできるため自然な映像を表示できる
等の優れた効果を奏する。
スプレイ装置のシステムクロックを選局復調信号に相関
性のない非同期のクロックで動作させる構成にしている
のでシステム設計の自由度が増え、かつディスプレイ装
置の表示サイズ、仕様等の変更が発生したときでも柔軟
に対応することができ、開発の簡易化や開発日程の短縮
化が可能になり、ひいてはシステムのコストダウンに繋
がる等の優れた効果を奏する。
は、チャンネルを選局したときに選局チャンネルの指定
とともに、チャンネルごとのシステムクロック選択デー
タを内蔵メモリ等に格納した指示手段が自動的に安全な
クロックをシステムクロック最適化回路に指示するの
で、実際に使用するユーザに一切負担をかけることな
く、ビート妨害の抑止が可能である。
を示す回路構成図である。
回路各部の信号波形図である。
関係を示す図である。
路構成図である。
す回路構成図である。
Claims (3)
- 【請求項1】 テレビジョン放送波を受信して選局復調
する選局復調回路と、 前記選局復調回路の出力映像信号を表示するディスプレ
イ装置と、 高調波成分の周波数が前記選局復調回路にて選局された
チャンネルの放送波帯域と重複しないクロックが少なく
とも1つは存在するように、それぞれ異なる周波数の複
数のシステムクロックを発生するシステムクロック発生
回路と、 前記システムクロック発生回路が発生するシステムクロ
ックの中から高調波成分の周波数が前記選局復調回路に
て選局されたチャンネルの放送波帯域から外れるシステ
ムクロックを一つ選択するシステムクロック最適化回路
と、 前記システムクロック最適化回路が選択したシステムク
ロックに応じて、変換率を換え映像信号を前記ディスプ
レイ装置に適したサンプル数の映像信号に変換するスケ
ーリング回路とを具備することを特徴とする映像信号処
理装置。 - 【請求項2】 前記システムクロック発生回路は、前記
選局復調回路の出力映像信号に非同期のクロックを発生
することを特徴とする請求項1記載の映像信号処理装
置。 - 【請求項3】 テレビジョン放送波のチャンネルごと
に、前記高調波成分の周波数がチャンネルの放送波帯域
と重複することがないシステムクロックを対応付けた選
択データを格納しておき、選局チャンネルの指定を受け
た場合に前記選択データに基づいて当該チャンネルに対
応するシステムクロックデータを読み出し、選択すべき
システムクロックを前記システムクロック最適化回路に
指示する指示手段を更に具備することを特徴とする請求
項1又は2記載の映像信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002026783A JP3813097B2 (ja) | 2002-02-04 | 2002-02-04 | 映像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002026783A JP3813097B2 (ja) | 2002-02-04 | 2002-02-04 | 映像信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003230077A true JP2003230077A (ja) | 2003-08-15 |
JP3813097B2 JP3813097B2 (ja) | 2006-08-23 |
Family
ID=27748510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002026783A Expired - Fee Related JP3813097B2 (ja) | 2002-02-04 | 2002-02-04 | 映像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3813097B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237997A (ja) * | 2005-02-24 | 2006-09-07 | Pioneer Electronic Corp | 表示制御装置 |
JP2009069804A (ja) * | 2007-09-12 | 2009-04-02 | Samsung Electronics Co Ltd | 無線通信装置を含む表示装置およびその駆動方法 |
JP2015040955A (ja) * | 2013-08-21 | 2015-03-02 | パイオニア株式会社 | 投影装置、制御方法、及びプログラム |
JP2016048838A (ja) * | 2014-08-27 | 2016-04-07 | アルパイン株式会社 | 放送受信装置 |
-
2002
- 2002-02-04 JP JP2002026783A patent/JP3813097B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237997A (ja) * | 2005-02-24 | 2006-09-07 | Pioneer Electronic Corp | 表示制御装置 |
JP4606201B2 (ja) * | 2005-02-24 | 2011-01-05 | パナソニック株式会社 | 表示制御装置及び表示装置並びに表示制御方法 |
JP2009069804A (ja) * | 2007-09-12 | 2009-04-02 | Samsung Electronics Co Ltd | 無線通信装置を含む表示装置およびその駆動方法 |
JP2015040955A (ja) * | 2013-08-21 | 2015-03-02 | パイオニア株式会社 | 投影装置、制御方法、及びプログラム |
JP2016048838A (ja) * | 2014-08-27 | 2016-04-07 | アルパイン株式会社 | 放送受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3813097B2 (ja) | 2006-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930004307B1 (ko) | 영상 신호의 주사선 수 변환 장치, 이것을 사용한 다운 컨버터 및 그 화면 텔레비젼 수상기 | |
US6927801B2 (en) | Video signal processing apparatus and video displaying apparatus | |
JPH05183833A (ja) | 表示装置 | |
KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
JPH09244611A (ja) | 映像信号の処理装置及びこれを用いた表示装置 | |
US5896177A (en) | Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver | |
JP3813097B2 (ja) | 映像信号処理装置 | |
JP2564088Y2 (ja) | 液晶テレビジョン受像機 | |
JP2004040731A (ja) | 映像信号処理装置 | |
KR0182066B1 (ko) | 디지탈 방식의 영상신호 변환장치 | |
JP3052682U (ja) | 映像装置 | |
JP2004187088A (ja) | 映像信号処理装置、映像装置 | |
JP3804893B2 (ja) | 映像信号処理回路 | |
JP4572442B2 (ja) | 変換回路およびそれを用いた画像処理装置 | |
US7432982B2 (en) | OSD insert circuit | |
JP3550302B2 (ja) | 往復偏向式映像信号表示装置 | |
US6522364B1 (en) | Clock frequency generator | |
KR100585636B1 (ko) | 피씨모니터링기능을갖는티브이 | |
JP4432154B2 (ja) | インターレース駆動パネル用フィールド反転パルス作成装置 | |
JP2005316145A (ja) | 表示信号処理回路及び液晶表示装置 | |
JPH09307787A (ja) | 垂直同期回路及びタイミングコントローラ | |
JPH0686241A (ja) | 表示装置 | |
US20020041342A1 (en) | Horizontal automatic frequency control (AFC) circuit | |
JP2008164934A (ja) | 表示装置 | |
JPH02215293A (ja) | 高品位テレビジョン表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |