JP2003224198A - 半導体集積装置 - Google Patents

半導体集積装置

Info

Publication number
JP2003224198A
JP2003224198A JP2002023473A JP2002023473A JP2003224198A JP 2003224198 A JP2003224198 A JP 2003224198A JP 2002023473 A JP2002023473 A JP 2002023473A JP 2002023473 A JP2002023473 A JP 2002023473A JP 2003224198 A JP2003224198 A JP 2003224198A
Authority
JP
Japan
Prior art keywords
circuit
circuit block
pad
block
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002023473A
Other languages
English (en)
Inventor
Koji Yamaguchi
浩二 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002023473A priority Critical patent/JP2003224198A/ja
Publication of JP2003224198A publication Critical patent/JP2003224198A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 コア回路ブロックを含む複数の回路ブロック
に対して安定な電源電圧供給をなし得ること。 【解決手段】 チップ4上の略中央部に配したコア回路
ブロック1と、その周囲に配した機能拡張回路ブロック
2、周辺回路ブロック3などのその他の回路ブロックと
の間に外部接続用の複数のパッド5を配設し、これら複
数のパッド5のうちの一部を電源パッド5aとし、該電
源パッド5aの両側のコア回路ブロック1および機能拡
張回路ブロック2における電源パッド5aの近傍領域
に、電圧降下によって特性が悪化する回路10,11を
配設する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体チップに
コア回路ブロックの他に、拡張機能回路ブロック、周辺
回路ブロックなどのその他の回路ブロックを搭載した半
導体集積装置に関するものである。
【0002】
【従来の技術】図6は従来技術を示すものである。図6
に示す従来の半導体集積回路においては、CPU等の主
要な回路を含むコア回路ブロック1と、このコア回路ブ
ロック1の機能を拡張するための拡張機能回路ブロック
2,周辺回路ブロック3などを一つのチップ4上に搭載
し、さらにこれらを取り囲むようにチップ4の外周部
に、入出力パッド5を配置している。入出力パッド5
は、信号線用パッド、電源用パッド(電源電圧用パッド
およびグランド電圧用パッド)などを含み、これら入出
力パッド5は、通常、ワイヤボンディングを介してリー
ドフレームに接続される。
【0003】この種の半導体集積回路では、電圧降下に
より特性が悪化する回路がある場合、それらの回路は、
電源用パッドの近くに配置することなどによって、配線
長増加(配線抵抗増大)による電圧降下を防ぎ、電源/
グランド電位を安定させる必要がある。
【0004】
【発明が解決しようとする課題】しかしながら、図6に
示した従来技術のように、電源パッドをチップ外周部に
配設するレイアウトの場合は、1つの電源用パッドの近
くに配置できるのは、コア回路ブロック1、複数の拡張
機能回路ブロック2,周辺回路ブロック3のうちの1つ
の回路ブロック内の回路素子に限られる。したがって、
従来技術の場合、電圧降下により特性が悪化する回路を
複数の回路ブロック(コア回路ブロック1、拡張機能回
路ブロック2,周辺回路ブロック3など)に配置する必
要がある場合、電源用パッドを増加するなどその他の対
策が必要になる。
【0005】この発明は上記実情に鑑みてなされたもの
で、コア回路ブロックを含む複数の回路ブロックに対し
て安定な電源電圧供給をなし得るとともに、パッド間隔
を最小にしかつ配線の信頼性を向上させ得る半導体集積
装置を得ることを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる半導体集積装置は、半導体チップ
の中央部を含むようにコア回路ブロックを半導体チップ
上に配設し、このコア回路ブロックの周りにその他の回
路ブロックを配設し、これらコア回路ブロックおよびそ
の他の回路ブロックとの間に外部接続用の複数のパッド
を配設するとともに、前記コア回路ブロックとその他の
回路ブロックとの間に配設される複数のパッドのうちの
一部を電源パッドとし、該電源パッドの両側の前記コア
回路ブロックおよびその他の回路ブロックにおける前記
電源パッドの近傍領域に、電圧降下によって特性が悪化
する回路を配設することを特徴とする。
【0007】この発明によれば、チップ上の略中央部に
配したコア回路ブロックの周囲に、機能拡張回路ブロッ
ク、周辺回路ブロックなどのその他の回路ブロックを配
置し、これらコア回路ブロックおよびその他の回路ブロ
ックとの間に、すなわちチップ内部領域に外部接続用の
複数のパッドを配設し、これらチップ内部領域に配設し
た複数のパッドのうちの一部を電源パッドとしている。
さらに該電源パッドの両側の前記コア回路ブロックおよ
びその他の回路ブロックにおける前記電源パッドの近傍
領域に、電圧降下によって特性が悪化する回路を配設す
るようにしている。
【0008】つぎの発明にかかる半導体集積装置は、半
導体チップの中央部を含むようにコア回路ブロックを半
導体チップ上に配設し、このコア回路の周りにその他の
回路ブロックを配設し、これらコア回路ブロックとその
他の回路ブロックとの間に外部接続用の複数のパッドを
配設し、これら複数のパッドを前記コア回路ブロック内
の回路素子および前記その他の回路ブロック内の回路素
子と配線接続される共用パッドとし、各共用パッドの両
側部から前記コア回路ブロック内の回路素子および前記
その他の回路ブロック内の回路素子への配線接続を夫々
行うと共に、前記各共用パッドから前記コア回路ブロッ
ク内の回路素子に至る配線間および前記各共用パッドか
ら前記その他の回路ブロック内の回路素子に至る配線間
に、トライステートバッファをそれぞれ設けたことを特
徴とする。
【0009】この発明によれば、チップ上の略中央部に
配したコア回路ブロックの周囲に、機能拡張回路ブロッ
ク、周辺回路ブロックなどのその他の回路ブロックを配
置し、これらコア回路ブロックおよびその他の回路ブロ
ックとの間に、すなわちチップ内部領域に外部接続用の
複数のパッドを配設している。さらに、これら複数のパ
ッドをコア回路ブロック内の回路素子およびその他の回
路ブロック内の回路素子と配線接続される共用パッドと
し、各共用パッドの両側部からコア回路ブロック内の回
路素子およびその他の回路ブロック内の回路素子への配
線接続を夫々行うと共に、各共用パッドからコア回路ブ
ロック内の回路素子に至る配線間および各共用パッドか
らその他の回路ブロック内の回路素子に至る配線間にト
ライステートバッファをそれぞれ設けている。
【0010】つぎの発明にかかる半導体集積装置は、上
記の発明において、前記共用パッドから前記コア回路ブ
ロック内の回路素子に至る配線間に設けられるトライス
テートバッファを前記コア回路ブロック内の回路素子へ
の入力バッファとし、前記共用パッドから前記その他の
回路ブロック内の回路素子に至る配線間に設けられるト
ライステートバッファを前記その他の回路ブロック内の
回路素子への入力バッファとし、前記各共用パッドの少
なくとも一部を前記コア回路ブロックおよび前記その他
の回路ブロックへの入力パッドとしたことを特徴とす
る。
【0011】この発明によれば、各共用パッドの少なく
とも一部をコア回路ブロックおよびその他の回路ブロッ
クへの入力パッドとしており、これに対応するように共
用パッドとコア回路ブロック内の回路素子との間および
共用パッドとその他の回路ブロック内の回路素子との間
に配置されるトライステートバッファを回路接続してい
る。
【0012】つぎの発明にかかる半導体集積装置は、上
記の発明において、前記共用パッドから前記コア回路ブ
ロック内の回路素子に至る配線間に設けられるトライス
テートバッファを前記コア回路ブロック内の回路素子か
らの出力バッファとし、前記共用パッドから前記その他
の回路ブロック内の回路素子に至る配線間に設けられる
トライステートバッファを前記その他の回路ブロック内
の回路素子からの出力バッファとし、前記各共用パッド
の少なくとも一部を前記コア回路ブロックおよび前記そ
の他の回路ブロックからの出力パッドとしたことを特徴
とする。
【0013】この発明によれば、各共用パッドの少なく
とも一部をコア回路ブロックおよびその他の回路ブロッ
クからの出力パッドとしており、これに対応するように
共用パッドとコア回路ブロック内の回路素子との間およ
び共用パッドとその他の回路ブロック内の回路素子との
間に配置されるトライステートバッファを回路接続して
いる。
【0014】つぎの発明にかかる半導体集積装置は、上
記の発明において、前記共用パッドから前記コア回路ブ
ロック内の回路素子に至る配線間に設けられるトライス
テートバッファを前記コア回路ブロック内の回路素子へ
の入力バッファとし、前記共用パッドから前記その他の
回路ブロック内の回路素子に至る配線間に設けられるト
ライステートバッファを前記その他の回路ブロック内の
回路素子からの出力バッファとし、前記各共用パッドの
少なくとも一部を前記コア回路ブロックへの入力パッド
であってかつ前記その他の回路ブロックからの出力パッ
ドとしたことを特徴とする。
【0015】この発明によれば、各共用パッドの少なく
とも一部をコア回路ブロックへの入力パッドであってか
つその他の回路ブロックからの出力パッドとしており、
これに対応するように共用パッドとコア回路ブロック内
の回路素子との間および共用パッドとその他の回路ブロ
ック内の回路素子との間に配置されるトライステートバ
ッファを回路接続している。
【0016】つぎの発明にかかる半導体集積装置は、上
記の発明において、前記共用パッドから前記コア回路ブ
ロック内の回路素子に至る配線間に設けられるトライス
テートバッファを前記コア回路ブロック内の回路素子か
らの出力バッファとし、前記共用パッドから前記その他
の回路ブロック内の回路素子に至る配線間に設けられる
トライステートバッファを前記その他の回路ブロック内
の回路素子への入力バッファとし、前記各共用パッドの
少なくとも一部を前記コア回路ブロックからの出力パッ
ドであってかつ前記その他の回路ブロックへの入力パッ
ドとしたことを特徴とする。
【0017】この発明によれば、各共用パッドの少なく
とも一部をコア回路ブロックからの出力パッドであって
かつその他の回路ブロックへの入力パッドとしており、
これに対応するように共用パッドとコア回路ブロック内
の回路素子との間および共用パッドとその他の回路ブロ
ック内の回路素子との間に配置されるトライステートバ
ッファを回路接続している。
【0018】
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる半導体集積装置の好適な実施の形態を詳細
に説明する。
【0019】実施の形態1.図1に従ってこの発明の実
施の形態1を説明する。図1に示す半導体集積装置は、
半導体チップ4の中央部を含むようにコア回路ブロック
1が半導体チップ4上に配設されるセンタコア方式のレ
イアウトを採用している。この場合は、コア回路ブロッ
ク1の周囲の一部に拡張機能回路ブロック2および周辺
回路ブロック3などのその他の回路ブロックを搭載する
ようにしているが、コア回路ブロック1の全周囲に拡張
機能回路ブロック2および周辺回路ブロック3などのそ
の他の回路ブロックを配置するようにしてもよい。
【0020】ここで例示する半導体集積装置は、例えば
マイクロコンピュータとして機能するもので、チップ4
上に、コア回路ブロック1、拡張機能回路ブロック2、
周辺回路ブロック3および複数の入出力パッド(入力パ
ッドあるいは出力パッドという意味)5が搭載されてい
る。
【0021】コア回路ブロック1は、中央演算処理装置
(CPU)等、マイクロコンピュータとして機能するた
めの基本回路を含んでおり、矩形状を成すチップ4のほ
ぼ中央となる位置に配設してある。
【0022】拡張機能回路ブロック2は、マイクロコン
ピュータの高機能化を図るための回路ブロックであり、
例えば各種メモリ、DSP(Digital Signal Processo
r)などの回路を含んでいる。
【0023】周辺回路ブロック3には、I/O、外部発
信回路などの各種周辺デバイスが含まれている。
【0024】入出力パッド5は、コア回路ブロック1の
外周部に一周する態様で列設されている。入出力パッド
5は、電源用パッド5a(電源電圧用パッド(Vccパ
ッド)およびグランド電圧用パッド(Vssパッド))
と、信号線用パッド5bなどを含んでいる。ここでは、
図示を省略しているが、これら入出力パッド5は、通
常、ワイヤボンディングを介してリードフレームに接続
される。この実施の形態1においては、各入出力パッド
5は、回路ブロック1〜3の何れかに接続される入力あ
るいは出力パッドとして機能する。
【0025】ここで、コア回路ブロック1および拡張機
能回路ブロック2に、電圧降下によって特性が悪化する
回路10,11を内蔵させることが必要であるとする。
これらの回路10,11に対しては特に電源安定化対策
が必要である。
【0026】そこで、この場合、電源電圧用パッド(V
ccパッド)5aは、コア回路ブロック1と拡張機能回
路ブロック2との間に配置された複数の入出力パッド5
のうちのいずれか1つに設定するようにしている。この
場合は、ハッチングを付した真ん中付近のパッド5を電
源電圧用パッド(Vccパッド)5aとしている。
【0027】また、前述した電圧降下によって特性が悪
化する回路10,11を電源電圧用パッド5aの近傍領
域に、電源電圧用パッド5aに対し対称に配置してい
る。
【0028】このようにこの実施の形態1においては、
チップ4上の略中央部に配したコア回路ブロック1と、
その周囲に配した拡張機能回路ブロック2、周辺回路ブ
ロック3などのその他の回路ブロックとの間に外部接続
用の複数の入出力パッド5を配設し、これら複数のパッ
ドのうちの一部を電源電圧用パッド5aとし、この電源
電圧用パッド5aの両側の近傍領域に電圧降下によって
特性が悪化する回路10,11を配設するようにしてい
るので、電源電圧用パッド5aからこれらの回路10,
11までの配線長を最短とすることができ、電圧降下も
最小にすることが可能となる。したがって、電源電圧用
パッド5aを挟んだ両側の回路ブロック(この場合はコ
ア回路ブロック1および拡張機能回路ブロック2)内の
所要回路10,11に対して特に安定な電源電圧供給を
なし得、これらの回路10,11に対する電源強化が可
能となり、半導体集積装置の回路性能を向上させること
ができる。
【0029】なお、図1において、周辺回路ブロック3
にも、電圧降下によって特性が悪化する回路が含まれて
いる場合、コア回路ブロック1と周辺回路ブロック3と
の間に配置された複数の入出力パッド5のうちのいずれ
かを、電源電圧用パッド5a(例えばハッチングを付し
たパッド)とし、この電源電圧用パッド5aの近傍領域
に、電源電圧用パッド5aに対し対称に、電圧降下によ
って特性が悪化する回路をレイアウトするようにすれば
よい。
【0030】実施の形態2.つぎに、図2及び図3を用
いてこの発明の実施の形態2について説明する。この実
施の形態2においては、図1に示した実施の形態1の半
導体集積装置において、チップ内部に配設された入出力
パッド5の一部乃至全てを、当該入出力パッド5の両側
に配設された回路ブロックに対する共用パッドとしてい
る。
【0031】ここで、先の実施の形態1に示したよう
な、チップ4の内部に入出力パッド5を配設し、その両
側に回路ブロック1〜3を配置するようなレイアウトに
おいて、共用のパッド5から両側の回路ブロック内の回
路素子への配線接続を考えた場合、例えば、図2に示す
ような手法がある。
【0032】図2においては、パッド5の一端から配線
パターン13によってコア回路ブロック1の回路素子へ
の配線接続を行い、これら配線パターン13から分岐さ
せた配線パターン14によって、拡張機能回路ブロック
2の回路素子への配線接続を行っており、配線パターン
14は、パッド5間を走らせている。
【0033】このような配線では、配線パターン14が
パッド5間を走っているので、パッド5の間隔Dは、配
線パターン14の分だけ増え、パッド5の狭ピッチ化の
妨げとなる。また、パッドにサージ電圧が発生した場
合、配線パターン14がパッド5に近接しているため、
配線ダメージを受けるという問題がある。
【0034】そこで、この実施の形態2においては、図
3に示すように、両側の回路ブロック(この場合はコア
回路ブロック1および拡張機能回路ブロック2)の共用
のパッド5(信号線用パッド5b)の両側部からコア回
路ブロック1内の回路素子および拡張機能回路ブロック
2の回路素子への配線接続を夫々行うようにしている。
すなわち、パッド5のコア回路ブロック1側の端部から
配線パターン19によってコア回路ブロック1内の回路
素子への配線接続を行い、パッド5の拡張機能回路ブロ
ック2側の端部から配線パターン16によって拡張機能
回路ブロック2内の回路素子への配線接続を行ってい
る。
【0035】さらに、この実施の形態2においては、共
用のパッド5からコア回路ブロック1内の回路素子に至
る配線間にトライステートバッファ20を設け、また共
用のパッド5から拡張機能回路ブロック2内の回路素子
に至る配線間にトライステートバッファ15を設けてい
る。
【0036】図3の場合は、各パッド5を、コア回路ブ
ロック1および拡張機能回路ブロック2への入力パッド
として機能させるようにしており、したがって、トライ
ステートバッファ20,15は、コア回路ブロック1内
の回路素子および拡張機能回路ブロック2内の回路素子
への入力バッファとして機能するように回路接続してい
る。
【0037】トライステートバッファ15,20は、周
知のように、その出力を、入力側と同じ論理レベルとす
る“H”、“L”状態と、電気的な断絶状態(ハイイン
ピーダンス状態)との、3状態にとり得るものであり、
必要に応じて、その出力を電気的な断絶状態とすること
で、コア回路ブロック1側と拡張機能回路ブロック2側
を電気的に分離する。
【0038】すなわち、外部からの信号をコア回路ブロ
ック1および拡張機能回路ブロック2のいずれか一方の
みに入力したい場合には、入力しない方に設けられたト
ライステートバッファの出力をハイインピーダンス状態
にすれば良い。
【0039】このようにこの実施の形態2においては、
チップ内部に配したパッドを両側の回路ブロックの共用
パッドとし、各共用パッドの両側部から両側に配された
回路ブロックへの配線接続を夫々行うと共に、各共用パ
ッドから両側の回路ブロック内の回路素子に至る配線間
にトライステートバッファをそれぞれ設けているので、
パッド間に配線パターンを走らせずに2方向への配線が
可能となる。したがって、パッド間の間隔Dを最小化で
き、パッド数を増加することが可能となるとともに、配
線の信頼性を向上することができる。さらに、トライス
テートバッファを設けているので、共用パッドに接続さ
れる各回路ブロック内の回路素子とを必要に応じて切断
または接続状態とすることができる。
【0040】実施の形態3.つぎに、図4を用いてこの
発明の実施の形態3について説明する。この図4に示す
実施の形態3は、実施の形態2の変形例であって、共用
のパッド5を、コア回路ブロック1および拡張機能回路
ブロック2からの出力パッドとして機能させるようにし
ており、したがって、トライステートバッファ31,2
8は、コア回路ブロック1内の回路素子および拡張機能
回路ブロック2内の回路素子からの出力バッファとして
機能するように回路接続している。
【0041】この場合も、コア回路ブロック1および拡
張機能回路ブロック2からの信号を一方のみ外部に出力
したい場合には、出力したくない方に設けられたトライ
ステートバッファの出力をハイインピーダンス状態とす
ればよい。
【0042】この実施の形態3においても、パッド間に
配線パターンを走らせずに2方向への配線が可能とな
る。したがって、パッド間の間隔Dを最小化でき、パッ
ド数を増加することが可能となるとともに、配線の信頼
性を向上することができる。さらに、トライステートバ
ッファを設けているので、共用パッドに接続される各回
路ブロック内の回路素子とを必要に応じて切断または接
続状態とすることができる。
【0043】実施の形態4.つぎに、図5を用いてこの
発明の実施の形態4について説明する。この図5に示す
実施の形態4も、実施の形態2の変形例であって、共用
のパッド5を、コア回路ブロック1からの出力パッドで
あってかつ拡張機能回路ブロック2への入力パッドとし
て機能させるようにしており、したがって、トライステ
ートバッファ24はコア回路ブロック1内の回路素子か
らの出力バッファとして機能するように回路接続し、ト
ライステートバッファ22は拡張機能回路ブロック2内
の回路素子への入力バッファとして機能するように回路
接続している。
【0044】この場合も、パッド5を入力パッドとして
機能させたい場合は、コア回路ブロック1側のトライス
テートバッファの出力をハイインピーダンス状態とすれ
ばよく、パッド5を出力バッファとして機能させたい場
合は、拡張機能回路ブロック2側のトライステートバッ
ファの出力をハイインピーダンス状態とすればよい。
【0045】この実施の形態4においても、パッド間に
配線パターンを走らせずに2方向への配線が可能とな
る。したがって、パッド間の間隔Dを最小化でき、パッ
ド数を増加することが可能となるとともに、配線の信頼
性を向上することができる。さらに、トライステートバ
ッファを設けているので、共用パッドに接続される各回
路ブロック内の回路素子とを必要に応じて切断または接
続状態とすることができる。
【0046】なお、共用のパッド5を、コア回路ブロッ
ク1への入力パッドであってかつ拡張機能回路ブロック
2からの出力パッドとして機能させるように、各トライ
ステートバッファを回路接続する事も可能である。
【0047】
【発明の効果】以上説明したように、この発明によれ
ば、チップ上の略中央部に配したコア回路ブロックと、
その周囲に配した機能拡張回路ブロック、周辺回路ブロ
ックなどのその他の回路ブロックとの間に外部接続用の
複数のパッドを配設し、これら複数のパッドのうちの一
部を電源パッドとし、該電源パッドの両側のコア回路ブ
ロックおよびその他の回路ブロックにおける電源パッド
の近傍領域に、電圧降下によって特性が悪化する回路を
配設するようにしているので、コア回路ブロック、その
周囲に配した機能拡張回路ブロック、周辺回路ブロック
などのその他の回路ブロックに対して安定な電源電圧供
給をなし得、半導体集積装置の回路性能を向上させるこ
とができる。
【0048】つぎの発明にかかる半導体集積装置によれ
ば、チップ上の略中央部に配したコア回路ブロックと、
その周囲に配した機能拡張回路ブロック、周辺回路ブロ
ックなどのその他の回路ブロックとの間に外部接続用の
複数のパッドを配設し、これらチップ内部領域に配した
複数のパッドをコア回路ブロック内の回路素子およびそ
の他の回路ブロック内の回路素子と配線接続される共用
パッドとし、各共用パッドの両側部からコア回路ブロッ
ク内の回路素子およびその他の回路ブロック内の回路素
子への配線接続を夫々行うと共に、各共用パッドからコ
ア回路ブロック内の回路素子に至る配線間および各共用
パッドからその他の回路ブロック内の回路素子に至る配
線間にトライステートバッファをそれぞれ設けているの
で、各パッド間に配線パターンを走らせてコア回路ブロ
ック内の回路素子とその他の回路ブロック内の回路素子
とを接続することがなくなり、パッド間の間隔を最小化
でき、パッド数を増加することが可能となるとともに、
配線の信頼性を向上することができる。さらに、トライ
ステートバッファを設けているので、共用パッドに接続
されるコア回路ブロック内の回路素子とその他の回路ブ
ロック内の回路素子とを必要に応じて切断または接続状
態とすることができる。
【0049】つぎの発明にかかる半導体集積装置によれ
ば、各共用パッドの少なくとも一部をコア回路ブロック
およびその他の回路ブロックへの入力パッドとしてお
り、これに対応するように共用パッドとコア回路ブロッ
ク内の回路素子との間および共用パッドとその他の回路
ブロック内の回路素子との間に配置されるトライステー
トバッファを回路接続しているので、共用パッドを両側
の回路ブロックへの入力パッドとして機能させることが
でき、またパッド間の間隔を最小化でき、パッド数を増
加することが可能となり、さらに配線の信頼性を向上す
ることができる。
【0050】つぎの発明にかかる半導体集積装置によれ
ば、各共用パッドの少なくとも一部をコア回路ブロック
およびその他の回路ブロックからの出力パッドとしてお
り、これに対応するように共用パッドとコア回路ブロッ
ク内の回路素子との間および共用パッドとその他の回路
ブロック内の回路素子との間に配置されるトライステー
トバッファを回路接続しているので、共用パッドを両側
の回路ブロックからの出力パッドとして機能させること
ができ、またパッド間の間隔を最小化でき、パッド数を
増加することが可能となり、さらに配線の信頼性を向上
することができる。
【0051】つぎの発明にかかる半導体集積装置によれ
ば、各共用パッドの少なくとも一部をコア回路ブロック
への入力パッドであってかつその他の回路ブロックから
の出力パッドとしており、これに対応するように共用パ
ッドとコア回路ブロック内の回路素子との間および共用
パッドとその他の回路ブロック内の回路素子との間に配
置されるトライステートバッファを回路接続しているの
で、共用パッドを両側の回路ブロックに対する入出力パ
ッドとして機能させることができ、またパッド間の間隔
を最小化でき、パッド数を増加することが可能となり、
さらに配線の信頼性を向上することができる。
【0052】つぎの発明にかかる半導体集積装置によれ
ば、各共用パッドの少なくとも一部をコア回路ブロック
からの出力パッドであってかつその他の回路ブロックへ
の入力パッドとしており、これに対応するように共用パ
ッドとコア回路ブロック内の回路素子との間および共用
パッドとその他の回路ブロック内の回路素子との間に配
置されるトライステートバッファを回路接続しているの
で、共用パッドを両側の回路ブロックに対する入出力パ
ッドとして機能させることができ、またパッド間の間隔
を最小化でき、パッド数を増加することが可能となり、
さらに配線の信頼性を向上することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1である半導体集積装
置の平面図である。
【図2】 従来技術を説明するための図である。
【図3】 この発明の実施の形態2を説明するためのパ
ッド周辺の回路図である。
【図4】 この発明の実施の形態3を説明するためのパ
ッド周辺の回路図である。
【図5】 この発明の実施の形態4を説明するためのパ
ッド周辺の回路図である。
【図6】 従来の半導体集積装置の平面図である。
【符号の説明】
1 コア回路ブロック、2 拡張機能回路ブロック、3
周辺回路ブロック、4 半導体チップ(チップ)、5
入出力パッド(パッド)、5a 電源パッド(電源電
源用パッド)、5b 信号線用パッド、10,11 電
圧降下によって特性が悪化する回路、13,14 配線
パターン、15,20 トライステートバッファ、1
6,19 配線パターン、22,24,28,31 ト
ライステートバッファ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの中央部を含むようにコア
    回路ブロックを半導体チップ上に配設し、このコア回路
    ブロックの周りにその他の回路ブロックを配設し、これ
    らコア回路ブロックとその他の回路ブロックとの間に外
    部接続用の複数のパッドを配設するとともに、 前記コア回路ブロックおよびその他の回路ブロックとの
    間に配設される複数のパッドのうちの一部を電源パッド
    とし、該電源パッドの両側の前記コア回路ブロックおよ
    びその他の回路ブロックにおける前記電源パッドの近傍
    領域に、電圧降下によって特性が悪化する回路を配設す
    ることを特徴とする半導体集積装置。
  2. 【請求項2】 半導体チップの中央部を含むようにコア
    回路ブロックを半導体チップ上に配設し、このコア回路
    の周りにその他の回路ブロックを配設し、これらコア回
    路ブロックとその他の回路ブロックとの間に外部接続用
    の複数のパッドを配設し、 これら複数のパッドを前記コア回路ブロック内の回路素
    子および前記その他の回路ブロック内の回路素子と配線
    接続される共用パッドとし、各共用パッドの両側部から
    前記コア回路ブロック内の回路素子および前記その他の
    回路ブロック内の回路素子への配線接続を夫々行うと共
    に、 前記各共用パッドから前記コア回路ブロック内の回路素
    子に至る配線間および前記各共用パッドから前記その他
    の回路ブロック内の回路素子に至る配線間に、トライス
    テートバッファをそれぞれ設けたことを特徴とする半導
    体集積装置。
  3. 【請求項3】 前記共用パッドから前記コア回路ブロッ
    ク内の回路素子に至る配線間に設けられるトライステー
    トバッファを前記コア回路ブロック内の回路素子への入
    力バッファとし、前記共用パッドから前記その他の回路
    ブロック内の回路素子に至る配線間に設けられるトライ
    ステートバッファを前記その他の回路ブロック内の回路
    素子への入力バッファとし、 前記各共用パッドの少なくとも一部を前記コア回路ブロ
    ックおよび前記その他の回路ブロックへの入力パッドと
    したことを特徴とする請求項2に記載の半導体集積装
    置。
  4. 【請求項4】 前記共用パッドから前記コア回路ブロッ
    ク内の回路素子に至る配線間に設けられるトライステー
    トバッファを前記コア回路ブロック内の回路素子からの
    出力バッファとし、前記共用パッドから前記その他の回
    路ブロック内の回路素子に至る配線間に設けられるトラ
    イステートバッファを前記その他の回路ブロック内の回
    路素子からの出力バッファとし、 前記各共用パッドの少なくとも一部を前記コア回路ブロ
    ックおよび前記その他の回路ブロックからの出力パッド
    としたことを特徴とする請求項2に記載の半導体集積装
    置。
  5. 【請求項5】 前記共用パッドから前記コア回路ブロッ
    ク内の回路素子に至る配線間に設けられるトライステー
    トバッファを前記コア回路ブロック内の回路素子への入
    力バッファとし、前記共用パッドから前記その他の回路
    ブロック内の回路素子に至る配線間に設けられるトライ
    ステートバッファを前記その他の回路ブロック内の回路
    素子からの出力バッファとし、 前記各共用パッドの少なくとも一部を前記コア回路ブロ
    ックへの入力パッドであってかつ前記その他の回路ブロ
    ックからの出力パッドとしたことを特徴とする請求項2
    に記載の半導体集積装置。
  6. 【請求項6】 前記共用パッドから前記コア回路ブロッ
    ク内の回路素子に至る配線間に設けられるトライステー
    トバッファを前記コア回路ブロック内の回路素子からの
    出力バッファとし、前記共用パッドから前記その他の回
    路ブロック内の回路素子に至る配線間に設けられるトラ
    イステートバッファを前記その他の回路ブロック内の回
    路素子への入力バッファとし、 前記各共用パッドの少なくとも一部を前記コア回路ブロ
    ックからの出力パッドであってかつ前記その他の回路ブ
    ロックへの入力パッドとしたことを特徴とする請求項2
    に記載の半導体集積装置。
JP2002023473A 2002-01-31 2002-01-31 半導体集積装置 Pending JP2003224198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002023473A JP2003224198A (ja) 2002-01-31 2002-01-31 半導体集積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002023473A JP2003224198A (ja) 2002-01-31 2002-01-31 半導体集積装置

Publications (1)

Publication Number Publication Date
JP2003224198A true JP2003224198A (ja) 2003-08-08

Family

ID=27746180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002023473A Pending JP2003224198A (ja) 2002-01-31 2002-01-31 半導体集積装置

Country Status (1)

Country Link
JP (1) JP2003224198A (ja)

Similar Documents

Publication Publication Date Title
JP3433731B2 (ja) I/oセル配置方法及び半導体装置
KR20040023493A (ko) 반도체장치
JPH05136125A (ja) クロツク配線及びクロツク配線を有する半導体集積回路装置
KR20060004930A (ko) 집적 회로 다이 i/o 셀들
US6130484A (en) Semiconductor device
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US7557646B2 (en) Semiconductor device with non-intersecting power and ground wiring patterns
JP3831593B2 (ja) マルチチップモジュール
JP2859223B2 (ja) 半導体装置
US6720636B2 (en) Semiconductor device with a staggered pad arrangement
JP2681427B2 (ja) 半導体装置
JP3914649B2 (ja) 半導体装置
JP2003224198A (ja) 半導体集積装置
JP2004158752A (ja) メモリマクロおよび半導体集積回路
JPH02277262A (ja) 集積回路用の給電ピン配置
JP2006041480A (ja) 半導体装置におけるパッド部の配線構造
US7429794B2 (en) Multi-chip packaged integrated circuit device for transmitting signals from one chip to another chip
JP3646970B2 (ja) 半導体集積回路及び半導体集積回路装置
JP3782211B2 (ja) 電子回路装置
JPH05343525A (ja) 半導体集積回路
JPS60154644A (ja) 半導体装置
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JP2007281011A (ja) アナログ・デジタル混載半導体装置
JPH02148860A (ja) 半導体装置
JP2012146979A (ja) 集積回路内における、インターフェースデバイスの面積効率の良い配列