JP2003209168A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 デュアルダマシン構造の多層配線を有した高
集積で微細な半導体装置においても、良好なデュアルダ
マシン加工形状を得ることにより、高性能且つ高歩留ま
り、高信頼性の多層配線を有した半導体装置の製造方法
を提供すること。 【解決手段】 配線溝に導体配線が既に埋め込まれた下
層層間絶縁膜１の上層である上層上層層間絶縁膜５中
に、接続孔よりも断面が広い前記配線溝９を形成する溝
形成ステップと、前記上層上層層間絶縁膜５中に形成さ
れた前記配線溝９に絶縁性塗布膜を埋め込む埋込ステッ
プと、前記接続孔７の周囲に前記絶縁性塗布膜１２が残
すように前記絶縁性塗布膜１２を貫通させて、前記接続
孔７を開口する接続孔開口ステップと、前記接続孔７の
周囲に残った前記絶縁性塗布膜１２を除去する絶縁膜除
去ステップと、前記絶縁性塗布膜１２が除去された前記
接続孔７に導体を埋め込むことで、前記配線導体同士を
接続する配線接続ステップとを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、配線溝に導体配線
が充填された複数の層間絶縁膜が積層されており、各層
間絶縁膜間を貫通するように導体配線同士が、接続孔に
充填されたビアコンタクトによって接続されてなる多層
配線を有する半導体装置の製造方法に関するものであ
る。

【０００２】

【従来の技術】近年、電子機器に搭載する半導体装置
（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が高
密度化されてきており、この半導体装置の微細化、高集
積化に伴い、配線の時定数に起因する電気信号の遅れが
深刻な問題となる。このため、多層配線工程で用いられ
る導電層は、アルミニウム(Ａｌ)系合金の配線に代わ
り、銅(Ｃｕ)配線の導入が必要となっている。ＣｕはＡ
ｌなど従来の多層配線構造に使われていた金属材料と違
って、ドライエッチングによるパタ−ニングが困難であ
るため、層間絶縁膜中に配線溝を形成しておき、Ｃｕを
埋め込むことにより配線パタ−ンを形成するダマシン法
が一般に使われている。

【０００３】特に接続孔(ヴィアホ−ル)と配線溝(トレ
ンチ)を形成しておき、Ｃｕ埋め込みを同時に行うデュ
アルダマシン法は、工程数の削減に有効である。この方
法は、インタ−ナショナル・ビジネス・マシ−ン・コ−
ポレ−ション（ＩＢＭ）より特願平１０−１４３９１４
号公報などに開示されている。

【０００４】図７及び図８は、それぞれ従来の半導体の
製造方法により半導体装置を製造する手順の一例を示す
断面図である。ここでは、上記デュアルダマシン法によ
る多層配線形成の一例として採用し、図４を参照して従
来技術及びその問題点を説明する。図示しない基板上に
例えばタンタル窒化膜(ＴａＮ)１０２とＣｕ膜１０３か
らなる配線パタ−ンが埋め込まれた下層層間絶縁膜１０
１上には、Ｃｕの酸化防止層として、例えばシリコン窒
化膜(ＳｉＮ)を材質とする酸化防止膜１０４を介して次
の上層層間絶縁膜１０５が形成されている。

【０００５】この上層層間絶縁膜１０５上には、図７
（ａ）に示すようにまずヴィアホ−ル形成のためのレジ
ストパタ−ニング１０６が施された後、ドライエッチン
グ法により、ヴィアホ−ル１０７が開口される。しかる
べき後処理工程を経て、図７（ｂ）に示すように前記レ
ジストパタ−ン１０６は除去され、次に図７（ｃ）に示
すようにトレンチパタ−ン形成のためのレジストパタ−
ニング１０８が施される。

【０００６】この時、先に形成されたヴィアホ−ル１０
７には、トレンチパタ−ン形成用のレジスト１０８が露
光しきれないため、局所的に残存した形状となる。この
後、ドライエッチング法によりトレンチパタ−ンが加工
されるが、レジストマスクによるエッチングを行う関係
上、対レジスト選択比を十分に下げることは出来ず、図
７（ｄ）に示すようにヴィアホ−ルに埋め込まれたレジ
スト膜周辺の層間絶縁膜がフェンス状に残存した形状と
なる。

【０００７】前記レジスト膜１０８を剥離後、ヴィアホ
−ル底部の酸化防止膜１０４をドライエッチング法によ
り除去して、デュアルダマシン加工が完了するが、前記
ヴィアホ−ル周辺部のフェンス状絶縁膜１１０は、除去
することが出来ない。さらに、バリアメタルＴａＮ膜１
１１を例えばスパッタリング法により成膜し、Ｃｕ膜が
電解めっき法あるいはスパッタリング法により堆積さ
れ、さらに堆積したＣｕ膜のうち、前記上層層間絶縁膜
１０５上の部分を化学機械研磨(ＣＭＰ)法により除去す
ることにより、デュアルダマシン構造の多層配線構造が
得られる。また、下層配線パタ−ンと同様、図８（ｆ）
に示すように酸化防止層として例えばＳｉＮを材質とす
る酸化防止膜１１３がデュアルダマシン配線上に成膜さ
れる。

【０００８】

【発明が解決しようとする課題】ところが、このように
して形成されたデュアルダマシン法による多層配線は、
前記ヴィアホ−ル底部に残存するフェンス状絶縁膜１１
０により局所的にＣｕ膜が薄膜化した領域が発生するた
め、ヴィア抵抗の増大を引き起こす。フェンス状絶縁膜
１１０の残り方にはばらつきがあり、フェンス状絶縁膜
１１０の上部が前記上層層間絶縁膜１０５の上部付近ま
で残る形状となると、ヴィア部分のＣｕ膜が完全に断線
することにより、導通不良に至る場合もある。

【０００９】また、半導体装置が動作する範囲内でヴィ
アコンタクトが導通した場合でも、局所的に薄いＣｕ配
線領域に電流・熱ストレスが集中するため、その後の使
用環境下において、エレクトロマイグレ−ションやスト
レスマイグレ−ション等の信頼性不良を誘発する可能性
がある。

【００１０】本問題を解決する手段として、前記上層層
間絶縁膜１０５上に例えばＳｉＮ膜を堆積してからヴィ
アホ−ルを形成し、前記ＳｉＮ膜を所望のトレンチパタ
−ンに加工後にレジストを剥離し、ＳｉＮ膜をマスクパ
タ−ンとしてトレンチ部の層間絶縁膜を加工する方法が
ある。しかし、レジスト膜をマスクパタ−ンとする方法
に比べて、トレンチの加工変換差を抑えられる程度にＳ
ｉＮ膜に対する選択比を上げる必要があり、トレンチの
テ−パ−角制御との両立が非常に難しいという問題があ
る。

【００１１】また、別の解決手段としては、まずトレン
チ部分の加工を行った後にヴィアホ−ルを形成する方法
も考えられる。しかし、トレンチパタ−ンが形成された
段差部にヴィアホ−ルのレジストパタ−ニングを行う必
要があり、リソグラフィ−上の難易度が非常に高いとい
う問題がある。

【００１２】そこで本発明は上記課題を解決し、デュア
ルダマシン構造の多層配線を有した高集積で微細な半導
体装置においても、良好なデュアルダマシン加工形状を
得ることにより、高性能且つ高歩留まり、高信頼性の多
層配線を有した半導体装置の製造方法を提供することを
目的としている。

【００１３】

【課題を解決するための手段】上記目的は、請求項１の
発明にあっては、それぞれ配線溝に導体配線が充填され
た複数の層間絶縁膜が積層されており、各層間絶縁膜間
を貫通するように前記導体配線同士が、接続孔に充填さ
れた接続導体によって接続されてなる、多層配線を有す
る半導体装置の製造方法であって、前記配線溝に前記導
体配線が既に埋め込まれた下層層間絶縁膜の上層である
上層層間絶縁膜中に、前記接続孔よりも断面が広い前記
配線溝を形成する溝形成ステップと、前記上層層間絶縁
膜中に形成された前記配線溝に絶縁性塗布膜を埋め込む
埋込ステップと、前記接続孔の周囲に前記絶縁性塗布膜
が残すように前記絶縁性塗布膜を貫通させて、前記接続
孔を開口する接続孔開口ステップと、前記接続孔の周囲
に残った前記絶縁性塗布膜を除去する絶縁膜除去ステッ
プと、前記絶縁性塗布膜が除去された前記接続孔に導体
を埋め込むことで、前記上層層間絶縁膜膜の導体配線を
形成すると共に前記複数の層間絶縁膜それぞれの前記配
線導体同士を接続する配線接続ステップとを有すること
を特徴とする半導体装置の製造方法により、達成され
る。請求項１の構成によれば、接続孔よりも断面が広い
配線溝を形成するので、接続孔周辺の形状が悪化するこ
となく、各層間絶縁膜のそれぞれの配線導体同士が良好
な導電性を示すようになる。従って、このような製造方
法によれば、半導体装置が高い歩留まりにて製造される
ようになり、エレクトロマイグレーションやストレスマ
イグレーション耐性も良好となる。

【００１４】請求項２の発明は、請求項１の構成におい
て、前記埋込ステップにおいて、前記絶縁性塗布膜は前
記上層層間絶縁膜とは異なる材料であり、反応性イオン
エッチング法により選択的に除去出来る材料から成るこ
とを特徴とする。

【００１５】請求項３の発明は、請求項１の構成におい
て、前記上層層間絶縁膜はフッ素添加シリコン酸化膜で
あり、前記絶縁性塗布膜はハイドロゲンシルセキオサン
膜であることを特徴とする。

【００１６】上記目的は、請求項４の発明にあっては、
それぞれ配線溝に導体配線が充填された複数の層間絶縁
膜が積層されており、各層間絶縁膜間を貫通するように
前記導体配線同士が、接続孔に充填された接続導体によ
って接続されてなる、多層配線を有する半導体装置の製
造方法であって、前記配線溝に前記導体配線が既に埋め
込まれた下層層間絶縁膜の上層である上層層間絶縁膜中
に、接続孔を開口する接続孔開口ステップと、前記接続
孔に絶縁性塗布膜を埋め込む埋込ステップと、前記接続
孔の周囲の前記上層層間絶縁膜と共に、前記接続孔の前
記絶縁性塗布膜を除去することで、前記配線溝を形成す
る配線溝形成ステップと、前記接続孔に残った前記絶縁
性塗布膜を除去する絶縁膜除去ステップ工程と、前記絶
縁性塗布膜が除去された前記接続孔に導体を埋め込むこ
とで、前記上層層間絶縁膜の導体配線を形成すると共に
前記複数の層間絶縁膜それぞれの前記配線導体同士を接
続する配線接続ステップとを有することを特徴とする半
導体装置の製造方法により、達成される。請求項４の構
成によれば、絶縁性塗布膜の埋め込みの応力が求められ
るものの、埋め込み対象となる接続孔の断面の寸法を、
絶縁性塗布膜及び上層層間絶縁膜の部分で単一寸法にす
ることができるため、上層層間絶縁膜から絶縁性塗布膜
を除去しやすくすることができる。

【００１７】請求項５の発明は、請求項４の構成におい
て、前記埋め込みステップにおいて、前記絶縁性塗布膜
は前記上層層間絶縁膜とは異なる材料であり、反応性イ
オンエッチング法により選択的に除去出来る材料から成
ることを特徴とする。

【００１８】請求項６の発明は、請求項４の構成におい
て、前記上層層間絶縁膜はフッ素添加シリコン酸化膜で
あり、前記絶縁性塗布膜はハイドロゲンシルセキオサン
膜であることを特徴とする。

【００１９】

【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。

【００２０】＜第１実施形態＞図１及び図２は、それぞ
れ本発明の第１実施形態としての半導体装置の製造方法
によって半導体装置が製造される様子の一例を示す断面
図である。図示しない基板上に例えばＴａＮ膜２とＣｕ
膜３（導体配線）からなる配線パタ−ンが埋め込まれた
下層層間絶縁膜１上には、Ｃｕの酸化防止層として、例
えば５０ｎｍ厚さのＳｉＮを材質とする酸化防止膜４を
介して次の上層層間絶縁膜５が形成されている。

【００２１】この上層層間絶縁膜５として、ここでは例
えばフッ素添加シリコン酸化膜(ＦＳＧ)を高密度プラズ
マＣＶＤ法により８００ｎｍの厚さに成膜した。図１
（ａ）に示すように上層層間絶縁膜５上には、まずトレ
ンチパタ−ン形成のためのレジストパタ−ニング８が施
された後、ドライエッチング法により、例えば１５０〜
６００ｎｍ深さのトレンチ９が開口される。しかるべき
後処理工程を経て、図１（ｂ）に示すように前記レジス
トパタ−ン８は除去される。尚、トレンチ底部となる深
さに、エッチングストッパ−膜として、例えばシリコン
窒化膜や、シリコン窒化酸化膜等を一層追加して、トレ
ンチ深さを確実に制御するプロセスとしても構わない。

【００２２】次に、図１（ｃ）に示すように絶縁性塗布
膜１２をトレンチ９に埋め込む。この実施の形態では、
一例として、絶縁性塗布膜１２にハイドロゲンシルセキ
オサン(Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａ
ｎｅ)膜を用いた。この上記絶縁性塗布膜１２の形成に
は、例えば、前駆体をスピンコ−ト法により上層層間絶
縁膜５上に１５０〜１０００ｎｍ堆積した後、３５０℃
〜４５０℃で３０〜６０分程度のキュア処理を施す。こ
の後、例えばＣＭＰ法により上層層間絶縁膜５の上部の
絶縁性塗布膜１２を除去することにより、図１（ｃ）に
示す形状を得ることが出来る。

【００２３】続いて、図１（ｄ）に示すようにヴィアホ
−ル形成のためのレジストパタ−ニング６が施される。
この時、先に形成されたトレンチ９には、絶縁性塗布膜
１２が埋め込まれているため、レジストパターニング６
が残存することは無い。この後、ドライエッチング法に
よりヴィアホ−ルが、下層配線パタ−ン３上のＳｉＮ膜
上部まで加工される。

【００２４】加工条件としては、トレンチ領域の絶縁性
塗布膜１２とヴィア領域の上層層間絶縁膜５のエッチン
グを行う必要があるが、トレンチパタ−ンとヴィアホ−
ルの合わせずれによるボ−ダレス構造を想定した場合、
各々の層間絶縁膜のエッチングレ−トがほぼ同じになる
条件で加工することが好ましい。この実施の形態では、
一例として、フロロカ−ボン系ガス(Ｃ₄Ｆ₈)と酸素
(Ｏ₂)流量比が１.５程度に設定したドライエッチングを
行った。尚、必要に応じて一酸化炭素(ＣＯ)やアルゴ
ン、窒素ガス等を添加しても良い。

【００２５】次に、例えば有機アミン系の後処理液を用
いたレジスト剥離処理により前記レジスト膜６を除去し
て、図２（ｅ）に示す形状を得ることが出来る。続い
て、図２（ｆ）に示すようにトレンチ部分に埋め込まれ
た絶縁性塗布膜１２を、エッチングにより除去する。

【００２６】本加工条件としては、上層層間絶縁膜５に
対して十分な選択比がとれる条件である必要がある。こ
の実施の形態では、一例として、Ｏ₂ガスを主成分とし
たプラズマエッチングを行った。本処理ではレジスト膜
のエッチングレ−トもあるため、剥離性に問題が無けれ
ば、前記レジストアッシング処理を行う必要は無い。

【００２７】また、有機ポリマ−系の塗布膜を埋め込
み、アンモニア(ＮＨ₃)ガスを用いた高密度プラズマエ
ッチング法により除去することも可能である。次に、図
２（ｇ）に示すようにヴィアホ−ル底部の酸化防止膜４
をドライエッチング法により除去して、デュアルダマシ
ン加工が完了する。尚、Ｃｕ酸化防止層として成膜した
例えばＳｉＮを材質とする酸化防止膜４は、例えば炭化
シリコン(ＳｉＣ)を用いても良い。

【００２８】続いて、バリアメタルＴａＮ膜１１を例え
ばスパッタリング法により成膜し、Ｃｕ膜が電解めっき
法あるいはスパッタリング法により堆積され、さらに堆
積したＣｕ膜のうち、前記上層層間絶縁膜５上の部分を
化学機械研磨(ＣＭＰ)法により除去することにより、デ
ュアルダマシン構造の多層配線構造が得られる。また、
下層配線パタ−ンと同様、図４（ｈ）に示すように酸化
防止層として例えばＳｉＮを材質とする酸化防止膜１３
がデュアルダマシン配線上に成膜される。

【００２９】本発明の第１実施形態によれば、本工程を
経て形成されたデュアルダマシン構造の多層配線は、ヴ
ィアホ−ル周辺部の形状悪化も無く、良好なヴィアコン
タント特性を得ることが出来る。また、少なくとも前記
各工程を含むデュアルダマシンプロセスを経て形成され
た半導体装置は、高い歩留まりを得ることができ、エレ
クトロマイグレ−ションやストレスマイグレ−ション耐
性も良好となる。

【００３０】＜第２実施形態＞図３及び図４は、それぞ
れ本発明の第２実施形態としての半導体装置の製造方法
によって半導体装置が製造される様子の一例を示す断面
図である。図示しない基板上に例えばＴａＮ膜２とＣｕ
膜３からなる配線パタ−ンが埋め込まれた下層層間絶縁
膜１上には、Ｃｕの酸化防止層として、例えば５０ｎｍ
厚さのＳｉＮを材質とする酸化防止膜４を介して次の上
層層間絶縁膜５が形成されている。

【００３１】上層層間絶縁膜５として、ここではフッ素
添加シリコン酸化膜(ＦＳＧ)を高密度プラズマＣＶＤ法
により８００ｎｍの厚さに成膜した。図３（ａ）に示す
ように上層層間絶縁膜５上には、まずヴィアホ−ル形成
のためのレジストパタ−ニング６が施された後、ドライ
エッチング法により、ヴィアホ−ル７が酸化防止膜４上
まで開口される。しかるべき後処理工程を経て、図３
（ｂ）に示すように前記レジストパタ−ン６は除去され
る。

【００３２】次に、図３（ｃ）に示すように絶縁性塗布
膜として絶縁性塗布膜１２がヴィアホ−ル７に埋め込ま
れる。この実施の形態では、一例として、絶縁性塗布膜
１２としてハイドロゲンシルセキオサン(Ｈｙｄｒｏｇ
ｅｎ Ｓｉlｓｅｓｑｕｉｏｘａｎｅ：ＨＳＱ)膜を用い
た。上記絶縁性塗布膜１２の成膜には、例えば、前駆体
をスピンコ−ト法により、上層層間絶縁膜５上に１５０
〜１０００ｎｍ堆積した後、３５０℃〜４５０℃で３０
〜６０分程度のキュア処理を施す。この後、例えばＣＭ
Ｐ法により上層層間絶縁膜５の上部の絶縁性塗布膜を除
去することにより、図３（ｃ）に示す形状を得ることが
出来る。

【００３３】続いて、図３（ｄ）に示すトレンチパタ−
ン形成のためのレジストパタ−ニング８が施される。こ
の時、先に形成されたヴィアホ−ル７には、絶縁性塗布
膜１２が埋め込まれているため、レジスト膜８が残存す
ることは無い。この後、ドライエッチング法により、例
えば１５０〜６００ｎｍ深さのトレンチ９が図４（ｅ）
に示すように開口される。加工条件としては、ヴィア領
域の絶縁性塗布膜１２とヴィア未開口領域の上層層間絶
縁膜５のエッチングを行う必要があるが、トレンチ形状
を良好にするため、各々の層間絶縁膜のエッチングレ−
トがほぼ同じになる条件で加工することが好ましい。

【００３４】この実施の形態では、一例として、フロロ
カ−ボン系ガス(Ｃ₄Ｆ₈)と酸素(Ｏ₂)流量比が１.５程度
に設定したドライエッチングを行った。尚、必要に応じ
て一酸化炭素(ＣＯ)やアルゴン、窒素ガス等を添加して
も良い。また、トレンチ底部となる深さに、エッチング
ストッパ−膜として、例えばシリコン窒化膜や、シリコ
ン窒化酸化膜等を一層追加して、トレンチ深さを確実に
制御するプロセスとしても構わない。

【００３５】次に、例えば有機アミン系の後処理液を用
いたレジスト剥離処理により前記レジスト膜８を除去し
て、図４（ｆ）に示す形状を得ることが出来る。この実
施の形態では、一例として、O２ガスを主成分としたプ
ラズマエッチングを行った。本処理ではレジスト膜のエ
ッチングレ−トもあるため、剥離性に問題が無ければ、
前記レジストアッシング処理を行う必要は無い。

【００３６】また、有機ポリマ−系の塗布膜を埋め込
み、アンモニア(ＮＨ₃)ガスを用いた高密度プラズマエ
ッチング法により除去することも可能である。続いて、
ヴィアホ−ル底部に埋め込まれた絶縁性塗布膜１２を、
エッチングにより除去する。加工条件としては、上層層
間絶縁膜５に対して十分な選択比がとれる条件である必
要がある。次に、図４（ｇ）に示すようにヴィアホ−ル
底部の酸化防止膜４をドライエッチング法により除去し
て、デュアルダマシン加工が完了する。尚、Ｃｕ酸化防
止層として成膜した例えばＳｉＮを材質とする酸化防止
膜は、炭化シリコン(ＳｉＣ)を用いても良い。

【００３７】続いて、バリアメタルＴａＮ膜１１を例え
ばスパッタリング法により成膜し、Ｃｕ膜が電解めっき
法あるいはスパッタリング法により堆積され、さらに堆
積したＣｕ膜のうち、前記上層層間絶縁膜５上の部分を
化学機械研磨(ＣＭＰ)法により除去することにより、デ
ュアルダマシン構造の多層配線構造が得られる。また、
下層配線パタ−ンと同様、図４（ｈ）に示すように酸化
防止層として例えばＳｉＮを材質とする酸化防止膜１３
がデュアルダマシン配線上に成膜される。

【００３８】本発明の第２実施形態によれば、本工程を
経て形成されたデュアルダマシン構造の多層配線は、ヴ
ィアホ−ル周辺部の形状悪化も無く、良好なヴィアコン
タント特性を得ることが出来る。また、少なくとも前記
各工程を含むデュアルダマシンプロセスを経て形成され
た半導体装置は、高い歩留まりを得ることができ、エレ
クトロマイグレ−ションやストレスマイグレ−ション耐
性も良好となる。

【００３９】本発明の第２実施形態によれば、第１実施
形態に比べて、絶縁性塗布膜１２の埋め込み能力が求め
られる反面、埋め込み対象となる開口部を単一寸法に出
来るため、上層層間絶縁膜５上の絶縁性塗布膜１２をＣ
ＭＰ法により除去しやすいという利点がある。第１実施
形態或いは第２実施形態を用いて半導体装置を製造する
かは、各々の半導体装置における設計寸法と、有機塗布
膜の埋め込み能力、製造コストを鑑みて決定すればよ
い。

【００４０】＜第３実施形態＞図５及び図６は、それぞ
れ本発明の第３実施形態としての半導体装置の製造方法
によって半導体装置が製造される様子の一例を示す断面
図である。図示しない基板上に例えばＴａＮ膜２とＣｕ
膜３からなる配線パタ−ンが埋め込まれた下層層間絶縁
膜１の上層には、Ｃｕの酸化防止層として、例えば５０
ｎｍ厚さのＳｉＮを材質とする酸化防止膜４を介して、
次の上層層間絶縁膜５が形成されている。上層層間絶縁
膜５として、ここではフッ素添加シリコン酸化膜(ＦＳ
Ｇ)を高密度プラズマＣＶＤ法により８００ｎｍの厚さ
に成膜した。

【００４１】図５（ａ）に示すように上層層間絶縁膜５
上には、まずトレンチパタ−ン形成のためのレジストパ
タ−ニング８が施された後、ドライエッチング法によ
り、例えば１５０〜６００ｎｍ深さのトレンチ９が開口
される。しかるべき後処理工程を経て、図５（ｂ）に示
すように前記レジストパタ−ン８は除去される。尚、ト
レンチ底部となる深さに、エッチングストッパ−膜とし
て、例えばシリコン窒化膜や、シリコン窒化酸化膜等を
一層追加して、トレンチ深さを確実に制御するプロセス
としても構わない。

【００４２】次に、図５（ｃ）に示すように絶縁性塗布
膜として絶縁性塗布膜１２をトレンチ９に埋め込む。こ
の実施の形態では、一例として、絶縁性塗布膜１２とし
てハイドロゲンシルセキオサン(Ｈｙｄｒｏｇｅｎ Ｓ
ｉｌｓｅｓｑｕｉｏｘａｎｅ：ＨＳＱ)膜を用いた。上
記絶縁性塗布膜１２の形成には、例えば、前駆体をスピ
ンコ−ト法により上層層間絶縁膜５上に１５０〜１００
０ｎｍ堆積した後、３５０℃〜４５０℃で３０〜６０分
程度のキュア処理を施す。この後、上層層間絶縁膜５の
上部の絶縁性塗布膜１２を除去しないで、図５（ｃ）に
示すように形状を得ることが出来る。

【００４３】続いて、図５（ｄ）に示すようにヴィアホ
−ル形成のためのレジストパタ−ニング６が施される。
この時、先に形成されたトレンチ９には、絶縁性塗布膜
１２が埋め込まれているため、レジストパターニング６
が残存することは無い。この後、図６（ｅ）に示すよう
にドライエッチング法によりヴィアホ−ル７が、下層層
間絶縁膜１上の酸化防止膜４の上部まで加工される。

【００４４】加工条件としては、トレンチ９および上層
層間絶縁膜５の上部領域の絶縁性塗布膜１２とヴィア領
域の上層層間絶縁膜５のエッチングを行う必要がある
が、トレンチパタ−ンとヴィアホ−ル７の合わせずれに
よるボ−ダレス構造を想定した場合、各々の層間絶縁膜
のエッチングレ−トがほぼ同じになる条件で加工するこ
とが好ましい。この実施の形態では、一例として、フロ
ロカ−ボン系ガス(Ｃ₄Ｆ ₈)と酸素(Ｏ₂)流量比が１.５程
度に設定したドライエッチングを行った。尚、必要に応
じて一酸化炭素(ＣＯ)やアルゴン、窒素ガス等を添加し
ても良い。

【００４５】次に、例えば有機アミン系の後処理液を用
いたレジスト剥離処理により前記レジスト膜６を除去し
て、図６（ｅ）に示す形状を得ることが出来る。続い
て、トレンチ部分に埋め込まれた絶縁性塗布膜１２を、
図６（ｆ）に示すように例えばエッチングにより除去す
る。本加工条件としては、上層層間絶縁膜５に対して十
分な選択比がとれる条件である必要がある。

【００４６】この実施の形態では、一例として、Ｏ₂ガ
スを主成分としたプラズマエッチングを行った。本処理
ではレジスト膜のエッチングレ−トもあるため、剥離性
に問題が無ければ、前記レジストアッシング処理を行う
必要は無い。また、例えば有機ポリマ−系の塗布膜を埋
め込み、アンモニア(ＮＨ₃)ガスを用いた高密度プラズ
マエッチング法により除去することも可能である。次
に、図６（ｇ）に示すようにヴィアホ−ル底部の酸化防
止膜４をドライエッチング法により除去して、デュアル
ダマシン加工が完了する。尚、Ｃｕ酸化防止層として成
膜した例えばＳｉＮを材質とする酸化防止膜４は、Ｓｉ
Ｎの代わりに、例えば炭化シリコン(ＳｉＣ)を用いても
良い。

【００４７】続いて、バリアメタルＴａＮ膜１１を例え
ばスパッタリング法により成膜し、Ｃｕ膜が電解めっき
法あるいはスパッタリング法により堆積され、さらに堆
積したＣｕ膜のうち、前記上層層間絶縁膜５上の部分を
化学機械研磨(ＣＭＰ)法により除去することにより、デ
ュアルダマシン構造の多層配線構造が得られる。また、
下層配線パタ−ンと同様、図６（ｈ）に示すように酸化
防止層として例えばＳｉＮを材質とする酸化防止膜１３
がデュアルダマシン配線上に成膜される。

【００４８】本発明の第３実施形態によれば、本工程を
経て形成されたデュアルダマシン構造の多層配線は、ヴ
ィアホ−ル周辺部の形状悪化も無く、良好なヴィアコン
タント特性を得ることが出来る。また、少なくとも前記
各工程を含むデュアルダマシンプロセスを経て形成され
た半導体装置は、高い歩留まりを得ることができ、エレ
クトロマイグレ−ションやストレスマイグレ−ション耐
性も良好となる。

【００４９】また、本発明の第３実施形態によれば、実
施例１に比べて、上層層間絶縁膜５上の絶縁性塗布膜１
２を除去する工程を省略することができ、製造コストを
下げることが出来る。また、上層層間絶縁膜５上の絶縁
性塗布膜１２除去に際して、ＣＭＰによる研磨制御性
や、ＣＭＰ後の後洗浄方法の選択等の煩わしさを払拭で
きる。しかし、第３実施形態によれば、開口すべきヴィ
アホ−ル深さが第１実施形態よりも増大するため、より
高アスペクト比の加工技術が必要となる。どちらの実施
形態を用いるかは、各々の半導体装置における設計寸法
とエッチング装置の加工能力、製造コストを鑑みて決定
すればよい。また、第２実施形態にて、上層層間絶縁膜
５上の絶縁性塗布膜１２を除去せずに、トレンチ加工を
行う方法も考えられる。

【００５０】ところで本発明は上述した実施形態に限定
されるものではない。上記各実施形態では、上層層間絶
縁膜５と絶縁性塗布膜１２との組み合わせは、絶縁性塗
布膜１２が選択的に除去出来るなら、本実施例に限らな
い。例えば、上層層間絶縁膜５は、例えばプラズマＣＶ
Ｄ法により成膜された、シリコン酸化膜(ＳｉＯ₂)や、
シリコン炭化酸化膜(ＳｉＯＣ)であっても良いし、例え
ばスピンコ−ト法により塗布される、メチルメチルシル
セスキオキサン(ＭｅｔｈｙｌＳｉｌｓｅｓｑｕｉｏｘ
ａｎｅ：ＭＳＱ)膜、もしくはこれらの組み合わせでも
良い。また、絶縁性塗布膜１２は、有機ポリマ−系とし
て、ポリアリ−ルエ−テル、フッ素化ポリイミド、ベン
ゾシクロブテンなどの材料でもよい。また、絶縁性塗布
膜１２の除去は、反応性プラズマエッチング法だけでな
く、例えば希フッ酸系の薬液を用いたウェットエッチン
グ処理で実施することも可能である。また、上記実施形
態の各構成は、その一部を省略したり、上記とは異なる
ように任意に組み合わせることができる。

【００５１】

【発明の効果】以上説明したように、本発明によれば、
デュアルダマシン構造の多層配線を有した高集積で微細
な半導体装置においても、良好なデュアルダマシン加工
形状を得ることにより、高性能且つ高歩留まり、高信頼
性の多層配線を有した半導体装置の製法を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態としての半導体装置の製
造方法によって半導体装置が製造される様子の一例を示
す断面図。

【図２】本発明の第１実施形態としての半導体装置の製
造方法によって半導体装置が製造される様子の一例を示
す断面図。

【図３】本発明の第２実施形態としての半導体装置の製
造方法によって半導体装置が製造される様子の一例を示
す断面図。

【図４】本発明の第２実施形態としての半導体装置の製
造方法によって半導体装置が製造される様子の一例を示
す断面図。

【図５】本発明の第３実施形態としての半導体装置の製
造方法によって半導体装置が製造される様子の一例を示
す断面図。

【図６】本発明の第３実施形態としての半導体装置の製
造方法によって半導体装置が製造される様子の一例を示
す断面図。

【図７】従来の半導体の製造方法により半導体装置を製
造する手順の一例を示す断面図。

【図８】従来の半導体の製造方法により半導体装置を製
造する手順の一例を示す断面図。

【符号の説明】

１・・・下層層間絶縁膜、３・・・Ｃｕ膜（導体配
線）、５・・・上層層間絶縁膜、７・・・ヴィアホール
（接続孔）、９・・・トレンチ（配線溝）、１２・・・
絶縁性塗布膜

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB04 BB32 CC01 DD07 DD08 DD09 DD15 DD16 DD17 DD18 DD20 DD37 DD52 DD75 EE14 EE18 FF18 FF22 HH01 HH02 HH12 HH14 HH15 HH20 5F004 DB23 EB01 EB03 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 KK32 MM01 MM02 MM12 MM13 NN06 NN07 PP15 PP33 QQ09 QQ11 QQ12 QQ19 QQ21 QQ25 QQ35 QQ37 QQ48 RR01 RR04 RR06 RR11 RR21 RR22 RR25 SS15 SS22 XX01 XX03 XX04 XX05 XX06 XX09 XX15 XX20 XX24 XX34

Claims (6)

【特許請求の範囲】
1. 【請求項１】 それぞれ配線溝に導体配線が充填された
   複数の層間絶縁膜が積層されており、各層間絶縁膜間を
   貫通するように前記導体配線同士が、接続孔に充填され
   た接続導体によって接続されてなる、多層配線を有する
   半導体装置の製造方法であって、 前記配線溝に前記導体配線が既に埋め込まれた下層層間
   絶縁膜の上層である上層層間絶縁膜中に、前記接続孔よ
   りも断面が広い前記配線溝を形成する溝形成ステップ
   と、 前記上層層間絶縁膜中に形成された前記配線溝に絶縁性
   塗布膜を埋め込む埋込ステップと、 前記接続孔の周囲に前記絶縁性塗布膜が残すように前記
   絶縁性塗布膜を貫通させて、前記接続孔を開口する接続
   孔開口ステップと、 前記接続孔の周囲に残った前記絶縁性塗布膜を除去する
   絶縁膜除去ステップと、 前記絶縁性塗布膜が除去された前記接続孔に導体を埋め
   込むことで、前記上層層間絶縁膜膜の導体配線を形成す
   ると共に前記複数の層間絶縁膜それぞれの前記配線導体
   同士を接続する配線接続ステップとを有することを特徴
   とする半導体装置の製造方法。
2. 【請求項２】 前記埋込ステップにおいて、前記絶縁性
   塗布膜は前記上層層間絶縁膜とは異なる材料であり、反
   応性イオンエッチング法により選択的に除去出来る材料
   から成ることを特徴とする請求項１に記載の半導体装置
   の製造方法。
3. 【請求項３】 前記上層層間絶縁膜はフッ素添加シリコ
   ン酸化膜であり、前記絶縁性塗布膜はハイドロゲンシル
   セキオサン膜であることを特徴とする請求項１に記載の
   半導体装置の製造方法。
4. 【請求項４】 それぞれ配線溝に導体配線が充填された
   複数の層間絶縁膜が積層されており、各層間絶縁膜間を
   貫通するように前記導体配線同士が、接続孔に充填され
   た接続導体によって接続されてなる、多層配線を有する
   半導体装置の製造方法であって、 前記配線溝に前記導体配線が既に埋め込まれた下層層間
   絶縁膜の上層である上層層間絶縁膜中に、接続孔を開口
   する接続孔開口ステップと、 前記接続孔に絶縁性塗布膜を埋め込む埋込ステップと、 前記接続孔の周囲の前記上層層間絶縁膜と共に、前記接
   続孔の前記絶縁性塗布膜を除去することで、前記配線溝
   を形成する配線溝形成ステップと、 前記接続孔に残った前記絶縁性塗布膜を除去する絶縁膜
   除去ステップ工程と、 前記絶縁性塗布膜が除去された前記接続孔に導体を埋め
   込むことで、前記上層層間絶縁膜の導体配線を形成する
   と共に前記複数の層間絶縁膜それぞれの前記配線導体同
   士を接続する配線接続ステップとを有することを特徴と
   する半導体装置の製造方法。
5. 【請求項５】 前記埋め込みステップにおいて、前記絶
   縁性塗布膜は前記上層層間絶縁膜とは異なる材料であ
   り、反応性イオンエッチング法により選択的に除去出来
   る材料から成ることを特徴とする請求項４に記載の半導
   体装置の製造方法。
6. 【請求項６】 前記上層層間絶縁膜はフッ素添加シリコ
   ン酸化膜であり、前記絶縁性塗布膜はハイドロゲンシル
   セキオサン膜であることを特徴とする請求項４に記載の
   半導体装置の製造方法。