JP2003202867A - 電子音発生装置、及びそれを用いた携帯機器 - Google Patents

Abstract

(57)【要約】 【課題】 波形データを記憶したメモリのアドレス生成
処理を、ＤＳＰとは別に設けたアドレス演算装置で行っ
て、そのＤＳＰの処理効率を向上するとともに、比較的
小容量の波形メモリを使用して種々の音楽信号を発生可
能にし、より豊かな音色を発生する。 【解決手段】 積和演算回路を含むＤＳＰ２０からのア
ドレス演算用パラメータＰＡを受けて、波形記憶装置４
０に与えるアドレスを演算する。この演算されたアドレ
スにより波形記憶装置４０から読み出されたデータを、
演算されたアドレスの小数部により補間処理してＤＳＰ
に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記憶装置に記憶さ
せた波形データを用いて、音楽を演奏させるための電子
音発生装置及び、それを用いた携帯機器（例えば、携帯
電話、シンセサイザ、ＰＤＡなど）に関する。

【０００２】

【従来の技術】従来から、記憶装置に記憶させた波形デ
ータを用いて電子音を発生させる方法として、全てハー
ドウエアで設計する方法と、ＤＳＰ（ディジタルシグナ
ルプロセッサ）等のディジタル信号処理装置を使用して
ソフトウエアで演算処理する方法とが用いられてきた。
最近では、同時発音数が増えたり、さまざまな音響効果
に対応させるため、演算内容や演算順序が複雑になって
きている。したがって、ハードウエアで全ての信号処理
を行うように構成することは、設計期間や処理内容の変
更などの点から、難しくなってきている。

【０００３】このため、ＤＳＰ等のディジタル信号処理
装置を用いてソフトウエアで処理する方法が、複雑な演
算順序をプログラムとして開発できるため、多く用いら
れるようになってきている。

【０００４】従来の一般的なＤＳＰは、その中心的な回
路である積和演算回路の演算リソースを、波形データの
処理だけではなく、内部の作業メモリのアドレス生成
（アドレス演算）や、波形データを記憶した外部メモリ
のアドレス生成（アドレス演算）の処理にも使わなくて
はならない構成となっている。そのようなＤＳＰの積和
演算回路は、信号処理（ＦＩＲフィルタ処理、ＩＩＲフ
ィルタ処理などの畳み込み演算など）を高速に実行する
ために設計された回路であり、その得意とする信号処理
以外の特殊な演算（例えば、modulo演算やアドレスのジ
ャンプ処理などのメモリのアドレス生成処理など）に用
いる場合には演算効率が非常に悪くなってしまう。

【０００５】そこで、最近の音声信号処理用ＤＳＰで
は、アドレス生成の処理を、積和演算回路に負荷をかけ
ることなく行なえるようにした回路構成が提案されてい
る。（例えば、特開２００１−２４２８７８号公報。以
下、先行例という。）

【０００６】

【発明が解決しようとする課題】しかし、この先行例で
は、外部メモリのアドレス演算処理をＤＳＰ内部で行っ
ており、また、外部メモリに記憶された波形データその
ものを利用するだけである。このため、音声信号処理用
としては利用可能ではあっても、種々の音色を必要とす
る音楽信号処理用として使用するためには、必要とされ
る波形データを全て記憶しておく必要があるから膨大な
記憶容量の波形メモリを必要とするという問題がある。
また、外部メモリに記憶している以外の新たな波形デー
タを必要とする場合には、対応することができないとい
う問題がある。

【０００７】また、特に低消費電力化が求められる携帯
機器用では、処理速度を向上するために動作周波数を高
くすることが制限されるから、より豊かな音色を発生す
ることが困難である。

【０００８】そこで、本発明は、波形データを記憶した
メモリのアドレス生成処理を、ＤＳＰ等のディジタル信
号処理装置とは別に設けたアドレス演算装置で行って、
そのディジタル信号処理装置の処理効率を向上するとと
もに、比較的小容量の波形メモリを使用して種々の音楽
信号を発生可能にし、より豊かな音色を発生することが
できる電子音発生装置、及びそれを用いた携帯機器を提
供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１記載の電子音発
生装置は、積和演算回路を含むディジタル信号処理手段
２０と、波形記憶手段４０と、前記ディジタル信号処理
手段２０からのアドレス演算用パラメータＰＡを受け
て、前記波形記憶手段４０に与えるアドレスを演算する
波形メモリアドレス演算手段３０と、前記波形記憶手段
４０から読み出されたデータを補間処理し、この補間処
理されたデータが前記ディジタル信号処理手段２０に入
力される波形データ補間処理手段５０とを備えることを
特徴とする。

【００１０】請求項２記載の電子音発生装置は、請求項
１記載の電子音発生装置において、前記アドレス演算用
パラメータＰＡは、開始アドレスＯＦＳＴ、終了アドレ
スＳＴＯＰ、アドレス単位増加分ＰＨＩＮＣを有し、前
記波形メモリアドレス演算手段３０は、前記開始アドレ
スＯＦＳＴから前記終了アドレスＳＴＯＰに向かって前
記アドレス単位増加分ＰＨＩＮＣに基づいて、順次現在
のアドレスＰＨＡＳＥを演算することを特徴とする。

【００１１】請求項３記載の電子音発生装置は、請求項
１記載の電子音発生装置において、前記アドレス演算用
パラメータＰＡは、開始アドレスＯＦＳＴ、繰り返しア
ドレスＲＥＳＴ、終了アドレスＳＴＯＰ、アドレス単位
増加分ＰＨＩＮＣを有し、前記波形メモリアドレス演算
手段３０は、前記開始アドレスＯＦＳＴから前記終了ア
ドレスＳＴＯＰに向かって前記アドレス単位増加分ＰＨ
ＩＮＣに基づいて、順次現在のアドレスＰＨＡＳＥを演
算し、現在のアドレスＰＨＡＳＥが前記終了アドレスＳ
ＴＯＰに至ったときに、現在のアドレスＰＨＡＳＥを前
記繰り返しアドレスＲＥＳＴにすることを特徴とする。

【００１２】請求項４記載の電子音発生装置は、請求項
２，３記載の電子音発生装置において、前記アドレス単
位増加分ＰＨＩＮＣは、開始アドレスＯＦＳＴ、繰り返
しアドレスＲＥＳＴの小数部に相当する下位ビットを有
することを特徴とする。

【００１３】請求項５記載の電子音発生装置は、請求項
４記載の電子音発生装置において、前記波形記憶手段４
０のアドレスのビット数はｎビットであり、演算された
前記現在アドレスＰＨＡＳＥは上位ｎビットと下位ｋビ
ットからなる所定数のｍビットであり、前記現在アドレ
スＰＨＡＳＥの上位ｎビットを前記波形記憶手段にアド
レスとして与え、下位ｋビットを前記波形データ補間処
理手段５０に補間処理のために与えることを特徴とす
る。

【００１４】請求項６記載の電子音発生装置は、請求項
５記載の電子音発生装置において、前記波形データ補間
処理手段５０は、前記波形記憶手段４０から読み出され
た２つ以上のデータを、前記波形メモリアドレス演算手
段３０から与えられた下位ｋビットのアドレスに基づい
て補間処理することを特徴とする。

【００１５】請求項７記載の携帯機器は、請求項１〜６
のいずれかに記載された電子音発生装置を備えているこ
とを特徴とする。

【００１６】本発明の電子音発生装置によれば、積和演
算回路を含むディジタル信号処理手段（以下、ＤＳＰ）
２０の外部に、波形メモリアドレス演算手段３０、波形
データ補間処理手段５０を、波形記憶手段４０とともに
設けるから、ＤＳＰとして汎用品を使用して、波形記憶
手段４０に記憶されたデータ以外のデータをも用いた種
々の音色を得る。

【００１７】また、アドレス演算用パラメータＰＡに、
開始アドレスＯＦＳＴや終了アドレスＳＴＯＰのほか
に、小数点以下のアドレスを含む任意のアドレス単位増
加分ＰＨＩＮＣを用いているから、整数部と小数部を含
み任意の単位で増加する現在アドレスＰＨＡＳＥを生成
する。即ち、この現在アドレスＰＨＡＳＥは、ｎビット
の上位ビット群と、ｋビットの下位ビット群とで表され
る。

【００１８】この現在アドレスＰＨＡＳＥの整数部（上
位ビット群）に従って波形記憶手段４０から波形データ
を読み出す一方、小数部（下位ビット群）を用いて読み
出された波形データを補間処理することにより、現在ア
ドレスＰＨＡＳＥに応じた波形データを生成して、ＤＳ
Ｐに供給する。

【００１９】また、ＤＳＰは、直接音色に関係した積和
演算などの演算処理に特化できるから、その動作周波数
をそれほど高くしなくともより豊かな音色の出力を可能
にする。この低い動作周波数で動作可能であることによ
り、低消費電力化が可能であり、特に低消費電力化が求
められる携帯機器に用いて有効である。

【００２０】

【発明の実施の形態】以下、本発明の電子音発生装置の
実施の形態について、図１〜図５を参照して説明する。

【００２１】図１は本発明による電子音発生装置の構成
を示す図である。本発明の電子音発生装置は、その主な
構成部としてホストＣＰＵで構成されるシステム制御部
１０、音楽信号処理用ＤＳＰ２０、波形メモリアドレス
演算回路３０、波形メモリ４０、波形データ補間処理回
路５０及びＤ／Ａコンバーター６０を有している。

【００２２】まず、ホストＣＰＵ１０は、電子音発生装
置が全体として所望の動作を行い、適切にアナログオー
ディオ信号を発生し出力できるように各構成装置を制御
する。具体的には、たとえば、ＤＳＰ２０において適切
に所望の処理が行なわれるように、ＤＳＰ２０に対して
種々の制御コマンドを送出する。

【００２３】波形メモリ４０は、図示せぬ入出力手段を
介して、予め処理対象のＰＣＭ音源信号（以後、これを
波形データと言う場合もある。）が入力されており、読
み出し専用メモリ（ＲＯＭ）が用いられる。この波形デ
ータとしては、個々の楽器毎の種々のデータが、そのメ
モリアドレス（ｎビット）と対応させて記憶されてい
る。

【００２４】ＤＳＰ２０は、システム制御部１０からの
制御に基づいて、波形メモリ４０から読み出されたＰＣ
Ｍ音源信号に対して復調処理などの所望の処理を行い、
ベースバンドのディジタル音声信号を生成して、Ｄ／Ａ
コンバータ６０に出力する。

【００２５】このＤＳＰ２０は、制御部２１、プログラ
ムメモリ２２、作業メモリアドレス制御手段２３、作業
メモリ２４、波形メモリアドレス制御手段２５、積和演
算回路２６及び外部出力Ｉ／Ｆ２７を有する。

【００２６】プログラムメモリ２２は、ＤＳＰ２０で行
なう処理手順を記憶するメモリであり、記憶された制御
プログラムが制御コマンドにしたがって制御部２１によ
り順に読み出される。制御部２１は、ＤＳＰ２０が全体
として所望の処理を行なうように、ＤＳＰ２０の各構成
部を制御する。具体的には、システム制御部１０からの
制御コマンドに基づいて、その命令を実行する処理プロ
グラムを命令メモリ２２より順に読み出す。そして、処
理に用いるデータをアクセスするためのアドレスを制御
するためのアドレス演算用パラメータＰＡを、必要に応
じて波形メモリアドレス制御手段２５に書き込み、保持
させる。そして、積和演算回路２６に対して積和演算命
令を出力し、実際に所望の処理を行なわせる。

【００２７】波形メモリアドレス制御手段２５に保持さ
れる、アドレス演算用パラメータＰＡは、音源データの
開始点を示す開始アドレスＯＦＳＴと、その終了点を示
す終了アドレスＳＴＯＰと、繰り返し出力する場合には
繰り返しを行う繰り返し開始アドレスＲＥＳＴと、次の
サンプリングの点を決めるためのアドレス増加分を示す
アドレス単位増加分ＰＨＩＮＣとからなっている。ここ
で、アドレス単位増加分ＰＨＩＮＣは、任意の整数でも
よく、また、他の開始アドレスとの関係でいうと小数点
以下のアドレスを含んでいてもよい。勿論、通常のよう
に１でもよい。これらパラメータＰＡは、波形メモリ４
０に記憶されている波形データと、ＤＳＰ２０が演算に
必要とする波形データとの関係によって、ＤＳＰ２０内
で決定される。

【００２８】波形メモリアドレス演算回路３０は、ＤＳ
Ｐ２０の波形メモリアドレス制御手段２５から、アドレ
ス演算用パラメータＰＡとして、開始アドレスＯＦＳ
Ｔ、終了アドレスＳＴＯＰ、繰り返し開始アドレスＲＥ
ＳＴ、アドレス単位増加分ＰＨＩＮＣを受ける。この波
形メモリアドレス演算回路３０の動作を、処理の例を示
す図２、その処理例におけるフローを示す図３、及びア
ドレス計算結果の例を示す図４を参照して説明する。

【００２９】図２の処理例では、音の鳴り始めとその後
の繰り返しのループ部分を持つ例を示している。図３の
フロー図も参照すると、まず、ステップ１００で開始ア
ドレスＯＦＳＴが現在アドレスＰＨＡＳＥとして与えら
れる。次いで、ステップ２００でその現在アドレスＰＨ
ＡＳＥにアドレス単位増加分ＰＨＩＮＣを加算し、次の
現在アドレスＰＨＡＳＥを得る。

【００３０】ステップ３００で、現在アドレスＰＨＡＳ
Ｅと終了アドレスＳＴＯＰとを比較し、ＰＨＡＳＥ＜Ｓ
ＴＯＰである間は再びステップ２００に戻り、現在アド
レスＰＨＡＳＥにアドレス単位増加分ＰＨＩＮＣを加算
する処理を続ける。

【００３１】ステップ３００でＰＨＡＳＥ＞ＳＴＯＰと
なった場合には、ステップ４００に進み、現在アドレス
ＰＨＡＳＥから終了アドレスＳＴＯＰを引き、さらに繰
り返し開始アドレスＲＥＳＴを加算して、新しい現在ア
ドレスＰＨＡＳＥを得る。この新しい現在アドレスＰＨ
ＡＳＥは、ほぼ繰り返し開始アドレスＲＥＳＴに等しい
アドレスとなり、ここからアドレス加算処理が繰り返さ
れる。なお、ここで、ほぼ繰り返し開始アドレスＲＥＳ
Ｔに等しいアドレスとしているのは、アドレス単位増加
分ＰＨＩＮＣが、必ずしも１ではなく、むしろ本発明で
は、１以外の整数や、小数部を持つものとして使用され
るからである。

【００３２】波形メモリアドレス演算回路３０での各回
の演算処理毎に、ステップ２００のように、現在アドレ
スＰＨＡＳＥが出力される。この現在アドレスＰＨＡＳ
Ｅの計算結果は、図４に示されるように、ビット数ｎの
上位側ビット部分（ＭＳＢ側）と、ビット数ｋの下位側
ビット部分（ＬＳＢ側）とからなる。即ち、現在アドレ
スＰＨＥＳＥは、ｍ（＝ｎ＋ｋ）ビット長のアドレスと
なっている。このように、ビット数ｋの下位側ビット部
分を持つこととなる理由は、アドレス単位増加分ＰＨＩ
ＮＣとして、小数部を持つ値が使用されていることによ
る。

【００３３】このビット数ｎの上位側ビット部分が、波
形メモリ４０のアドレスとして供給される一方、ビット
数ｋの下位側ビット部分が、波形データ補間処理回路５
０に供給される。

【００３４】波形メモリ４０では、波形メモリアドレス
演算回路３０から供給されたアドレスが示す波形データ
が読み出されて、波形データ補間処理回路５０に供給さ
れる。この場合、波形データ補間処理回路５０の補間処
理の方法やその内部構造によっては、当該アドレスが示
す波形データとともに、その後ろの波形データや、或い
はその前後の波形データを一緒に読み出すようにしても
よい。

【００３５】波形データ補間処理回路５０では、下位側
ビットｋの値、即ちアドレスの小数点以下の値に従っ
て、例えば当該上位側ビットｎのアドレスが示す波形デ
ータ及びその次のアドレスが示す波形データから直線補
間によって、ｍビット（＝ｎ＋ｋ）で表される現在アド
レスＰＨＡＳＥに適合した波形データを得る。この補間
処理の方法としては、直線補間に限ることなく、例えば
複数の波形データの重み付けによるフィルタリング手法
などの公知の種々の補間手法が採用できる。

【００３６】Ｄ／Ａコンバータ６０は、ＤＳＰ２０より
入力されるベースバンドのディジタル音声信号をアナロ
グ信号に変換し、スピーカなどより音声出力可能なアナ
ログ音声信号として出力する。

【００３７】次に、このような構成の電子音発生装置の
動作について説明する。まず、波形メモリ４０には、個
々の楽器毎の種々のデータが、そのメモリアドレス（ｎ
ビット）と対応させて予め波形データとして入力されて
おり、この記憶状態はＤＳＰ２０にて認識されている。

【００３８】システム制御部１０は、所望の音楽信号を
ＤＳＰ２０から出力させるために、その音楽信号に適合
した所定の制御コマンドをＤＳＰ２０に送出する。ＤＳ
Ｐ２０では、制御部２１が制御コマンドにしたがって、
波形メモリ４０の開始アドレスＯＦＳＴ、終了アドレス
ＳＴＯＰ、繰り返しアドレスＲＥＳＴ、アドレス単位増
加分ＰＨＩＮＣなどのアドレス演算用パラメータＰＡ
を、波形メモリアドレス制御手段２５のパラメータレジ
スタに設定する。

【００３９】そして、システム制御部１０がＤＳＰ２０
に対して発音開始の指示を行なったら、制御部２１は、
命令メモリ２２よりそのコマンドに基づく処理プログラ
ムを読み出し、読み出したプログラムおよびシステム制
御部１０からの指示に基づいて、所望の処理を開始す
る。

【００４０】具体的には、まず、設定されたアドレス演
算用パラメータＰＡに従って波形メモリアドレス演算部
３０でアドレス演算を行う。得られた現在アドレスＰＨ
ＡＳＥの上位ｎビットを、波形メモリ４０に読み出しア
ドレスとしてあたえて、当該アドレスの波形データやそ
の後（或いはその前後）のアドレスの波形データを読み
出し、波形データ補間処理回路５０に供給する。一方、
得られた現在アドレスＰＨＡＳＥの下位ｋビットのアド
レスを、小数点以下のデータとして波形データ補間処理
回路５０に供給する。

【００４１】波形データ補間処理回路５０では、上位ア
ドレスに応じて波形メモリから読み出された２以上の波
形データを、当該アドレスの下位アドレス、即ちアドレ
スの小数点以下のデータを用いて補間処理して、所望の
音色用波形データとして生成する。そして、補間処理さ
れた波形データが、ＤＳＰ２０の積和演算回路２６に供
給される。

【００４２】ここで、波形データの補間処理の１例につ
いて図５を参照して、説明する。図５（ａ）は、波形メ
モリ４０に記憶されている波形データ群を、アドレス単
位増加分ＰＨＩＮＣを「１．０」として読み出した場合
であり、単位時間毎に波形メモリ４０に記憶されている
波形データがそのまま波形データ補間処理回路５０から
出力される。なお、×印は波形メモリ４０に記憶されて
いる波形データであり、この場合波形データ補間処理回
路５０からの出力データでもある。

【００４３】これに対して、図５（ｂ）は、波形メモリ
４０に記憶されている波形データ群を、アドレス単位増
加分ＰＨＩＮＣを「１．１」として読み出した場合であ
る。この場合には、読み出しアドレスの進行速度が速く
なるから、波形データ補間処理回路５０から出力される
波形はその周波数が高くなる。この図５（ｂ）で、×印
は波形メモリ４０に記憶されている波形データが読み出
されたものであり、○印は補間処理されて波形データ補
間処理回路５０から出力されるデータを示している。

【００４４】このように、現在アドレスＰＨＡＳＥの下
位ｋビットのアドレスを少数点以下の補間処理用のデー
タとして、上位ｎビットのアドレスにしたがって波形メ
モリ４０から読み出された２以上の波形データに対し
て、補間処理を行う。波形データ補間処理回路５０から
の出力データは、波形メモリ４０に記憶された一連の波
形データ群とは異なった、新たな一連の波形データ群と
して、ＤＳＰ２０に供給される。

【００４５】この図５の例では、アドレス単位増加分Ｐ
ＨＩＮＣを「１．１」とした場合を示したが、アドレス
単位増加分ＰＨＩＮＣを例えば「０．７」とか「１．
５」とかの他の小数部を持つ任意の値にすることができ
るし、或いは「２．０」とか「３．０」とか１以外の整
数にすることもできる。このアドレス単位増加分ＰＨＩ
ＮＣの値を選定し、波形メモリアドレス演算回路３０と
波形データ補間処理回路５０の作用によって、波形メモ
リ４０に記憶されている波形データを種々の波形データ
として利用することができる。

【００４６】波形メモリ４０から読み出され、波形デー
タ補間処理回路５０で補間処理された波形データは、順
次積和演算回路２６に入力され、積和演算回路２６にお
いて、ピッチ処理、フィルタ処理、リバーブ処理、ボリ
ューム処理などの処理が施される。

【００４７】これらの各処理を行なう時に必要となる波
形データ以外の他のデータおよび一時的に記憶しておく
データなどの、作業メモリ２４に対する書き込みおよび
読み出しは、作業メモリアドレス制御手段２３により生
成されるアドレスを用いて行なわれる。

【００４８】そして、積和演算回路２６において最終的
に、ベースバンドのディジタル音声信号が生成され、外
部出力Ｉ／Ｆ２７を介して、Ｄ／Ａコンバーター６０に
出力される。Ｄ／Ａコンバーター６０では、このディジ
タル音声信号をアナログ信号に変換し、電子音発生装置
より出力し、たとえば外部スピーカなどにより音声とし
て再生される。

【００４９】このように、本実施の形態の電子音発生装
置においては、ＤＳＰ２０とは別に、波形メモリアドレ
ス演算回路３０や波形データ補間処理回路５０を設けて
いるから、ＤＳＰ２０には、波形メモリ４０のためのア
ドレス生成回路やアドレス演算回路といった特別の処理
手段が不要である。このため、汎用のＤＳＰを採用する
ことができる。

【００５０】また、アドレス演算用パラメータＰＡに、
開始アドレスや、終了アドレスとともに、その値を必要
に応じて任意に設定できるアドレス単位増加分ＰＨＩＮ
Ｃをも加えている。これにより、アドレス演算結果の整
数部（上位ビット群）で波形メモリの波形データを読み
出し、その小数点以下（下位ビット群）で読み出された
波形データを保管するから、より豊かな音色を発生させ
ることができる。

【００５１】なお、ホストＣＰＵ１０，ＤＳＰ２０の
他、波形メモリアドレス演算回路３０、波形メモリ４
０，波形データ補間処理回路５０、Ｄ／Ａ変換器６０
は、それぞれ単独でＬＳＩを構成することもできるし、
また、それらの任意の組み合わせでＬＳＩに作り込むこ
とも可能である。

【００５２】

【発明の効果】本発明によれば、積和演算回路を含むＤ
ＳＰの外部に、波形メモリアドレス演算手段、波形デー
タ補間処理手段を、波形記憶手段とともに設けるから、
ＤＳＰとして汎用品を使用して、波形記憶手段に記憶さ
れたデータ以外のデータを用いた種々の音色を得ること
ができる。

【００５３】また、アドレス演算用パラメータに、開始
アドレスや終了アドレスのほかに、小数点以下のアドレ
スを含む任意のアドレス単位増加分を用いているから、
整数部と小数部を含み任意の単位で増加する現在アドレ
スＰＨＡＳＥ（上位ビット群と下位ビット群とで表され
る）を生成することができる。

【００５４】この現在アドレスＰＨＡＳＥの整数部（上
位ビット群）に従って波形記憶手段から波形データを読
み出す一方、小数部（下位ビット群）を用いて読み出さ
れた波形データを補間処理することにより、現在アドレ
スに応じた波形データを生成して、ＤＳＰに供給するこ
とができる。

【００５５】また、ＤＳＰは、直接音色に関係した積和
演算などの演算処理に特化できるから、その動作周波数
をそれほど高くしなくともより豊かな音色の出力を可能
にする。この低い動作周波数で動作可能であることによ
り、低消費電力化が可能であり、特に低消費電力化が求
められる携帯機器に用いて有効である。

【図面の簡単な説明】

【図１】本発明の実施に形態に係る電子音発生装置の構
成を示す図。

【図２】波形メモリ演算回路の処理動作の例を示す図。

【図３】その処理動作例におけるフローを示す図。

【図４】アドレス計算結果の例を示す図。

【図５】波形処理の１例を示す図。

【符号の説明】

１０ システム制御部 ２０ ＤＳＰ（ディジタル信号処理装置） ２１ 制御部 ２２ プログラムメモリ ２３ 作業メモリアドレス制御手段 ２４ 作業メモリ ２５ 波形メモリアドレス制御手段 ２６ 積和演算回路 ２７ 外部出力Ｉ／Ｆ ３０ 波形メモリアドレス演算回路 ４０ 波形メモリ ５０ 波形データ補間処理回路 ６０ Ｄ／Ａ変換器

Claims (7)

【特許請求の範囲】
1. 【請求項１】 積和演算回路を含むディジタル信号処理
   手段と、 波形記憶手段と、 前記ディジタル信号処理手段からのアドレス演算用パラ
   メータを受けて、前記波形記憶手段に与えるアドレスを
   演算する波形メモリアドレス演算手段と、 前記波形記憶手段から読み出されたデータを補間処理
   し、この補間処理されたデータが前記ディジタル信号処
   理手段に入力される波形データ補間処理手段と、 を備えることを特徴とする電子音発生装置。
2. 【請求項２】 前記アドレス演算用パラメータは、開始
   アドレス、終了アドレス、アドレス単位増加分を有し、 前記波形メモリアドレス演算手段は、前記開始アドレス
   から前記終了アドレスに向かって前記アドレス単位増加
   分に基づいて、順次現在のアドレスを演算することを特
   徴とする、請求項１に記載された電子音発生装置。
3. 【請求項３】 前記アドレス演算用パラメータは、開始
   アドレス、繰り返しアドレス、終了アドレス、アドレス
   単位増加分を有し、 前記波形メモリアドレス演算手段は、前記開始アドレス
   から前記終了アドレスに向かって前記アドレス単位増加
   分に基づいて、順次現在のアドレスを演算し、現在のア
   ドレスが前記終了アドレスに至ったときに、現在のアド
   レスを前記繰り返しアドレスにすることを特徴とする、
   請求項１に記載された電子音発生装置。
4. 【請求項４】 前記アドレス単位増加分は、開始アドレ
   ス、繰り返しアドレスの小数部に相当する下位ビットを
   有することを特徴とする、請求項２，３に記載された電
   子音発生装置。
5. 【請求項５】 前記波形記憶手段のアドレスのビット数
   はｎビットであり、演算された前記現在アドレスは上位
   ｎビットと下位ｋビットからなる所定数のｍビットであ
   り、 前記現在アドレスの上位ｎビットを前記波形記憶手段に
   アドレスとして与え、下位ｋビットを前記波形データ補
   間処理手段に補間処理のために与えることを特徴とす
   る、請求項４に記載された電子音発生装置。
6. 【請求項６】 前記波形データ補間処理手段は、前記波
   形記憶手段から読み出された２つ以上のデータを、前記
   波形メモリアドレス演算手段から与えられた下位ｋビッ
   トのアドレスに基づいて補間処理することを特徴とす
   る、請求項５に記載された電子音発生装置。
7. 【請求項７】 請求項１〜６のいずれかに記載された電
   子音発生装置を備えていることを特徴とする、携帯機
   器。