JP2003199326A - 電圧駆動形半導体素子のゲート駆動回路 - Google Patents
電圧駆動形半導体素子のゲート駆動回路Info
- Publication number
- JP2003199326A JP2003199326A JP2001391701A JP2001391701A JP2003199326A JP 2003199326 A JP2003199326 A JP 2003199326A JP 2001391701 A JP2001391701 A JP 2001391701A JP 2001391701 A JP2001391701 A JP 2001391701A JP 2003199326 A JP2003199326 A JP 2003199326A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- command signal
- time width
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 電圧駆動形半導体素子としてＩＧＢＴのゲー
ト駆動を行なう場合に、ＩＧＢＴのターンオン損失を低
減し、逆並列接続ダイオードの逆回復時の電圧振動現象
を解消させる。 【解決手段】 従来回路に、オフ指令信号Ｓ２の立ち上
がりエッジをトリガとするワンショット回路１６と、ワ
ンショット回路１６の出力とオン指令信号Ｓ１との論理
演算を行なうゲート回路１７，１８と、高抵抗２１とそ
のスイッチ１９および低抵抗２２とそのスイッチ２０等
を付加することにより、オフ期間が短いときは高抵抗値
で、また、オフ期間が長いときは低抵抗値でターンオン
させるようにし、損失の低減と振動現象の解消を図る。
ト駆動を行なう場合に、ＩＧＢＴのターンオン損失を低
減し、逆並列接続ダイオードの逆回復時の電圧振動現象
を解消させる。 【解決手段】 従来回路に、オフ指令信号Ｓ２の立ち上
がりエッジをトリガとするワンショット回路１６と、ワ
ンショット回路１６の出力とオン指令信号Ｓ１との論理
演算を行なうゲート回路１７，１８と、高抵抗２１とそ
のスイッチ１９および低抵抗２２とそのスイッチ２０等
を付加することにより、オフ期間が短いときは高抵抗値
で、また、オフ期間が長いときは低抵抗値でターンオン
させるようにし、損失の低減と振動現象の解消を図る。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばＩＧＢＴ
（絶縁ゲート形バイポーラトランジスタ）などの電力用
電圧駆動形半導体素子のゲート駆動回路の改良に関す
る。
（絶縁ゲート形バイポーラトランジスタ）などの電力用
電圧駆動形半導体素子のゲート駆動回路の改良に関す
る。
【０００２】
【従来の技術】図５に、ＩＧＢＴを用いたインバータの
主回路図を示す。１は直流電源回路（交流入力のインバ
ータの場合は整流器＋電解コンデンサとなる）、２は直
流を交流に変換するＩＧＢＴおよびダイオードよりなる
インバータ部、３，４はＩＧＢＴの駆動（ドライブ）回
路、５はＩＧＢＴ、６はＩＧＢＴに逆並列に接続された
ダイオード、７はモータなどの負荷である。
主回路図を示す。１は直流電源回路（交流入力のインバ
ータの場合は整流器＋電解コンデンサとなる）、２は直
流を交流に変換するＩＧＢＴおよびダイオードよりなる
インバータ部、３，４はＩＧＢＴの駆動（ドライブ）回
路、５はＩＧＢＴ、６はＩＧＢＴに逆並列に接続された
ダイオード、７はモータなどの負荷である。
【０００３】図６に駆動（ドライブ）回路の詳細を示
す。この回路は、ＩＧＢＴ５ａとダイオード６ａおよび
ＩＧＢＴ５ｂとダイオード６ｂのそれぞれに対応して設
けられるが、以下ではａ，ｂの符号を無視して説明す
る。符号８は駆動回路用電源、９，１０はＩＧＢＴをそ
れぞれターンオン，ターンオフさせるためのスイッチ素
子、１１，１２はそれぞれターンオン用，ターンオフ用
のゲート抵抗で、上位および制御部１３からオン指令信
号Ｓ１またはオフ指令信号Ｓ２を与えられて動作する。
また、反転回路１４は上アーム側ＩＧＢＴと下アーム側
ＩＧＢＴを交互にオン，オフさせるために接続されてい
る。なお、実際には上下アームが同時にオンしないよう
デッドタイムを設ける必要があるが、ここでは直接関係
がないので、無視することとした。
す。この回路は、ＩＧＢＴ５ａとダイオード６ａおよび
ＩＧＢＴ５ｂとダイオード６ｂのそれぞれに対応して設
けられるが、以下ではａ，ｂの符号を無視して説明す
る。符号８は駆動回路用電源、９，１０はＩＧＢＴをそ
れぞれターンオン，ターンオフさせるためのスイッチ素
子、１１，１２はそれぞれターンオン用，ターンオフ用
のゲート抵抗で、上位および制御部１３からオン指令信
号Ｓ１またはオフ指令信号Ｓ２を与えられて動作する。
また、反転回路１４は上アーム側ＩＧＢＴと下アーム側
ＩＧＢＴを交互にオン，オフさせるために接続されてい
る。なお、実際には上下アームが同時にオンしないよう
デッドタイムを設ける必要があるが、ここでは直接関係
がないので、無視することとした。
【０００４】
【発明が解決しようとする課題】図７にＩＧＢＴターン
オン時（時刻ｔ0）における、対向アームダイオードの
逆回復時の電圧波形（ＶF）を示す。ダイオードがオン
している期間（対向アームのＩＧＢＴがオフしている期
間）が充分に長ければ、その電圧波形は図７（ａ）のよ
うな滑らかな波形となるが、オンしている期間が短いと
図７（ｂ）のように激しく振動し、最悪の場合は素子
（ＩＧＢＴ，ダイオード）破壊を生じる。従来、このよ
うな現象を防止するため、対向アームのＩＧＢＴのター
ンオン用のゲート抵抗値（１１）を大きくしていたが、
こうするとターンオン損失が増加するという問題があ
る。したがって、この発明の課題は、ターンオン損失を
低減化し、ダイオード逆回復時の振動現象を解消させる
ことにある。
オン時（時刻ｔ0）における、対向アームダイオードの
逆回復時の電圧波形（ＶF）を示す。ダイオードがオン
している期間（対向アームのＩＧＢＴがオフしている期
間）が充分に長ければ、その電圧波形は図７（ａ）のよ
うな滑らかな波形となるが、オンしている期間が短いと
図７（ｂ）のように激しく振動し、最悪の場合は素子
（ＩＧＢＴ，ダイオード）破壊を生じる。従来、このよ
うな現象を防止するため、対向アームのＩＧＢＴのター
ンオン用のゲート抵抗値（１１）を大きくしていたが、
こうするとターンオン損失が増加するという問題があ
る。したがって、この発明の課題は、ターンオン損失を
低減化し、ダイオード逆回復時の振動現象を解消させる
ことにある。
【０００５】
【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、電力変換装置を構成する
電圧駆動形半導体素子のゲート駆動回路において、ゲー
ト指令信号のオフ指令信号をトリガとして一定時間のワ
ンショットパルス信号を出力するワンショット回路と、
このワンショットパルス信号と前記ゲート指令信号のオ
ン指令信号とを論理演算する論理演算回路と、その論理
演算結果に応じてターンオン側ゲート抵抗を切り換える
抵抗切換回路とを設け、前記論理演算回路により、前記
オフ指令の時間幅が前記ワンショット回路のパルス幅よ
り短いと判断したときはゲート抵抗を高抵抗値にしてタ
ーンオンさせ、オフ指令の時間幅が前記ワンショット回
路のパルス幅より長いと判断したときはゲート抵抗を低
抵抗値にしてターンオンさせることを特徴とする。
るため、請求項１の発明では、電力変換装置を構成する
電圧駆動形半導体素子のゲート駆動回路において、ゲー
ト指令信号のオフ指令信号をトリガとして一定時間のワ
ンショットパルス信号を出力するワンショット回路と、
このワンショットパルス信号と前記ゲート指令信号のオ
ン指令信号とを論理演算する論理演算回路と、その論理
演算結果に応じてターンオン側ゲート抵抗を切り換える
抵抗切換回路とを設け、前記論理演算回路により、前記
オフ指令の時間幅が前記ワンショット回路のパルス幅よ
り短いと判断したときはゲート抵抗を高抵抗値にしてタ
ーンオンさせ、オフ指令の時間幅が前記ワンショット回
路のパルス幅より長いと判断したときはゲート抵抗を低
抵抗値にしてターンオンさせることを特徴とする。
【０００６】請求項２の発明では、電力変換装置を構成
する電圧駆動形半導体素子のゲート駆動回路において、
ゲート指令信号のオフ指令の時間幅を測定する時間測定
回路と、その測定結果を所定の設定値と比較する比較回
路と、その比較結果と前記ゲート指令信号のオン指令信
号とを論理演算する論理演算回路と、その論理演算結果
に応じてターンオン側ゲート抵抗を切り換える抵抗切換
回路とを設け、前記論理演算回路により、前記オフ指令
の時間幅が前記比較回路の設定値より短いと判断したと
きはゲート抵抗を高抵抗値にしてターンオンさせ、オフ
指令の時間幅が前記比較回路の設定値より長いと判断し
たときはゲート抵抗を低抵抗値にしてターンオンさせる
ことを特徴とする。
する電圧駆動形半導体素子のゲート駆動回路において、
ゲート指令信号のオフ指令の時間幅を測定する時間測定
回路と、その測定結果を所定の設定値と比較する比較回
路と、その比較結果と前記ゲート指令信号のオン指令信
号とを論理演算する論理演算回路と、その論理演算結果
に応じてターンオン側ゲート抵抗を切り換える抵抗切換
回路とを設け、前記論理演算回路により、前記オフ指令
の時間幅が前記比較回路の設定値より短いと判断したと
きはゲート抵抗を高抵抗値にしてターンオンさせ、オフ
指令の時間幅が前記比較回路の設定値より長いと判断し
たときはゲート抵抗を低抵抗値にしてターンオンさせる
ことを特徴とする。
【０００７】請求項３の発明では、電力変換装置を構成
する電圧駆動形半導体素子のゲート駆動回路において、
パルス幅が一定時間幅より短いゲート指令信号のオフ指
令信号を無視し、パルス幅が一定時間幅より長いゲート
指令信号のオフ指令信号を有効とするフィルタ回路と、
このフィルタ回路の出力と前記ゲート指令信号のオン指
令信号とを論理演算する論理演算回路と、その論理演算
結果に応じてターンオン側ゲート抵抗を切り換える抵抗
切換回路とを設け、前記論理演算回路により、前記オフ
指令の時間幅が前記フィルタ回路で無視されるパルスの
時間幅より短いと判断したときはゲート抵抗を高抵抗値
にしてターンオンさせ、オフ指令の時間幅が前記フィル
タ回路で無視されるパルスの時間幅より長いと判断した
ときはゲート抵抗を低抵抗値にしてターンオンさせるこ
とを特徴とする。
する電圧駆動形半導体素子のゲート駆動回路において、
パルス幅が一定時間幅より短いゲート指令信号のオフ指
令信号を無視し、パルス幅が一定時間幅より長いゲート
指令信号のオフ指令信号を有効とするフィルタ回路と、
このフィルタ回路の出力と前記ゲート指令信号のオン指
令信号とを論理演算する論理演算回路と、その論理演算
結果に応じてターンオン側ゲート抵抗を切り換える抵抗
切換回路とを設け、前記論理演算回路により、前記オフ
指令の時間幅が前記フィルタ回路で無視されるパルスの
時間幅より短いと判断したときはゲート抵抗を高抵抗値
にしてターンオンさせ、オフ指令の時間幅が前記フィル
タ回路で無視されるパルスの時間幅より長いと判断した
ときはゲート抵抗を低抵抗値にしてターンオンさせるこ
とを特徴とする。
【０００８】請求項４の発明では、電力変換装置を構成
する電圧駆動形半導体素子のゲート駆動回路において、
パルス幅が一定時間幅より短いゲート指令信号のオフ指
令信号を無視し、パルス幅が一定時間幅より長いゲート
指令信号のオフ指令信号を有効とするフィルタ回路と、
このフィルタ回路の出力と前記ゲート指令信号のオン指
令信号とを論理演算する論理演算回路と、その論理演算
結果に応じて動作するワンショット回路とを設け、前記
論理演算回路により、前記オフ指令の時間幅が前記フィ
ルタ回路で無視されるパルスの時間幅より短いと判断し
たときはゲート抵抗を高抵抗値にしてターンオンさせ、
オフ指令の時間幅が前記フィルタ回路で無視されるパル
スの時間幅より長いと判断したときはゲート抵抗を低抵
抗値にしてターンオンさせることを特徴とする。
する電圧駆動形半導体素子のゲート駆動回路において、
パルス幅が一定時間幅より短いゲート指令信号のオフ指
令信号を無視し、パルス幅が一定時間幅より長いゲート
指令信号のオフ指令信号を有効とするフィルタ回路と、
このフィルタ回路の出力と前記ゲート指令信号のオン指
令信号とを論理演算する論理演算回路と、その論理演算
結果に応じて動作するワンショット回路とを設け、前記
論理演算回路により、前記オフ指令の時間幅が前記フィ
ルタ回路で無視されるパルスの時間幅より短いと判断し
たときはゲート抵抗を高抵抗値にしてターンオンさせ、
オフ指令の時間幅が前記フィルタ回路で無視されるパル
スの時間幅より長いと判断したときはゲート抵抗を低抵
抗値にしてターンオンさせることを特徴とする。
【０００９】
【発明の実施の形態】図１はこの発明の第１の実施の形
態を示す回路図である。これは図５に示すものに対し、
オフ指令信号Ｓ２の立ち上がりエッジをトリガとするワ
ンショット回路１６（ワンショット時間は、図６（ｂ）
のような現象が発生するオフ期間相当とする）と、この
ワンショット回路１６の出力とオン指令信号Ｓ１との論
理演算を行なうゲート１７，１８と、高抵抗２１とその
スイッチ素子１９、および低抵抗２２とそのスイッチ素
子２０などを付加して構成されている。
態を示す回路図である。これは図５に示すものに対し、
オフ指令信号Ｓ２の立ち上がりエッジをトリガとするワ
ンショット回路１６（ワンショット時間は、図６（ｂ）
のような現象が発生するオフ期間相当とする）と、この
ワンショット回路１６の出力とオン指令信号Ｓ１との論
理演算を行なうゲート１７，１８と、高抵抗２１とその
スイッチ素子１９、および低抵抗２２とそのスイッチ素
子２０などを付加して構成されている。
【００１０】このような構成において、オフ期間が短い
ときは（期間Ｔ以内）ゲート１７およびスイッチ素子１
９が動作し、ゲート抵抗を高抵抗値２１にしてターンオ
ンさせ（電流変化率ｄｉ／ｄｔを小さくする）、オフ期
間が長いときは（期間Ｔ以上）ゲート１８およびスイッ
チ素子２０が動作し、ゲート抵抗を低抵抗値２２にして
ターンオンさせる。
ときは（期間Ｔ以内）ゲート１７およびスイッチ素子１
９が動作し、ゲート抵抗を高抵抗値２１にしてターンオ
ンさせ（電流変化率ｄｉ／ｄｔを小さくする）、オフ期
間が長いときは（期間Ｔ以上）ゲート１８およびスイッ
チ素子２０が動作し、ゲート抵抗を低抵抗値２２にして
ターンオンさせる。
【００１１】図２はこの発明の第２の実施の形態を示す
回路図である。符号２３は積分回路で、これによりオフ
指令の時間幅を計測する。２４は積分回路２３の出力を
ある設定値と比較するコンパレータ回路である。そし
て、積分回路２３の出力が或る設定値以上の場合は、図
１と同様ゲート１７，１８により低抵抗値でターンオン
させ、また、設定値以下の場合は高抵抗値でターンオン
させるようにする。なお、２５は積分回路２３をリセッ
トさせるための回路で、オン指令信号Ｓ１が入力された
一定時間後に積分回路２３をリセットさせるディレイ
（遅延）回路からなっている。
回路図である。符号２３は積分回路で、これによりオフ
指令の時間幅を計測する。２４は積分回路２３の出力を
ある設定値と比較するコンパレータ回路である。そし
て、積分回路２３の出力が或る設定値以上の場合は、図
１と同様ゲート１７，１８により低抵抗値でターンオン
させ、また、設定値以下の場合は高抵抗値でターンオン
させるようにする。なお、２５は積分回路２３をリセッ
トさせるための回路で、オン指令信号Ｓ１が入力された
一定時間後に積分回路２３をリセットさせるディレイ
（遅延）回路からなっている。
【００１２】図３はこの発明の第３の実施の形態を示す
回路図である。これは図５に示すものに対し、オフ指令
信号Ｓ２をフィルタリングする（時間幅が一定時間より
も短いオフ指令パルスは無効なローレベル信号Ｌ、時間
幅が一定時間よりも長いオフ指令パルスは有効なハイレ
ベル信号Ｈとして出力する）フィルタ回路２６と、Ｄ−
ＦＦ（Ｄ形フリップフロップ）回路２７と、この出力と
オン指令信号Ｓ１との論理演算を行なうゲート回路２８
などを付加して構成される。
回路図である。これは図５に示すものに対し、オフ指令
信号Ｓ２をフィルタリングする（時間幅が一定時間より
も短いオフ指令パルスは無効なローレベル信号Ｌ、時間
幅が一定時間よりも長いオフ指令パルスは有効なハイレ
ベル信号Ｈとして出力する）フィルタ回路２６と、Ｄ−
ＦＦ（Ｄ形フリップフロップ）回路２７と、この出力と
オン指令信号Ｓ１との論理演算を行なうゲート回路２８
などを付加して構成される。
【００１３】このような構成において、オン指令信号Ｓ
１の入力により高抵抗２１用のスイッチ素子１９がオン
し、また、オンする前のオフ指令信号Ｓ２のパルス幅が
或る幅以上の場合は、フィルタ回路２６の出力がハイレ
ベルＨとなるため、Ｄ−ＦＦ回路２７，ゲート回路２８
を介して低抵抗２２用のスイッチ素子２０がオンする。
一方、オンする前のオフ指令信号Ｓ２のパルス幅が或る
幅以下の場合は、フィルタ回路２６の出力がローレベル
Ｌとなるため、Ｄ−ＦＦ回路２７，ゲート回路２８によ
り、スイッチ素子２０はオフのままとなる。つまり、オ
フ期間が長い場合はスイッチ素子１９，２０ともオン
し、ＩＧＢＴは低抵抗値でのターンオンとなる一方、オ
フ期間が短い場合はスイッチ素子２０のみオンし、ＩＧ
ＢＴは高抵抗値でのターンオンとなる。
１の入力により高抵抗２１用のスイッチ素子１９がオン
し、また、オンする前のオフ指令信号Ｓ２のパルス幅が
或る幅以上の場合は、フィルタ回路２６の出力がハイレ
ベルＨとなるため、Ｄ−ＦＦ回路２７，ゲート回路２８
を介して低抵抗２２用のスイッチ素子２０がオンする。
一方、オンする前のオフ指令信号Ｓ２のパルス幅が或る
幅以下の場合は、フィルタ回路２６の出力がローレベル
Ｌとなるため、Ｄ−ＦＦ回路２７，ゲート回路２８によ
り、スイッチ素子２０はオフのままとなる。つまり、オ
フ期間が長い場合はスイッチ素子１９，２０ともオン
し、ＩＧＢＴは低抵抗値でのターンオンとなる一方、オ
フ期間が短い場合はスイッチ素子２０のみオンし、ＩＧ
ＢＴは高抵抗値でのターンオンとなる。
【００１４】図４はこの発明の第４の実施の形態を示す
回路図である。これは図５に示すものに対し、オフ指令
信号Ｓ２をフィルタリングする（時間幅が一定時間より
も短いオフ指令パルスは無効なローレベル信号Ｌ、時間
幅が一定時間よりも長いオフ指令パルスは有効なハイレ
ベル信号Ｈとして出力する）フィルタ回路２６と、Ｄ−
ＦＦ回路２７と、この出力とオン指令信号Ｓ１との論理
演算を行なうゲート回路２９と、このゲート回路２９の
出力に対してワンショットパルスを出力するワンショッ
ト回路３０などを付加して構成される。
回路図である。これは図５に示すものに対し、オフ指令
信号Ｓ２をフィルタリングする（時間幅が一定時間より
も短いオフ指令パルスは無効なローレベル信号Ｌ、時間
幅が一定時間よりも長いオフ指令パルスは有効なハイレ
ベル信号Ｈとして出力する）フィルタ回路２６と、Ｄ−
ＦＦ回路２７と、この出力とオン指令信号Ｓ１との論理
演算を行なうゲート回路２９と、このゲート回路２９の
出力に対してワンショットパルスを出力するワンショッ
ト回路３０などを付加して構成される。
【００１５】このような構成において、オン指令信号Ｓ
１の入力により抵抗３２用のスイッチ素子３１がオン
し、また、オンする前のオフ指令信号Ｓ２のパルス幅が
或る幅以上の場合は、フィルタ回路２６の出力がハイレ
ベルＨとなるため、Ｄ−ＦＦ回路２７，ゲート回路２９
によって回路２９の出力はローレベルＬのままとなり、
回路２９は動作しない。一方、オンする前のオフ指令信
号Ｓ２のパルス幅が或る幅以下の場合は、回路２６の出
力がローレベルＬとなるためワンショット回路３０が動
作し、或る設定時間（ワンショット回路の出力時間）ス
イッチ素子３３がオンする。スイッチ素子３３がオンす
ると、ツェナーダイオード３４によりＩＧＢＴのゲート
電位はツェナー電圧（電源８の電圧以下）にクランプさ
れることになる。
１の入力により抵抗３２用のスイッチ素子３１がオン
し、また、オンする前のオフ指令信号Ｓ２のパルス幅が
或る幅以上の場合は、フィルタ回路２６の出力がハイレ
ベルＨとなるため、Ｄ−ＦＦ回路２７，ゲート回路２９
によって回路２９の出力はローレベルＬのままとなり、
回路２９は動作しない。一方、オンする前のオフ指令信
号Ｓ２のパルス幅が或る幅以下の場合は、回路２６の出
力がローレベルＬとなるためワンショット回路３０が動
作し、或る設定時間（ワンショット回路の出力時間）ス
イッチ素子３３がオンする。スイッチ素子３３がオンす
ると、ツェナーダイオード３４によりＩＧＢＴのゲート
電位はツェナー電圧（電源８の電圧以下）にクランプさ
れることになる。
【００１６】つまり、オフ期間が長い場合はスイッチ素
子３１がオンする通常のターンオン動作が行なわれる。
一方、オフ期間が短い場合は、ターンオン時に或る設定
時間だけゲート電位がクランプされるため、ＩＧＢＴは
ソフトにターンオン（ＩＧＢＴのターンオンｄｉ／ｄｔ
の低減、およびダイオードの逆回復ｄｖ／ｄｔが低減さ
れ、等価的に高抵抗のゲート抵抗でターンオンするのと
同じ現象となる）する。また、ツェナーダイオード３４
の代わりに抵抗を用いても同様の動作となる。
子３１がオンする通常のターンオン動作が行なわれる。
一方、オフ期間が短い場合は、ターンオン時に或る設定
時間だけゲート電位がクランプされるため、ＩＧＢＴは
ソフトにターンオン（ＩＧＢＴのターンオンｄｉ／ｄｔ
の低減、およびダイオードの逆回復ｄｖ／ｄｔが低減さ
れ、等価的に高抵抗のゲート抵抗でターンオンするのと
同じ現象となる）する。また、ツェナーダイオード３４
の代わりに抵抗を用いても同様の動作となる。
【００１７】
【発明の効果】この発明によれば、ＩＧＢＴのオフ期間
が短いときは高抵抗値でターンオン、またはゲート電位
のクランプによりＩＧＢＴをソフトにターンオンさせ、
その他の大部分の場合は低抵抗値でターンオンさせるよ
うにしたので、高抵抗値でのみターンオンさせていた従
来例に対し低損失に、ダイオード逆回復時の振動現象を
解消し得る利点がもたらされる。
が短いときは高抵抗値でターンオン、またはゲート電位
のクランプによりＩＧＢＴをソフトにターンオンさせ、
その他の大部分の場合は低抵抗値でターンオンさせるよ
うにしたので、高抵抗値でのみターンオンさせていた従
来例に対し低損失に、ダイオード逆回復時の振動現象を
解消し得る利点がもたらされる。
【図１】この発明の第１の実施の形態を示す回路図であ
る。
る。
【図２】この発明の第２の実施の形態を示す回路図であ
る。
る。
【図３】この発明の第３の実施の形態を示す回路図であ
る。
る。
【図４】この発明の第４の実施の形態を示す回路図であ
る。
る。
【図５】ＩＧＢＴを用いたインバータの一般的な例を示
す構成図である。
す構成図である。
【図６】図５のゲート駆動部を詳細に示す回路図であ
る。
る。
【図７】図６の動作説明図である。
１…直流電源回路、２…インバータ回路、３，４…ゲー
ト駆動部、５…ＩＧＢＴ（絶縁ゲート形バイポーラトラ
ンジスタ）、６…ダイオード、７…負荷（モータ）、８
…駆動用電源、９，１０，１９，２０，３１，３３…ス
イッチ素子、１１，１２，２１，２２，３２…抵抗、１
３…制御部、１４…反転回路、１６，３０…ワンショッ
ト回路、１７，１８，２８，２９…ゲート回路、２３…
積分回路、２４…コンパレータ回路、２５…ディレイ回
路、２６…フィルタ回路、２７…Ｄ−ＦＦ（Ｄ形フリッ
プフロップ）回路、３４…ツェナーダイオード。
ト駆動部、５…ＩＧＢＴ（絶縁ゲート形バイポーラトラ
ンジスタ）、６…ダイオード、７…負荷（モータ）、８
…駆動用電源、９，１０，１９，２０，３１，３３…ス
イッチ素子、１１，１２，２１，２２，３２…抵抗、１
３…制御部、１４…反転回路、１６，３０…ワンショッ
ト回路、１７，１８，２８，２９…ゲート回路、２３…
積分回路、２４…コンパレータ回路、２５…ディレイ回
路、２６…フィルタ回路、２７…Ｄ−ＦＦ（Ｄ形フリッ
プフロップ）回路、３４…ツェナーダイオード。
Claims (4)
- 【請求項１】 電力変換装置を構成する電圧駆動形半導
体素子のゲート駆動回路において、 ゲート指令信号のオフ指令信号をトリガとして一定時間
のワンショットパルス信号を出力するワンショット回路
と、このワンショットパルス信号と前記ゲート指令信号
のオン指令信号とを論理演算する論理演算回路と、その
論理演算結果に応じてターンオン側ゲート抵抗を切り換
える抵抗切換回路とを設け、前記論理演算回路により、
前記オフ指令の時間幅が前記ワンショット回路のパルス
幅より短いと判断したときはゲート抵抗を高抵抗値にし
てターンオンさせ、オフ指令の時間幅が前記ワンショッ
ト回路のパルス幅より長いと判断したときはゲート抵抗
を低抵抗値にしてターンオンさせることを特徴とする電
圧駆動形半導体素子のゲート駆動回路。 - 【請求項２】 電力変換装置を構成する電圧駆動形半導
体素子のゲート駆動回路において、 ゲート指令信号のオフ指令の時間幅を測定する時間測定
回路と、その測定結果を所定の設定値と比較する比較回
路と、その比較結果と前記ゲート指令信号のオン指令信
号とを論理演算する論理演算回路と、その論理演算結果
に応じてターンオン側ゲート抵抗を切り換える抵抗切換
回路とを設け、前記論理演算回路により、前記オフ指令
の時間幅が前記比較回路の設定値より短いと判断したと
きはゲート抵抗を高抵抗値にしてターンオンさせ、オフ
指令の時間幅が前記比較回路の設定値より長いと判断し
たときはゲート抵抗を低抵抗値にしてターンオンさせる
ことを特徴とする電圧駆動形半導体素子のゲート駆動回
路。 - 【請求項３】 電力変換装置を構成する電圧駆動形半導
体素子のゲート駆動回路において、 パルス幅が一定時間幅より短いゲート指令信号のオフ指
令信号を無視し、パルス幅が一定時間幅より長いゲート
指令信号のオフ指令信号を有効とするフィルタ回路と、
このフィルタ回路の出力と前記ゲート指令信号のオン指
令信号とを論理演算する論理演算回路と、その論理演算
結果に応じてターンオン側ゲート抵抗を切り換える抵抗
切換回路とを設け、前記論理演算回路により、前記オフ
指令の時間幅が前記フィルタ回路で無視されるパルスの
時間幅より短いと判断したときはゲート抵抗を高抵抗値
にしてターンオンさせ、オフ指令の時間幅が前記フィル
タ回路で無視されるパルスの時間幅より長いと判断した
ときはゲート抵抗を低抵抗値にしてターンオンさせるこ
とを特徴とする電圧駆動形半導体素子のゲート駆動回
路。 - 【請求項４】 電力変換装置を構成する電圧駆動形半導
体素子のゲート駆動回路において、 パルス幅が一定時間幅より短いゲート指令信号のオフ指
令信号を無視し、パルス幅が一定時間幅より長いゲート
指令信号のオフ指令信号を有効とするフィルタ回路と、
このフィルタ回路の出力と前記ゲート指令信号のオン指
令信号とを論理演算する論理演算回路と、その論理演算
結果に応じて動作するワンショット回路とを設け、前記
論理演算回路により、前記オフ指令の時間幅が前記フィ
ルタ回路で無視されるパルスの時間幅より短いと判断し
たときはゲート抵抗を高抵抗値にしてターンオンさせ、
オフ指令の時間幅が前記フィルタ回路で無視されるパル
スの時間幅より長いと判断したときはゲート抵抗を低抵
抗値にしてターンオンさせることを特徴とする電圧駆動
形半導体素子のゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001391701A JP3844123B2 (ja) | 2001-10-19 | 2001-12-25 | 電圧駆動形半導体素子のゲート駆動回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-321806 | 2001-10-19 | ||
| JP2001321806 | 2001-10-19 | ||
| JP2001391701A JP3844123B2 (ja) | 2001-10-19 | 2001-12-25 | 電圧駆動形半導体素子のゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003199326A true JP2003199326A (ja) | 2003-07-11 |
| JP3844123B2 JP3844123B2 (ja) | 2006-11-08 |
Family
ID=27615589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001391701A Expired - Fee Related JP3844123B2 (ja) | 2001-10-19 | 2001-12-25 | 電圧駆動形半導体素子のゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3844123B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008178200A (ja) * | 2007-01-17 | 2008-07-31 | Denso Corp | 電力用半導体スイッチング回路 |
| JP2012227877A (ja) * | 2011-04-22 | 2012-11-15 | Denso Corp | 負荷駆動装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0947015A (ja) * | 1995-05-23 | 1997-02-14 | Fuji Electric Co Ltd | 自己消弧形半導体素子の駆動回路 |
| JP2000083371A (ja) * | 1998-09-02 | 2000-03-21 | Fuji Electric Co Ltd | 電力変換器におけるゲート駆動回路 |
-
2001
- 2001-12-25 JP JP2001391701A patent/JP3844123B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0947015A (ja) * | 1995-05-23 | 1997-02-14 | Fuji Electric Co Ltd | 自己消弧形半導体素子の駆動回路 |
| JP2000083371A (ja) * | 1998-09-02 | 2000-03-21 | Fuji Electric Co Ltd | 電力変換器におけるゲート駆動回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008178200A (ja) * | 2007-01-17 | 2008-07-31 | Denso Corp | 電力用半導体スイッチング回路 |
| JP4636337B2 (ja) * | 2007-01-17 | 2011-02-23 | 株式会社デンソー | 電力用半導体スイッチング回路 |
| JP2012227877A (ja) * | 2011-04-22 | 2012-11-15 | Denso Corp | 負荷駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3844123B2 (ja) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP5141049B2 (ja) | ゲート電圧制御回路及びゲート電圧制御方法 | |
| JP4770304B2 (ja) | 半導体素子のゲート駆動回路 | |
| JP3577807B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP4120329B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP2001346376A (ja) | 電力用半導体素子のゲート駆動方法 | |
| JP4816198B2 (ja) | 貫通電流制御装置を備えたインバータ | |
| JP5298557B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP2004236371A (ja) | インバータを用いる電動機制御装置 | |
| JP3900178B2 (ja) | レベルシフト回路 | |
| JP2008043003A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| WO2020017169A1 (ja) | 駆動回路内蔵型パワーモジュール | |
| CN115088169A (zh) | 半导体开关元件驱动电路及半导体装置 | |
| JP3844123B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP2019024289A (ja) | 電力変換装置の駆動方法 | |
| JPH1169778A (ja) | 電力変換器におけるゲート駆動回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP2007089294A (ja) | 半導体電力変換装置 | |
| WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |