JP2003198519A - クロック生成方法及びクロック生成器 - Google Patents

クロック生成方法及びクロック生成器

Info

Publication number
JP2003198519A
JP2003198519A JP2001391455A JP2001391455A JP2003198519A JP 2003198519 A JP2003198519 A JP 2003198519A JP 2001391455 A JP2001391455 A JP 2001391455A JP 2001391455 A JP2001391455 A JP 2001391455A JP 2003198519 A JP2003198519 A JP 2003198519A
Authority
JP
Japan
Prior art keywords
frequency
clock
reference clock
value
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001391455A
Other languages
English (en)
Other versions
JP3843831B2 (ja
Inventor
Kazuyoshi Fujiki
和義 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001391455A priority Critical patent/JP3843831B2/ja
Publication of JP2003198519A publication Critical patent/JP2003198519A/ja
Application granted granted Critical
Publication of JP3843831B2 publication Critical patent/JP3843831B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 従来、クロック生成方法において、生成する
クロックを基準となるクロックに同期させる場合、参照
クロックの位相に、生成クロックの位相を合わせてい
た。このため、複数の参照クロックが存在し、それらを
切り替えて参照する場合、それぞれ参照クロックの位相
は必ずしも同期していないため、参照クロック切り替え
時に生成クロックは切り替わった参照クロックの位相に
追従していた。 【解決手段】 参照クロック25の周波数を計測する周
波数計測部27と、出力するクロックを参照クロックの
周波数に合わせるための周波数調整部28とを有し、参
照クロックの周波数を基準に生成クロック26を同期さ
せることにより、生成クロックの位相の遷移をなくし、
データスリップが発生しないクロック生成方法とし、参
照クロックを複数回切り替えても生成クロックの位相の
遷移が発生しないものとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マスター/スレー
ブ関係において通信を行う装置において、基準となるク
ロックを参照して、そのクロックの位相または周波数に
同期したクロックを生成するクロック生成方法及びクロ
ック生成器に関する。
【0002】
【従来の技術】従来、クロック生成方法において、生成
するクロックを基準となるクロックに同期させる場合、
参照クロックの位相に、生成クロックの位相を合わせて
いた。このため、複数の参照クロックが存在し、それら
を切り替えて参照する場合、それぞれ参照クロックの位
相は必ずしも同期していないため、参照クロック切り替
え時に生成クロックは切り替わった参照クロックの位相
に追従していた。
【0003】上記のように従来の参照クロックの位相に
追従する方法では、参照クロックが切り替わる度に生成
クロックの位相が遷移し、複数回繰り返した場合、元の
位相と比較して1クロック以上の位相が移動している可
能性があった。
【0004】以下に従来のクロック同期方法による参照
クロックと生成クロックの動作について説明する。図6
は、従来のクロック生成器の構成図であり、図7は、従
来のクロック同期方法を表す信号波形図であり、図8
は、従来の同期説明図である。
【0005】図6において、1はクロックを生成する際
の基準となる参照クロック、2は生成クロックであり、
3は生成クロック2と参照クロック1の位相を比較する
位相比較器、4は位相比較器において比較した結果によ
って生成クロックの位相を調整する位相調整器である。
【0006】図7において、5はクロックを生成する際
の基準となる参照クロック、6は参照クロックに同期す
る前の生成クロックであり、7は参照クロックに同期し
た生成クロックである。
【0007】図8において、10〜14は、それぞれ位
相の異なる参照クロックであり、15は参照クロック1
0に同期した生成クロック、16は生成クロック15に
同期したデータ、17は参照クロック11に同期した生
成クロック、18は生成クロック17に同期したデー
タ、19は参照クロック12に同期した生成クロック、
20は生成クロック19に同期したデータ、21は参照
クロック13に同期した生成クロック、22は生成クロ
ック21に同期したデータ、23は参照クロック14に
同期した生成クロック、24は生成クロック23に同期
したデータである。
【0008】ただし、データ16、18、20、22、
24はフレームを表しており、1つ以上のビットの集ま
りを表している。
【0009】以上のような構成図およびタイミングを表
す信号波形図を用いて、以下その動作を説明する。
【0010】初めにクロック同期方法を説明する。
【0011】図7の5のようなタイミングの参照クロッ
クと6のようなタイミングの生成クロックがある場合、
図6の位相調整器3によって位相の比較を行う。その結
果は生成クロック6の位相を参照クロックの位相に合わ
せるため、図7の(8)または(9)の位相に合わせる
ように、図6の位相調整器4へ調整値を送る。その調整
値により図6の位相調整器4は、たとえば図7の(9)
の方へ生成クロック6の位相を移動させる。
【0012】この際の調整量は、このクロック生成器に
て生成したクロックを用いる後段の動作に影響を与えな
いように、ある一定の範囲以内に限られている。そのた
め、この動作を繰り返すことにより、位相調整器4はそ
の出力である生成クロック2を図7の生成クロック7の
ようなタイミングになるまで調整を行い、参照クロック
5に同期したクロックを出力する。
【0013】次に複数の参照クロックから一つを選択し
クロックを生成する場合のタイミングの変化を以下に説
明する。
【0014】図8の10〜14のような位相の異なる5
つの参照クロックがあり、クロック生成装置はこの中の
1つを基準としクロックを生成する。
【0015】初めは参照クロック10を基準にクロック
を生成しているとする。このときの生成されるのが生成
クロック15である。また、データ通信は生成クロック
を基準に行われており、生成クロック15を基準にデー
タ通信を行っているときのデータのタイミングがデータ
16である。
【0016】何等かの理由により基準となる参照クロッ
クを参照クロック10から参照クロック11へ切り替え
た場合、生成クロックは参照クロック11の位相に追従
するため、生成クロックのタイミングは生成クロック1
5から少しずれた生成クロック17のようなタイミング
となる。
【0017】同様に、参照クロックを参照クロック11
から参照クロック12へ切り替えた場合、生成クロック
17から少しタイミングがずれた生成クロック19のよ
うなタイミングとなる。
【0018】このように参照クロックを参照クロック1
0から参照クロック14まで順次切り替えていくと、生
成クロックは生成クロック15から生成クロック23ま
で少しずつ位相をずらしながらタイミングを変えてい
く。
【0019】ここで、最初のタイミングである生成クロ
ック15の位相と、最後のタイミングである生成クロッ
ク23の位相を見比べると、位相が1クロック以上遷移
している。
【0020】このように従来のクロック生成方法では、
参照クロックを切り替えていくと、生成クロックの位相
が1クロック以上遷移してしまうことがあった。
【0021】
【発明が解決しようとする課題】上記のように従来の参
照クロックの位相に追従する方法では、参照クロックの
切り替えを複数回行うと、生成クロックの位相が初めの
位相に対して1クロック以上遷移している場合があるの
で、この生成クロックを基準にデータ通信を行っている
通信においては、データのスリップが発生する可能性が
あるという課題があった。
【0022】本発明は、上記従来の問題点を解決するも
ので、参照クロックを複数回切り替えても生成クロック
の位相の遷移が発生することのないクロック同期方法を
提供することを目的としている。
【0023】
【課題を解決するための手段】本発明は、参照クロック
の周波数を計測する周波数計測手段と、出力するクロッ
クを参照クロックの周波数に合わせるための周波数調整
手段とを有し、参照クロックの周波数を基準に生成クロ
ックを同期させることにより、生成クロックの位相の遷
移をなくし、データスリップが発生しないクロック生成
方法とする。
【0024】本発明によれば、ある理由により参照クロ
ックを切り替える場合においても、シームレスな通信を
継続することが可能となる。
【0025】
【発明の実施の形態】本発明の請求項1に記載の発明
は、参照クロックの位相に交換機のクロックの位相を合
わせるという従来の位相追従手段に加えて、入力される
参照クロックの周波数を計測する周波数計測部と、周波
数計測部が計測した値または周波数記憶部に記憶した値
を用いて生成クロックの周波数を調整する周波数調整部
とを備え、参照クロックの周波数に同期したクロックを
出力するクロック生成方法であり、これにより参照クロ
ックの位相にかかわらず参照クロックに同期することが
でき、参照クロックが切り替わっても生成クロックの位
相が移動しないという作用を有する。
【0026】本発明の請求項2に記載の発明は、参照ク
ロックが正常な時に、周波数調整に用いている値を周波
数記憶部に記憶しておき、参照クロックに異常が発生し
た場合、周波数記憶部に記憶した過去の調整値を用いて
出力クロックの周波数の調整を行うようにしたクロック
生成方法であり、そのまま異常なクロックに追従する場
合、または追従を停止して自走する場合に比べて精度の
良く出力クロックの調整が行えるという作用を有する。
【0027】本発明の請求項3に記載の発明は、参照ク
ロックに異常が発生した場合、周波数調整部は、参照ク
ロック基準に周波数調整を行うモードから、周波数記憶
記憶手段に記憶されている値を用いて周波数調整を行う
モードに自動的に移行するようにしたクロック生成方法
であり、異常が発生した参照クロックが正常に戻るまで
の期間または正常な参照クロックに切り替えるまでの期
間に生成クロックの周波数調整を行い、参照クロックに
異常が発生している間も継続してデータ通信が行えると
いう作用を有する。
【0028】本発明の請求項4に記載の発明は、周波数
計測部において計測した値を記憶する方法において、基
準周波数との差分のみを記憶するようにしたクロック生
成方法であり、周波数記憶部の容量を少なくすることが
可能となる、または、同じ容量において長期間記憶する
ことが可能となるという作用を有する。
【0029】本発明の請求項5に記載の発明は、周波数
計測部において計測した値を記憶する方法において、計
測した周波数の差分を複数回合算して記憶するようにし
たクロック生成方法であり、周波数記憶部の容量を少な
くすることが可能となる、または、同じ容量において長
期間記憶することが可能となるという作用を有する。
【0030】本発明の請求項6に記載の発明は、周波数
記憶部の値を用いて周波数を調整する方法において、周
波数調整部が使用する周波数記憶部の領域をプログラマ
ブルに設定できるようにしたクロック生成方法であり、
参照クロックの異常発生時に記憶した信頼性の低い計測
値を除いて周波数調整に用いることにより、周波数調整
の信頼性を高めるという作用を有する。
【0031】本発明の請求項7に記載の発明は、参照ク
ロック信号に同期したクロック信号を生成するクロック
生成器であって、参照クロック信号の周波数を計測する
周波数計測部と、周波数計測部にて計測した周波数情報
に基づいて出力するクロック信号の周波数を生成し、該
クロック信号を出力する周波数調整部とを備える構成と
したものであり、これにより参照クロックの位相にかか
わらず参照クロックに同期することができ、参照クロッ
クが切り替わっても生成クロックの位相が移動しないと
いう作用を有する。
【0032】本発明の請求項8に記載の発明は、請求項
7に記載のクロック生成器であって、周波数計測部は、
参照クロック若しくは生成クロックを基本クロックによ
り累積的にカウントすることによりえられる値とに基づ
き、周波数情報を前記周波数調整部へ出力することとし
たものであり、参照クロックと生成クロックの相対的に
位相ずれが発生する状況を補正することができる作用を
有する。
【0033】本発明の請求項9に記載の発明は、請求項
7または8に記載のクロック生成器であって、周波数計
測部において計測した値を記憶するための周波数記憶部
を有し、周波数調整部は、参照クロックが停止した場合
または異常な参照クロックが入力された場合に、周波数
記憶部に記憶されている過去の周波数データを取り出
し、参照クロック信号に代えてその取り出した周波数デ
ータにより、クロック信号を生成する構成としたもので
あり、そのまま異常なクロックに追従する場合、または
追従を停止して自走する場合に比べて精度良く出力クロ
ックの調整が行えるという作用を有する。
【0034】本発明の請求項10に記載の発明は、請求
項9に記載のクロック生成器であって、周波数調整部
は、参照クロックに異常が発生した場合、参照クロック
を基準に周波数調整を行うモードから周波数記憶手段に
記憶されている値を用いて周波数調整を行うモードに自
動的に移行し、参照クロックが正常に戻った場合は、周
波数記憶手段に記憶されている値を用いて周波数調整を
行うモードから参照クロックを基準に周波数調整を行う
モードに移行する構成としたものであり、精度良く出力
クロックの調整が行えるという作用を有する。
【0035】本発明の請求項11に記載の発明は、請求
項9または10に記載のクロック生成器であって、周波
数計測部は計測した周波数値と基準値との差分を算出
し、周波数記憶部に記憶する構成としたのであり、周波
数記憶部の容量を少なくすることが可能となる、また
は、同じ容量において長期間記憶することが可能となる
という作用を有する。
【0036】本発明の請求項12に記載の発明は、請求
項11に記載のクロック生成器であって、周波数計測部
は計測した周波数値と基準値との差分を算出し、その周
波数の差分を複数回合算して周波数記憶部に記憶する構
成としたものであり、周波数記憶部の容量を少なくする
ことが可能となる、または、同じ容量において長期間記
憶することが可能となるという作用を有する。
【0037】本発明の請求項13に記載の発明は、請求
項9から12のいずれかに記載のクロック生成器であっ
て、周波数記憶部が記憶している過去の周波数データの
うち、周波数調整部が使用する周波数データの記憶領域
をプログラマブルに設定可能とした構成としたものであ
り、参照クロックの異常発生時に記憶した信頼性の低い
計測値を除いて周波数調整に用いることにより、周波数
調整の信頼性を高めるという作用を有する。
【0038】本発明の請求項14に記載の発明は、請求
項13に記載のクロック生成器であって、周波数調整部
が使用する周波数データの記憶領域は、エラー検出時点
のメモリ番地から所定番地戻ったメモリ番地から所定区
間である構成としたものであり、参照クロックの異常発
生時に記憶した信頼性の低い計測値を除いて周波数調整
に用いることができ、周波数調整の信頼性を高めるとい
う作用を有する。
【0039】本発明の請求項15に記載の発明は、請求
項7から14のいずれかに記載のクロック生成器を有す
る通信装置であり、参照クロックの位相にかかわらず参
照クロックに同期することができ、参照クロックが切り
替わっても生成クロックの位相が移動しないという作用
を有する。
【0040】以下、本発明の実施の形態について、図1
から図5を用いて説明する。
【0041】(実施の形態1)図1(a)は本発明の実
施の形態1を示すクロック生成器の構成図、図1(b)
は同クロック生成器における生成クロックカウントの例
を示す信号波形図を示し、25と26は従来の構成と同
様、それぞれ参照クロック、生成クロックであり、27
は参照クロックの周波数を計測する周波数計測部、28
は周波数計測の結果より生成クロックを調整する周波数
調整部である。
【0042】本クロック生成器の周波数計測部27に入
力された参照クロック25は、その周波数計測部27に
おいてクロック生成器の基本クロックにより、相対的な
周波数が測定(以下、「第1の測定値」とする)され
る。その後、生成クロック26の周波数を調整するため
に制御情報として出力する。このときの調整用制御情報
は、調整後の生成クロック26を用いて通信を行ってい
る後段の動作に影響を与えないように、ある一定の範囲
以内(たとえば、8kHz±488ppm)に限定する。
【0043】ここで、具体的な例を説明すると、基本ク
ロックが131.072MHz、参照クロックが7.9999kHzである
場合、参照クロックは基本クロック16384サイクル分
(8.000kHz)として測定される。測定された参照クロッ
クの測定値は、生成クロックの周波数を調整するために
制御情報として周波数調整部28に出力され、生成クロ
ックがその制御情報(基本クロック16384サイクル分)
に基づき、131.072MHzの基本クロックを使用して生成さ
れ、8.000kHzのクロックが出力される。
【0044】なお、7.9999kHzである参照クロックに同
期する場合、すこしずつ位相がずれるため、このような
位相ずれが問題となるケースもある。このような場合、
周波数調整部から出力される生成クロックを周波数計測
部へフィードバックして位相ずれを調整することができ
る。具体的には、周波数計測部においてフィードバック
した生成クロックのある一つの立下がり時に基本クロッ
クカウンタ(基本クロックのクロック数を計数するカウ
ンタ)を初期化(カウンタ値=0)し、以降の生成クロ
ックの立下り時における基本クロックカウンタの値を読
込み、立下り間の値(以下、第2の測定値)を逐次記憶
しておき、上述の第1の測定値と比較して同じでない場
合には、この第2の測定値を使用することにより、位相
ずれを修正することができる。図1(b)を参照して、
7.9999kHz(125001.5625・・nsec)の参照クロッ
クを131.072MHz(7.629・・nsec)の基本クロック
で計測を開始し、参照クロックの立下り時間を順次連続
して計測すると、16384サイクル、16384サイクル、1638
4サイクル、16385サイクル、16384サイクル、・・とい
うように約4回に1回基本クロック16385サイクルとし
て計測され、16385サイクルを測定した場合、第1の測
定値(8.000kHz)とは異なるため、この第2の測定値が
周波数調整部28に送られ、生成クロック26の周波数
をその制御信号に基づいて調整し出力される。
【0045】また、基本クロックカウンタの初期化と第
1の計測値の計測開始を同時に行い、第1の計測値の計
測の累積値と生成クロックの基本クロックカウンタ値と
を比較するようにしてもよい。
【0046】なお、生成クロックをフィードバックする
のではなく、参照クロックのある一つの立下がり時に基
本クロックカウンタを初期化し、以降の生成クロックの
立下り時の基本クロックカウンタにおける値を読込み、
立下り間の値を逐次記憶しておき、上述の第1の測定値
と比較してもよい。
【0047】次に複数の参照クロックが存在し、クロッ
ク異常等の理由により参照クロックを切り替えて運用す
る場合の説明を行う。
【0048】周波数計測部27は入力される参照クロッ
クの周波数成分だけを計測している。このため位相の異
なる参照クロックが入力された場合でも位相に対する制
御を行っていないので、生成クロックの位相が遷移して
いくことはなく、最初に確定したタイミングの近傍にて
生成クロックの位相は保持される。また、周波数計測部
27からの調整用制御情報は、ある一定の範囲以内に限
定しているので、参照クロック切り替え時に、異常な周
波数を測定してしまった場合でも、調整後の生成クロッ
ク26を用いて通信を行っている後段の動作に影響を与
えることがない。
【0049】このため、参照クロックを切り替えて運用
を行った場合でも、データのスリップの発生しないクロ
ックを生成することが可能となる。
【0050】(実施の形態2)図2は、本発明の実施の
形態2を示すクロック生成器の構成図を示す。図2にお
いて、参照クロック、生成クロック、周波数計測部、お
よび周波数調整部は実施の形態1において用いた図1と
同じものであるので、同じ符号を付す。29は周波数計
測部27において測定した結果を記憶する周波数記憶
部、30は参照クロック25が正常な場合と異常な場合
で周波数調整部28に送る周波数調整値を切り替えるセ
レクタである。また、31は周波数計測部にて計測した
計測値、32は周波数記憶部より取り出した過去の計測
値、33は計測値31と過去の計測値32より選択し周
波数調整部にて用いる調整値であり、34は周波数記憶
部29の状態を書き込み状態から読み出し状態へ切り替
えたり、セレクタ30の出力を切り替えるための信号を
出力する制御部である。
【0051】以上のように構成されたクロック生成器に
おいて、以下にその動作を説明する。
【0052】参照クロックが正常に入力されているとき
は、実施の形態1と同様に周波数計測部27にて参照ク
ロックの周波数を計測し、その結果を周波数調整部28
にて送って周波数の調整を行う。このときセレクタ30
は計測値31を選択している。また同時に、計測値31
は周波数記憶部29にて記憶されている。ここで周波数
記憶部29はある程度の容量を持っており、過去のある
程度の時間の結果を記憶できるようになっている。
【0053】参照クロック25に異常が発生した場合、
制御部34からの制御信号によって、周波数記憶部29
はそれまで行ってきた計測値31の記憶を停止し、それ
までに記憶した値を過去の計測値32へ出力する。ま
た、セレクタ30は、それまで選択していた計測値31
を周波数記憶部29より出力される過去の計測値32に
切り替え、過去の計測値32を調整値33として出力す
る。周波数調整部28は、この過去の計測値32を用い
て生成クロックの調整を行う。
【0054】このように過去の計測値を用いて出力クロ
ックの調整を行うことにより、異常な参照クロックに追
従し続けた場合のクロック生成、またはクロック生成器
の自走によるクロック生成に比べて、より精度の高いク
ロックを生成することが可能となる。
【0055】(実施の形態3)図3は、本発明の実施の
形態3を示すクロック生成器の構成図を示す。図3にお
いて、参照クロック25から制御部34までは実施の形
態2において用いた図2と同じものであるので、同じ符
号を付す。35は参照クロックを常に監視し異常を検出
するための異常検出部である。
【0056】以上のように構成されたクロック生成器に
おいて、以下にその動作を説明する。
【0057】参照クロック25が正常に入力されている
ときは、実施の形態1および2と同様に周波数計測部2
7にて参照クロック25の周波数を計測し、その結果を
周波数調整部28にて用いて周波数の調整を行う。この
ときセレクタ30は計測値31を選択している。また同
時に、計測値31は周波数記憶部29にて記憶されてい
る。
【0058】参照クロック25に異常が発生した場合、
参照クロック25を監視している異常検出部35により
クロック異常が発見され、その情報は制御部34へ届け
られる。このとき、制御部34は周波数記憶部29およ
びセレクタ30への制御信号を自動的に切り替え、通常
の周波数調整モード(以下、通常モード)から周波数記
憶手段に記憶されている値を用いて周波数調整を行うモ
ード(以下、ホールドオーバーモード)に切り替える。
また、参照クロック25が復旧した場合や参照クロック
が複数存在して他の参照クロックに切り替え、入力され
る参照クロックが正常になった場合、異常検出部35は
参照クロックが正常に戻ったことを検知し、制御部34
へその情報を通知する。これにより制御部34は、自動
的にホールドオーバーモードから通常モードへクロック
生成器の動作モードを切り替える。
【0059】このように参照クロックの状態を監視する
ことによって、自動的にクロック生成器の動作モードを
変更することができる。
【0060】(実施の形態4)たとえば131.072MHzの分
解能で8kHzを記憶する場合、14ビット必要となる。
【0061】このようにクロック生成器を動作させる基
本クロックが131.072MHzであり、参照クロックが8kHzで
ある場合のクロック生成装置を例に用いてその動作を説
明する。
【0062】131.072MHzの分解能で8kHzを記憶する場
合、14ビット必要となるが、実際に用いる数値は限ら
れていて、0〜8kHzすべての範囲で参照クロックと生成
クロックの周波数の差を用いる訳ではない。
【0063】一般的に参照クロックと用いるディジタル
回線のクロック精度は±3ppm程度、またクロック生
成器を動作させる基本クロックの発信器等は±3ppm〜±
100ppm程度であることを考えると、クロック生成器に必
要な相対精度は500ppm程度で十分であり、その範囲外の
参照クロックが入力されたときは参照クロックエラーも
しくはクロック生成器の動作エラーとして処理すること
が可能となる。
【0064】これをふまえると、131.072MHzの分解能で
8kHzの±500ppm近傍で、計算が簡易な範囲は±488ppmと
なり、8kHzの±488ppmの範囲は、約7.996kHz〜8.004kHz
となる。これは131.072MHzで8個分の期間である。
【0065】上記ように、8kHzを基準にその差を記録す
るには−8〜0〜+8を表現できるビット数である5ビッ
トで十分となる。
【0066】このように、基準周波数との差分のみを記
憶することにより、記憶するための容量を減らすことが
可能となる。
【0067】(実施の形態5)実施の形態4の実施例に
続けて説明を行う。
【0068】1回の計測結果を表現するためには5ビッ
ト必要である。これを16回分を合計すると80ビット
必要となる。しかし、16回分を合算して保存すること
を考えると、−128〜+128まで記録できなければならな
い。このためには9ビットで十分となり、80ビットを
9ビットに圧縮することが可能となり、記憶するための
容量を減らすことが可能となる。
【0069】(実施の形態6)図4は本発明の実施の形
態6における周波数記憶部の状態説明図を示す。36は
周波数記憶部全体を表し、左から右へ順に記憶されてい
くものとする。37は参照クロックエラーが発生した時
のタイミング、38はそのエラーを検出した時のタイミ
ング、39は通常モードからホールドオーバーモードへ
クロック生成器の動作モードを切り替えたタイミングを
表す。
【0070】以上のように表された周波数記憶部につい
て、以下にその動作を説明する。
【0071】通常モードでは周波数記憶部36は書き込
みモードとなり、順に書き込まれていく。最後まで書き
込みが終わると最初から書き込まれ以前のデータは上書
きされていく。
【0072】あるタイミングによってエラーが発生する
と(37)、本クロック生成器もしくは、本クロック生
成器が搭載されているシステムはエラーを検出し(3
8)、自動もしくはホストプロセッサによる手動によっ
て動作モードを通常モードからホールドオーバーモード
へ切り替える(39)。この時周波数記憶部は動作モー
ド切り替えと同時に書き込みモードから読み出しモード
に切り替わり、周波数記憶部に記憶されている情報を利
用して本クロック生成器は仮想的に周波数調整を行う。
【0073】しかし、エラー発生(37)から動作モー
ド切替(39)までの間は、まだ書き込みモードであ
り、その期間に記録された計測値はエラーを含んだ参照
クロックを基準に周波数計測を行った結果であり、その
結果は信頼できるものではない。
【0074】そのためその不確定部分(40)以外の部
分を用いて周波数調整を行うことにより、周波数調整の
精度を高めることが可能となる。
【0075】しかし、エラー発生タイミング(37)が
実際どの時点で発生しているか分からない。そこで、以
下のようにして不確定領域以外の読み出しを行う。
【0076】図5は、本発明の実施の形態6における周
波数記憶部のタイミングと読み出し番地の例を示す説明
図である。この図を用いて以下説明を行う。
【0077】36は周波数記憶部全体を表し、37、3
9,40はそれぞれエラー発生タイミング、動作モード
切り替えタイミング、不確定部分を表す。これらは図4
と同じものであるので同じ符号を付す。また、この実施
の形態では、周波数記憶部は0番地から255番地まで
とし、昇順にて書き込み/読み出しを行うものとし、実
際には任意に決めることが可能である。
【0078】本発明では、読み出し開始の戻り区間と読
み出し区間が任意に設定できる。この例では読み出し開
始の戻り区間を230、読み出し区間を180とする。
【0079】あるタイミングにて参照クロックにエラー
が発生し(37)、動作モードの切り替え(39)が1
50番地に書き込み中に発生したとすると、150番地
を一時的に記憶しておく。次に予め設定しておいた読み
出し開始戻り区間が230なので、読み出し開始番地は
動作モード切り替え地点から230番地戻った番地とな
る。150から230を差し引くと負になるので、その
分は周波数記憶部の最大番地の255から差し引き17
5番地が読み出し開始番地となる。読み出し区間は18
0に設定しているので、175に180を加えて(これ
も同様に255を越える分は0に戻って)100番地が
読み出し区間の最終番地となる。このようにして、ホー
ルドオーバーモード時の読み出し区間は175番地から
255番地、0番地を経由して100番地までとなり、
100番地まで読み終えると175番地から読み出し始
める。
【0080】このようにして、150番地近辺の不確定
部分の読み出しをさけることができる。
【0081】なお、本実施の形態では読み出す部分を指
定したが、読み出しを行わない部分を指定することによ
って実現することも可能である。
【0082】このように、動作モード切り替え時の周波
数記憶部のアドレスを記憶させ、読み出しを行う部分を
決めることができるようにする、または、読み出しを行
わない部分を決めることができるようにすることにより
プログラマブルに読み出し領域を設定することが可能と
なる。
【0083】なお、本発明の説明上、実施の形態として
6つに区切って説明したが、それぞれを組み合わせるこ
とを妨げるものではない。
【0084】
【発明の効果】以上の説明より明らかなように本発明に
よれば、参照クロックに同期したクロックを出力するク
ロック生成方法において、出力するクロックを参照クロ
ックの周波数に同期させることにより、複数の参照クロ
ックが存在し、それらを切り替えて参照できる場合、生
成したクロックを基準に行っているデータ通信にてデー
タのスリップが発生しなくなるという効果がある。
【0085】また、参照クロックの周波数の計測ととも
に、参照クロックの一つの変化点から次の変化点毎の時
間を基準クロックに基づいて算出することにより、参照
クロックと生成クロックの相対的に位相ずれが発生する
状況を補正することができるという効果がある。
【0086】また、参照クロックの周波数情報を記録し
ておき、参照クロックに異常が発生した場合に、参照ク
ロックが正常に復旧するまでの間、または他の参照クロ
ックに切り替えるまでの間、その記録しておいた情報を
用いてクロック生成を行うことにより、精度の高いクロ
ック生成を行うことが可能となり、シームレスなデータ
通信を行うことができるという効果がある。
【0087】また、参照クロックに異常が発生した場
合、参照クロックの計測値を用いてクロック生成を行う
モードから、参照クロックが正常なときに記録しておい
た情報を用いてクロック生成を行うモードに自動的に切
り替えることにより、このクロック生成器を制御するプ
ロセッサの負荷を軽減することができるという効果があ
る。
【0088】また、周波数計測部において計測した値を
記録する際に、基準となる値との差分のみを記録するこ
とにより、1回あたりのデータ量が少なくなり、同じ記
憶容量でより長時間データを記録することが可能とな
り、記憶した情報を用いてクロック生成を行う場合に、
より精度の高いクロック生成を行うことができるという
効果がある。
【0089】また、周波数計測部において計測した値を
記録する際に、複数回合算して記憶することにより、同
じ記憶容量に記憶できる時間が長くなり、記憶した情報
を用いてクロック生成を行う場合に、より精度の高いク
ロック生成を行うことができるという効果がある。ま
た、参照クロックのゆらぎを吸収する効果があり、出力
されるクロックのジッタが減少するという効果がある。
【0090】また、周波数記憶部の値を読み出す場合に
読み出す領域をプログラマブルに設定することにより、
参照クロックにエラーが発生して動作モードを切り替え
るまでの信頼性の低い計測値を除いて使用することがで
き、より精度の高いクロック生成を行うことができると
いう効果がある。
【図面の簡単な説明】
【図1】(a)本発明の実施の形態1を示すクロック生
成器の構成図 (b)同クロック生成器における生成クロックカウント
の例を示す信号波形図
【図2】本発明の実施の形態2を示すクロック生成器の
構成図
【図3】本発明の実施の形態3を示すクロック生成器の
構成図
【図4】本発明の実施の形態6における周波数記憶部の
状態説明図
【図5】本発明の実施の形態6における周波数記憶部の
タイミングと読み出し番地の例を示す説明図
【図6】従来のクロック生成器の構成図
【図7】従来のクロック同期方法を表す信号波形図
【図8】従来の同期説明図
【符号の説明】
1 参照クロック 2 生成クロック 3 位相比較器 4 位相調整器 5 参照クロック 6 位相同期前の生成クロック 7 位相同期後の生成クロック 8 位相同期前のクロックの位相が同期をとる方向 9 位相同期前のクロックの位相が同期をとる方向 10〜14 参照クロック 15 参照クロック10に同期した生成クロック 16 生成クロック15に同期したデータ 17 参照クロック11に同期した生成クロック 18 生成クロック17に同期したデータ 19 参照クロック12に同期した生成クロック 20 生成クロック19に同期したデータ 21 参照クロック13に同期した生成クロック 22 生成クロック21に同期したデータ 23 参照クロック14に同期した生成クロック 24 生成クロック23に同期したデータ 25 参照クロック 26 生成クロック 27 周波数計測部 28 周波数調整部 29 周波数記憶部 30 セレクタ 31 周波数計測部によって計測された計測値 32 周波数記憶部に記憶され、読み出された過去の計
測値 33 セレクタによって選択した調整値 34 クロック生成器を制御する制御部 35 参照クロックの状態を監視する異常検出部 36 周波数記憶部全体 37 エラー発生タイミング 38 エラー検出タイミング 39 動作モード切り替えタイミング 40 不確定部分

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】参照クロックを計測する周波数計測部と、
    前記周波数計測部にて計測した結果をもとに参照クロッ
    クの周波数に出力するクロックの周波数を合わせるため
    の周波数調整部を有し、参照クロックの周波数に同期し
    たクロックを出力することを特徴とするクロック生成方
    法。
  2. 【請求項2】請求項1記載の周波数計測部と周波数調整
    部に加えて、周波数計測部において計測した値を記憶す
    るための周波数記憶部を有し、参照クロックが停止また
    は異常な参照クロックが入力された場合に、前記周波数
    記憶部に記憶されている過去の周波数データを用いて前
    記周波数調整部を制御することを特徴とするクロック生
    成方法。
  3. 【請求項3】参照クロックに異常が発生した場合、請求
    項1記載の周波数調整部は、参照クロックを基準に周波
    数調整を行うモードから請求項2記載の周波数記憶手段
    に記憶されている値を用いて周波数調整を行うモードに
    自動的に移行し、参照クロックが正常に戻った場合は、
    前記周波数記憶手段に記憶されている値を用いて周波数
    調整を行うモードから参照クロックを基準に周波数調整
    を行うモードに移行することを特徴とするクロック生成
    方法。
  4. 【請求項4】請求項1記載の周波数計測部において計測
    した値を、請求項2記載の周波数記憶部に記憶する方法
    において、前記周波数計測部にて計測した値と基準値と
    の差分のみを記憶することを特徴とするクロック生成方
    法。
  5. 【請求項5】請求項1記載の周波数計測部において計測
    した値を、請求項2記載の周波数記憶部に記憶する方法
    において、前記周波数計測部にて計測した周波数の差分
    を複数回合算して前記周波数記憶部に記憶することを特
    徴とするクロック生成方法。
  6. 【請求項6】請求項2記載の周波数記憶部の値を用いて
    周波数を調整する方法において、請求項1記載の周波数
    調整部が使用する前記周波数記憶部の領域をプログラマ
    ブルに設定することを特徴とするクロック生成方法。
  7. 【請求項7】参照クロック信号に同期したクロック信号
    を生成するクロック生成器であって、参照クロック信号
    の周波数を計測する周波数計測部と、前記周波数計測部
    にて計測した周波数情報に基づいて出力するクロック信
    号の周波数を生成し、前記クロック信号を出力する周波
    数調整部とを備えることを特徴とするクロック生成器。
  8. 【請求項8】前記周波数計測部は、計測を行った参照ク
    ロックの周波数の計測値と、参照クロック若しくは生成
    クロックを基本クロックにより累積的にカウントするこ
    とにより得られる値とに基づき、周波数情報を前記周波
    数調整部へ出力することを特徴とする請求項7記載のク
    ロック生成器。
  9. 【請求項9】前記周波数計測部において計測した値を記
    憶するための周波数記憶部を有し、前記周波数調整部
    は、参照クロックが停止した場合または異常な参照クロ
    ックが入力された場合に、前記周波数記憶部に記憶され
    ている過去の周波数データを取り出し、参照クロック信
    号に代えて取り出した周波数データにより、クロック信
    号を生成することを特徴とする請求項7または8記載の
    クロック生成器。
  10. 【請求項10】前記周波数調整部は、参照クロックに異
    常が発生した場合、参照クロックを基準に周波数調整を
    行うモードから前記周波数記憶手段に記憶されている値
    を用いて周波数調整を行うモードに自動的に移行し、参
    照クロックが正常に戻った場合は、前記周波数記憶手段
    に記憶されている値を用いて周波数調整を行うモードか
    ら参照クロックを基準に周波数調整を行うモードに移行
    することを特徴とする請求項9記載のクロック生成器。
  11. 【請求項11】前記周波数計測部は計測した周波数値と
    基準値との差分を算出し、前記周波数記憶部に記憶する
    ことを特徴とする請求項9または10記載のクロック生
    成器。
  12. 【請求項12】前記周波数計測部は計測した周波数値と
    基準値との差分を算出し、その周波数の差分を複数回合
    算して前記周波数記憶部に記憶することを請求項11記
    載のクロック生成器。
  13. 【請求項13】前記周波数記憶部が記憶している過去の
    周波数データのうち、前記周波数調整部が使用する周波
    数データの記憶領域をプログラマブルに設定可能とした
    ことを特徴とする請求項9から12のいずれかに記載の
    クロック生成器。
  14. 【請求項14】前記周波数調整部が使用する周波数デー
    タの記憶領域は、エラー検出時点のメモリ番地から所定
    番地戻ったメモリ番地から所定区間であることを特徴と
    する請求項13記載のクロック生成器。
  15. 【請求項15】請求項7から14のいずれかに記載のク
    ロック生成器を有する通信装置。
JP2001391455A 2001-12-25 2001-12-25 クロック生成方法及びクロック生成器 Expired - Lifetime JP3843831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001391455A JP3843831B2 (ja) 2001-12-25 2001-12-25 クロック生成方法及びクロック生成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001391455A JP3843831B2 (ja) 2001-12-25 2001-12-25 クロック生成方法及びクロック生成器

Publications (2)

Publication Number Publication Date
JP2003198519A true JP2003198519A (ja) 2003-07-11
JP3843831B2 JP3843831B2 (ja) 2006-11-08

Family

ID=27599044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001391455A Expired - Lifetime JP3843831B2 (ja) 2001-12-25 2001-12-25 クロック生成方法及びクロック生成器

Country Status (1)

Country Link
JP (1) JP3843831B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128198A1 (ja) * 2008-04-15 2009-10-22 パナソニック株式会社 モータ駆動装置、集積回路装置、モータ装置、およびモータ駆動システム
US8295267B2 (en) 2009-07-24 2012-10-23 Nec Corporation Clock synchronization system, method, and apparatus for communication
US9496916B2 (en) 2011-10-17 2016-11-15 Renesas Electronics Corporation Semiconductor device, receiver, transmitter, transceiver and communication system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128198A1 (ja) * 2008-04-15 2009-10-22 パナソニック株式会社 モータ駆動装置、集積回路装置、モータ装置、およびモータ駆動システム
CN102007683A (zh) * 2008-04-15 2011-04-06 松下电器产业株式会社 电机驱动装置、集成电路装置、电机装置和电机驱动系统
JPWO2009128198A1 (ja) * 2008-04-15 2011-08-04 パナソニック株式会社 モータ駆動装置、集積回路装置、モータ装置、およびモータ駆動システム
US8295267B2 (en) 2009-07-24 2012-10-23 Nec Corporation Clock synchronization system, method, and apparatus for communication
US9496916B2 (en) 2011-10-17 2016-11-15 Renesas Electronics Corporation Semiconductor device, receiver, transmitter, transceiver and communication system

Also Published As

Publication number Publication date
JP3843831B2 (ja) 2006-11-08

Similar Documents

Publication Publication Date Title
JP6731996B2 (ja) 装置および方法
JP2718311B2 (ja) 時間軸補正装置
JP5175728B2 (ja) 試験装置、調整方法および調整プログラム
JP4190348B2 (ja) 位置エンコーダの遅延補正システムおよび方法
US11075743B2 (en) Adjustable high resolution timer
JP2008028628A (ja) 電気回路および試験装置
JP4932517B2 (ja) 画像表示装置及びその周波数調整方法
US20020027966A1 (en) Digital PLL device and digital PBX using the same
JP3331894B2 (ja) Pll回路
JPH09130823A (ja) 映像信号処理装置
JP2003198519A (ja) クロック生成方法及びクロック生成器
JP2003208400A (ja) クロック切替回路
JP3872397B2 (ja) 画像信号の非同期処理装置
US7800997B2 (en) Method and apparatus for generating frequency-multiplied frequency generator signal used in optical drive
JP3347987B2 (ja) シリアル通信制御装置
JP2594742B2 (ja) クロック乗せ換え回路
US20050062525A1 (en) Clock resynchronizer
TWI779921B (zh) 修正1秒脈衝信號的方法及授時接收器
JP4230808B2 (ja) 時刻同期方法および通信システム
JPH07212616A (ja) 映像装置のサンプリングクロック発生回路
US20010007583A1 (en) Digital PLL-based data detector for recorded data reproduction from storage medium
JP2006120229A (ja) 媒体記録再生装置、タイミング再生方法およびタイミング再生制御プログラム
JP2565155B2 (ja) 同期制御装置
KR20010008837A (ko) 디지탈 클럭 동기 시스템에서 이븐 클럭을 이용한 위상동기 장치 및 방법
KR20010008838A (ko) 디지탈 클럭 동기 시스템에서 이중 위상 제어를 이용한 클럭동기 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060807

R151 Written notification of patent or utility model registration

Ref document number: 3843831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

EXPY Cancellation because of completion of term