JP2003198034A - Ｉｃパッケージ、光送信器及び光受信器 - Google Patents

Ｉｃパッケージ、光送信器及び光受信器

Info

Publication number
JP2003198034A
JP2003198034A JP2001397936A JP2001397936A JP2003198034A JP 2003198034 A JP2003198034 A JP 2003198034A JP 2001397936 A JP2001397936 A JP 2001397936A JP 2001397936 A JP2001397936 A JP 2001397936A JP 2003198034 A JP2003198034 A JP 2003198034A
Authority
JP
Japan
Prior art keywords
chip carrier
package
conductor
chip
conductor line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001397936A
Other languages
English (en)
Other versions
JP4159778B2 (ja
Inventor
Toru Nagase
徹 永瀬
Minoru Tajima
実 田島
Nobuhiro Tokumori
信浩 徳森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001397936A priority Critical patent/JP4159778B2/ja
Priority to US10/151,869 priority patent/US6940155B2/en
Priority to US10/427,955 priority patent/US6963123B2/en
Publication of JP2003198034A publication Critical patent/JP2003198034A/ja
Application granted granted Critical
Publication of JP4159778B2 publication Critical patent/JP4159778B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

(57)【要約】 【課題】 高周波信号の伝送特性劣化を少なくし製造性
を良くする。 【解決手段】 誘電体により構成されたチップキャリア
１ａと、チップキャリア１ａに搭載されるベアチップ２
と、チップ電極５と導体パッド９を接続するバンプ６
と、導体パッド１３と導体パッド９を接続するビア１０
ｄと、導体パッド１３に接続されるバンプ１４を備え、
差動線路１１ａ，１１ｂをチップキャリア１ａの表面に
露出させ、ベアチップ２が処理する高周波信号を、チッ
プキャリア１ａの表面に露出させた差動線路１１ａ，１
１ｂを介して伝送し、ベアチップ２が処理する高周波信
号以外の信号をバンプ１４を介して伝送する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はピン数が多いＩＣ
パッケージと、そのＩＣパッケージを使用した光送信器
及び光受信器に関するものである。
【０００２】
【従来の技術】図１３は光送信器に使用されるマルチプ
レクサ（Mutiplexer、以下、ＭＵＸ）や光受信器に使用
されるデマルチプレクサ（Demutiplexer、以下、ＤＥＭ
ＵＸ）等のピン数が多い従来のＩＣパッケージの構成を
示す図である。図１３（ａ）はＩＣパッケージの上面
図、図１３（ｂ）はＩＣパッケージの側面図、図１３
（ｃ）はＩＣパッケージの底面図である。
【０００３】図１３において、１はチップキャリアであ
り、導体パッドやビア（ｖｉａ：接続孔）や導体線路や
地導体が設けられた複数の誘電体を積層した低温焼成セ
ラミック（ＬＴＣＣ：Low temprature cofired ceramic
s)により構成され、例えば１０〜２０ｍｍ角の大きさを
有している。２はチップキャリア１の上面に複数個又は
１個搭載され、全体として又は１チップでＭＵＸやＤＥ
ＭＵＸの機能を有する、例えば１つの大きさが１〜５ｍ
ｍ角のベアチップ、３はベアチップ２等を遮蔽する金属
蓋、１４はチップキャリア１の下面に複数設けられてＢ
ＧＡ（Ball Grid Array)を構成している０．５ｍｍ程度
の大きさのバンプ（bump、突起状電極）である。一般的
に、チップキャリア１上には複数のベアチップ２が搭載
されている。
【０００４】図１４は図１３に示すＩＣパッケージを使
用した光送信器又は光受信器の構成を示す図であり、図
１４において、４はチップキャリア１、ベアチップ２、
金属蓋３、バンプ１４により構成されたＩＣパッケージ
２０を搭載する材質が樹脂の基板、３０は電気・光変換
や光・電気変換を行う光モジュール、３２は光モジュー
ル３０に備えられ高周波信号を伝送するためのフィード
スルー、４５は高周波信号を伝送するために基板４に設
けられた差動線路と、フィードスルー３２に設けられた
差動線路とを接続するリードである。
【０００５】図１４に示す構成が光送信器の場合には、
ＩＣパッケージ２０はＭＵＸの機能を有するベアチップ
２が使用され、光モジュール３０はレーザダイオードを
備えて電気信号から光信号を得るＬＤ（Laser Diode)モ
ジュールや、ＥＡ素子（電界吸収型変調素子：electro-
absorption modulator）を備えて一定強度の入力光から
変調光を得るＥＡモジュールが使用される。また、光受
信器の場合には、ＩＣパッケージ２０はＤＥＭＵＸの機
能を有するベアチップ２が使用され、光モジュール３０
はフォトダイオードを備えて光信号から電気信号を得る
ＰＤ（Photo Diode)モジュールが使用される。
【０００６】光送信器や光受信器に使用されるＭＵＸや
ＤＥＭＵＸは高機能ＩＣであり、集積度の高いＭＭＩＣ
（Monolithic Microwave integrated Circuit)等により
構成される。ＭＵＸは信号多重化機能を有し、システム
側の論理ＬＳＩからの低速並列データ信号である２．５
Ｇｂｐｓの１６チャネルの並列データ信号を、高速直列
データ信号である４０Ｇｂｐｓの１チャネルの直列デー
タ信号に変換し、フィードスルー３２を介して光モジュ
ール３０のレーザダイオードやＥＡ素子に出力する。
【０００７】また、ＤＥＭＵＸは信号分離化機能を有
し、光モジュール３０のフォトダイオードからフィード
スルー３２を介して入力した高速直列データ信号である
４０Ｇｂｐｓの１チャネルの直列データ信号を、低速並
列データ信号である２．５Ｇｂｐｓの１６チャネルの並
列データ信号に変換してシステム側の論理ＬＳＩに出力
する。
【０００８】このように、ＭＵＸ，ＤＥＭＵＸは高機能
ＩＣであることからピン数が多くなるため、ＩＣパッケ
ージの構造としては、ＱＦＰ（Quad Flat Package)やＢ
ＧＡ（Ball Grid Array)を用いるのが一般的であり、よ
り高密度に実装する場合はＢＧＡが好ましい。
【０００９】しかし、こうしたＩＣパッケージの構造で
は、４０Ｇｂ／ｓ光送信器や光受信器を実現する上で必
要不可欠であるマイクロ波・ミリ波といった高周波成分
を含む広帯域の信号を、ＤＣレベルから数１０ＧＨｚま
での全域に渡り特性劣化を少なく伝送する技術は確立さ
れていない。例えば、ＢＧＡを用いて１０〜２０ｍｍ角
のＩＣパッケージ２０を基板４に接続する際に、ＩＣパ
ッケージ２０の下面の各バンプ１４を基板４にハンダ付
けで確実に接合させるには、バンプ１４の大きさが０．
５ｍｍ程度必要である。
【００１０】しかし、今のところ、この程度の大きさの
バンプ１４を介在させてＩＣパッケージ２０の内外で高
周波信号を劣化なく入出力する場合には、最大でも２０
Ｇｂｐｓ（マイクロ波帯域）程度の信号しか入出力でき
ない。これは、周波数が高くなるにつれて、バンプ１４
と地導体の間に生じる浮遊容量による特性インピーダン
スの変化が大きくなり、高周波信号の伝送特性が劣化す
るからである。
【００１１】また、図１４に示すように、従来のＢＧＡ
の実装例では、基板４と光モジュール３０間を接続する
場合に、光モジュール３０のフィードスルー３２に設け
られた差動線路を、リード４５により基板４の縁側上面
の差動線路に接合しており、この光モジュール３０上の
差動線路と基板４上の差動線路との接合部分が高周波的
に不連続となり、この不連続部分での伝送特性劣化が避
けられない。また、リード４５の接合長Ｌ１と接合部か
らＢＧＡまでの線路長Ｌ２によって高周波の伝送線路が
長くなり、経路長による伝送損失が増大するため、高周
波信号の伝送特性劣化がさらに大きくなる。
【００１２】一方、ＩＣパッケージ２０において、高周
波信号を伝送する一般的な手法としては、厚膜セラミッ
ク基板等を用いたフィードスルー構造が用いられること
が多いが、ＭＵＸ，ＤＥＭＵＸのようなピン数の多いＩ
Ｃパッケージ２０のインタフェースを、全てフィードス
ルー構造にしようとすると、ＩＣパッケージ２０の側壁
に側面から横方向へ突出するように厚膜セラミック基板
を配置し、この厚膜セラミック基板上にＩＣパッケージ
２０の内外を貫通する複数のリードを配置することにな
る。そのため、ＩＣパッケージ２０が大型化し、この複
数のリードと外部回路との接続に、ワイヤボンディング
やリボンボンディングが必要となり製造性が悪化してし
まう。
【００１３】
【発明が解決しようとする課題】従来のＩＣパッケージ
２０は以上のように構成されているので、ＭＵＸ、ＤＥ
ＭＵＸ等のピン数の多いＩＣパッケージ２０の全ての入
出力端子をＢＧＡで構成して高周波信号を基板４上で伝
送する場合に、バンプ１４部における特性インピーダン
ス変化による伝送特性劣化と、光モジュール３０との接
続部分における伝送特性劣化と、経路長による伝送損失
により、高周波信号の伝送特性劣化が大きくなるという
課題があった。
【００１４】また、ＭＵＸ、ＤＥＭＵＸ等のピン数の多
いＩＣパッケージ２０の全ての入出力端子を、高周波信
号の伝送特性劣化が少ないフィードスルー構造にする
と、ＩＣパッケージ２０が大型化すると共に、外部回路
と接続するためのリード等が必要となり製造性が劣化す
るという課題があった。
【００１５】この発明は上記のような課題を解決するた
めになされたもので、高周波信号の伝送特性劣化を少な
くし、大型化せずに製造性の良いＩＣパッケージと、そ
のＩＣパッケージを使用した光送信器及び光受信器を得
ることを目的とする。
【００１６】
【課題を解決するための手段】この発明に係るＩＣパッ
ケージは、チップキャリアと、このチップキャリアの第
１の面に搭載されるベアチップと、このベアチップに設
けられた複数のチップ電極とチップキャリアの第１の面
に設けられた複数の第１の導体パッドを接続する複数の
第１のバンプと、チップキャリアの第１の面と相対する
第２の面に設けられた第２の導体パッドと複数の第１の
導体パッドの一部を接続するビアと、チップキャリアの
第２の導体パッドに接続される第２のバンプとを備え、
チップキャリアの複数の第１の導体パッドの他の一部に
接続される導体線路をチップキャリアの表面に露出さ
せ、ベアチップが処理する高周波信号を、チップキャリ
アの表面に露出させた導体線路を介して伝送し、ベアチ
ップが処理する高周波信号以外の信号を第２のバンプを
介して伝送するものである。
【００１７】この発明に係るＩＣパッケージは、高周波
信号を伝送する導体線路を露出させた状態で、チップキ
ャリアの第１の面を遮蔽する金属蓋を搭載するものであ
る。
【００１８】この発明に係るＩＣパッケージは、チップ
キャリアの第１の面に切欠き溝を形成することにより、
高周波信号を伝送するための導体線路をチップキャリア
の第１の面に露出させるものである。
【００１９】この発明に係るＩＣパッケージは、チップ
キャリアの第２の面に切欠き溝を形成することにより、
高周波信号を伝送するための導体線路をチップキャリア
の第２の面に露出させるものである。
【００２０】この発明に係るＩＣパッケージは、切欠き
溝の周囲に第２の面より高い側壁を備えたものである。
【００２１】この発明に係るＩＣパッケージは、ベアチ
ップが低速並列信号を高速直列信号に変換する信号多重
化機能を有するものである。
【００２２】この発明に係るＩＣパッケージは、ベアチ
ップが高速直列信号を低速並列信号に変換する信号分離
化機能を有するものである。
【００２３】この発明に係る光送信器は、チップキャリ
ア、このチップキャリアの第１の面に搭載されるベアチ
ップ、このベアチップに設けられた複数のチップ電極と
チップキャリアの第１の面に設けられた複数の第１の導
体パッドを接続する複数の第１のバンプ、チップキャリ
アの第１の面と相対する第２の面に設けられた第２の導
体パッドと複数の第１の導体パッドの一部を接続するビ
ア、チップキャリアの第２の導体パッドに接続される第
２のバンプを有し、チップキャリアの複数の第１の導体
パッドの他の一部に接続される導体線路をチップキャリ
アの表面に露出させたＩＣパッケージと、高周波信号を
伝送するための導体線路を形成したフィードスルーを有
し、光信号を送信する光モジュールと、ＩＣパッケージ
の第２のバンプによりＩＣパッケージを接合する第１の
基板とを備え、ＩＣパッケージのベアチップからの高周
波信号を、チップキャリアの表面に露出させた導体線路
と、フィードスルーの導体線路を介して光モジュールに
伝送し、ＩＣパッケージのベアチップからの高周波信号
以外の信号を、第２のバンプと第１の基板を介して光モ
ジュールに伝送するものである。
【００２４】この発明に係る光送信器は、チップキャリ
アの表面に露出させた導体線路とフィードスルーの導体
線路を、ワイヤボンディング又はリボンボンディングで
接続するものである。
【００２５】この発明に係る光送信器は、チップキャリ
アの表面に露出させた導体線路とフィードスルーの導体
線路を、導体線路を形成した第２の基板を介して接続す
るものである。
【００２６】この発明に係る光送信器は、チップキャリ
アの表面に露出させた導体線路とフィードスルーの導体
線路を、導体線路を形成したフレキシブル基板を介して
接続するものである。
【００２７】この発明に係る光送信器は、チップキャリ
アの表面に露出させた導体線路とフィードスルーの導体
線路を、同一平面上に配置するものである。
【００２８】この発明に係る光受信器は、チップキャリ
ア、このチップキャリアの第１の面に搭載されるベアチ
ップ、このベアチップに設けられた複数のチップ電極と
チップキャリアの第１の面に設けられた複数の第１の導
体パッドを接続する複数の第１のバンプ、チップキャリ
アの第１の面と相対する第２の面に設けられた第２の導
体パッドと複数の第１の導体パッドの一部を接続するビ
ア、チップキャリアの第２の導体パッドに接続される第
２のバンプを有し、チップキャリアの複数の第１の導体
パッドの他の一部に接続される導体線路をチップキャリ
アの表面に露出させたＩＣパッケージと、高周波信号を
伝送するための導体線路を形成したフィードスルーを有
し、光信号を受信する光モジュールと、ＩＣパッケージ
の第２のバンプによりＩＣパッケージを接合する第１の
基板とを備え、光モジュールからの高周波信号を、フィ
ードスルーの導体線路とチップキャリアの表面に露出さ
せた導体線路を介してＩＣパッケージのベアチップに伝
送し、光モジュールからの高周波信号以外の信号を、第
１の基板と第２のバンプとを介してＩＣパッケージのベ
アチップに伝送するものである。
【００２９】この発明に係る光受信器は、チップキャリ
アの表面に露出させた導体線路とフィードスルーの導体
線路を、ワイヤボンディング又はリボンボンディングで
接続するものである。
【００３０】この発明に係る光受信器は、チップキャリ
アの表面に露出させた導体線路とフィードスルーの導体
線路を、導体線路を形成した第２の基板を介して接続す
るものである。
【００３１】この発明に係る光受信器は、チップキャリ
アの表面に露出させた導体線路とフィードスルーの導体
線路を、導体線路を形成したフレキシブル基板を介して
接続するものである。
【００３２】この発明に係る光受信器は、チップキャリ
アの表面に露出させた導体線路とフィードスルーの導体
線路を、同一平面上に配置するものである。
【００３３】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＩ
Ｃパッケージの構成を示す図であり、図１（ａ）はＩＣ
パッケージの上面図、図１（ｂ）及び図１（ｃ）はＩＣ
パッケージの側面図、図１（ｄ）はＩＣパッケージの底
面図、図１（ｅ）はＩＣパッケージの差動線路の詳細図
である。図１において、ベアチップ２及びバンプ１４は
従来の図１３に示すものと同一であり、同一符号を付し
てその説明を省略する。
【００３４】また、図１において、１ａは従来の図１３
に示すチップキャリア１と同等のチップキャリア、３ａ
は図１３に示す金属蓋３と同等の金属蓋、１１ａ，１１
ｂはチップキャリア１ａの上面（第１の面）に設けられ
高周波信号を伝送する差動線路（導体線路）、１２は地
導体、１６ａはチップキャリア１ａの上面端部に形成さ
れ差動線路１１ａ，１１ｂを露出させるための切欠き溝
である。図１（ｅ）に示す１１ａはデータ信号用の差動
線路であり、１１ｂはクロック信号用の差動線路であ
る。なお、１１ａがクロック信号用の差動線路、１１ｂ
がデータ信号用の差動線路の場合もある。
【００３５】図２はＩＣパッケージの断面図であり、図
１（ａ）の断面Ａ−Ａから見た図である。図２におい
て、チップキャリア１ａ、ベアチップ２、金属蓋３ａ、
差動線路１１ａ，１１ｂ、バンプ１４、切欠き溝１６ａ
は図１に示すものと同一である。４はＩＣパッケージを
搭載する材質が樹脂の基板、５はベアチップ２の下面に
設けられたチップ電極、６は１００〜２００μｍ程度の
大きさの球形や樽形のバンプ（第１のバンプ）、７はベ
アチップ２及びバンプ６で構成されたチップである。
【００３６】また、図２において、８はベアチップ２の
下面に樹脂を充填して形成されたアンダーフィル、９は
チップキャリア１ａの上面（第１の面）に設けられた導
体パッド（第１の導体パッド）、１０ａ，１０ｂ，１０
ｃ，１０ｄはチップキャリア１ａの内部に設けられたビ
ア、１２はグランドとなる地導体、１３はチップキャリ
ア１ａの下面（第２の面）に設けられた導体パッド（第
２の導体パッド）、１５はチップキャリア１ａの下面に
電気絶縁性の樹脂を充填して形成されたアンダーフィル
である。図２に示すように、複数の導体パッド９のう
ち、その一部がビア１０ｄにより導体パッド１３に接続
され、他の一部がビア１０ａ，１０ｂにより差動線路１
１ａ，１１ｂに接続され、ビア１０ｃにより地導体１２
に接続されている。
【００３７】チップ電極５の下面に設けられたバンプ６
が、熱圧着や半田や導電性接着剤等によって導体パッド
９に接合されることで、チップ７は導体パッド９に接合
される。導体パッド９はチップキャリア１ａに内層され
た導体パターン又はビア１０ａ，１０ｂ，１０ｃ，１０
ｄに接続され、この導体パターンやビア１０ａ，１０
ｂ，１０ｃ，１０ｄの介在により、チップキャリア１ａ
内で各種信号が伝送される。
【００３８】また、チップキャリア１ａの下面に設けら
れた導体パッド１３に接合されたバンプ（第２のバン
プ）１４は、基板４に設けられた導体パッドに対してリ
フロー半田によって接合され、この導体パッドに接続さ
れたビア１０ｄや基板４の表面又は内部に設けられた導
体パターンを介して、基板４内で各種信号の伝送が行わ
れる。
【００３９】さらに、チップキャリア１ａの差動線路１
１ａ，１１ｂ及び地導体１２は、ビア１０ａ、１０ｂ及
びビア１０ｃを通じてベアチップ２のチップ電極５に接
続される。
【００４０】図１及び図２に示すように、チップキャリ
ア１ａの上面端部には矩形状の切欠き溝１６ａが設けら
れ、この切欠き溝１６ａの底面において差動線路１１
ａ，１１ｂの他端が露出しており、差動線路１１ａ，１
１ｂと地導体１２により高周波信号の伝送部を形成して
いる。図１（ｅ）に示すように、差動線路１１ａ，１１
ｂは、チップキャリア１ａの上面に設けられた切欠き溝
１６ａの底面にそれぞれ２本で対を成すよう構成され、
差動線路１１ａと差動線路１１ｂとの間、及び差動線路
１１ａと差動線路１１ｂの両外側には地導体１２が配置
されている。
【００４１】チップキャリア１ａの上面には、ベアチッ
プ２やチップキャリア１ａの表面に設けられた導体層を
囲むように接着や抵抗溶接等によって金属蓋３ａが接合
されている。この金属蓋３ａにより、ベアチップ２への
湿気や埃の混入を防止できると共に、ベアチップ２や導
体層の電磁遮蔽効果を得るための封止ができる。このよ
うに、複数のベアチップ２が実装されたチップキャリア
１ａと金属蓋３ａとバンプ１４によりＩＣパッケージを
構成している。
【００４２】図３は図１及び図２に示すＩＣパッケージ
を使用した光送信器の構成を示す図であり、図３（ａ）
において、４はチップキャリア１ａ、ベアチップ２、金
属蓋３ａ、バンプ１４により構成されたＩＣパッケージ
２０を搭載する基板、３０は光モジュールで、光送信器
の場合には、ここではＥＡ素子を備えて変調光を得るＥ
Ａモジュールが使用されている。３２は光モジュール３
０に備えられ高周波信号を伝送するための厚膜セラミッ
ク基板等を使用したフィードスルー、５０は光送信器の
筺体、６０は光送信器のカバーである。
【００４３】図３（ｂ）はチップキャリア１ａの差動線
路１１ａ，１１ｂと光モジュール３０のフィードスルー
３２付近の拡大断面図であり、図３（ｂ）において、５
１は差動線路１１ａ，１１ｂとフィードスルー３２の差
動線路をボンディングにより接続する材質が金のワイヤ
である。ここで、ワイヤ５１はボンディングにより接続
する材質が金のリボンでも良い。差動線路１１ａ，１１
ｂとフィードスルー３２の差動線路を、このワイヤ５１
を使用してボンディングにより接続することで、従来の
図１４に示すリード４５を使用して接続するのに比べ、
図１４に示すＬ１を極力短くすることができ、不連続点
での伝送特性劣化を減らすことができる。
【００４４】図４は光送信器の内部構造を示す図であ
り、図５は図４のＢ−Ｂ面から見た光送信器の内部構造
を示す側面図である。図４に示すように、基板４は光送
信器の筐体５０内に収容されＩＣパッケージ２０は基板
４に設置されている。また、光モジュール３０（ここで
はＥＡモジュール）は基板４に設けられた切欠き部内に
収納されるように筐体５０内に固定されている。
【００４５】光モジュール３０のパッケージ３１には、
高周波信号を伝送するための差動線路（導体線路）３３
ａ，３３ｂを備えたフィードスルー３２、ドライバ３５
を搭載した基板３４、金属マウント３６、基板３７、光
半導体素子３８、レンズ３９ａ，３９ｂ、基板４０、フ
ィードスルー４１が収容されている。ここで、光半導体
素子３８はＥＡ素子（電界吸収型変調素子）により構成
され、金属マウント３６に搭載されている。また、レン
ズ３９ａ，３９ｂはそれぞれ金属マウント３６に固定さ
れて、光モジュール３０には光ファイバ４３ａ，４３ｂ
が接続されている。
【００４６】ＩＣパッケージ２０の差動線路１１ａ，１
１ｂは、図５に示す材質が金のワイヤ５１により、それ
ぞれフィードスルー３２に設けられた差動線路３３ａ，
３３ｂに接続される。差動線路３３ａ，３３ｂも、図１
（ｅ）に示す差動線路１１ａ，１１ｂと同様に、それぞ
れ２本で対を成すよう構成され、差動線路３３ａと差動
線路３３ｂとの間、及び差動線路３３ａ，３３ｂの両外
側には地導体が配置されている。差動線路３３ａ，３３
ｂは、図５に示す材質が金のワイヤ５２を介して、それ
ぞれドライバ３５の上面の所望のパッド（高周波信号入
力端子）に接続され、ＩＣパッケージ２０からの高周波
信号がドライバ３５に入力される。
【００４７】基板４上の導体端子から、フィードスルー
４１に設けられたリード４２を介して光モジュール３０
内に伝送されたドライバ３５の制御信号や各種バイアス
信号は、フィードスルー４１、基板４０、基板３４間の
ワイヤ接続を介して、基板３４に搭載されているドライ
バ３５に伝送される。ドライバ３５の高周波信号の出力
端子は、図５に示す材質が金のワイヤ５３を介して基板
３７上に設けられた高周波伝送線路に接続され、この高
周波伝送線路が図５に示す材質が金のワイヤ５４を介し
て光半導体素子３８に接続される。なお、基板４０を介
してリード４２に接続されたフィードスルー４１とドラ
イバ３５を接続する構成の他、リード４２をパッケージ
３１の光ファイバ４３ａ側の側面に設けて、基板４０を
設けることなく、このリード４２に接続されたフィード
スルーとドライバ３５を直接接続するようにしても良
い。
【００４８】図６は光送信器及び光受信器の構成を示す
ブロック図であり、図６（ａ）は光送信器、図６（ｂ）
は光受信器を示している。図６（ａ）において、４は図
４に示すものと同じ基板、６１ａはシステム側の論理Ｌ
ＳＩ等に接続されているコネクタ、６２はレーザダイオ
ードを有するＬＤモジュール、６３は光ファイバ、６４
は光コネクタ、４３ａ，４３ｂは図４に示すものと同じ
光ファイバ、６５はＥＡモジュールで図４に示す光モジ
ュール３０に相当し、６６はＭＵＸで図４に示すＩＣパ
ッケージ２０に相当するものである。
【００４９】図６（ｂ）において、４は図４に示すもの
と同じ基板、６１ｂはシステム側の論理ＬＳＩ等に接続
されているコネクタ、６８はフォトダイオードを有する
ＰＤモジュール、６９はＤＥＭＵＸである。
【００５０】図４に示す筐体５０には、図６（ａ）に示
すコネクタ６１ａ、ＬＤモジュール６２、ＥＡモジュー
ル６５（光モジュール３０）、ＭＵＸ６６（ＩＣパッケ
ージ２０）、基板４等が収納固定されて、図３に示すカ
バー６０がねじ締結等によって接合される。コネクタ６
１ａ、ＬＤモジュール６２、ＥＡモジュール６５、ＭＵ
Ｘ６６、基板４、筐体５０は、全体として光送信器を構
成している。
【００５１】次に動作について説明する。図６（ａ）に
おいて、光送信器内部で生成されたバイアス信号がＬＤ
モジュール６２に入力され、ＬＤモジュール６２内の図
示しないレーザダイオードがこのバイアス電流により連
続光を出射する。この連続光はＬＤモジュール６２内の
図示しないレンズに結合し、このレンズからの出射光が
光ファイバ６３に結合して、光コネクタ６４を介して光
ファイバ４３ａに伝送される。なお、光コネクタ６４を
使用せずに、光ファイバ６３の一端と光ファイバ４３ａ
の一端を融着させて、直接接続するようにしても良い。
【００５２】図４において、光ファイバ４３ａから光モ
ジュール３０内に入射した光がレンズ４４ａで平行光と
なり、図示しないレンズホルダに保持されたレンズ３９
ａで集光されて光半導体素子３８の図示しないＥＡ素子
の背面に入射する。ＥＡ素子は、ドライバ３５から与え
られる後述の電圧信号に応じて光ファイバ４３ａからの
光の一部を吸収し、吸収されなかった光をＥＡ素子の前
面から出力することによって、ＥＡ素子の背面から入射
した光を減衰させて変調光を出力する。
【００５３】また、図６（ａ）に示すコネクタ６１ａか
ら入力された２．５ＧＨｚのクロック信号と２．５Ｇｂ
ｐｓの１６チャネルの並列データ信号は、基板４に形成
された高周波用伝送線路を介して、ＭＵＸ６６（ＩＣパ
ッケージ２０）の下面の導体パッドに伝送され、図２に
示すバンプ１４、チップキャリア１ａ、バンプ６を介し
て所望のベアチップ２に入力される。
【００５４】ＭＵＸの機能を有するベアチップ２には、
ＶＣＯが設けられたＰＬＬ回路、Ｄ−ＦＦ回路、パラレ
ルシリアル変換器、タイミングジェネレータ等が形成さ
れており、２．５ＧＨｚのクロック信号に同期して２．
５Ｇｂｐｓの１６チャネルの並列データ信号を４０Ｇｂ
ｐｓの１チャネルの直列データ信号に変換する。また、
２．５ＧＨｚのクロック信号は、ＰＬＬ回路によって４
０ＧＨｚのクロック信号に変換される。
【００５５】１チャネルの直列データ信号とクロック信
号は、図２に示すバンプ６、ビア１０ａ，１０ｂを介し
て、チップキャリア１ａの差動線路１１ａ，１１ｂに伝
送される。図４及び図５において、差動線路１１ａ，１
１ｂからワイヤ５１を介して光モジュール３０（図６に
示すＥＡモジュール６５）の差動線路３３ａ，３３ｂに
伝送される。ここで、差動線路３３ａにはデータ信号が
伝送され、差動線路３３ｂにはクロック信号が伝送され
る。
【００５６】図４において、差動線路３３ａ，３３ｂに
伝送されたデータ信号とクロック信号はドライバ３５に
伝送され、ドライバ３５はクロック信号に基づいてデー
タ信号の波形整形、増幅を行い、調整されたデータ信号
を高周波の電圧信号として光半導体素子３８に伝送す
る。
【００５７】図４において、光半導体素子３８は、光フ
ァイバ４３ａを介して入射する一定の光強度、又は光半
導体素子３８からの出力が一定になるように調整された
光強度のレーザ光を、ドライバ３５からの高周波の電圧
信号により駆動して変調し、光半導体素子３８の前面か
ら光を出力する。この光半導体素子３８からの出力光は
レンズ３９ｂ、レンズ４４ｂを介して光ファイバ４３ｂ
に結合し、光ファイバ４３ｂを介して筐体５０の外部に
光信号が出力される。
【００５８】ここで、図３に示すように、ＩＣパッケー
ジ２０の差動線路１１ａ，１１ｂの端部と、光モジュー
ル３０のフィードスルー３２に設けられた差動線路３３
ａ，３３ｂとは、同一平面上に配置し同じレベルの高さ
とすることにより、ベアチップ２から光モジュール３０
に出力される高周波信号の線路長Ｌ３が短くなると共
に、ＩＣパッケージ２０と光モジュール３０との接続部
における不連続部分が、ワイヤ５１の１個所となるた
め、高周波信号の伝送特性劣化を少なくすることができ
る。
【００５９】次にＩＣパッケージ２０を基板４へ実装す
る工程と光モジュール３０に接続する工程について説明
する。ベアチップ２が搭載されたチップキャリア１ａに
おいて、まず、密着して覆うためのマスク板を切欠き溝
１６ａに貼付けて差動線路１１ａ，１１ｂを保護する。
次に、半田不要部分にレジストが施された基板４にマス
ク板を載せ、マスク板に形成された穴を通じてクリーム
半田を塗布後、基板４上にＩＣパッケージ２０を含めた
実装部品を搭載する。
【００６０】そして、基板４を炉に入れてクリーム半田
を溶かし、自然冷却させて半田付けを完了させた後、基
板４を洗浄する。これによって、基板４にチップキャリ
ア１ａのバンプ１４が接合され、基板４上に部品が実装
される。
【００６１】また、筐体５０上の所定位置に光モジュー
ル３０を締結し、光モジュール３０のリード４２を基板
４に半田付けする。さらに、ＩＣパッケージ２０の差動
線路１１ａ，１１ｂと光モジュール３０のフィードスル
ー３２の差動線路３３ａ，３３ｂをワイヤ５１によりボ
ンディングを行う。
【００６２】なお、上記の例では、光モジュール３０と
してＥＡ素子を使用したＥＡモジュール６５の例を使っ
て説明したが、これに限らず、例えばレーザダイオード
とＥＡ素子を集積し一体化したＥＡ／ＬＤ一体型モジュ
ールを使用しても良い。
【００６３】この場合は、図６（ａ）に示すＬＤモジュ
ール６２が不要となり、レーザダイオードの出射した連
続光がＥＡ素子の背面に入射し、ＥＡ素子は、図４に示
すドライバ３５から与えられる電圧信号に応じてレーザ
ダイオードからの光の一部を吸収し、吸収されなかった
光をＥＡ素子の前面から出力することにより、レーザダ
イオードから入射した光を減衰させる。
【００６４】また、図６（ｂ）に示す光受信器の場合に
は、光モジュール３０としてＰＤモジュール６８を使用
し、ＩＣパッケージ２０としてＤＥＭＵＸ６９を用いて
も良い。この場合、ＰＤモジュール６８内の基板に実装
された図示しないフォトダイオードが、光ファイバ６７
から入力した光信号を電流信号に変換し、この変換され
た電流信号がＰＤモジュール６８内に実装された図示し
ないプリアンプに入力されて電圧信号に変換され、プリ
アンプからの電圧信号が、ＰＤモジュール６８のフィー
ドスルー３２を通じてＤＥＭＵＸ６９に出力される。
【００６５】図７はＤＥＭＵＸ６９の機能を有するＩＣ
パッケージ２０における高周波の電圧信号を伝送する差
動線路の詳細図であり、図に示すように、電圧信号を伝
送する１対の差動線路（導体線路）１１となっている。
ＰＤモジュール６８のフィードスルー３２からの出力端
子とＩＣパッケージの差動線路１１とを接続することに
よって、ＩＣパッケージ２０（ＤＥＭＵＸ６９）に４０
Ｇｂｐｓの高周波の電圧信号が出力される。
【００６６】ＤＥＭＵＸ６９は、高周波の電圧信号の波
形整形を行って４０ＧＨｚのクロック信号と４０Ｇｂｐ
ｓのデータ信号を再生し、再生されたデータ信号を１６
チャネルの並列データ信号に変換すると共に、クロック
信号を２．５ＧＨｚのクロック信号に変換して、ＢＧＡ
を介してデータ信号とクロック信号を基板４に伝送す
る。
【００６７】図８は他のＩＣパッケージの構成を示す図
であり、図８（ａ）はＩＣパッケージの上面図、図８
（ｂ）はＩＣパッケージの側面図である。図８に示すよ
うに、金属蓋３ｂはチップキャリア１ａの上面の切欠き
溝１６ａを露出させた状態で、チップキャリア１ａの上
面全体を覆うものであっても良い。図８における点線は
カバー３ｂの打ちのりを示し、この場合には、カバー３
ｂ内の実装領域が増加するので、チップ上面の実装効率
が向上する。
【００６８】図９は他の光送信器の構成を示す図であ
り、基板８２を筐体５０内に配置された金属マウント８
１上に載せ、図９（ｂ）に示すように、伝送特性劣化が
問題にならない範囲で、基板８２には高周波信号を伝送
するための差動線路（導体線路）を形成し、基板８２の
差動線路とＩＣパッケージ２０の差動線路１１ａ，１１
ｂとを材質が金のワイヤ８３で接続し、基板８２の差動
路線と光モジュール３０のフィードスルー３２の差動線
路３３ａ，３３ｂとを材質が金のワイヤ８４で接続して
も良い。
【００６９】図１０は他の光送信器の構成を示す図であ
り、図１０に示すように、図９に示す基板８２の代わり
に、差動線路（導体線路）が形成された可撓性のフレキ
シブル基板８５を使用しても良い。この場合は、光モジ
ュール３０とＩＣパッケージ２０間の接続にワイヤは不
要となり、フレキシブル基板８５の差動線路の形成面
を、ＩＣパッケージ２０と光モジュール３０の高周波線
路に直接当てて、バンプ等で接続する。
【００７０】このように、フレキシブル基板８５をバン
プ等で接続することにより、ワイヤを使用する場合に比
べて、インダクタンス成分が低減され、高周波信号の伝
送特性劣化を少なくすることができる。
【００７１】この実施の形態１では、ＩＣパッケージ２
０を光送信器及び光受信器に使用しているが、光送受信
器にも使用することができる。
【００７２】以上のように、この実施の形態１によれ
ば、ＩＣパッケージ２０と光モジュール３０間の高周波
信号の伝送には、ＩＣパッケージ２０のチップキャリア
１ａ上に露出させた差動路線１１ａ，１１ｂと、光モジ
ュール３０のフィードスルー３２を使用し、その他の信
号の伝送には、ＩＣパッケージ２０のバンプ１４により
形成されたＢＧＡと基板４を使用することにより、高周
波信号の伝送特性劣化を少なくすることができると共
に、ＩＣパッケージ２０の寸法の小型化を実現し、かつ
リフローによる基板４への実装を可能にすることによ
り、製造性を向上させることができるという効果が得ら
れる。
【００７３】実施の形態２．図１１はこの発明の実施の
形態２によるＩＣパッケージの構成を示す図で、図１１
（ａ）はＩＣパッケージの上面図、図１１（ｂ）及び図
１１（ｃ）はＩＣパッケージの側面図、図１１（ｄ）は
ＩＣパッケージの底面図である。図１１において、ベア
チップ２及びバンプ１４は実施の形態１の図１に示す構
成と同一であり、その説明を省略する。１ｂは実施の形
態１の図１に示すチップキャリア１ａと同等のチップキ
ャリア、３ｃは実施の形態１の図１に示す金属蓋３ａと
同等の金属蓋である。
【００７４】この実施の形態では、高周波信号を伝送す
る差動路線１１ａ，１１ｂは、チップキャリア１ｂの下
面（第２の面）に形成された切欠き溝１６ｂの表面に露
出形成されている。１７はリフロー半田時に半田が差動
線路１１ａ，１１ｂに流れないように、チップキャリア
１ｂの下面の切欠き溝１６ｂの周囲を覆うように、チッ
プキャリア１ｂの下面より高く形成された側壁である。
【００７５】図１２は図１１に示すＩＣパッケージを使
用した光送信器の構成を示す図であり、図１２（ｂ）は
チップキャリア１ｂの差動線路１１ａ，１１ｂと光モジ
ュール３０のフィードスルー３２付近の拡大断面図であ
り、図１２（ｃ）はチップキャリア１ｂの差動線路１１
ａ，１１ｂ付近の拡大断面図である。
【００７６】図１２において、４はチップキャリア１
ｂ、ベアチップ２、金属蓋３ｃ、バンプ１４により構成
されたＩＣパッケージ２０を搭載する基板、３０は光モ
ジュール、３２は光モジュール３０に備えられ高周波信
号を伝送するためのフィードスルー、５０は光送信器の
筺体、５１は差動路線１１ａ，１１ｂとフィードスルー
３２の差動線路３３ａ，３３ｂをボンディングにより接
続する金の材質のワイヤ、６０は光送信器のカバーであ
る。なお、ワイヤ５１はボンディングにより接続する金
の材質のリボンでも良い。
【００７７】図１１に示すように、この実施の形態にお
けるＩＣパッケージでは、高周波信号を伝送するための
フィードスルー構造の取り出し面が、実施の形態１の図
１と反対側でＢＧＡを形成しているバンプ１４と同一面
にある。このように、光送信器の製造のコンセプト次第
で、高周波信号の取り出し面はいずれの面でも良い。こ
の図１１の例では、図１２に示すように、ＩＣパッケー
ジ２０を基板４の裏面に搭載し、差動線路１１ａ，１１
ｂと光モジュール３０のフィードスルー３２の高さが同
一となるように配置する。また、このとき、ＩＣパッケ
ージ２０の金属蓋３ｃは、チップキャリア１ｂの下面
（第１の面）に接合され、切欠き溝１６ｂは反対側にあ
るので、実施の形態１の金属蓋３ａよりも大きくでき、
チップキャリア１ｂの上面におけるベアチップ２の実装
スペースがより大きく取れる。
【００７８】また、ＩＣパッケージ２０からの高周波信
号の取り出し方法としては、ＩＣパッケージの大型化、
製造性の悪化にならない範疇であれば、ＱＦＰ等、他の
パッケージ構造を採用しても良い。
【００７９】この実施の形態２では、ＩＣパッケージ２
０を光送信器に使用しているが、光受信器や光送受信器
にも使用することができる。
【００８０】以上のように、この実施の形態２によれ
ば、ＩＣパッケージ２０と光モジュール３０間の高周波
信号の伝送には、ＩＣパッケージ２０のチップキャリア
１ｂ上に露出させた差動路線１１ａ，１１ｂと、光モジ
ュール３０のフィードスルー３２を使用し、その他の信
号の伝送には、ＩＣパッケージ２０のバンプ１４により
形成されたＢＧＡと基板４を使用することにより、高周
波信号の伝送特性劣化を少なくすることができると共
に、ＩＣパッケージ２０の寸法の小型化を実現し、かつ
リフローによる基板４への実装を可能にすることによ
り、製造性を向上させることができるという効果が得ら
れる。
【００８１】
【発明の効果】以上のように、この発明によれば、高周
波信号の伝送特性劣化を少なくすることができると共
に、ＩＣパッケージの寸法の小型化を実現し、かつリフ
ローによる基板への実装を可能にすることにより、製造
性を向上させることができるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるＩＣパッケー
ジの構成を示す図である。
【図２】 この発明の実施の形態１によるＩＣパッケー
ジの断面図である。
【図３】 この発明の実施の形態１によるＩＣパッケー
ジを使用した光送信器の構成を示す図である。
【図４】 この発明の実施の形態１による光送信器の内
部構造を示す図である。
【図５】 この発明の実施の形態１による光送信器の内
部構造を示す側面図である。
【図６】 この発明の実施の形態１による光送信器及び
光受信器の構成を示すブロック図である。
【図７】 この発明の実施の形態１による光受信器のＩ
Ｃパッケージにおける高周波の電圧信号を伝送する差動
線路の詳細図である。
【図８】 この発明の実施の形態１による他のＩＣパッ
ケージの構成を示す図である。
【図９】 この発明の実施の形態１による他の光送信器
の構成を示す図である。
【図１０】 この発明の実施の形態１による他の光送信
器の構成を示す図である。
【図１１】 この発明の実施の形態２によるＩＣパッケ
ージの構成を示す図である。
【図１２】 この発明の実施の形態２によるＩＣパッケ
ージを使用した光送信器の構成を示す図である。
【図１３】 従来のＩＣパッケージの構成を示す図であ
る。
【図１４】 従来のＩＣパッケージを使用した光送信器
又は光受信器の構成を示す図である。
【符号の説明】
１ａ，１ｂ チップキャリア、２ ベアチップ、３ａ，
３ｂ，３ｃ 金属蓋、４ 基板、５ チップ電極、６
バンプ（第１のバンプ）、７ チップ、８ アンダーフ
ィル、９ 導体パッド（第１の導体パッド）、１０ａ，
１０ｂ，１０ｃ，１０ｄ ビア、１１ａ，１１ｂ 差動
線路（導体線路）、１２ 地導体、１３導体パッド（第
２の導体パッド）、１４ バンプ（第２のバンプ）、１
５ アンダーフィル、１６ａ，１６ｂ 切欠き溝、１７
側壁、２０ ＩＣパッケージ、３０ 光モジュール、
３１ パッケージ、３２ フィードスルー、３３ａ，３
３ｂ 差動線路（導体線路）、３４ 基板、３５ ドラ
イバ、３６ 金属マウント、３７ 基板、３８ 光半導
体素子、３９ａ，３９ｂ レンズ、４０ 基板、４１
フィードスルー、４２ リード、４３ａ，４３ｂ 光フ
ァイバ、４４ａ，４４ｂ レンズ、５０ 筺体、５１
ワイヤ、５２ ワイヤ、５３ ワイヤ、５４ ワイヤ、
６０ カバー、６１ａ，６１ｂ コネクタ、６２ ＬＤ
モジュール、６３ 光ファイバ、６４ 光コネクタ、６
５ ＥＡモジュール、６６ ＭＵＸ、６７ 光ファイ
バ、６８ ＰＤモジュール、６９ ＤＥＭＵＸ、８１
金属マウント、８２ 基板、８３ ワイヤ、８４ ワイ
ヤ、８５ フレキシブル基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳森 信浩 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内 Ｆターム(参考） 5F073 AB15 BA01 EA14 FA16 FA18 FA21 FA28 FA30 5F088 BA02 BA16 BB01 EA16 JA05 JA09

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 チップキャリアと、 このチップキャリアの第１の面に搭載されるベアチップ
    と、 このベアチップに設けられた複数のチップ電極と上記チ
    ップキャリアの第１の面に設けられた複数の第１の導体
    パッドを接続する複数の第１のバンプと、 上記チップキャリアの第１の面と相対する第２の面に設
    けられた第２の導体パッドと上記複数の第１の導体パッ
    ドの一部を接続するビアと、 上記チップキャリアの第２の導体パッドに接続される第
    ２のバンプとを備え、 上記チップキャリアの複数の第１の導体パッドの他の一
    部に接続される導体線路を上記チップキャリアの表面に
    露出させ、上記ベアチップが処理する高周波信号を、上
    記チップキャリアの表面に露出させた導体線路を介して
    伝送し、 上記ベアチップが処理する高周波信号以外の信号を上記
    第２のバンプを介して伝送することを特徴とするＩＣパ
    ッケージ。
  2. 【請求項２】 高周波信号を伝送する導体線路を露出さ
    せた状態で、チップキャリアの第１の面を遮蔽する金属
    蓋を搭載することを特徴とする請求項１記載のＩＣパッ
    ケージ。
  3. 【請求項３】 チップキャリアの第１の面に切欠き溝を
    形成することにより、高周波信号を伝送するための導体
    線路を上記チップキャリアの第１の面に露出させること
    を特徴とする請求項１記載のＩＣパッケージ。
  4. 【請求項４】 チップキャリアの第２の面に切欠き溝を
    形成することにより、高周波信号を伝送するための導体
    線路を上記チップキャリアの第２の面に露出させること
    を特徴とする請求項１記載のＩＣパッケージ。
  5. 【請求項５】 切欠き溝の周囲に第２の面より高い側壁
    を備えたことを特徴とする請求項４記載のＩＣパッケー
    ジ。
  6. 【請求項６】 ベアチップが低速並列信号を高速直列信
    号に変換する信号多重化機能を有することを特徴とする
    請求項１記載のＩＣパッケージ。
  7. 【請求項７】 ベアチップが高速直列信号を低速並列信
    号に変換する信号分離化機能を有することを特徴とする
    請求項１記載のＩＣパッケージ。
  8. 【請求項８】 チップキャリア、このチップキャリアの
    第１の面に搭載されるベアチップ、このベアチップに設
    けられた複数のチップ電極と上記チップキャリアの第１
    の面に設けられた複数の第１の導体パッドを接続する複
    数の第１のバンプ、上記チップキャリアの第１の面と相
    対する第２の面に設けられた第２の導体パッドと上記複
    数の第１の導体パッドの一部を接続するビア、上記チッ
    プキャリアの第２の導体パッドに接続される第２のバン
    プを有し、上記チップキャリアの複数の第１の導体パッ
    ドの他の一部に接続される導体線路を上記チップキャリ
    アの表面に露出させたＩＣパッケージと、 高周波信号を伝送するための導体線路を形成したフィー
    ドスルーを有し、光信号を送信する光モジュールと、 上記ＩＣパッケージの第２のバンプにより上記ＩＣパッ
    ケージを接合する第１の基板とを備え、 上記ＩＣパッケージのベアチップからの高周波信号を、
    上記チップキャリアの表面に露出させた導体線路と、上
    記フィードスルーの導体線路を介して上記光モジュール
    に伝送し、 上記ＩＣパッケージのベアチップからの高周波信号以外
    の信号を、上記第２のバンプと上記第１の基板を介して
    上記光モジュールに伝送することを特徴とする光送信
    器。
  9. 【請求項９】 チップキャリアの表面に露出させた導体
    線路とフィードスルーの導体線路を、ワイヤボンディン
    グ又はリボンボンディングで接続することを特徴とする
    請求項８記載の光送信器。
  10. 【請求項１０】 チップキャリアの表面に露出させた導
    体線路とフィードスルーの導体線路を、導体線路を形成
    した第２の基板を介して接続することを特徴とする請求
    項８記載の光送信器。
  11. 【請求項１１】 チップキャリアの表面に露出させた導
    体線路とフィードスルーの導体線路を、導体線路を形成
    したフレキシブル基板を介して接続することを特徴とす
    る請求項８記載の光送信器。
  12. 【請求項１２】 チップキャリアの表面に露出させた導
    体線路とフィードスルーの導体線路を、同一平面上に配
    置することを特徴とする請求項８記載の光送信器。
  13. 【請求項１３】 チップキャリア、このチップキャリア
    の第１の面に搭載されるベアチップ、このベアチップに
    設けられた複数のチップ電極と上記チップキャリアの第
    １の面に設けられた複数の第１の導体パッドを接続する
    複数の第１のバンプ、上記チップキャリアの第１の面と
    相対する第２の面に設けられた第２の導体パッドと上記
    複数の第１の導体パッドの一部を接続するビア、上記チ
    ップキャリアの第２の導体パッドに接続される第２のバ
    ンプを有し、上記チップキャリアの複数の第１の導体パ
    ッドの他の一部に接続される導体線路を上記チップキャ
    リアの表面に露出させたＩＣパッケージと、 高周波信号を伝送するための導体線路を形成したフィー
    ドスルーを有し、光信号を受信する光モジュールと、 上記ＩＣパッケージの第２のバンプにより上記ＩＣパッ
    ケージを接合する第１の基板とを備え、 上記光モジュールからの高周波信号を、上記フィードス
    ルーの導体線路と上記チップキャリアの表面に露出させ
    た導体線路を介して上記ＩＣパッケージのベアチップに
    伝送し、 上記光モジュールからの高周波信号以外の信号を、上記
    第１の基板と上記第２のバンプとを介して上記ＩＣパッ
    ケージのベアチップに伝送することを特徴とする光受信
    器。
  14. 【請求項１４】 チップキャリアの表面に露出させた導
    体線路とフィードスルーの導体線路を、ワイヤボンディ
    ング又はリボンボンディングで接続することを特徴とす
    る請求項１３記載の光受信器。
  15. 【請求項１５】 チップキャリアの表面に露出させた導
    体線路とフィードスルーの導体線路を、導体線路を形成
    した第２の基板を介して接続することを特徴とする請求
    項１３記載の光受信器。
  16. 【請求項１６】 チップキャリアの表面に露出させた導
    体線路とフィードスルーの導体線路を、導体線路を形成
    したフレキシブル基板を介して接続することを特徴とす
    る請求項１３記載の光受信器。
  17. 【請求項１７】 チップキャリアの表面に露出させた導
    体線路とフィードスルーの導体線路を、同一平面上に配
    置することを特徴とする請求項１３記載の光受信器。
JP2001397936A 2001-12-27 2001-12-27 Ｉｃパッケージ、光送信器及び光受信器 Expired - Fee Related JP4159778B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001397936A JP4159778B2 (ja) 2001-12-27 2001-12-27 Ｉｃパッケージ、光送信器及び光受信器
US10/151,869 US6940155B2 (en) 2001-12-27 2002-05-22 IC package, optical transmitter, and optical receiver
US10/427,955 US6963123B2 (en) 2001-12-27 2003-05-02 IC package, optical transmitter, and optical receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001397936A JP4159778B2 (ja) 2001-12-27 2001-12-27 Ｉｃパッケージ、光送信器及び光受信器

Publications (2)

Publication Number Publication Date
JP2003198034A true JP2003198034A (ja) 2003-07-11
JP4159778B2 JP4159778B2 (ja) 2008-10-01

Family

ID=19189259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001397936A Expired - Fee Related JP4159778B2 (ja) 2001-12-27 2001-12-27 Ｉｃパッケージ、光送信器及び光受信器

Country Status (2)

Country Link
US (2) US6940155B2 (ja)
JP (1) JP4159778B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940155B2 (en) * 2001-12-27 2005-09-06 Mitsubishi Denki Kabushiki Kaisha IC package, optical transmitter, and optical receiver
JP2005252251A (ja) * 2004-02-19 2005-09-15 Sumitomo Electric Ind Ltd 光送信アセンブリ
JP2007187874A (ja) * 2006-01-13 2007-07-26 Japan Aviation Electronics Industry Ltd 光半導体モジュール
JPWO2017017955A1 (ja) * 2015-07-28 2017-11-16 日本電信電話株式会社 光モジュール

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812805B2 (en) * 2001-08-16 2004-11-02 Multiplex, Inc. Differential transmission line for high bandwidth signals
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7857990B2 (en) * 2006-09-20 2010-12-28 Ppg Industries Ohio, Inc. Calcium hypochlorite composition
DE102006052459A1 (de) * 2006-11-07 2008-06-05 Siemens Ag Elektronikgehäuse mit Standardinterface
JP2010251717A (ja) * 2009-03-25 2010-11-04 Sumitomo Electric Device Innovations Inc レーザ装置
US8785950B2 (en) * 2011-11-10 2014-07-22 Lei Guo Chip with semiconductor electricity conversion structure
US8941126B2 (en) 2011-11-10 2015-01-27 Lei Guo Semiconductor electricity converter
CN102496649A (zh) 2011-11-10 2012-06-13 郭磊 一种半导体直流光电变压器
TWI514533B (zh) * 2012-03-22 2015-12-21 Hon Hai Prec Ind Co Ltd 高頻傳輸模組及光纖連接器
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
US9432121B2 (en) 2014-06-05 2016-08-30 Xilinx, Inc. Optical communication circuits
WO2015187586A1 (en) * 2014-06-05 2015-12-10 Xilinx, Inc. Optical communications circuits
US10948671B2 (en) * 2019-03-07 2021-03-16 Applied Optoelectronics, Inc. Transmitter optical subassembly (TOSA) with laser diode driver (LDD) circuitry mounted to feedthrough of TOSA housing
CN110351460A (zh) * 2019-06-22 2019-10-18 王之奇 一种摄像头封装模组及其封装方法
CN113179131A (zh) * 2021-04-22 2021-07-27 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
NL8800901A (nl) * 1988-04-08 1989-11-01 Philips Nv Combinatie van een drager en een halfgeleiderlichaam en werkwijze voor het vervaardigen van een dergelijke combinatie.
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
CN1194059A (zh) * 1995-08-29 1998-09-23 美国3M公司 用于粘合电子器件的可变形基片部件
JP3598408B2 (ja) 1996-08-07 2004-12-08 富士通株式会社 集積回路パッケージ
US6249046B1 (en) * 1997-02-13 2001-06-19 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US5982018A (en) * 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US6037044A (en) * 1998-01-08 2000-03-14 International Business Machines Corporation Direct deposit thin film single/multi chip module
JP2000121883A (ja) * 1998-10-16 2000-04-28 Hitachi Ltd 光通信装置およびネットワーク装置
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
US6467972B2 (en) * 2000-02-29 2002-10-22 Kyocera Corporation Optical interconnection module
GB2368454B (en) * 2000-10-24 2005-04-06 Ibm A chip carrier for high-frequency electronic device
AU2002255791A1 (en) * 2001-03-16 2002-10-03 Peregrine Semiconductor Corporation Coupled optical and optoelectronic devices, and method of making the same
US6613597B2 (en) * 2001-06-29 2003-09-02 Xanoptix, Inc. Optical chip packaging via through hole
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
JP4159778B2 (ja) * 2001-12-27 2008-10-01 三菱電機株式会社 Ｉｃパッケージ、光送信器及び光受信器
US6911733B2 (en) * 2002-02-28 2005-06-28 Hitachi, Ltd. Semiconductor device and electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940155B2 (en) * 2001-12-27 2005-09-06 Mitsubishi Denki Kabushiki Kaisha IC package, optical transmitter, and optical receiver
JP2005252251A (ja) * 2004-02-19 2005-09-15 Sumitomo Electric Ind Ltd 光送信アセンブリ
JP4687133B2 (ja) * 2004-02-19 2011-05-25 住友電気工業株式会社 光送信アセンブリ
JP2007187874A (ja) * 2006-01-13 2007-07-26 Japan Aviation Electronics Industry Ltd 光半導体モジュール
JPWO2017017955A1 (ja) * 2015-07-28 2017-11-16 日本電信電話株式会社 光モジュール

Also Published As

Publication number Publication date
US20030197257A1 (en) 2003-10-23
US6940155B2 (en) 2005-09-06
US20030122228A1 (en) 2003-07-03
JP4159778B2 (ja) 2008-10-01
US6963123B2 (en) 2005-11-08

Similar Documents

Publication Publication Date Title
JP4159778B2 (ja) Ｉｃパッケージ、光送信器及び光受信器
US5814871A (en) Optical semiconductor assembly having a conductive float pad
US5206986A (en) Method of producing an electronic circuit package
JPH11231173A (ja) 高速動作可能な光デバイス
US5150280A (en) Electronic circuit package
JP7147517B2 (ja) 光部品、及びこれを用いた光モジュール
GB2126795A (en) Optical device
JPH09307122A (ja) 光素子モジュール
JP2003258142A (ja) 半導体装置
US6465858B2 (en) Semiconductor device package for optical communication device
JP2941303B2 (ja) 光フロントエンド装置
EP1602952B1 (en) Optical module and optical transmission apparatus
JPS62124780A (ja) 光半導体モジユ−ル
JP7156549B2 (ja) 光通信部品
EP0118554B1 (en) Optical device
JP4820798B2 (ja) 半導体装置
US6787890B2 (en) Optical package structure
WO2024001486A1 (zh) 用于光通讯的光器件和光模块
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP3847250B2 (ja) 半導体装置の実装構造
KR100264644B1 (ko) 모듈 패키지
JPH10189825A (ja) 高周波回路装置およびそれを用いた通信機器
JP2023093017A (ja) 光モジュール、及び光モジュールの製造方法
JP2020191329A (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法
JP2010141366A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071031

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071031

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees