JP2003197964A - Semiconductor light emitting element and manufacturing method of the same - Google Patents

Semiconductor light emitting element and manufacturing method of the same

Info

Publication number
JP2003197964A
JP2003197964A JP2001389656A JP2001389656A JP2003197964A JP 2003197964 A JP2003197964 A JP 2003197964A JP 2001389656 A JP2001389656 A JP 2001389656A JP 2001389656 A JP2001389656 A JP 2001389656A JP 2003197964 A JP2003197964 A JP 2003197964A
Authority
JP
Japan
Prior art keywords
layer
contact layer
light emitting
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001389656A
Other languages
Japanese (ja)
Inventor
Yoshihiko Uchida
良彦 内田
Masahiro Sato
雅裕 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001389656A priority Critical patent/JP2003197964A/en
Publication of JP2003197964A publication Critical patent/JP2003197964A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that easy manufacturing of a semiconductor light emitting element having high light emitting efficiency is difficult. <P>SOLUTION: A semiconductor region 2 containing an n-type clad layer 7, an active layer 8, and a p-type clad layer 9 is provided on a substrate 1. Then a contact layer 3 and a current blocking layer 4 are provided on the semiconductor region 2, and a first electrode 5 is provided astride the layers 4 and 3. The current blocking layer 4 is formed of GaInP and all side faces of the layer 4 are formed in a normal mesa shape. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、発光ダイオード等
の半導体発光素子及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device such as a light emitting diode and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の発光ダイオード即ちLEDは、図
1及び図2に示すように化合物半導体基板1と、発光機
能を有する複数の半導体層を含む発光用半導体領域2
と、コンタクト層3と、電流ブロック層4と、第1及び
第2の電極5、6とを有する。半導体領域2は、n型ク
ラッド層7と活性層8とp型クラッド層9と電流拡散層
10とカバー層11とから成る。コンタクト層3は第1
の電極5のオーミック接触を良好に達成するために機能
する。電流ブロック層4は、コンタクト層3と反対の導
電型を有し、コンタクト層3の表面の中央に配置されて
いる。従って、発光ダイオードの中央部を流れる電流が
電流ブロック層4で抑制され、発光ダイオードの周辺部
を流れる電流の割合が大きくなる。第1の電極5は電流
ブロック層4とコンタクト層5に跨るように形成され
る。電流ブロック層4の上の第1の電極5はワイヤをボ
ンディングするためのパッドとして機能する。
2. Description of the Related Art A conventional light emitting diode or LED includes a compound semiconductor substrate 1 and a light emitting semiconductor region 2 including a plurality of semiconductor layers having a light emitting function, as shown in FIGS.
A contact layer 3, a current blocking layer 4, and first and second electrodes 5 and 6. The semiconductor region 2 is composed of an n-type cladding layer 7, an active layer 8, a p-type cladding layer 9, a current spreading layer 10 and a cover layer 11. Contact layer 3 is first
It functions to achieve good ohmic contact of the electrode 5 of. The current blocking layer 4 has a conductivity type opposite to that of the contact layer 3, and is arranged at the center of the surface of the contact layer 3. Therefore, the current flowing through the central portion of the light emitting diode is suppressed by the current blocking layer 4, and the ratio of the current flowing through the peripheral portion of the light emitting diode increases. The first electrode 5 is formed so as to straddle the current block layer 4 and the contact layer 5. The first electrode 5 on the current blocking layer 4 functions as a pad for bonding a wire.

【0003】[0003]

【発明が解決しようとする課題】ところで、従来の電流
ブロック層4はAlGaInP系化合物半導体で形成さ
れている。電流ブロック層4を得るためにコンタクト層
3の上にAlGaInP膜を厚さ0.01μm〜0.2
μm程度に形成し、選択的にエッチングすると、電流ブ
ロック層4の側面に逆メサ(mesa)状部分が生じる。即
ち、図1のA−A線断面においては、図2及び図3
(A)に示すように電流ブロック層4の側面が約60度
の逆メサ形状になる。なお、図1のB−B線断面におい
ては電流ブロック層4の側面が図3(B)に示すように
約120度の順メサ形状になる。電流ブロック層4の側
面形状が位置によって変化するのはミラー指数で示す結
晶の面方位の相違に基づいている。電流ブロック層4の
逆メサ形状部分を跨るように第1の電極5を形成する
と、第1の電極5のカバレージ(coverage)性が悪くな
り、亀裂や断線による接続不良が生じる恐れがある。ま
た、第1の電極5が断線しない場合であっても、電流ブ
ロック層4の側面と第1の電極5との間に隙間が発生し
てしまい、発光ダイオードの信頼性が低下する。
By the way, the conventional current blocking layer 4 is formed of an AlGaInP-based compound semiconductor. An AlGaInP film having a thickness of 0.01 μm to 0.2 is formed on the contact layer 3 to obtain the current blocking layer 4.
When formed to have a thickness of about μm and selectively etched, an inverted mesa portion is formed on the side surface of the current block layer 4. That is, in the cross section taken along the line AA of FIG.
As shown in (A), the side surface of the current blocking layer 4 has an inverted mesa shape of about 60 degrees. In the cross section taken along the line BB of FIG. 1, the side surface of the current block layer 4 has a forward mesa shape of about 120 degrees as shown in FIG. 3 (B). The fact that the side surface shape of the current block layer 4 changes depending on the position is based on the difference in the crystal plane orientation indicated by the Miller index. If the first electrode 5 is formed so as to straddle the inverted mesa-shaped portion of the current blocking layer 4, the coverage of the first electrode 5 is deteriorated, and there is a possibility that a connection failure due to cracks or disconnection may occur. Even if the first electrode 5 is not broken, a gap is generated between the side surface of the current blocking layer 4 and the first electrode 5, and the reliability of the light emitting diode is reduced.

【0004】そこで、本発明の目的は、電極の接続不良
を防止することができる半導体発光素子及びその製造方
法を提供することにある。
Therefore, it is an object of the present invention to provide a semiconductor light emitting device capable of preventing electrode connection failure and a method for manufacturing the same.

【0005】[0005]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、発光機能を得るための
複数の半導体層を含んでいる半導体領域と、前記半導体
領域の一方の主面に形成されたコンタクト層と、前記コ
ンタクト層の主面の一部に配置された電流ブロック層
と、前記電流ブロック層の主面の少なくとも一部に配置
された第1の部分と前記コンタクト層の主面の少なくと
も一部に配置された第2の部分と前記電流ブロック層か
ら前記コンタクト層に跨るように配置された第3の部分
とを有する第1の電極と、前記半導体領域の他方の主面
に電気的に接続された第2の電極とを備えた半導体発光
素子において、前記電流ブロック層がGaInPから成
り、前記電流ブロック層の側面の全部が前記コンタクト
層に向って末広がりの傾斜面を有していることを特徴と
する半導体発光素子に係わるものである。
SUMMARY OF THE INVENTION To solve the above problems and to achieve the above object, the present invention provides a semiconductor region including a plurality of semiconductor layers for obtaining a light emitting function, and one of the semiconductor regions. The contact layer formed on the main surface, the current block layer arranged on a part of the main surface of the contact layer, the first portion arranged on at least a part of the main surface of the current block layer, and the contact A first electrode having a second portion arranged on at least a part of the main surface of the layer and a third portion arranged so as to extend from the current block layer to the contact layer, and the other of the semiconductor regions And a second electrode electrically connected to the main surface of the current blocking layer, the current blocking layer is made of GaInP, and the entire side surface of the current blocking layer spreads toward the contact layer. It has an inclined face are those related to the semiconductor light emitting device characterized.

【0006】なお、請求項2に示すように、前記電流ブ
ロック層は0.03μmから0.08μmの範囲の厚さ
を有していることが望ましい。また、請求項3に示すよ
うに、前記第1の電極は、前記電流ブロック層及び前記
コンタクト層に接触するように配置され且つ金よりも高
い融点を有する材料から成り且つ前記コンタクト層と合
金化反応を起さないように形成された第1の金属層と、
前記第1の金属層の上に配置され且つ前記第1の金属層
よりも融点が低く且つ前記第1の金属層よりも小さい抵
抗率を有している材料で形成された第2の金属層とから
成ることが望ましい。また、請求項4に示すように、半
導体基板上に発光機能を得るための複数の半導体層を含
んでいる半導体領域を形成する工程と、前記半導体領域
の上にコンタクト層を形成する工程と、前記コンタクト
層の主面上にGaInPから成る半導体層をエピタキシ
ャル成長法で形成する工程と、前記GaInPから成る
半導体層を選択的にエッチングし、側面の全部が前記コ
ンタクト層に向って末広がり状に傾斜している台形状の
電流ブロック層を形成する工程と、前記電流ブロック層
の主面の少なくとも一部に配置された第1の部分と前記
コンタクト層の主面の少なくとも一部に配置された第2
の部分と前記電流ブロック層から前記コンタクト層に跨
るように配置された第3の部分とを有する第1の電極を
形成する工程と、前記半導体領域の他方の主面に電気的
に接続された第2の電極を形成する工程とで半導体発光
素子を製造することが望ましい。
It is preferable that the current blocking layer has a thickness in the range of 0.03 μm to 0.08 μm. The first electrode may be made of a material having a melting point higher than that of gold, the alloy being arranged so as to contact the current blocking layer and the contact layer, and being alloyed with the contact layer. A first metal layer formed so as not to cause a reaction,
A second metal layer disposed on the first metal layer and formed of a material having a lower melting point than the first metal layer and a resistivity lower than that of the first metal layer. It is desirable to consist of Further, as described in claim 4, a step of forming a semiconductor region including a plurality of semiconductor layers for obtaining a light emitting function on the semiconductor substrate, a step of forming a contact layer on the semiconductor region, Forming a semiconductor layer made of GaInP on the main surface of the contact layer by an epitaxial growth method; selectively etching the semiconductor layer made of GaInP so that all of the side surfaces are inclined toward the contact layer in a divergent shape. Forming a trapezoidal current blocking layer, a first portion provided on at least a part of the main surface of the current blocking layer, and a second portion provided on at least a part of the main surface of the contact layer.
Forming a first electrode having a third portion arranged so as to extend from the current block layer to the contact layer, and electrically connected to the other main surface of the semiconductor region. It is desirable to manufacture the semiconductor light emitting device in the step of forming the second electrode.

【0007】[0007]

【発明の効果】各請求項の発明に従って電流ブロック層
を、GaInPから成る3−5族化合物半導体で構成す
ると、電流ブロック層を形成する時の選択的エッチング
によって側面に逆メサ部分が発生せず、側面の全部即ち
全周において順メサ形状になる。このため、電流ブロッ
ク層からコンタクト層に跨る第1の電極の第3の部分に
おける亀裂や断線を防ぐことができ、信頼性の高い半導
体発光素子を提供することができる。請求項2の発明に
よれば、電流ブロック層が従来よりも薄く形成されてい
るので、第1の電極のカバレージ性を一層高めることが
できる。請求項3の発明によれば、金(Au)よりも融
点の高い材料で第1の電極を形成する場合であっても、
第1の電極の第3の部分の亀裂や断線を防ぐことができ
る。
When the current blocking layer is made of a GaInP group 3-5 compound semiconductor according to the present invention, the reverse mesa portion does not occur on the side surface due to the selective etching when the current blocking layer is formed. , The entire side surface, that is, the entire circumference, has a regular mesa shape. Therefore, it is possible to prevent cracks and breaks in the third portion of the first electrode extending from the current blocking layer to the contact layer, and it is possible to provide a highly reliable semiconductor light emitting device. According to the invention of claim 2, since the current blocking layer is formed thinner than the conventional one, the coverage of the first electrode can be further enhanced. According to the invention of claim 3, even when the first electrode is formed of a material having a higher melting point than gold (Au),
It is possible to prevent cracks and breaks in the third portion of the first electrode.

【0008】[0008]

【実施形態】次に、本発明の実施形態を図4〜図9を参
照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to FIGS.

【0009】[0009]

【第1の実施形態】図4及び図5に示す第1の実施形態
の3−5族化合物半導体発光素子としての発光ダイオー
ドは、大別して半導体基板1と、発光用半導体領域2
と、コンタクト層3と、本発明に従うGaInP(ガリ
ウム・インジウム・リン)から成る電流ブロック層4a
と、アノード電極として機能する第1の電極5と、カソ
ード電極として機能する第2の電極6とから成る。この
発光ダイオードの第1及び第2の電極5、6間に順方向
電圧が印加されると、発光用半導体領域2内で光が発生
し、この光がコンタクト層3の第1の電極5を有さない
部分から外側に取り出される。次に各部を詳しく説明す
る。
First Embodiment A light emitting diode as a 3-5 group compound semiconductor light emitting device of the first embodiment shown in FIGS. 4 and 5 is roughly classified into a semiconductor substrate 1 and a light emitting semiconductor region 2.
A contact layer 3 and a current blocking layer 4a made of GaInP (gallium indium phosphide) according to the present invention.
And a first electrode 5 functioning as an anode electrode and a second electrode 6 functioning as a cathode electrode. When a forward voltage is applied between the first and second electrodes 5 and 6 of the light emitting diode, light is generated in the light emitting semiconductor region 2, and this light causes the first electrode 5 of the contact layer 3 to pass through. It is taken out from the part that does not have it. Next, each part will be described in detail.

【0010】半導体基板1はn型の化合物半導体であっ
て、例えばn型不純物としてのシリコン(Si)がドー
プされたn型GaAs(ガリウム砒素)から成る。この
基板1のn型不純物濃度は約3×1018cm−3であ
る。
The semiconductor substrate 1 is an n-type compound semiconductor and is made of, for example, n-type GaAs (gallium arsenide) doped with silicon (Si) as an n-type impurity. The n-type impurity concentration of this substrate 1 is about 3 × 10 18 cm −3 .

【0011】発光用半導体領域2は、基板1の一方の主
面上に配置されており、n型クラッド層7と活性層8と
p型クラッド層9と電流拡散層10とカバー層11とか
ら成る。半導体領域2の各層7〜11は3族元素と5族
元素の化合物半導体から成る。
The light emitting semiconductor region 2 is arranged on one main surface of the substrate 1, and is composed of the n-type cladding layer 7, the active layer 8, the p-type cladding layer 9, the current spreading layer 10 and the cover layer 11. Become. Each of the layers 7 to 11 of the semiconductor region 2 is made of a compound semiconductor of a Group 3 element and a Group 5 element.

【0012】n型クラッド層7は、基板1の一方の主面
上に配置され、例えばIn0.5(Ga0.3Al0.70.5
で示すことができるn型化合物半導体から成る。このn
型クラッド層7にはn型不純物として例えばシリコン
(Si)が約4×1017cm−3の濃度でドープされ
ている。
The n-type cladding layer 7 is arranged on one main surface of the substrate 1, and is made of, for example, In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P.
It consists of the n-type compound semiconductor which can be shown by. This n
The type cladding layer 7 is doped with n-type impurities, for example, silicon (Si) at a concentration of about 4 × 10 17 cm −3 .

【0013】活性層8はn型クラッド層7の上に配置さ
れ、例えば、In0.5(Ga1-xAl x0.5P、ここでx
は0≦x≦0.5を満足する数値、で示すことができる
化合物半導体から成る。この活性層8には導電型決定の
ための不純物がドープされていない。
The active layer 8 is disposed on the n-type cladding layer 7.
For example, In0.5(Ga1-xAl x)0.5P, where x
Can be represented by a numerical value that satisfies 0 ≦ x ≦ 0.5
Composed of compound semiconductors. This active layer 8 has a conductivity type of
Impurities are not doped.

【0014】p型クラッド層9は活性層8の上に配置さ
れ、例えばIn0.5(Ga0.3Al0. 70.5Pで示すこと
ができるp型化合物半導体から成る。このp型クラッド
層9には、p型不純物として例えばZnが約4×10
17cm−3の濃度にドープされている。
[0014] p-type cladding layer 9 is disposed on the active layer 8, for example, In 0.5 (Ga 0.3 Al 0. 7 ) consisting of p-type compound semiconductor may be represented by 0.5 P. In the p-type clad layer 9, for example, Zn as a p-type impurity is about 4 × 10 4.
It is doped to a concentration of 17 cm −3 .

【0015】電流拡散層10はp型クラッド層9の上に
配置されており、例えばGa1-yAly As、ここでy
は0<y<1を満足する数値、で示すことができるp型
化合物半導体から成る。この実施形態ではyが0.85
に設定されている。この電流拡散層10にはp型不純物
(例えばZn)がドープされている。この電流拡散層1
0は電流に拡がりを与える周知の機能を有する。
The current spreading layer 10 is disposed on the p-type cladding layer 9, and is made of, for example, Ga 1-y Al y. As, where y
Is a p-type compound semiconductor that can be represented by a numerical value that satisfies 0 <y <1. In this embodiment, y is 0.85
Is set to. The current diffusion layer 10 is doped with p-type impurities (for example, Zn). This current spreading layer 1
0 has a well-known function of spreading the current.

【0016】カバー層11は電流拡散層10の上に配置
され、例えばp型Ala GabIn1 -a-bP、ここでa、
bは0≦a<1、0≦b<1を満足する数値、で示すこ
とができるp型化合物半導体から成る。この実施形態で
はaが0.6、bが0.2に設定されている。このカバ
ー層11は電流拡散層10とコンタクト層3との間のバ
ッファ層としての機能を有する。
The cover layer 11 is disposed on the current spreading layer 10, and is made of, for example, p-type Al a Ga b In 1 -ab P, where a,
b is a p-type compound semiconductor that can be represented by a numerical value satisfying 0 ≦ a <1 and 0 ≦ b <1. In this embodiment, a is set to 0.6 and b is set to 0.2. The cover layer 11 has a function as a buffer layer between the current diffusion layer 10 and the contact layer 3.

【0017】コンタクト層3はカバー層11の上に配置
された例えば、p型GaAsから成る化合物半導体層で
ある。このコンタクト層3のp型不純物(例えばZn)
の濃度はp型クラッド層9、電流拡散層10、及びカバ
ー層11よりも高い例えば5〜20×1018cm−3
である。
The contact layer 3 is a compound semiconductor layer formed on the cover layer 11 and made of, for example, p-type GaAs. P-type impurities (for example, Zn) of this contact layer 3
Is higher than those of the p-type cladding layer 9, the current spreading layer 10, and the cover layer 11, for example, 5 to 20 × 10 18 cm −3.
Is.

【0018】電流ブロック層4aは円形の平面形状を有
し、コンタクト層3の表面の中央に配置されている。こ
の電流ブロック層4aは発光ダイオードの順方向電流を
阻止するためのn型化合物半導体であって、例えばn型
のGa0.5In0.5Pから成る。なお、GaとInの割合
を変えることができる。この電流ブロック層4aの厚さ
は0.03〜0.08μmであることが望ましい。電流
ブロック層4aはコンタクト層3の上にGaInP膜を
気相成長させ、このGaInP膜をエッチング液によっ
て選択的に除去することによって形成したものである。
0.03〜0.08μmのGaInP膜をエッチング形
成した電流ブロック層4aの側面は全周において順メサ
形状を有する。即ち、図4のC−C線断面においては、
図6(A)に示すように電流ブロック層4aの側面が約
140度の順メサ形状になる。また、図4のD−D線断
面においては、図6(B)に示すように電流ブロック層
4aの側面が約150度の順メサ形状になる。また、電
流ブロック層4aの側面の全部がコンタクト層3に向っ
て末広がりの傾斜面になる。
The current block layer 4a has a circular planar shape and is arranged at the center of the surface of the contact layer 3. The current block layer 4a is an n-type compound semiconductor for blocking the forward current of the light emitting diode, and is made of, for example, n-type Ga 0.5 In 0.5 P. The ratio of Ga and In can be changed. The thickness of the current block layer 4a is preferably 0.03 to 0.08 μm. The current blocking layer 4a is formed by vapor-depositing a GaInP film on the contact layer 3 and selectively removing the GaInP film with an etching solution.
The side surface of the current block layer 4a formed by etching the GaInP film of 0.03 to 0.08 μm has a regular mesa shape over the entire circumference. That is, in the CC cross section of FIG.
As shown in FIG. 6A, the side surface of the current block layer 4a has a forward mesa shape of about 140 degrees. Further, in the cross section taken along the line DD of FIG. 4, the side surface of the current block layer 4a has a forward mesa shape of about 150 degrees as shown in FIG. 6B. In addition, the entire side surface of the current block layer 4 a becomes a sloping surface that spreads toward the contact layer 3.

【0019】第1の電極5は、例えば金(Au)又はA
u−Znから成り、電流ブロック層4aの上に配置され
た第1の部分5aとコンタクト層3の上に配置された第
2の部分5bと電流ブロック層4aからコンタクト層3
に跨るように配置された第3の部分5cとから成る。第
1の部分5aと第2の部分5bとは第3の部分5cによ
って電気的に接続されている。第1の部分5aは図示さ
れていないワイヤをボンディングするためのパッド部分
として機能する。第2の部分5bはコンタクト層3の表
面の一部に環状又は格子状に配置された細条部分であっ
て、コンタクト層3に電流を供給する機能を有する。第
2の部分5bはコンタクト層3の露出部分の一部のみに
取り付けられているので、コンタクト層3の残りの部分
から光を取り出すことができる。
The first electrode 5 is made of, for example, gold (Au) or A.
The first portion 5a made of u-Zn and arranged on the current blocking layer 4a, the second portion 5b arranged on the contact layer 3, and the current blocking layer 4a to the contact layer 3
And a third portion 5c which is arranged so as to straddle. The first portion 5a and the second portion 5b are electrically connected by the third portion 5c. The first portion 5a functions as a pad portion for bonding a wire (not shown). The second portion 5b is a strip portion arranged in a ring shape or a lattice shape on a part of the surface of the contact layer 3 and has a function of supplying a current to the contact layer 3. Since the second portion 5b is attached only to a part of the exposed portion of the contact layer 3, light can be extracted from the remaining portion of the contact layer 3.

【0020】第2の電極6は半導体基板1の下面の全体
に形成されている。第2の電極6は基板1に抵抗接触し
ている。
The second electrode 6 is formed on the entire lower surface of the semiconductor substrate 1. The second electrode 6 is in resistive contact with the substrate 1.

【0021】図4及び図5に示す発光ダイオードを製造
する時には、まず、半導体基板1を用意し、例えばMO
CVD法(Metal Organic Chemical Vapour Deposition
法)等の周知のエピタキシャル成長法によって、n型ク
ラッド層7、活性層8、p型クラッド層9、電流拡散層
10、カバー層11、コンタクト層3、及び電流ブロッ
ク層4aのためのGaInP膜を順次に形成する。次
に、電流ブロック層4aのためのGaInP膜を例えば
熱塩酸又は熱硫酸から成るエッチング液によってエッチ
ングして所定パターンの電流ブロック層4aを得る。次
に、真空蒸着法によって第1の電極5のための金属膜を
コンタクト層3及び電流ブロック層4の上に形成し、こ
の金属膜を図4のパターンにエッチングして第1の電極
5を得る。次に、第2の電極6を真空蒸着法で形成し、
発光素子を完成させる。
When manufacturing the light emitting diode shown in FIG. 4 and FIG. 5, first, the semiconductor substrate 1 is prepared, for example, MO.
CVD method (Metal Organic Chemical Vapor Deposition
A GaInP film for the n-type cladding layer 7, the active layer 8, the p-type cladding layer 9, the current diffusion layer 10, the cover layer 11, the contact layer 3, and the current blocking layer 4a by a well-known epitaxial growth method such as Form sequentially. Next, the GaInP film for the current blocking layer 4a is etched with an etching solution containing, for example, hot hydrochloric acid or hot sulfuric acid to obtain the current blocking layer 4a having a predetermined pattern. Next, a metal film for the first electrode 5 is formed on the contact layer 3 and the current blocking layer 4 by a vacuum deposition method, and the metal film is etched according to the pattern of FIG. 4 to form the first electrode 5. obtain. Next, the second electrode 6 is formed by a vacuum evaporation method,
Complete the light emitting device.

【0022】本実施形態においては、電流ブロック層4
aが厚み0.03〜0.08μmのGaInPから成
り、この側面の全部が順メサ形状である。このため、電
流ブロック層4aからコンタクト層3に跨るように配置
される第1の電極5の第3の部分5cにおける亀裂や断
線の発生を防ぐことができる。また、電流ブロック層4
aの側面に対する第1の電極5のカバレージ性が良くな
り、発光素子の信頼性が高くなる。
In the present embodiment, the current blocking layer 4
a is made of GaInP having a thickness of 0.03 to 0.08 μm, and all of its side surfaces have a regular mesa shape. Therefore, it is possible to prevent the occurrence of cracks or disconnection in the third portion 5c of the first electrode 5 arranged so as to extend from the current block layer 4a to the contact layer 3. In addition, the current block layer 4
The coverage of the first electrode 5 with respect to the side surface of a is improved, and the reliability of the light emitting element is increased.

【0023】[0023]

【第2の実施形態】次に、図7を参照して第2の実施形
態の発光ダイオードを説明する。但し、図7及び後述す
る図8及び図9において図4及び図5と実質的に同一の
部分には同一の符号を付してその説明を省略する。
Second Embodiment Next, a light emitting diode of a second embodiment will be described with reference to FIG. However, in FIG. 7 and FIGS. 8 and 9 to be described later, substantially the same parts as those in FIGS. 4 and 5 are designated by the same reference numerals, and the description thereof will be omitted.

【0024】図7の第2の実施形態の発光ダイオード
は、図5のコンタクト層3及び第1の電極5を変形し、
この他は図5と同一に構成したものである。
The light emitting diode of the second embodiment of FIG. 7 is obtained by modifying the contact layer 3 and the first electrode 5 of FIG.
Other than this, the configuration is the same as that of FIG.

【0025】図7の変形されたコンタクト層3aは、第
1及び第2のコンタクト層12、13から成る。カバー
層11の上に直接に配置された第1のコンタクト層12
は例えばAlxGa1-xAs、ここでxは1より小さい数
値、で示すことができるp型化合物半導体である。この
実施形態の第1のコンタクト層12はAl0.4Ga0.6
sから成る。この第1のコンタクト層12のp型不純物
(例えばZn)の濃度はp型クラッド層9、電流拡散層
10、及びカバー層11よりも高い例えば5〜20×1
18cm−3である。また、第1のコンタクト層12
のAlの組成比は電流拡散層10のAlの組成比よりも
小さい。光吸収を小さくするために第1のコンタクト層
12の厚さは0.001〜0.05μmであることが望
ましく、0.001〜0.01μmであることが更に望
ましい。この実施形態では第1のコンタクト層12の厚
さが0.01μmとされている。この第1のコンタクト
層12はバッファ作用するのでバッファ層と呼ぶことも
できる。
The modified contact layer 3a of FIG. 7 comprises first and second contact layers 12,13. The first contact layer 12 disposed directly on the cover layer 11.
Is a p-type compound semiconductor which can be represented by, for example, Al x Ga 1-x As, where x is a numerical value smaller than 1. The first contact layer 12 of this embodiment is Al 0.4 Ga 0.6 A.
s. The concentration of the p-type impurity (for example, Zn) of the first contact layer 12 is higher than that of the p-type cladding layer 9, the current diffusion layer 10, and the cover layer 11, for example, 5 to 20 × 1.
It is 0 18 cm −3 . In addition, the first contact layer 12
The Al composition ratio is smaller than that of the current diffusion layer 10. In order to reduce light absorption, the thickness of the first contact layer 12 is preferably 0.001 to 0.05 μm, more preferably 0.001 to 0.01 μm. In this embodiment, the thickness of the first contact layer 12 is 0.01 μm. Since the first contact layer 12 acts as a buffer, it can be called a buffer layer.

【0026】第1のコンタクト層12の上に配置された
第2のコンタクト層13は例えばp型のGaAsから成
る化合物半導体である。この第2のコンタクト層13の
p型不純物(例えばZn)の濃度はp型クラッド層9、
電流拡散層10、及びカバー層11よりも高い例えば5
〜20×1018cm−3である。光吸収を小さくする
ために第2のコンタクト層13の厚さは0.001〜
0.09μmの範囲であることが望ましく、0.001
〜0.01μmであることが更に望ましい。この実施形
態の第2のコンタクト層13の厚さは0.01μmであ
る。第1及び第2のコンタクト層12、13の合計の厚
み即ちコンタクト層3aの厚みは0.002〜0.09
μmであることが望ましく、0.002〜0.02μm
であることが更に望ましい。本実施形態では第1の電極
5がコンタクト層3aと合金化しないので、コンタクト
層3aを薄く形成することができる。
The second contact layer 13 disposed on the first contact layer 12 is a compound semiconductor made of, for example, p-type GaAs. The second contact layer 13 has a p-type impurity (eg, Zn) concentration of p-type cladding layer 9,
Higher than the current spreading layer 10 and the cover layer 11, for example, 5
It is about 20 × 10 18 cm −3 . The thickness of the second contact layer 13 is 0.001 to lessen the light absorption.
Desirably in the range of 0.09 μm, 0.001
It is more desirable that the thickness is 0.01 μm. The thickness of the second contact layer 13 in this embodiment is 0.01 μm. The total thickness of the first and second contact layers 12 and 13, that is, the thickness of the contact layer 3a is 0.002 to 0.09.
It is desirable that it is μm, and 0.002-0.02 μm
Is more desirable. In the present embodiment, since the first electrode 5 does not alloy with the contact layer 3a, the contact layer 3a can be thinly formed.

【0027】図7の変形された第1の電極5′は、第1
及び第2の金属層14、15から成る。なお、図7の第
1の電極5′の平面パターンは図4の第1の電極5と同
一である。第1の金属層14は、コンタクト層3aと合
金化反応を起さない高融点材料から成る。この実施形態
では、第1の金属層14として厚さ10nmのチタン層
が形成されている。チタンは半導体との間にショットキ
バリアを形成する材料である。しかし、第2のコンタク
ト層13の不純物濃度が十分に高く設定されているの
で、チタンから成る第1の金属層14と第2のコンタク
ト層13との間にショットキバリアは形成されず、抵抗
接触(オーミックコンタクト)となる。第1の金属層1
4の上に配置された第2の金属層15は第1の金属層1
4よりも融点の低く且つワイヤの接続を良好に達成する
ことができる金属材料から選択され、この実施形態では
Au即ち金から成る。
The modified first electrode 5'of FIG.
And second metal layers 14, 15. The plane pattern of the first electrode 5'of FIG. 7 is the same as that of the first electrode 5 of FIG. The first metal layer 14 is made of a high melting point material that does not cause an alloying reaction with the contact layer 3a. In this embodiment, a titanium layer having a thickness of 10 nm is formed as the first metal layer 14. Titanium is a material that forms a Schottky barrier with the semiconductor. However, since the impurity concentration of the second contact layer 13 is set sufficiently high, a Schottky barrier is not formed between the first metal layer 14 made of titanium and the second contact layer 13, and the resistance contact (Ohmic contact). First metal layer 1
The second metal layer 15 disposed on the first metal layer 1
It is selected from metallic materials having a melting point lower than 4 and capable of achieving good wire connection, and in this embodiment is made of Au or gold.

【0028】図7の第1の電極5′及び第2の電極6を
形成する時には、電流ブロック層4aとコンタクト層3
aの露出面との全体に真空蒸着法によって第1の金属層
14のための厚さ10nmのチタン層を形成する。次
に、チタン膜の上全体に真空蒸着法によって第2の金属
層13のための厚さ0.5〜1.5μmの金層を形成す
る。次に、周知のフォトリソグラフィ技術によってチタ
ン層と金層との複合層を図4の第1の電極5と同一のパ
ターンにエッチングし、第1の電極5′を得る。次に、
基板1の下面に例えばAu−Geから成る電極材料を真
空蒸着し、約400℃の熱処理を10分間施して第2の
電極6を得る。上記熱処理の温度400℃は第1の金属
層14がコンタクト層3aに合金化反応を起さない温度
である。
When forming the first electrode 5'and the second electrode 6 of FIG. 7, the current block layer 4a and the contact layer 3 are formed.
A 10 nm-thick titanium layer for the first metal layer 14 is formed on the entire exposed surface of a by a vacuum deposition method. Next, a gold layer having a thickness of 0.5 to 1.5 μm for the second metal layer 13 is formed on the entire surface of the titanium film by a vacuum deposition method. Next, a well-known photolithography technique is used to etch the composite layer of the titanium layer and the gold layer into the same pattern as the first electrode 5 in FIG. 4 to obtain a first electrode 5 '. next,
An electrode material made of, for example, Au—Ge is vacuum-deposited on the lower surface of the substrate 1 and heat-treated at about 400 ° C. for 10 minutes to obtain the second electrode 6. The heat treatment temperature of 400 ° C. is a temperature at which the first metal layer 14 does not cause an alloying reaction with the contact layer 3a.

【0029】第2の実施形態によれば、第1の電極5の
第1の金属層12がチタンから成り、第2のコンタクト
層13に合金化しない。このため、GaAsから成る第
2のコンタクト層13を極めて薄い0.01μmとする
ことができる。この結果、例えば波長560nmの純緑
色の第2のコンタクト層13における光吸収率を6%程
度に抑えることができる。従来の0.1μmのGaAs
コンタクト層の光吸収率は約50%であるので、本実施
形態の構造にすることによってコンタクト層3aにおけ
る光吸収を大幅に低減して発光ダイオードの光の取り出
し効率を高めることができる。なお、第2の実施形態は
第1の実施形態と同一の効果も有する。
According to the second embodiment, the first metal layer 12 of the first electrode 5 is made of titanium and is not alloyed with the second contact layer 13. Therefore, the second contact layer 13 made of GaAs can be made extremely thin, 0.01 μm. As a result, for example, the light absorptivity of the pure green second contact layer 13 having a wavelength of 560 nm can be suppressed to about 6%. Conventional 0.1 μm GaAs
Since the light absorption rate of the contact layer is about 50%, the structure of the present embodiment can significantly reduce the light absorption in the contact layer 3a and enhance the light extraction efficiency of the light emitting diode. The second embodiment also has the same effect as the first embodiment.

【0030】[0030]

【第3の実施形態】図8に示す第3の実施形態の発光ダ
イオードは、図7の第2の実施形態の発光ダイオードの
コンタクト層3aを変形し、且つ光反射層20を追加
し、この他は図7と同一に構成したものである。図8の
変形されたコンタクト層3bは図7と同様に第1及び第
2のコンタクト層12、13を有するが、これ等のパタ
ーンのみが図7と相違している。即ち、図8のコンタク
ト層3bは、第1の電極5の第2の部分5b及び電流ブ
ロック層4の下にのみ存在し、その他はエッチングによ
って除去されている。
[Third Embodiment] A light emitting diode of a third embodiment shown in FIG. 8 is obtained by modifying the contact layer 3a of the light emitting diode of the second embodiment of FIG. 7 and adding a light reflecting layer 20. Others are the same as those in FIG. 7. The modified contact layer 3b of FIG. 8 has first and second contact layers 12 and 13 as in FIG. 7, but only these patterns are different from FIG. That is, the contact layer 3b of FIG. 8 exists only under the second portion 5b of the first electrode 5 and the current block layer 4, and the other portions are removed by etching.

【0031】コンタクト層3bをウェット即ち湿式エッ
チングする時に横方向のエッチングも生じるが、コンタ
クト層3bの厚みが極めて薄いので横方向のエッチング
がさほど問題にならない。
Although lateral etching also occurs when the contact layer 3b is wet-etched, the lateral etching does not pose a problem because the contact layer 3b is extremely thin.

【0032】図8の光反射層20は、基板1とn型クラ
ッド層7との間に配置された光反射特性を有する化合物
半導体から成る。この光反射層20は例えばn型GaA
s層とn型のIn0.50.5P層とを交互に複数回(例え
ば10回)積層したものであり、発光用半導体領域2か
ら第2の電極6に放射された光を第1の電極5側に反射
する機能を有する。
The light reflecting layer 20 of FIG. 8 is made of a compound semiconductor having a light reflecting property, which is arranged between the substrate 1 and the n-type cladding layer 7. The light reflection layer 20 is, for example, n-type GaA.
The s layer and the n-type In 0.5 A 0.5 P layer are alternately laminated a plurality of times (for example, 10 times), and the light emitted from the light emitting semiconductor region 2 to the second electrode 6 is applied to the first electrode. It has the function of reflecting to the 5 side.

【0033】第3の実施形態の発光ダイオードによれ
ば、第1の実施形態と同一の効果が得られる他に、コン
タクト層3bの一部の除去による光取り出し効率の向
上、及び光反射層20による光取り出し効率の向上を図
ることができる。
According to the light emitting diode of the third embodiment, in addition to the same effect as that of the first embodiment, the light extraction efficiency is improved by removing a part of the contact layer 3b, and the light reflecting layer 20. Therefore, the light extraction efficiency can be improved.

【0034】[0034]

【第4の実施形態】図9に示す第4の実施形態の発光ダ
イオードは、図5の第1の電極5を変形し、この他は図
5と同一に構成したものである。
[Fourth Embodiment] A light emitting diode of a fourth embodiment shown in FIG. 9 is the same as that of FIG. 5 except that the first electrode 5 of FIG. 5 is modified.

【0035】図9の第1の電極5″は、周知の透明電極
14aとパッド電極15aとから成る。透明電極14a
は本発明に従う電流ブロック層4aとコンタクト層3の
露出表面の全部を覆うよう配置されている。従って、透
明電極14aは電流ブロック層4を覆う第1の部分5a
とコンタクト層3を覆う第2の部分5bと電流ブロック
層4からコンタクト層3に跨っている第3の部分5cと
を有する。パッド電極15aは電流ブロック層4aの上
に透明電極14aを介して配置されている。
The first electrode 5 "in FIG. 9 comprises a well-known transparent electrode 14a and a pad electrode 15a. Transparent electrode 14a
Are arranged so as to cover the entire exposed surfaces of the current blocking layer 4a and the contact layer 3 according to the present invention. Therefore, the transparent electrode 14 a is the first portion 5 a that covers the current blocking layer 4.
And a second portion 5b covering the contact layer 3 and a third portion 5c extending from the current block layer 4 to the contact layer 3. The pad electrode 15a is arranged on the current block layer 4a via the transparent electrode 14a.

【0036】図9の実施形態においても透明電極14a
の第3の部分5cの亀裂や切断を図5の第1の電極5の
場合と同様に防ぐことができる。
Also in the embodiment of FIG. 9, the transparent electrode 14a
It is possible to prevent cracking or cutting of the third portion 5c of the same as in the case of the first electrode 5 of FIG.

【0037】[0037]

【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 (1) 基板1、半導体領域2、コンタクト層3の化合
物半導体材料を実施形態で説明したもの以外の3−5族
化合物半導体とすることができる。 (2) 第1のコンタクト層12を省いた構造にするこ
とができる。 (3) 第2の部分5bのパターンを、格子状又は網状
等に種々変形できる。 (4) 半導体領域2を構成する複数の層の増減が可能
である。 (5) 図5、図7及び図9において基板1とn型クラ
ッド層7との間に化合物半導体から成るバッファ層を介
在させることができる。また,図8の基板1と光反射層
20との間にバッファ層を介在させることができる。
[Modification] The present invention is not limited to the above-described embodiment, and the following modifications are possible. (1) The compound semiconductor material of the substrate 1, the semiconductor region 2, and the contact layer 3 can be a group 3-5 compound semiconductor other than those described in the embodiments. (2) The first contact layer 12 can be omitted. (3) The pattern of the second portion 5b can be variously modified into a lattice shape or a net shape. (4) A plurality of layers forming the semiconductor region 2 can be increased or decreased. (5) In FIGS. 5, 7, and 9, a buffer layer made of a compound semiconductor can be interposed between the substrate 1 and the n-type cladding layer 7. Further, a buffer layer may be interposed between the substrate 1 and the light reflection layer 20 of FIG.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の発光ダイオードを示す平面図である。FIG. 1 is a plan view showing a conventional light emitting diode.

【図2】図1のA−A線断面図である。FIG. 2 is a sectional view taken along the line AA of FIG.

【図3】図1のA−A線及びB−B線の一部を拡大して
示す断面図である。
FIG. 3 is a cross-sectional view showing a part of line AA and line BB in FIG. 1 in an enlarged manner.

【図4】本発明の第1の実施形態の発光ダイオードを示
す平面図である。
FIG. 4 is a plan view showing a light emitting diode according to a first embodiment of the present invention.

【図5】図4のC−C線断面図である。5 is a cross-sectional view taken along line CC of FIG.

【図6】図4のC−C線及びD−D線の一部を拡大して
示す断面図である。
6 is an enlarged cross-sectional view showing a part of line CC and line DD of FIG.

【図7】第2の実施形態の発光ダイオードを示す断面図
である。
FIG. 7 is a cross-sectional view showing a light emitting diode of a second embodiment.

【図8】第3の実施形態の発光ダイオードを示す断面図
である。
FIG. 8 is a sectional view showing a light emitting diode of a third embodiment.

【図9】第4の実施形態の発光ダイオードを示す断面図
である。
FIG. 9 is a cross-sectional view showing a light emitting diode of a fourth embodiment.

【符号の説明】[Explanation of symbols]

1 基板 2 発光用半導体領域 3 コンタクト層 4a GaInP電流ブロック層 5 第1の電極 6 第2の電極 1 substrate 2 Semiconductor region for light emission 3 Contact layer 4a GaInP current blocking layer 5 First electrode 6 Second electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA03 AA25 CA04 CA12 CA34 CA35 CA36 CA49 CA53 CA57 CA65 CA88 CA92 CB03 CB15   ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5F041 AA03 AA25 CA04 CA12 CA34                       CA35 CA36 CA49 CA53 CA57                       CA65 CA88 CA92 CB03 CB15

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 発光機能を得るための複数の半導体層を
含んでいる半導体領域と、前記半導体領域の一方の主面
に形成されたコンタクト層と、前記コンタクト層の主面
の一部に配置された電流ブロック層と、前記電流ブロッ
ク層の主面の少なくとも一部に配置された第1の部分と
前記コンタクト層の主面の少なくとも一部に配置された
第2の部分と前記電流ブロック層から前記コンタクト層
に跨るように配置された第3の部分とを有する第1の電
極と、前記半導体領域の他方の主面に電気的に接続され
た第2の電極とを備えた半導体発光素子において、 前記電流ブロック層がGaInPから成り、 前記電流ブロック層の側面の全部が前記コンタクト層に
向って末広がりの傾斜面を有していることを特徴とする
半導体発光素子。
1. A semiconductor region including a plurality of semiconductor layers for obtaining a light emitting function, a contact layer formed on one main surface of the semiconductor region, and a part of the main surface of the contact layer. Current blocking layer, a first portion arranged on at least a part of the main surface of the current blocking layer, a second portion arranged on at least a part of the main surface of the contact layer, and the current blocking layer To a contact layer, a first electrode having a third portion arranged so as to extend over the contact layer, and a second electrode electrically connected to the other main surface of the semiconductor region. 2. The semiconductor light emitting device according to claim 1, wherein the current block layer is made of GaInP, and all of the side surfaces of the current block layer have an inclined surface that spreads toward the contact layer.
【請求項2】 前記電流ブロック層は0.03μmから
0.08μmの範囲の厚さを有していることを特徴とす
る請求項1記載の半導体発光素子。
2. The semiconductor light emitting device according to claim 1, wherein the current blocking layer has a thickness in the range of 0.03 μm to 0.08 μm.
【請求項3】 前記第1の電極は、前記電流ブロック層
及び前記コンタクト層に接触するように配置され且つ金
よりも高い融点を有する材料から成り且つ前記コンタク
ト層と合金化反応を起さないように形成された第1の金
属層と、前記第1の金属層の上に配置され且つ前記第1
の金属層よりも融点が低く且つ前記第1の金属層よりも
小さい抵抗率を有している材料で形成された第2の金属
層とから成ることを特徴とする請求項1又は2記載の半
導体発光素子。
3. The first electrode is made of a material arranged to contact the current blocking layer and the contact layer and having a melting point higher than that of gold, and does not cause an alloying reaction with the contact layer. A first metal layer formed as described above, and the first metal layer disposed on the first metal layer and the first metal layer.
3. The second metal layer formed of a material having a lower melting point than that of the first metal layer and a resistivity lower than that of the first metal layer. Semiconductor light emitting device.
【請求項4】 半導体基板上に発光機能を得るための複
数の半導体層を含んでいる半導体領域を形成する工程
と、 前記半導体領域の上にコンタクト層を形成する工程と、 前記コンタクト層の主面上にGaInPから成る半導体
層をエピタキシャル成長法で形成する工程と、 前記GaInPから成る半導体層を選択的にエッチング
し、側面の全部が前記コンタクト層に向って末広がり状
に傾斜している台形状の電流ブロック層を形成する工程
と、 前記電流ブロック層の主面の少なくとも一部に配置され
た第1の部分と前記コンタクト層の主面の少なくとも一
部に配置された第2の部分と前記電流ブロック層から前
記コンタクト層に跨るように配置された第3の部分とを
有する第1の電極を形成する工程と、 前記半導体領域の他方の主面に電気的に接続された第2
の電極を形成する工程とを備えた半導体発光素子の製造
方法。
4. A step of forming a semiconductor region including a plurality of semiconductor layers for obtaining a light emitting function on a semiconductor substrate, a step of forming a contact layer on the semiconductor region, and a main part of the contact layer. A step of forming a GaInP semiconductor layer on the surface by an epitaxial growth method; and a trapezoidal shape in which the GaInP semiconductor layer is selectively etched so that all of the side surfaces incline toward the contact layer toward the end. Forming a current blocking layer, a first portion arranged on at least a part of the main surface of the current blocking layer, a second portion arranged on at least a part of the main surface of the contact layer, and the current A step of forming a first electrode having a third portion arranged so as to extend from the block layer to the contact layer, and an electric field is formed on the other main surface of the semiconductor region. The connected to 2
And a step of forming an electrode, the method for manufacturing a semiconductor light emitting device.
JP2001389656A 2001-12-21 2001-12-21 Semiconductor light emitting element and manufacturing method of the same Pending JP2003197964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001389656A JP2003197964A (en) 2001-12-21 2001-12-21 Semiconductor light emitting element and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001389656A JP2003197964A (en) 2001-12-21 2001-12-21 Semiconductor light emitting element and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2003197964A true JP2003197964A (en) 2003-07-11

Family

ID=27597820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001389656A Pending JP2003197964A (en) 2001-12-21 2001-12-21 Semiconductor light emitting element and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2003197964A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179227A (en) * 2012-02-29 2013-09-09 Toshiba Corp Semiconductor light emitting element
JP2015060886A (en) * 2013-09-17 2015-03-30 豊田合成株式会社 Group iii nitride semiconductor light-emitting element
JP2016021537A (en) * 2014-07-15 2016-02-04 豊田合成株式会社 Group iii nitride semiconductor light-emitting device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179227A (en) * 2012-02-29 2013-09-09 Toshiba Corp Semiconductor light emitting element
JP2015060886A (en) * 2013-09-17 2015-03-30 豊田合成株式会社 Group iii nitride semiconductor light-emitting element
JP2016021537A (en) * 2014-07-15 2016-02-04 豊田合成株式会社 Group iii nitride semiconductor light-emitting device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3972216B2 (en) Semiconductor light emitting device and manufacturing method thereof
US6657237B2 (en) GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
JP6780083B1 (en) Semiconductor light emitting device
WO2012144046A1 (en) Nitride semiconductor ultraviolet light-emitting element
JP2005347728A (en) Nitride semiconductor light-emitting element for flip chip
WO2005050748A1 (en) Semiconductor device and method for manufacturing same
JP2009510730A (en) Semiconductor light emitting device and manufacturing method thereof
JP2007103689A (en) Semiconductor light emitting device
TW202044614A (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP2007103690A (en) Semiconductor light emitting device and its fabrication process
JP4493153B2 (en) Nitride-based semiconductor light emitting device
JP5421164B2 (en) Optical semiconductor device and manufacturing method thereof
TWI795820B (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JPH10173224A (en) Compound semiconductor light emitting element and its manufacture
US20120223357A1 (en) Semiconductor Light-Emitting Device
WO2018038105A1 (en) Group iii nitride semiconductor light-emitting element
JP2002353506A (en) Semiconductor light-emitting element and manufacturing method therefor
TWI230472B (en) Semiconductor light emitting device and the manufacturing method thereof
JP2003133590A (en) Gallium nitride based compound semiconductor light emitting element and manufacturing method therefor
CN109860349B (en) LED chip and manufacturing method thereof
JP2008016629A (en) Manufacturing method of group iii nitride light emitting diode element
JP4174581B2 (en) Method for manufacturing light emitting device
US20160343914A1 (en) Semiconductor light emitting device
KR101032987B1 (en) Semiconductor light emitting device
WO2005027232A1 (en) GaN LIGHT-EMITTING DIODE