JP2013179227A - Semiconductor light emitting element - Google Patents
Semiconductor light emitting element Download PDFInfo
- Publication number
- JP2013179227A JP2013179227A JP2012043100A JP2012043100A JP2013179227A JP 2013179227 A JP2013179227 A JP 2013179227A JP 2012043100 A JP2012043100 A JP 2012043100A JP 2012043100 A JP2012043100 A JP 2012043100A JP 2013179227 A JP2013179227 A JP 2013179227A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- layer
- semiconductor
- electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明の実施形態は、半導体発光素子に関する。 Embodiments described herein relate generally to a semiconductor light emitting device.
半導体発光素子では、高出力で高発光効率なものが要求されている。半導体発光素子では、高出力化を図る方法として、上部に細線構造を有するN型電極、下部に反射層を兼ねるP型電極を設けて上方から光を取り出す構造が開発されている。 Semiconductor light emitting devices are required to have high output and high luminous efficiency. In a semiconductor light emitting device, as a method for achieving high output, a structure has been developed in which an N-type electrode having a thin line structure is provided on the upper side and a P-type electrode serving also as a reflection layer is provided on the lower side to extract light from above.
細線構造を有する半導体発光素子の場合、発光層へのホールの注入はエレクトロンの注入とは反対側である。ホールはエレクトロンより重いのでP型半導体層側に滞留し、エレクトロンは軽いのでP型半導体層まで到達する。ホールやエレクトロンが集中して細線電極直下に再結合領域が発生しやすくなり、キャリア濃度が高濃度になる。狭い領域でキャリア密度が増加すると、高出力半導体発光素子では、オーバーフローや非発光オージェ再結合が増加して発光効率が低下するという問題点がある。 In the case of a semiconductor light emitting device having a thin wire structure, hole injection into the light emitting layer is on the opposite side of electron injection. Since holes are heavier than electrons, they stay on the P-type semiconductor layer side, and since electrons are light, they reach the P-type semiconductor layer. Holes and electrons are concentrated and a recombination region is easily generated immediately below the thin wire electrode, and the carrier concentration becomes high. When the carrier density is increased in a narrow region, the high power semiconductor light emitting device has a problem that the light emission efficiency is lowered due to an increase in overflow and non-light emitting Auger recombination.
本発明は、光出力を増加することができる半導体発光素子を提供することにある。 An object of the present invention is to provide a semiconductor light emitting device capable of increasing light output.
一つの実施形態によれば、半導体発光素子は、積層構造体、第1の電極、第2の電極が設けられる。積層構造体は、第1導電型の第1の半導体層、第1の半導体層よりも不純物濃度の低い第1導電型の第2の半導体層、発光層、及び第2導電型の第3の半導体層が直接或いは間接的に積層形成され、第1の半導体層は、複数に分割配置され、発光層側から第3の半導体層側方向へ光が取り出される。第1の電極は、第1の半導体層に接続されるオーミック領域と第2の半導体層に直接接続される非オーミック領域とを有する。第2の電極は、第3の半導体層に接続され、上側方向から見て非オーミック領域の真上の領域に配置され、細線形状或いはドット形状を有する。 According to one embodiment, the semiconductor light emitting device is provided with a laminated structure, a first electrode, and a second electrode. The stacked structure includes a first conductive type first semiconductor layer, a first conductive type second semiconductor layer having a lower impurity concentration than the first semiconductor layer, a light emitting layer, and a second conductive type third semiconductor layer. The semiconductor layers are stacked directly or indirectly, the first semiconductor layer is divided into a plurality of parts, and light is extracted from the light emitting layer side toward the third semiconductor layer side. The first electrode has an ohmic region connected to the first semiconductor layer and a non-ohmic region directly connected to the second semiconductor layer. The second electrode is connected to the third semiconductor layer, and is disposed in a region immediately above the non-ohmic region as viewed from above, and has a thin line shape or a dot shape.
以下本発明の実施形態について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(第1の実施形態)
まず、本発明の第1の実施形態に係る半導体発光素子について、図面を参照して説明する。
(First embodiment)
First, a semiconductor light emitting device according to a first embodiment of the present invention will be described with reference to the drawings.
図1は半導体発光素子を示す上面図である。図2は図1のA−A線に沿う半導体発光素子の断面図である。本実施形態では、上側方向から見てN型電極を構成する細線電極の間のみP型コンタクト層を設けて大電流におけるオーバーフローや非発光オージェ再結合を抑制して細線電極構造の半導体発光素子の光出力を増加している。 FIG. 1 is a top view showing a semiconductor light emitting device. FIG. 2 is a cross-sectional view of the semiconductor light emitting device taken along line AA of FIG. In the present embodiment, a P-type contact layer is provided only between thin wire electrodes constituting the N-type electrode when viewed from the upper direction to suppress a large current overflow and non-light emitting Auger recombination, thereby reducing a semiconductor light emitting device having a thin wire electrode structure. Increasing light output.
図1に示すように、半導体発光素子90は、N型クラッド層6、N型電極7、及び支持基板11が設けられる。半導体発光素子90は、N型細線電極構造を有する高出力GaN系LED(light emitting diode)である。半導体発光素子90は、照明、自動車、大型ディスプレイなどに適用される。
As shown in FIG. 1, the semiconductor
N型電極7は細線電極構造を有し、細線電極7a乃至7fと端子電極21が設けられる。細線電極7a乃至7fは、細線形状を有する。細線電極7a乃至7eは、図中垂直方向に互いに離間して並列配置される。細線電極7fは、図中水平方向に細線電極7a乃至7eを束ねるように配置される。端子電極21は、円形形状を有し、細線電極7c及び7fの中央部に配置される。端子電極21は、図示しないボンディングワイヤを介して外部端子に接続される。
The N-
図2に示すように、半導体発光素子90は、基板下部電極13、支持基板11、基板上部電極12、P型電極8、積層構造体61、及び細線電極7a乃至7cが設けられる。半導体発光素子90は、P型電極8、積層構造体61、及び細線電極7a乃至7cが、基板上部電極12を介して支持基板11上に載置される。支持基板11の裏面側には、基板下部電極13が設けられる。
As shown in FIG. 2, the semiconductor
半導体発光素子90では、積層構造体61のMQW(multi quantum well)発光層4で生成された光は積層構造体61のN型クラッド層6側から取り出される。P型電極8は、MQW発光層4で生成された光を反射する反射層としても機能する。
In the semiconductor
積層構造体61は、P型電極8上に形成される。積層構造体61は、P型コンタクト層1、P型クラッド層2、P型オーバーフロー防止層3、MQW発光層4、超格子層5、及びN型クラッド層6が、例えばMOCVD(metal organic chemical vapor deposition)法を用いて積層形成されたものである。P型オーバーフロー防止層3は、N型電極7側から供給されるエレクトロンの流れを遮断する働きをする。
The laminated
P型コンタクト層1は、複数に分割配置される。P型コンタクト層1が設けられていない領域は、非オーミック領域となり、P型電極8が直接P型クラッド層2に接続される(ショットキー接続)。P型コンタクト層1が設けられている領域は、P型電極8がP型コンタクト層1に接続され、オーミック領域となる。オーミック領域は、幅W11を有する。
The P-
N型クラッド層6上には、細線電極7a乃至7cが設けられる。細線電極7a乃至7cは幅W1を有し、互いに間隔D1だけ離間配置される。細線電極7a乃至7cは、上側方向から見て非オーミック領域の真上に設けられる。上側方向から見て細線電極7a乃至7cとP型コンタクト層1は、間隔D11だけ離間配置される。つまり、非オーミック領域は、上側方向から見て細線電極7a乃至7cに対して間隔D11だけ外側に延在している。
On the N-
間隔D1、間隔D11、幅W1、幅W11の関係は、例えば
D1>W11>W1>D11・・・・・・・・・・・・・・・・・式(1)
に設定される。
The relationship among the distance D1, the distance D11, the width W1, and the width W11 is, for example,
D1>W11>W1> D11 ......... Formula (1)
Set to
ここで、P型コンタクト層1はP+型GaN層であり、例えばアクセプタ濃度が1E21/cm3で厚さ5nmに設定される。P型クラッド層2はP型GaN層であり、例えばアクセプタ濃度が1E20/cm3で厚さ100nmに設定される。P型オーバーフロー防止層3はP型AlGaN層であり、例えばアクセプタ濃度が1E20/cm3で厚さ5nmに設定される。
Here, the P-
MQW発光層4は、アンドープMQW発光層である。MQW発光層4は、InGaN/GaNの多重量子井戸構造を有し、井戸層42と井戸層42とは組成が異なる障壁層41が交互に複数設けられる。ここでは、井戸層42がアンドープInGaNで厚さ5nmであり、障壁層がアンドープGaNで厚さ5nmであり、井戸数が4つである。
The MQW
超格子層5はアンドープ超格子層で30の量子井戸を含み、その量子井戸は例えば厚さ1nmでIn(L)Ga (1−L)N層からなる井戸層と、例えば厚さ3nmでIn(M)Ga(1−M)N層からなる障壁層とから構成される。Lの値は、Mの値と異なる。
The
N型クラッド層6は、N型GaN層であり、例えばドナー濃度1E19/cm3で厚さ4μmに設定される。N型クラッド層6の表面には、1〜2μm程度の凹凸が形成されている。
The N-
N型クラッド層6表面に形成される凹凸は、N型クラッド層6表面側に入射される光の入射角度を種々変化させる。このため、N型クラッド層6と大気界面での全反射される光の割合が減少し、凹凸の効果で光取り出しが向上する。
The irregularities formed on the surface of the N-
P型電極8には銀(Ag)を用いているが、金(Au)等を用いてもよい。銀(Ag)を用いた場合、反射率を高めることができる。金(Au)を用いた場合、密着性を向上することができる。
Although silver (Ag) is used for the P-
ここで、P型コンタクト層1、P型クラッド層2、P型オーバーフロー防止層3、MQW発光層4、超格子層5、N型クラッド層6などの膜厚は、TEM(transmission electron microscope)やX線回析などを用いて算出している。P型コンタクト層1、P型クラッド層2、P型オーバーフロー防止層3、MQW発光層4、超格子層5、N型クラッド層6などの不純物濃度は、SIMS(secondary ion mass spectrometry)を用いて算出している。
Here, the film thicknesses of the P-
次に、半導体発光素子の製造方法について、図3乃至8を参照して説明する。図3乃至8は半導体発光素子の製造工程を示す断面図である。 Next, a method for manufacturing a semiconductor light emitting device will be described with reference to FIGS. 3 to 8 are cross-sectional views showing the manufacturing process of the semiconductor light emitting device.
図3に示すように、例えばサファイア(Al2O3)からなる基板71を用意する。基板71の第1主面上に、エピタキシャル成長法であるMOCVD(metal organic chemical vapor deposition)法を用いて、組成の異なるエピタキシャル層であるN型クラッド層6、超格子層5、MQW発光層4、P型オーバーフロー防止層3、P型クラッド層2、及びP型コンタクト層1を連続的に積層形成する。なお、MOCVD法の代わりにMBE(molecular beam epitaxy)法を用いてもよい。
As shown in FIG. 3, a
次に、周知のリソグラフィー法を用いて、P型コンタクト層1上にレジスト膜72を形成する。
Next, a resist
続いて、図4に示すように、レジスト膜72をマスクとして、例えばRIE法を用いてP型コンタクト層1をエッチングする。レジスト膜72を剥離後、RIE後処理を実施する。なお、RIE法の代わりにエッチング液を用いてP型コンタクト層1をエッチングしてもよい。P型コンタクト層1及びP型クラッド層2上に、P型電極8を形成する。その結果、P型電極8とP型コンタクト層1が接するオーミック領域と、P型電極8とP型クラッド層2が直接接する非オーミック領域とが設けられる。
Subsequently, as shown in FIG. 4, using the resist
そして、図5に示すように、積層構造体41及びP型電極8が設けられた基板71と基板上部電極12及び基板下部電極13が設けられた支持基板11を、P型電極8と基板上部電極12が相対向するように張り合わせる。張り合わせ後、加熱処理を実施してP型電極8と基板上部電極12の表面を合金化して接着する。
Then, as shown in FIG. 5, the
なお、P型電極8と基板上部電極12の間に接着材などを設けて接着してもよい。この場合、加熱処理を低温化することができる。
Note that an adhesive or the like may be provided between the P-
次に、図6に示すように、基板71の第1主面と相対向する第2主面側(積層構造体41が設けられていない裏面側)から、レーザ光を照射する。レーザ光は、積層構造体41及びP型電極8から基板71を剥離するレーザリフトオフ法に適用される。レーザ光は、例えばチタンサファイアレーザを用い、波長800nm、パルス幅100fsの条件を採用している。なお、チタンサファイアレーザの代わりに、波長の異なるNd−YAGレーザ等を用いてもよい。
Next, as shown in FIG. 6, laser light is irradiated from the second main surface side (the back surface side where the
サファイア(Al2O3)からなる基板71はレーザ光を透過するので、基板71の界面側のGaNからなるN型クラッド層6がレーザ光により金属Ga(ガリウム)とN2(窒素)ガスに分解する。それとともに発生した熱によりサファイア(Al2O3)からなる基板71もN型クラッド層6の界面側の一部が溶融する。その結果、サファイア(Al2O3)からなる基板71に変質領域が発生して剥離界面が形成される。
Since the
続いて、図7に示すように、例えば加熱及び急冷却を行って剥離界面でN型クラッド層6を含む積層構造体41及びP型電極8から基板71を剥離する。ここでは、レーザリフトオフ法により基板71を剥離しているが、基板71をエッチング除去してもよい。
Subsequently, as shown in FIG. 7, for example, heating and rapid cooling are performed to peel the
そして、図8に示すように、N型クラッド層6の表面をエッチングすることにより、N型クラッド層6の表面に1〜2μm程度の凹凸を形成する。凹凸は、例えばKOH溶液を用いて形成しているがパターニング/RIE(reactive ion etching)法やインプリント法/RIE法を用いて形成してもよい。
Then, as shown in FIG. 8, the surface of the N-
N型クラッド層6の表面に凹凸を形成後、N型クラッド層6の表面に細線電極7a乃至7cを形成して半導体発光素子90が完成する。
After forming irregularities on the surface of the N-
次に、N型細線電極構造を有する半導体発光素子での再結合発生領域の分布について、図9乃至11を参照して説明する。図9は本実施形態の半導体発光素子でのエレクトロンとホールの挙動を説明する図である。図10は第1の比較例の半導体発光素子でのエレクトロンとホールの挙動を説明する図である。図11は第2の比較例の半導体発光素子でのエレクトロンとホールの挙動を説明する図である。 Next, the distribution of the recombination generation region in the semiconductor light emitting device having the N-type thin wire electrode structure will be described with reference to FIGS. FIG. 9 is a diagram for explaining the behavior of electrons and holes in the semiconductor light emitting device of this embodiment. FIG. 10 is a diagram for explaining the behavior of electrons and holes in the semiconductor light emitting device of the first comparative example. FIG. 11 is a diagram for explaining the behavior of electrons and holes in the semiconductor light emitting device of the second comparative example.
図9に示すように、本実施形態の半導体発光素子90では、P型電極8とN型電極7の間に電圧が印加されると、オーミック領域のP型コンタクト層1から真上方向及び上斜め方向に向かってホールが発生する。非オーミック領域からはコンタクト抵抗が大きいので、ホールの発生がオーミック領域よりも減少する。一方、細線電極7a乃至7c側で発生したエレクトロンは、細線電極7a乃至7c直下ばかりでなく、横方向にも広がりMQW発光層4の一面全体に広がる。この結果、再結合発生領域50は、MQW発光層4の一面全体に形成される。このため、活性層のキャリア密度が平均化され、活性層のキャリア密度の増加が抑制される。
As shown in FIG. 9, in the semiconductor
図10に示すように、第1の比較例の半導体発光素子91では、P型電極8とP型コンタクト層1の間の非オーミック領域に誘電体層51が設けられる。
As shown in FIG. 10, in the semiconductor
第1の比較例の半導体発光素子91では、P型電極8とN型電極7の間に電圧が印加されると、幅W11を有するオーミック領域のP型コンタクト層1から真上方向及び上斜め方向に向かってホールが発生する。誘電体層51が設けられた非オーミック領域の中央領域では、ホールが発生しない。一方、細線電極7a乃至7c側で発生したエレクトロンは、細線電極7a乃至7c直下ばかりでなく、横方向にも広がりMQW発光層4に広がる。この結果、非オーミック領域の真上のMQW発光層4の中央領域には、再結合発生領域50が発生しない。このため、活性層のキャリア密度の平均化は、本実施形態の半導体発光素子90よりも劣る。また、誘電体層51は、反射率及び光出力の低下の原因となる。
In the semiconductor
図11に示すように、第2の比較例の半導体発光素子92では、P型電極8とP型コンタクト層1が全面に接している。
As shown in FIG. 11, in the semiconductor
第2の比較例の半導体発光素子92では、P型電極8とN型電極7の間に電圧が印加されると、細線電極直下の領域のP型コンタクト層1から真上方向及び上斜め方向に向かってホールが発生する。細線電極による遮蔽効果により、細線電極間直下の領域のP型コンタクト層1からホールの発生が大幅に抑制される。一方、細線電極7a乃至7c側で発生したエレクトロンは、細線電極7a乃至7c直下ばかりでなく、横方向にも広がりMQW発光層4の一面全体に広がる。この結果、細線電極直下の領域のみ再結合発生領域50が発生する。
In the semiconductor
ここで、半導体発光素子でのキャリア濃度と再結合及び発光効率について説明する。図12は半導体発光素子でのキャリア濃度と再結合及び発光効率を説明する図である。 Here, the carrier concentration, recombination, and light emission efficiency in the semiconductor light emitting device will be described. FIG. 12 is a diagram for explaining the carrier concentration, recombination, and light emission efficiency in the semiconductor light emitting device.
図12に示すように、SRH(ショックレーリードホール再結合)による非発光Aは、エレクトロンが伝導帯からdeep levelへ移動或いはdeep levelから価電子帯へ移動してエネルギーを振動として放出するものであり、結合率がキャリア濃度の1乗に比例する。 As shown in FIG. 12, non-light emission A due to SRH (Shockley reed hole recombination) is one in which electrons move from the conduction band to the deep level or move from the deep level to the valence band to release energy as vibration. Yes, the coupling rate is proportional to the first power of the carrier concentration.
自然放出による発光Bは、エレクトロンが伝導帯から価電子帯へ移動してエネルギーを放出するときに発生する光であり、結合率がキャリア濃度の2乗に比例する。 Light emission B due to spontaneous emission is light generated when electrons move from the conduction band to the valence band to release energy, and the coupling rate is proportional to the square of the carrier concentration.
非発光オージェ再結合による非発光Cは、エレクトロンが伝導帯から価電子帯へ移動してエネルギーを放出、或いはエレクトロンが伝導帯でエネルギーを得て励起するものであり、結合率がキャリア濃度の3乗に比例する。 Non-luminous C due to non-luminous Auger recombination is one in which electrons move from the conduction band to the valence band to release energy, or electrons gain energy in the conduction band and are excited. It is proportional to the power.
発光効率としての割合Yは、非発光A、発光B、非発光Cをもとに
Y=B/(A+B+C)・・・・・・・・・・・・・・・・・式(2)
と表わされる。発光効率としての割合Yは、キャリア濃度が増加するにつれて増加する。キャリア濃度が、例えば4E18/cm3に達すると割合Yの値は飽和し、4E18/cm3よりも増加すると割合Yは徐々に低下する。
The ratio Y as luminous efficiency is based on non-emission A, emission B, and non-emission C.
Y = B / (A + B + C) ... Formula (2)
It is expressed as The ratio Y as the luminous efficiency increases as the carrier concentration increases. For example, when the carrier concentration reaches 4E18 / cm 3 , the value of the ratio Y is saturated, and when the carrier concentration increases beyond 4E18 / cm 3 , the ratio Y gradually decreases.
つまり、再結合発生領域が不均一に発生すると、大電流動作時では、狭い領域で再結合が発生して電流が集中し、活性層のキャリア密度が増大する。したがって、オーバーフローや非発光オージェ再結合が発生して発光効率が低下する。 That is, if the recombination generation region occurs unevenly, recombination occurs in a narrow region and current concentrates during high current operation, and the carrier density of the active layer increases. Therefore, overflow and non-luminous Auger recombination occur, resulting in a decrease in luminous efficiency.
次に、半導体発光素子の特性について、図13を参照して説明する。図13は半導体発光素子の電流と光出力の関係を示す図である。ここで、破線(c−1)が第2の変形例の半導体発光素子92の特性、破線(b−1)が第1の変形例の半導体発光素子91の特性の特性、実線(a−1)は本実施形態の半導体発光素子90の特性である。
Next, characteristics of the semiconductor light emitting device will be described with reference to FIG. FIG. 13 is a diagram showing the relationship between the current of the semiconductor light emitting device and the light output. Here, the broken line (c-1) is the characteristic of the semiconductor
図13に示すように、第2の変形例の半導体発光素子92では、細線電極直下にのみ再結合発生領域50が発生する。このため、第1の変形例の半導体発光素子91及び本実施形態の半導体発光素子90と比較して、電流が増加するにつれて光出力の増加が抑制される。
As shown in FIG. 13, in the semiconductor
第1の変形例の半導体発光素子91では、非オーミック領域の真上のMQW発光層4の中央部には、再結合発生領域50が発生しない。このため、本実施形態の半導体発光素子90と比較して、電流が増加するにつれて光出力の増加が抑制される。
In the semiconductor
本実施形態の半導体発光素子90では、再結合発生領域50は、MQW発光層4の一面全体に形成される。この結果、活性層のキャリア密度が平均化される。このため、第1の変形例の半導体発光素子91及び第2の変形例の半導体発光素子92と比較して、電流の集中が緩和され、電流が増加しても光出力を増加させることができる。細線電極7a乃至7cによる遮蔽の影響も考えられる。キャリア密度の均一化による発光効率増加の効果が大きいためである。
In the semiconductor
上述したように、本実施形態の半導体発光素子では、基板下部電極13、支持基板11、基板上部電極12、P型電極8、積層構造体61、及び細線電極7a乃至7cが設けられる。積層構造体61は、P型コンタクト層1、P型クラッド層2、P型オーバーフロー防止層3、MQW発光層4、超格子層5、及びN型クラッド層6から構成される。P型コンタクト層1は、複数に分割配置される。P型コンタクト層1が設けられていない領域は、非オーミック領域となり、P型電極8が直接P型クラッド層2に接続される。P型コンタクト層1が設けられている領域は、P型電極8がP型コンタクト層1に接続され、オーミック領域となる。N型クラッド層6上には、細線電極7a乃至7cが設けられる。細線電極7a乃至7cは幅W1を有し、互いに間隔D1だけ離間配置される。細線電極7a乃至7cは、上側方向から見て非オーミック領域の真上に設けられる。上側方向から見て細線電極7a乃至7cとP型コンタクト層1は、間隔D11だけ離間配置される。
As described above, in the semiconductor light emitting device of this embodiment, the substrate
このため、半導体発光素子90の大電流動作時、広い領域で再結合が発生し、活性層のキャリア密度の増加を抑制できる。したがって、オーバーフローや非発光オージェ再結合の発生を抑制することができ、大電流で光出力を増加することができる。
For this reason, when the semiconductor
なお、本実施形態では、細線構造を有するN型電極7の中央部に端子電極21を設けているが必ずしもこれに限定されるものではない。例えば図14に示す変形例の半導体発光素子100のように端子電極の配置を変更してもよい。具体的には、端子電極21aを図中左上に配置し、端子電極を図中右上に配置してもよい。また、細線電極の代わりにドット形状を有するN型電極を用いてもよい。
In the present embodiment, the
また、本実施形態では、積層構造体61をP型コンタクト層1(第1の半導体層)、P型クラッド層2(第2の半導体層)、P型オーバーフロー防止層3、MQW発光層4(発光層)、超格子層5、及びN型クラッド層6(第3の半導体層)により積層形成している。P型コンタクト層1(第1の半導体層)とMQW発光層4(発光層)の間にP型クラッド層2(第2の半導体層)及びP型オーバーフロー防止層3を設け、MQW発光層4(発光層)とN型クラッド層6(第3の半導体層)の間に超格子層5を設けているが必ずしもこれに限定されるものではない。例えば、積層構造体をP型コンタクト層、MQW発光層、及びN型クラッド層により積層形成(構造簡略化)してもよい。この様な構造においてもオーバーフローや非発光オージェ再結合の発生を抑制することができる。
In the present embodiment, the
本実施形態では、青色LEDに適用しているが、緑色LED、赤色LED、近紫外光LEDなどにも適用することができる。 In this embodiment, although it applies to blue LED, it is applicable also to green LED, red LED, near-ultraviolet LED, etc.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1 P型コンタクト層
2 P型クラッド層
3 P型オーバーフロー防止層
4 MQW発光層
5 超格子層
6 N型クラッド層
7 N型電極
7a〜7g 細線電極
8 P型電極
11 支持基板
12 基板上部電極
13 基板下部電極
21、21a、21b 端子電極
41 障壁層
42 井戸層
50 再結合発生領域
51 誘電体層
61 積層構造体
71 基板
72 レジスト膜
90〜92、100 半導体発光素子
A、C 非発光
B 発光
D1、D11 間隔
e エレクトロン
h ホール
W1、W11 幅
DESCRIPTION OF SYMBOLS 1 P type contact layer 2 P type clad layer 3 P type
Claims (8)
前記第1の半導体層に接続されるオーミック領域と前記第2の半導体層に直接接続される非オーミック領域とを有する第1の電極と、
前記第3の半導体層に接続され、上側方向から見て前記非オーミック領域の真上の領域に配置され、細線形状或いはドット形状を有する第2の電極と、
を具備することを特徴とする半導体発光素子。 The first conductivity type first semiconductor layer, the first conductivity type second semiconductor layer having a lower impurity concentration than the first semiconductor layer, the light emitting layer, and the second conductivity type third semiconductor layer are directly formed. Alternatively, it is indirectly laminated, and the first semiconductor layer is divided into a plurality of layers, and a laminated structure from which light is extracted from the light emitting layer side toward the third semiconductor layer side;
A first electrode having an ohmic region connected to the first semiconductor layer and a non-ohmic region directly connected to the second semiconductor layer;
A second electrode connected to the third semiconductor layer, disposed in a region directly above the non-ohmic region when viewed from above, and having a fine line shape or a dot shape;
A semiconductor light emitting element comprising:
前記発光層と前記第3の半導体層の間に超格子層を更に具備することを特徴とする請求項1又は2に記載の半導体発光素子。 And further comprising a first conductivity type overflow prevention layer formed between the second semiconductor layer and the light emitting layer,
The semiconductor light emitting device according to claim 1, further comprising a superlattice layer between the light emitting layer and the third semiconductor layer.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043100A JP2013179227A (en) | 2012-02-29 | 2012-02-29 | Semiconductor light emitting element |
US13/598,367 US8742395B2 (en) | 2012-01-13 | 2012-08-29 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043100A JP2013179227A (en) | 2012-02-29 | 2012-02-29 | Semiconductor light emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013179227A true JP2013179227A (en) | 2013-09-09 |
Family
ID=49270597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012043100A Pending JP2013179227A (en) | 2012-01-13 | 2012-02-29 | Semiconductor light emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013179227A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015056647A (en) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | Nitride semiconductor light-emitting device |
JP2015079953A (en) * | 2013-09-13 | 2015-04-23 | 日亜化学工業株式会社 | Light-emitting element |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148716A (en) * | 1994-11-15 | 1996-06-07 | Rohm Co Ltd | Semiconductor light-emitting element and its manufacture |
JPH10270755A (en) * | 1997-03-24 | 1998-10-09 | Nichia Chem Ind Ltd | Nitride semiconductor device |
JPH1117220A (en) * | 1997-04-18 | 1999-01-22 | Shogen Koden Kofun Yugenkoshi | Light-emitting diode |
JP2001144321A (en) * | 1999-11-04 | 2001-05-25 | Shurai Kagi Kofun Yugenkoshi | Light-emitting device and manufacturing method therefor |
JP2003197964A (en) * | 2001-12-21 | 2003-07-11 | Sanken Electric Co Ltd | Semiconductor light emitting element and manufacturing method of the same |
JP2009246237A (en) * | 2008-03-31 | 2009-10-22 | Dowa Electronics Materials Co Ltd | Current constriction type light-emitting element, and method for manufacturing the same |
JP2010263085A (en) * | 2009-05-07 | 2010-11-18 | Toshiba Corp | Light-emitting element |
JP2011243956A (en) * | 2010-05-18 | 2011-12-01 | Seoul Opto Devices Co Ltd | High-efficiency light emitting diode and method for manufacturing same |
JP2012038824A (en) * | 2010-08-04 | 2012-02-23 | Toshiba Corp | Method for manufacturing semiconductor light-emitting element |
-
2012
- 2012-02-29 JP JP2012043100A patent/JP2013179227A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148716A (en) * | 1994-11-15 | 1996-06-07 | Rohm Co Ltd | Semiconductor light-emitting element and its manufacture |
JPH10270755A (en) * | 1997-03-24 | 1998-10-09 | Nichia Chem Ind Ltd | Nitride semiconductor device |
JPH1117220A (en) * | 1997-04-18 | 1999-01-22 | Shogen Koden Kofun Yugenkoshi | Light-emitting diode |
JP2001144321A (en) * | 1999-11-04 | 2001-05-25 | Shurai Kagi Kofun Yugenkoshi | Light-emitting device and manufacturing method therefor |
JP2003197964A (en) * | 2001-12-21 | 2003-07-11 | Sanken Electric Co Ltd | Semiconductor light emitting element and manufacturing method of the same |
JP2009246237A (en) * | 2008-03-31 | 2009-10-22 | Dowa Electronics Materials Co Ltd | Current constriction type light-emitting element, and method for manufacturing the same |
JP2010263085A (en) * | 2009-05-07 | 2010-11-18 | Toshiba Corp | Light-emitting element |
JP2011243956A (en) * | 2010-05-18 | 2011-12-01 | Seoul Opto Devices Co Ltd | High-efficiency light emitting diode and method for manufacturing same |
JP2012038824A (en) * | 2010-08-04 | 2012-02-23 | Toshiba Corp | Method for manufacturing semiconductor light-emitting element |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015056647A (en) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | Nitride semiconductor light-emitting device |
JP2015079953A (en) * | 2013-09-13 | 2015-04-23 | 日亜化学工業株式会社 | Light-emitting element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5653327B2 (en) | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer | |
JP2009502043A (en) | Blue light-emitting diode with uneven high refractive index surface for improved light extraction efficiency | |
JP2013201411A (en) | Semiconductor light-emitting device | |
KR101565122B1 (en) | Single Chip Type Semiconductor Light Emitting Device with Thermoconductive Substrate | |
JP5377725B1 (en) | Semiconductor light emitting device | |
TWI437737B (en) | Light emitting diode structure and method for manufacturing the same | |
JP2012231000A (en) | Semiconductor light-emitting device | |
JP2013214700A (en) | Semiconductor light-emitting element | |
JP2013102061A (en) | Semiconductor light-emitting element | |
JP2013239471A (en) | Method of manufacturing light-emitting diode element | |
JP2012129281A (en) | Light-emitting device | |
US8742395B2 (en) | Semiconductor light emitting device | |
JP5041653B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2013179227A (en) | Semiconductor light emitting element | |
JP2017069282A (en) | Semiconductor light-emitting element and method for manufacturing the same | |
JP5455852B2 (en) | Compound semiconductor light emitting device and method for manufacturing the same | |
JP6153351B2 (en) | Semiconductor light emitting device | |
WO2012005185A1 (en) | Method of producing light-emitting diodes, cutting method, and light-emitting diode | |
JP5865870B2 (en) | Semiconductor light emitting device | |
JP2012227289A (en) | Semiconductor light-emitting device | |
KR101123012B1 (en) | Light emitting devices | |
TWI433356B (en) | Light emitting diode and light emitting diode lamp | |
JP5777770B2 (en) | Semiconductor light emitting device and wafer | |
JP2013125816A (en) | Semiconductor light-emitting element | |
JP7227476B2 (en) | Light emitting device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140620 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141017 |