JP2003197494A - デバイス・シミュレーション方法およびデバイス・シミュレーション装置 - Google Patents

デバイス・シミュレーション方法およびデバイス・シミュレーション装置

Info

Publication number
JP2003197494A
JP2003197494A JP2001397233A JP2001397233A JP2003197494A JP 2003197494 A JP2003197494 A JP 2003197494A JP 2001397233 A JP2001397233 A JP 2001397233A JP 2001397233 A JP2001397233 A JP 2001397233A JP 2003197494 A JP2003197494 A JP 2003197494A
Authority
JP
Japan
Prior art keywords
contact resistance
simulation
semiconductor
contact
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001397233A
Other languages
English (en)
Other versions
JP3926150B2 (ja
Inventor
Kazuya Matsuzawa
澤 一 也 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001397233A priority Critical patent/JP3926150B2/ja
Publication of JP2003197494A publication Critical patent/JP2003197494A/ja
Application granted granted Critical
Publication of JP3926150B2 publication Critical patent/JP3926150B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 物理的精度を損なうことなく、高精度な電気
的特性の予測を可能とするデバイス・シミュレーション
装置を提供する。 【解決手段】 本発明に係るデバイス・シミュレーショ
ン装置は、前処理部１と、モデル比較部２と、比較結果
テーブル３と、モデル選択部４と、シミュレーション実
行部５とを備えている。モデル選択部４は、ショットキ
ー電極モデルで計算されたコンタクト抵抗とコンタクト
抵抗モデルで計算されたコンタクト抵抗とを比較し、両
者の差異が所定値未満であれば、コンタクト抵抗モデル
で計算されたコンタクト抵抗を考慮に入れてデバイス・
シミュレーションを行うため、ショットキー電極モデル
でシミュレーションを行うよりも高速に、かつ精度を落
とすことなく電気的特性を予測できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンタクト抵抗を
考慮に入れてデバイス・シミュレーションを行うデバイ
ス・シミュレーション方法に関する。
【０００２】
【従来の技術】半導体デバイスは、微細化するにつれて
活性領域の抵抗が減少し、相対的にコンタクト抵抗がデ
バイス全体の抵抗値に与える影響が大きくなる。ここ
で、活性領域とは、電界効果トランジスタであればチャ
ネル領域、バイポーラトランジスタであればベース領域
のことである。また、コンタクト抵抗とは、一般に金属
電極と半導体との接触抵抗のことである。
【０００３】図９に示す絶縁ゲート型電界効果トランジ
スタ(以下、MOSFETと称す)では、ゲート電極下の基板表
面に誘起される反転層キャリアに生じる電気的抵抗２１
がチャネル抵抗である。また、ソース拡散層とソース電
極との間の接触抵抗２２や、ドレイン拡散層とドレイン
電極との間の接触抵抗２３がコンタクト抵抗である。
【０００４】高集積化のためには、図９のようなMOSFET
のゲート電極長を微細化する必要がある。このとき、チ
ャネル抵抗は、ゲート電極長に合わせて減少する。とこ
ろが、コンタクト抵抗は、ゲート電極長が微細化しても
ほとんど変化しない。この結果、コンタクト抵抗の電流
値に対する影響は相対的に上昇する。従って、微細デバ
イスを設計する際は、コンタクト抵抗の影響を十分に考
慮する必要がある。
【０００５】
【発明が解決しようとする課題】ところで、デバイス設
計には、シミュレーション技術が欠かせなくなってきて
いる。シミュレーション技術を構成するデバイス・シミ
ュレーションにおいては、コンタクト抵抗は、図１０に
示すような外付け抵抗２４で代替する。この方法は簡便
であるが、実際のコンタクト抵抗はコンタクト金属が接
する半導体／金属界面の不純物濃度と温度によって決ま
り、それらの値は一様ではなく、空間的に分布してい
る。
【０００６】コンタクト抵抗が不純物濃度と温度によっ
て変化することをデバイス・シミュレーションによって
正確に解析するためには、図３に示すように、半導体／
金属界面をショットキー接合として扱う必要がある。図
中の格子点で、半導体／金属における量子力学的トンネ
ル確率を求める。この量子力学的トンネルの起こりにく
さが、コンタクト抵抗となる。
【０００７】このような量子力学的トンネルの空間分布
を用いて、コンタクト抵抗の影響を考慮する方法は非常
に精度が良い。しかしながら、ショットキー接合が形成
するトンネルバリアの形状を正確に表現するには、数多
くの格子点を必要とする。例えば、１〜２オングストロ
ームの間隔で格子点を用意する必要がある。その結果、
膨大な格子点数となり、それだけ計算時間がかかる。
【０００８】本発明は、このような点に鑑みてなされた
ものであり、その目的は、物理的精度を損なうことな
く、高速にシミュレーションを実行可能なデバイス・シ
ミュレーション方法およびデバイス・シミュレーション
装置を提供することにある。
【０００９】
【課題を解決するための手段】上述した課題を解決する
ために、本発明は、金属と半導体との界面をもつ半導体
装置を対象として、ポアソン方程式および電流連続式の
少なくとも一つを解くデバイス・シミュレーション方法
において、前記界面の近傍におけるシミュレーション用
離散化格子点上で金属と半導体との間のトンネル確率を
計算した結果に基づいて計算された第１のコンタクト抵
抗と、近似的なコンタクト抵抗の式に基づいて計算され
た第２のコンタクト抵抗と、を比較するステップと、前
記第１および第２のコンタクト抵抗の抵抗値の差異が所
定値未満の半導体領域については前記第２のコンタクト
抵抗を考慮に入れてシミュレーションを実行し、前記第
１および第２のコンタクト抵抗の抵抗値の差異が前記所
定値以上の半導体領域については前記第１のコンタクト
抵抗を考慮に入れてシミュレーションを実行するステッ
プと、を備える。
【００１０】本発明では、精度的に影響のない領域につ
いては、近似的に計算されたコンタクト抵抗を考慮に入
れてシミュレーションを行うため、精度を落とさずに高
速にシミュレーションを行うことができる。
【００１１】また、本発明は、金属と半導体との界面を
もつ半導体装置を対象として、ポアソン方程式および電
流連続式の少なくとも一つを解くデバイス・シミュレー
ション方法において、金属と接する半導体領域に第１の
メッシュを設定するステップと、前記第１のメッシュを
設定した半導体装置の各電極に低電圧を印加した状態
で、前記界面の近傍におけるシミュレーション用離散化
格子点上で金属と半導体との間のトンネル確率の計算結
果を考慮に入れて第１のコンタクト抵抗を計算するステ
ップと、前記第１のコンタクト抵抗と、近似的なコンタ
クト抵抗の式に基づいて計算された第２のコンタクト抵
抗と、を比較するステップと、前記第１および第２のコ
ンタクト抵抗の抵抗値の差異が所定値未満の半導体領域
については、前記第１のメッシュの設定を解除して前記
第１のメッシュよりも粗い第２のメッシュを設定して前
記第２のコンタクト抵抗を考慮に入れてシミュレーショ
ンを実行し、前記第１および第２のコンタクト抵抗の抵
抗値の差異が前記所定値以上の半導体領域については前
記第１のコンタクト抵抗を考慮に入れてシミュレーショ
ンを実行するステップと、を備える。
【００１２】
【発明の実施の形態】以下、本発明に係るデバイス・シ
ミュレーション方法およびデバイス・シミュレーション
装置について、図面を参照しながら具体的に説明する。
【００１３】（第１の実施形態）図１は本発明に係るデ
バイス・シミュレーション装置の第１の実施形態の概略
構成を示すブロック図である。図１のデバイス・シミュ
レーション装置は、前処理部１と、モデル比較部２と、
比較結果テーブル３と、モデル選択部４と、シミュレー
ション実行部５とを備えている。
【００１４】前処理部１は、ユーザが指定した種々の条
件に基づいてシミュレーション構造を定義し、そのシミ
ュレーション構造に初期メッシュを設定する。
【００１５】モデル比較部２は、後述するショットキー
電極モデルで計算されたコンタクト抵抗と後述するコン
タクト抵抗モデルで計算されたコンタクト抵抗とを比較
し、その比較結果を、バリア高さ、有効質量、温度およ
び不純物濃度等の条件ごとに分類して比較結果テーブル
３に格納する。
【００１６】モデル選択部４は、比較結果テーブル３に
基づいて、後述するショットキー電極モデルとコンタク
ト抵抗モデルのいずれかを選択する。
【００１７】シミュレーション実行部５は、モデル選択
部４で選択されたモデルを用いてデバイス・シミュレー
ションを実行する。
【００１８】図２は図１のデバイス・シミュレーション
装置の処理手順を示すフローチャートである。まず、前
処理部１は、ユーザからのシミュレーションの指示を解
釈し（ステップＳ１）、その指示に従ってシミュレーシ
ョン構造を定義する（ステップＳ２）。このとき、ユー
ザからの指示があれば、プロセス・シミュレーションの
結果を用いてデバイス構造を設定する。あるいは、モデ
ラーと呼ばれる形状記述ツールの結果を読み込んでデバ
イス構造を設定してもよい。
【００１９】次に、前処理部１は、デバイス構造にメッ
シュを設定する。すなわちデバイス構造内に格子点を設
ける（ステップＳ３）。このとき、各格子点に不純物分
布を同時に割り当てる。メッシュは、不純物分布の変化
が大きい領域ほど細かく設定する。
【００２０】次に、前処理部１は、シミュレーションの
初期値を設定する（ステップＳ４）。
【００２１】次に、モデル比較部２は、後述するショッ
トキー電極モデルで計算されたコンタクト抵抗と、後述
するコンタクト抵抗モデルで計算されたコンタクト抵抗
とを比較し（ステップＳ５）、比較結果を比較結果テー
ブル３に格納する。
【００２２】ここで、ショットキー電極モデルとは、図
３に示したシミュレーション用の各格子点１１におい
て、量子力学的トンネルによる単位時間あたりの電子の
生成消滅率GRTLeと正孔の生成消滅率GRTLhを計算し、以
下の（１）式および（２）式の電流連続式の右辺に加え
るものである。
【数１】
【００２３】ここで、ｎは電子濃度、νeは電子速度、
ｐは正孔濃度、νｈは電子速度、GRは衝突イオン化、SR
H、Augerなどの従来の生成消滅項である。電子の生成消
滅率GRTLeは、次式で計算される。
【数２】
【００２４】ここで、TTL(ξ)は金属／半導体界面のト
ンネル確率、ｆS(ξ)は半導体中の電子のエネルギー分
布関数、ｆM(ξ)は電極中の電子のエネルギー分布関
数、ξはエネルギー、Sはコントロールヴォリュームの
断面積、Vはコントロールヴォリュームの体積、A*はリ
チャードソン係数、ｋBはボルツマン定数である。コン
トロールヴォリュームとは、シミュレーションに必要な
離散化格子点の各格子点の空間範囲である。通常、この
空間範囲は、隣接する格子点との中点で定義する。正孔
についても（３）式と同様に計算される。
【００２５】図２のステップＳ５では、（１）式および
（２）式の電流連続式と、以下の（４）式に示すポアソ
ン方程式と、を連立させて解いてコンタクト抵抗を求め
る。 ∇ε∇ψ＝−ｑ（ｐ−ｎ＋ＮD−ＮA） （４）
【００２６】ここで、eは誘電率、qは単位素電荷、ＮD
はドナー濃度、NAはアクセプタ濃度である。以上の電流
連続式とポアソン方程式を解くことによって、金属／半
導体界面のトンネル確率が反映された形で、キャリア濃
度ｎとｐの分布、およびポテンシャルyが求まる。
【００２７】各電極での電流値は、電子の電流密度と正
孔の電流密度 を電極の面積で積分することによって求
める。これらの電流密度は（５）式および（６）式のよ
うに、キャリア濃度ｎとｐの分布、およびポテンシャル
yで表される。
【数３】
【００２８】一方、コンタクト抵抗モデルとは、金属／
半導体界面のバリアのトンネル確率を巨視的に見た量で
ある。上述したように、キャリア濃度ｎとｐの分布、お
よびポテンシャルψは金属／半導体界面のトンネル確率
が反映された形で求められているので、これらの電流密
度を積分して得られる電流値には、コンタクト抵抗が自
動的に反映されている。
【００２９】コンタクト抵抗モデルでは、以下の（７）
式に示すコンタクト抵抗の近似式を用いてコンタクト抵
抗Ｒcの値を簡便に計算し、その計算値を考慮に入れて
電流連続式を解く。
【数４】
【００３０】（７）式中のＥ00は（８）式で表される。
【数５】
【００３１】ここで、ｋBはボルツマン定数、ｑは単位
素電荷、Tは温度、A*はリチャードソン係数、φBはバリ
ア高さ、ηはプランク定数、Nimpは不純物濃度、ｍ*は
有効質量、εは誘電率である。
【００３２】図４は比較結果テーブル３の一例を示す図
である。コンタクト抵抗は、金属と半導体とのバリア高
さ、有効質量、温度、および不純物濃度等の条件の影響
を受けるため、図４では、これらの条件ごとに、ショッ
トキー電極モデルで計算されたコンタクト抵抗とコンタ
クト抵抗モデルで計算されたコンタクト抵抗とを並べて
表示している。
【００３３】モデル選択部４は、ショットキー電極モデ
ルで計算されたコンタクト抵抗とコンタクト抵抗モデル
で計算されたコンタクト抵抗との差異が所定値未満であ
れば、コンタクト抵抗モデルを選択し、差異が所定値以
上であれば、ショットキー電極モデルを選択する（図２
のステップＳ６）。
【００３４】図５は、CoSi2／n-Si界面において、ショ
ットキー電極モデルで計算されたコンタクト抵抗とコン
タクト抵抗モデルで計算されたコンタクト抵抗とが不純
物濃度に応じて変化する様子を示す図である。破線がシ
ョットキー電極モデルで計算されたコンタクト抵抗の特
性を示し、実線がコンタクト抵抗モデルで計算されたコ
ンタクト抵抗の特性を示している。
【００３５】図５からわかるように、不純物濃度が５×
１０19〜１×１０20cm-3の範囲で両者は良好に一致す
る。したがって、CoSi2に関しては、上記の濃度範囲内
では、ショットキー電極モデルを用いなくても、コンタ
クト抵抗モデルによるコンタクト抵抗を考慮に入れて精
度よくシミュレーションを行うことができる。そこで、
図５の例では、不純物濃度が５×１０19〜１×１０20cm
-3の範囲ではコンタクト抵抗モデルが選択され、それ以
外の濃度範囲ではショットキー電極モデルが選択され
る。
【００３６】次に、シミュレーション実行部５は、デバ
イス構造の各電極に所定のバイアス電圧を印加した（図
２のステップＳ７）後、ステップＳ６で選択されたモデ
ルを用いてデバイス・シミュレーションを実行する（ス
テップＳ８）。
【００３７】次に、シミュレーション実行部５は、すべ
てのバイアス条件でのデバイス・シミュレーションが終
了したか否かを判定し（ステップＳ９）、まだ実行して
いないバイアス条件があれば、ステップＳ７に戻って新
たなバイアス電圧を印加し、デバイス・シミュレーショ
ンを実行する。一方、すべてのバイアス条件でのデバイ
ス・シミュレーションが終了すれば、処理を終了する。
【００３８】図２のステップＳ８では、コンタクト抵抗
を考慮に入れてデバイス・シミュレーションを行ってい
る。金属と半導体の界面の格子点におけるコンタクト抵
抗をρcとし、界面における格子点とその格子点に隣接
する金属内部の格子点との距離をＬとする。このとき、
図６に示すように、距離Ｌにおける電気伝導率σは、Ｌ
／ρcで与えられる。一方、電子移動度μeは、電荷を
ｑ、電子密度をｎとすると、σ／ｑｎで求められる。従
って、電子移動度μeはＬ／(ρc・ｑｎ)で表される。同
様に、正孔移動度μhはＬ／(ρc・ｑp)で表される。電
子の電流密度の式は（９）式で、正孔の電流密度の式は
（１０）式で表される。
【数６】
【００３９】これら（９）式および（１０）式は、電流
連続式の補助方程式であるため、コンタクト抵抗は、電
流連続式に影響を与える。すなわち、電極の周囲では、
コンタクト抵抗があると電流が流れにくくなる。そのこ
とを、（９）式および（１０）式では、コンタクト抵抗
を移動度に置き換えて表現している。
【００４０】このように、第１の実施形態では、ショッ
トキー電極モデルで計算されたコンタクト抵抗とコンタ
クト抵抗モデルで計算されたコンタクト抵抗とを比較
し、両者の差異が所定値未満であれば、コンタクト抵抗
モデルで計算されたコンタクト抵抗を考慮に入れてデバ
イス・シミュレーションを行うため、ショットキー電極
モデルでシミュレーションを行うよりも高速に、かつ精
度を落とすことなく電子濃度分布と正孔濃度分布を計算
できる。
【００４１】（第２の実施形態）第２の実施形態は、図
４のようなテーブルを設けずにモデル選択を行うもので
ある。
【００４２】図７は本発明に係るデバイス・シミュレー
ション装置の第２の実施形態の概略構成を示すブロック
図である。図７のデバイス・シミュレーション装置は、
前処理部１と、予備シミュレーション実行部６と、モデ
ル選択部４と、シミュレーション実行部５とを備えてい
る。
【００４３】予備シミュレーション実行部６は、金属と
接する半導体領域に細かいメッシュを設定した状態で、
デバイス構造の各電極に低電圧を印加して、ショットキ
ー電極モデルを用いてデバイス・シミュレーションを実
行する。
【００４４】モデル選択部４は、予備シミュレーション
実行部６で計算されたコンタクト抵抗とコンタクト抵抗
モデルで計算されたコンタクト抵抗とを比較し、両者の
差異が所定値未満の半導体領域については、細かいメッ
シュを解除してコンタクト抵抗モデルを選択する。
【００４５】図８は図７のデバイス・シミュレーション
装置の処理手順を示すフローチャートである。図８のス
テップＳ21，Ｓ22は前処理部１の処理であり、ユーザが
入力したシミュレーション条件等を解析して（ステップ
Ｓ21）、シミュレーション構造を定義する（ステップＳ
22）。
【００４６】次に、予備シミュレーション実行部６は、
デバイス構造内の金属と接する半導体領域に細かいメッ
シュを設定し（ステップＳ23）、シミュレーションの初
期値を設定した（ステップＳ24）後、デバイス構造の各
電極に20mV程度の低い正負電圧をそれぞれ印加して、シ
ョットキー電極モデルを用いてデバイス・シミュレーシ
ョンを実行する（ステップＳ25）。
【００４７】次に、モデル選択部４は、シミュレーショ
ンにより得られたショットキー電極モデルでのコンタク
ト抵抗とコンタクト抵抗モデルで計算されたコンタクト
抵抗との差異が所定値未満であるか否かを判定し（ステ
ップＳ26）、所定値未満の半導体領域については細かい
メッシュを解除して粗いメッシュを再生成する（ステッ
プＳ27）。
【００４８】ステップＳ26の判定が否定された場合か、
あるいはステップＳ27の処理が終了すると、シミュレー
ション実行部５は、デバイス構造の各電極に所定のバイ
アス電圧を印加した（ステップＳ28）後、デバイス・シ
ミュレーションを実行する（ステップＳ29）。このと
き、ステップＳ27で粗いメッシュを再生成した半導体領
域については、コンタクト抵抗モデルにより計算された
コンタクト抵抗を利用してデバイス・シミュレーション
を行い、それ以外の領域はショットキー電極モデルを利
用してデバイス・シミュレーションを行う。
【００４９】次に、すべてのバイアス条件でデバイス・
シミュレーションを実行したか否かを判定し（ステップ
Ｓ30）、まだ実行していないバイアス条件があれば、ス
テップＳ28に戻って新たなバイアス電圧を印加し、デバ
イス・シミュレーションを実行する。一方、すべてのバ
イアス条件でのデバイス・シミュレーションが終了すれ
ば、処理を終了する。
【００５０】このように、第２の実施形態では、いった
ん細かいメッシュを生成してショットキー電極モデルに
て予備的なシミュレーションを行ってコンタクト抵抗を
計算し、その計算結果とコンタクト抵抗モデルにより計
算されたコンタクト抵抗との差異が所定値未満であれ
ば、細かいメッシュを解除してコンタクト抵抗モデルを
利用してシミュレーションを行うようにしたため、必要
最小限の半導体領域だけショットキー電極モデルでシミ
ュレーションを行えばよく、精度を維持したままシミュ
レーション時間を短縮できる。
【００５１】上述した実施形態で説明したデバイス・シ
ミュレーション装置は、ハードウェアで構成してもよい
し、ソフトウェアで構成してもよい。ソフトウェアで構
成する場合には、デバイス・シミュレーション装置の機
能を実現するプログラムをフロッピー（登録商標）ディ
スクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュー
タに読み込ませて実行させてもよい。記録媒体は、磁気
ディスクや光ディスク等の携帯可能なものに限定され
ず、ハードディスク装置やメモリなどの固定型の記録媒
体でもよい。
【００５２】また、デバイス・シミュレーション装置の
機能を実現するプログラムを、インターネット等の通信
回線（無線通信も含む）を介して頒布してもよい。さら
に、同プログラムを暗号化したり、変調をかけたり、圧
縮した状態で、インターネット等の有線回線や無線回線
を介して、あるいは記録媒体に収納して頒布してもよ
い。
【００５３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、精度に影響する金属と半導体の界面近傍の半導体
領域のみ、金属と半導体との間のトンネル確率の計算結
果に基づいて計算されたコンタクト抵抗を考慮に入れて
シミュレーションを行い、その他の金属と半導体の界面
近傍の半導体領域については、近似的に計算されたコン
タクト抵抗を考慮に入れてシミュレーションを行うた
め、精度を落とすことなく、計算時間を短縮でき、半導
体デバイスの設計効率の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るデバイス・シミュレーション装置
の第１の実施形態の概略構成を示すブロック図。
【図２】図１のデバイス・シミュレーション装置の処理
手順を示すフローチャート。
【図３】金属と半導体との間に流れるトンネル電流を説
明する図。
【図４】比較結果テーブルの一例を示す図。
【図５】CoSi2／n-Si界面において、ショットキー電極
モデルで計算されたコンタクト抵抗とコンタクト抵抗モ
デルで計算されたコンタクト抵抗とが不純物濃度に応じ
て変化する様子を示す図。
【図６】半導体内部の電気伝導率を説明する図。
【図７】本発明に係るデバイス・シミュレーション装置
の第２の実施形態の概略構成を示すブロック図。
【図８】図７のデバイス・シミュレーション装置の処理
手順を示すフローチャート。
【図９】絶縁ゲート型電界効果トランジスタの断面構造
を示す図。
【図１０】コンタクト抵抗を外付け抵抗で代用した例を
示す図。
【符号の説明】
１ 前処理部 ２ モデル比較部 ３ 比較結果テーブル ４ モデル選択部 ５ シミュレーション実行部 ６ 予備シミュレーション実行部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】金属と半導体との界面をもつ半導体装置を
    対象として、ポアソン方程式および電流連続式の少なく
    とも一つを解くデバイス・シミュレーション方法におい
    て、 前記界面の近傍におけるシミュレーション用離散化格子
    点上で金属と半導体との間のトンネル確率を計算した結
    果に基づいて計算された第１のコンタクト抵抗と、近似
    的なコンタクト抵抗の式に基づいて計算された第２のコ
    ンタクト抵抗と、を比較するステップと、 前記第１および第２のコンタクト抵抗の抵抗値の差異が
    所定値未満の半導体領域については前記第２のコンタク
    ト抵抗を考慮に入れてシミュレーションを実行し、前記
    第１および第２のコンタクト抵抗の抵抗値の差異が前記
    所定値以上の半導体領域については前記第１のコンタク
    ト抵抗を考慮に入れてシミュレーションを実行するステ
    ップと、を備えることを特徴とするデバイス・シミュレ
    ーション方法。
  2. 【請求項２】前記第１および第２のコンタクト抵抗を比
    較するステップは、金属および半導体のエネルギー差
    と、有効質量と、温度と、不純物濃度とを含む条件のそ
    れぞれごとに、前記第１および第２のコンタクト抵抗を
    比較することを特徴とする請求項１に記載のデバイス・
    シミュレーション方法。
  3. 【請求項３】前記シミュレーションを実行するステップ
    は、前記第１のコンタクト抵抗を考慮に入れてシミュレ
    ーションを実行する場合には、前記界面の近傍における
    シミュレーション用離散化格子点上で金属と半導体との
    間のトンネル確率を計算し、このトンネル確率による単
    位時間あたりの電子の生成消滅率と正孔の生成消滅率と
    を電流連続式に付加した状態でこの電流連続式を解くこ
    とを特徴とする請求項1または２に記載のデバイス・シ
    ミュレーション方法。
  4. 【請求項４】金属と半導体との界面をもつ半導体装置を
    対象として、ポアソン方程式および電流連続式の少なく
    とも一つを解くデバイス・シミュレーション方法におい
    て、 金属と接する半導体領域に第１のメッシュを設定するス
    テップと、 前記第１のメッシュを設定した半導体装置の各電極に低
    電圧を印加した状態で、前記界面の近傍におけるシミュ
    レーション用離散化格子点上で金属と半導体との間のト
    ンネル確率の計算結果を考慮に入れて第１のコンタクト
    抵抗を計算するステップと、 前記第１のコンタクト抵抗と、近似的なコンタクト抵抗
    の式に基づいて計算された第２のコンタクト抵抗と、を
    比較するステップと、 前記第１および第２のコンタクト抵抗の抵抗値の差異が
    所定値未満の半導体領域については、前記第１のメッシ
    ュの設定を解除して前記第１のメッシュよりも粗い第２
    のメッシュを設定して前記第２のコンタクト抵抗を考慮
    に入れてシミュレーションを実行し、前記第１および第
    ２のコンタクト抵抗の抵抗値の差異が前記所定値以上の
    半導体領域については前記第１のコンタクト抵抗を考慮
    に入れてシミュレーションを実行するステップと、を備
    えることを特徴とするデバイス・シミュレーション方
    法。
  5. 【請求項５】前記第１のコンタクト抵抗を考慮に入れて
    シミュレーションを実行する場合には、前記界面の近傍
    におけるシミュレーション用離散化格子点上で金属と半
    導体との間のトンネル確率を計算し、このトンネル確率
    による単位時間あたりの電子の生成消滅率と正孔の生成
    消滅率とを電流連続式に付加した状態でこの電流連続式
    を解くことを特徴とする請求項４に記載のデバイス・シ
    ミュレーション方法。
  6. 【請求項６】金属と半導体との界面をもつ半導体装置を
    対象として、ポアソン方程式および電流連続式の少なく
    とも一つを解くデバイス・シミュレーション装置におい
    て、 前記界面の近傍におけるシミュレーション用離散化格子
    点上で金属と半導体との間のトンネル確率を計算した結
    果に基づいて計算された第１のコンタクト抵抗と、近似
    的なコンタクト抵抗の式に基づいて計算された第２のコ
    ンタクト抵抗と、を比較する比較器と、 前記第１および第２のコンタクト抵抗の抵抗値の差異が
    所定値未満の半導体領域については前記第２のコンタク
    ト抵抗を考慮に入れてシミュレーションを実行し、前記
    第１および第２のコンタクト抵抗の抵抗値の差異が前記
    所定値以上の半導体領域については前記第１のコンタク
    ト抵抗を考慮に入れてシミュレーションを実行するシミ
    ュレーション実行手段と、を備えることを特徴とするデ
    バイス・シミュレーション装置。
  7. 【請求項７】金属と半導体との界面をもつ半導体装置を
    対象として、ポアソン方程式および電流連続式の少なく
    とも一つを解くデバイス・シミュレーション装置におい
    て、 金属と接する半導体領域に第１のメッシュを設定するメ
    ッシュ設定手段と、 前記第１のメッシュを設定した半導体装置の各電極に低
    電圧を印加した状態で、前記界面の近傍におけるシミュ
    レーション用離散化格子点上で金属と半導体との間のト
    ンネル確率の計算結果を考慮に入れて第１のコンタクト
    抵抗を計算するコンタクト抵抗計算手段と、 前記第１のコンタクト抵抗と、近似的なコンタクト抵抗
    の式に基づいて計算された第２のコンタクト抵抗と、を
    比較する比較器と、 前記第１および第２のコンタクト抵抗の抵抗値の差異が
    所定値未満の半導体領域については、前記第１のメッシ
    ュの設定を解除して前記第１のメッシュよりも粗い第２
    のメッシュを設定して前記第２のコンタクト抵抗を考慮
    に入れてシミュレーションを実行し、前記第１および第
    ２のコンタクト抵抗の抵抗値の差異が前記所定値以上の
    半導体領域については前記第１のコンタクト抵抗を考慮
    に入れてシミュレーションを実行するシミュレーション
    実行手段と、を備えることを特徴とするデバイス・シミ
    ュレーション装置。
JP2001397233A 2001-12-27 2001-12-27 デバイス・シミュレーション方法およびデバイス・シミュレーション装置 Expired - Lifetime JP3926150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001397233A JP3926150B2 (ja) 2001-12-27 2001-12-27 デバイス・シミュレーション方法およびデバイス・シミュレーション装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001397233A JP3926150B2 (ja) 2001-12-27 2001-12-27 デバイス・シミュレーション方法およびデバイス・シミュレーション装置

Publications (2)

Publication Number Publication Date
JP2003197494A true JP2003197494A (ja) 2003-07-11
JP3926150B2 JP3926150B2 (ja) 2007-06-06

Family

ID=27603096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001397233A Expired - Lifetime JP3926150B2 (ja) 2001-12-27 2001-12-27 デバイス・シミュレーション方法およびデバイス・シミュレーション装置

Country Status (1)

Country Link
JP (1) JP3926150B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302419A (ja) * 2008-06-17 2009-12-24 Nec Corp 半導体素子特性シミュレーション装置、シミュレーション方法およびプログラム
US8458642B2 (en) 2011-03-28 2013-06-04 International Business Machines Corporation Method, a program storage device and a computer system for modeling the total contact resistance of a semiconductor device having a multi-finger gate structure
CN112269060A (zh) * 2020-09-09 2021-01-26 国联汽车动力电池研究院有限责任公司 一种接触电阻及接触电导率辨识方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302419A (ja) * 2008-06-17 2009-12-24 Nec Corp 半導体素子特性シミュレーション装置、シミュレーション方法およびプログラム
US8458642B2 (en) 2011-03-28 2013-06-04 International Business Machines Corporation Method, a program storage device and a computer system for modeling the total contact resistance of a semiconductor device having a multi-finger gate structure
CN112269060A (zh) * 2020-09-09 2021-01-26 国联汽车动力电池研究院有限责任公司 一种接触电阻及接触电导率辨识方法及系统
CN112269060B (zh) * 2020-09-09 2024-01-02 国联汽车动力电池研究院有限责任公司 一种接触电阻及接触电导率辨识方法及系统

Also Published As

Publication number Publication date
JP3926150B2 (ja) 2007-06-06

Similar Documents

Publication Publication Date Title
JP5020562B2 (ja) シミュレーション装置、シミュレーション方法、及び半導体装置の製造方法
Ko et al. A unified model for hot-electron currents in MOSFET's
US20080059547A1 (en) Method and Computer System for Extrapolating Changes in a Self-Consistent Solution Driven by an External Parameter
JP2004200461A5 (ja)
Li et al. A coupled-simulation-and-optimization approach to nanodevice fabrication with minimization of electrical characteristics fluctuation
JP2001188816A (ja) 回路シミュレーション装置、回路シミュレーション方法、回路シミュレーションプログラムを格納したコンピュータ読取り可能な記録媒体および回路製造方法
JP3926150B2 (ja) デバイス・シミュレーション方法およびデバイス・シミュレーション装置
JP2010062441A (ja) シミュレーション装置、及びシミュレーション方法
JPH08139151A (ja) デバイスシミュレーションの方法および装置
JP3877611B2 (ja) シミュレーション装置およびシミュレーション方法
JP2000091573A (ja) Ｍｏｓｆｅｔのシミュレーション方法及び装置
JP2001185713A (ja) デバイスシミュレーション方法
Biegel et al. Efficient multi-dimensional simulation of quantum confinement effects in advanced MOS devices
JP5416966B2 (ja) 半導体装置のシミュレーション装置
US20070021953A1 (en) Device simulation apparatus, device simulation method, and device simulation program
US8296700B2 (en) Analyzing method of semiconductor device, designing method thereof, and design supporting apparatus
JP3993008B2 (ja) デバイス・シミュレーション装置及びデバイス・シミュレーション方法
JP2000269105A (ja) プロセスシミュレータ、プロセスシミュレーション方法、デバイスシミュレータおよびデバイスシミュレーション方法
Amoroso et al. Statistical Study of Bias Temperature Instabilities by Means of 3D “Atomistic” Simulation
KR100772848B1 (ko) Ｍｏｓ 디바이스의 전류를 시뮬레이션하기 위한 레이트 방정식 방법 및 장치
JP2003046076A (ja) シミュレーションシステムおよびシミュレーション方法
JP5292936B2 (ja) 半導体素子特性シミュレーション装置、シミュレーション方法およびプログラム
JPH1056167A (ja) 半導体のシミュレーション方法
Dabhi et al. Compact Model for Trap Assisted Tunneling based GIDL
Tanabe Technology CAD at NEC

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6