JP5416966B2 - 半導体装置のシミュレーション装置 - Google Patents
半導体装置のシミュレーション装置 Download PDFInfo
- Publication number
- JP5416966B2 JP5416966B2 JP2008334637A JP2008334637A JP5416966B2 JP 5416966 B2 JP5416966 B2 JP 5416966B2 JP 2008334637 A JP2008334637 A JP 2008334637A JP 2008334637 A JP2008334637 A JP 2008334637A JP 5416966 B2 JP5416966 B2 JP 5416966B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual electrode
- concentration
- calculation unit
- region
- lattice point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
この発明の第1の実施形態に係るシミュレーション装置について説明する。以下、本実施形態では、例えば絶縁体や空乏層などに囲まれることにより、どの電流経路にも接続されず、電気的にフローティングの状態の外因性半導体領域(以下、フローティング領域FAと呼ぶ)を含む半導体装置を対象に、電気特性(例えば電子濃度、正孔濃度、及び静電ポテンシャル)を解析するデバイスシミュレーション装置について説明する。
次に上記フローティング領域FAの電気特性を解析するシミュレーション装置について、図2を用いて説明する。図2は、本実施形態に係るシミュレーション装置10のブロック図である。
領域判定部11は、後述する格子点のキャリア濃度に基づいてフローティング領域FAの存在の有無を判定する。領域判定部11は、元々存在するフローティング領域FAを判定する他、例えば外部電圧を印加されることにより発生する反転層、すなわちフローティング領域FAの有無も判定する。
決定部12は、領域判定部11が判定したフローティング領域FAのうち、どの領域を仮想電極として機能させるかを決定する。具体的にはフローティング領域FAであれば仮想電極と機能させる領域の位置はどこでもよいが、好ましくは空乏層が発生しないであろう位置である。そして、仮想電極として機能させる領域の格子点の位置座標情報などを電圧入力部20及びキャリア濃度算出部21へと供給する。
算出部13は、上記決定部12から供給された上記格子点において算出したキャリア濃度に基づいて、該仮想電極に流れる電流値を算出し、該電流値をゼロになるよう制御する。仮想電極に流れる電流の向きは、フローティング領域FAにおける電位と仮想電極に印加される電圧の大きさにより変化する。すなわち、フローティング領域FAにおける電位が仮想電極に印加される電圧よりも大きいと、該フローティング領域FAから仮想電極へと電流が流れ込む。他方、フローティング領域FAにおける電位が仮想電極に印加される電圧よりも小さいと、仮想電極から該フローティング領域FAへと電流が流れ込む。算出部13は上記仮想電極に流れる電流値がゼロとなるよう、該仮想電極に印加する電圧を制御する。これにより算出部13は、フローティング領域及び仮想電極の電子濃度n、正孔濃度p、及び静電ポテンシャルΨを算出する。
電圧入力部20は、判定部24の制御に従って、仮想電極に印加する電圧の大きさを制御する。これにより電圧入力部20は、仮想電極における格子点の電子または正孔の擬フェルミ準位を設定する。つまり電圧入力部20は、判定部24から受け取った信号に応じて、電極に印加する電圧を低下させまたは上昇させる。これにより、電子または正孔の濃度分布をそれぞれ設定する。
キャリア濃度算出部21は、上記決定部12から供給された格子点における電子または正孔について電流密度連続式を解析する。すなわち、フローティング領域FAの単位時間・単位体積あたりのキャリアの増加を算出することで、電子または正孔の濃度分布を得る。この際、キャリアの増加の要因としてあげられる要素は、例えば電子または正孔のドリフト電流及び拡散電流、並びに例えば光の照射等、外部の要因である。
静電ポテンシャル算出部22は、上記電圧入力部20及びキャリア濃度算出部21により算出された電子及び正孔の濃度分布に基づき、ポアソンの方程式を解析する。これにより、算出部22はフローティング領域の静電ポテンシャルΨ、すなわちフローティング領域の電位、電子濃度n、及び正孔濃度pを導出する。
電流算出部23は、電圧入力部20、キャリア濃度算出部21、及び静電ポテンシャル算出部22の連立方程式により算出された、静電ポテンシャルΨ及び電子濃度nまたは正孔濃度pに基づき、電子電流密度または正孔電流密度を求める。そして電流算出部23は、電子電流密度または正孔電流密度に基づき、仮想電極全体を体積積分または面積分することで、該電極に流れる(以下、湧き出しと表現することがある)端子電流IFを算出する。
判定部24は、上記電極に流れる端子電流IF及び仮想電極に印加されている電圧の値に基づき、電圧入力部20が仮想電極に印加する電圧を制御する。この際判定部24は、仮想電極に流れる電流がゼロになるよう、制御する。換言すれば、判定部24はフローティング領域FAの例えば電子の擬フェルミ準位と、仮想電極と見なした領域における電子の擬フェルミ準位とを一致させるよう制御する。この際判定部24は、電圧入力部20に対して電圧を上昇または低下させるよう命令しても良いし、または電圧の具体的な値を与えても良い。
次に、図3を用いて上記シミュレーション装置10の動作について説明する。図3は、本実施形態に係るシミュレーション方法のフローチャートである。
まず、領域判定部11は、シミュレーション対象となる半導体装置において、外因性半導体領域が発生しているか否かを確認する。以下、ステップS0の詳細について説明する。本ステップにおいて領域判定部11は、半導体装置を隙間及び重複のないよう四角形で分割する。この様子を図4に示す。図4は、図1(a)〜(c)のいずれかに示す半導体装置を2次元で表した模式図である。以下、紙面をxy平面とし、紙面の垂直方向がz軸であるものとする。
次に領域判定部11は、外因性半導体領域を形成する格子点li、つまり電子過剰または正孔過剰格子点が、電気的にフローティングなのかを確認する。本ステップの詳細につき、以下、電子過剰格子点の場合を例に説明する。正孔過剰格子点の場合も同様である。
次に領域判定部11は、電気的にフローティングと判定された格子点liを含む半導体領域の周囲に配置された領域の格子点liのキャリア濃度を測定する。これにより、電気的にフローティングと判定された半導体領域の周囲が、該半導体領域とは異なる外因性を持つ領域なのか、それとも絶縁体なのかが判定できる。なお、上記周囲の領域における情報については、領域判定部11が判定するのでは無く、外部から与えられてもよい。
次に決定部12は、上記外因性半導体領域において、仮想電極として機能させる領域を決定する。まず決定部12は、領域判定部11から、いずれの格子点liが電子過剰フローティング格子点であるかの情報を得る。そして決定部12は、電子過剰フローティング格子点とされる格子点liを頂点とするいずれかの四角形の領域を、仮想電極として機能させる(正孔過剰フローティング格子点の場合も同様)。そして、ステップS4の処理に進む。
次に領域判定部11は、ステップS3で判定した電子過剰フローティング格子点に基づいて、フローティング領域FAの範囲を確認する。正孔過剰フローティング格子点の場合も同様である。以下、ステップS4の詳細を説明する。
次に、算出部13がフローティング領域FAの電気特性を解析する。解析にあたって算出部13は、領域判定部11によって格子点毎に設定されたコントロールボリュームCVi単位での電気特性を解析する。算出部13は、領域判定部11から、各格子点に対応する領域がn型領域であるか、p型領域であるか、または絶縁体であるか、なる情報を得る。そして、以下の3つの取り得る場合について、異なる解析方法を採用する。すなわち
CASE I:フローティング領域FAがn型で、周囲がp型である場合
CASE II:フローティング領域FAがp型で、周囲がn型である場合
CASE III:フローティング領域FAがn型またはp型で、周囲が絶縁体である場合
以下、各ケースについて、算出部13の処理の詳細について説明する。
まず、CASE Iについて、図5を用いて説明する。CASE Iは、図1(a)の場合に相当する。図5は、CASE IにおけるステップS5の詳細である。
まず、キャリア濃度算出部21は、各々の格子点における電子の擬フェルミ準位を設定し、電子濃度nを算出する。以下、本処理について説明する。まず、仮想電極となる領域について、図6を用いて説明する。図6は図4において、フローティング領域FAを分割した四角形を拡大した模式図である。
従って、格子点la、i、nにおける電子の擬フェルミ準位EFe、ainは、下記(3)式で表すことが出来る。
ここでφe、iは、電子の擬フェルミポテンシャルである。よって、上記格子点la、i、nにおける電子濃度na、iは下記(4)式で表される。
次に、キャリア濃度算出部21は、正孔電流密度連続式を用いて格子点liにおける正孔濃度pを算出する。正孔電流密度連続式は偏微分方程式であるが、これら格子点liにおける偏微分方程式を体積積分した後、更にガウスの定理を適用する。
次に、静電ポテンシャル算出部22は、ステップS11で得られた正孔濃度pa、i及びステップS10で得られた電子濃度na、iを用いてポアソン方程式を解く。これにより仮想電極と見なした領域Aにおける格子点la、i、nの静電ポテンシャルΨa、i、nを求める。ポアソンの式も正孔電流密度連続式同様、偏微分方程式であるが、この偏微分方程式を格子点la、i、nで体積積分した後、更にガウスの定理を適用する。ポアソンの方程式は下記(14)式で表される。
次に電流算出部23は、上記(15)式、及び(16)式から算出される電子濃度na、iを用いて、仮想電極の単位面積から湧き出る電子電流密度Jeの値を、算出する。
算出部13は、ステップS10乃至S13までの解析を、該仮想電極における全ての格子点liに対して、すなわち仮想電極とみなした領域の表面からその内部にまで実行したか否かを確認する。仮想電極と見なした全ての格子点liについて上記ステップS10乃至S13までの処理を実行した場合(S14、YES)、ステップS15に進む。全ての格子点liに対する解析が終了していない場合(S14、NO)、シミュレーション装置10は、ステップS10乃至S13までの処理を繰り返す。
次に、電流算出部23は、全ての格子点liの電子濃度na、iに基づいて算出された電子電流密度Jeにつき、電極全体を体積積分または面積分することで、該電極から湧き出る端子電流IFを算出する。以下、電流算出部23による仮想電極から湧き出る端子電流IFの算出手順について説明する。
ステップS15の後、判定部24は、仮想電極から湧き出る端子電流IFに応じて、電圧入力部20が該仮想電極に印加する電圧の値を制御する。すなわち判定部24は、電流算出部23から与えられた端子電流IFをゼロとなるように制御する。これにより、フローティング領域FAの電子濃度a、i、及び静電ポテンシャルΨa、i、n、すなわち電位の値がそれぞれ確認できる。
次に、上記CASE IIについて図9を用いて説明する。図9はCASE IIにおけるステップS5の詳細である。
まず、電圧入力部20は、各々の格子点における正孔の擬フェルミ準位を設定し、正孔濃度pを算出する。本処理は、CASE Iにおいて電子につき行った処理を正孔について行うものである。CASE Iと同様、図6に示す領域を仮想電極として機能させたと仮定する。
従って、格子点lc、i、nにおける正孔の擬フェルミ準位EFh、cinは、下記(21)式で表すことが出来る。
そして、(21)式より、正孔濃度pc、iが設定される。正孔濃度pc、iは下記(22)式で表すことが出来る。
次に、キャリア濃度算出部21は、電子電流密度連続式を用いて格子点lc、i、nにおける電子濃度nc、iを算出する。つまりこの場合、仮想電極と見なした領域Cにおける格子点lc、i、nの電子の擬フェルミ準位が未知数である。またCASE Iと同様にこの偏微分方程式である電子電流密度連続式を格子点lc、i、nで体積積分した後、更にガウスの定理を適用する。これにより仮想電極と見なした領域、すなわち着目している格子点la、i、nの電子濃度nc、iが算出される。電子電流密度連続式は下記(25)式で表される。
次に、静電ポテンシャル算出部22は、ステップS21で得られた電子濃度nc、i、及びステップS20で得られた正孔濃度pc、iを用いてポアソン方程式を解く。これにより仮想電極と見なした領域Cにおける格子点lc、i、nの静電ポテンシャルΨc、i、nが求まる。ポアソンの式も電子電流密度連続式同様、偏微分方程式であるが、この偏微分方程式を格子点lc、i、nで体積積分した後、更にガウスの定理を適用する。なお、ポアソン方程式は電子濃度及び正孔濃度の添え字aをcに変えた以外、(14)式と同様に表されるため、ここでは省略する。
次に電流算出部23は、上記(26)式、及び(27)式から算出される正孔濃度pc、iを用いて仮想電極の単位面積から湧き出る正孔電流密度Jhの値を算出する。正孔電流密度Jhは下記(28)式で表される。
そして、電圧入力部20は、ステップS20乃至S23までの解析を、仮想電極とみなした領域の全ての格子点について実行したか否かを確認する。実行した場合(S24、YES)、ステップS15に進む。実行されていない場合(S24、NO)、シミュレーション装置10は、ステップS20乃至S23までの処理を繰り返す。
電流算出部23は、全ての格子点liの正孔濃度pc、iから算出された正孔電流密度Jhに基づき、電極全体を体積積分または面積分することで、該電極から湧き出る端子電流IFを算出する。端子電流IFは(18)式で表される。なお、仮想電極から湧き出る正孔電流密度Jhについて、該仮想電極に対し体積積分又は面積積分を行う場合、上記(19)式において、電子電流密度Jeを正孔電流密度Jhに置き換えることで、端子電流IFが得られる。端子電流IFは(29)式で表される。
次にCASE Iで説明したステップS16の処理を行う。つまり判定部24は、端子電流IFがゼロとなるように制御する。これにより、フローティング領域FAの正孔濃度a、i、及び静電ポテンシャルΨc、i、n、すなわち電位の値が確認できる。
次に、CASE IIIについて、図11を用いて説明する。図11は、CASE IIIにおけるステップS5の詳細である。
まず、電圧入力部20は仮想電極に電圧が印加する。つまり、仮想電極とみなした格子点liにおいて電子及び正孔の擬フェルミ準位をそれぞれ設定することで、n型半導体領域の電子濃度ni及び正孔濃度piをそれぞれ設定する。以下、本処理について説明する。
次に、静電ポテンシャル算出部22は、ステップS30で得られた電子濃度ne、i及び正孔濃度pe、iの値をそれぞれ用いてポアソン方程式を解く。これにより仮想電極として機能する領域Eにおける格子点le、i、nの電子濃度、正孔濃度、及び静電ポテンシャルΨe、i、nがそれぞれ求まる。なお、ポアソン方程式は電子濃度及び正孔濃度の添え字aまたはcをeに変えた以外、CASE I、IIに示した(14)式と同様に表されるため、ここでは省略する。
次に電流算出部23は、上記(16)式、(27)、及び(30)式から算出される格子点liにおける電子濃度nc、i及び正孔濃度pc、iの値を用いて、仮想電極から湧き出る電子電流密度Je及び正孔電流密度Jhの値をそれぞれ算出する。
そして、ステップS30乃至S33までの解析を、該仮想電極における全ての格子点liに対して実行したか否かを確認する。実行した場合(S24、YES)、電流算出部23は、全ての格子点liの電子濃度ni及び正孔濃度piから算出された電子電流密度Je及び正孔電流密度Jhに基づき、電極全体を体積積分または面積分する。これにより、該仮想電極から湧き出る端子電流IFを算出する。
そして、判定部24は前述した、電流算出部23が該仮想電極から湧き出る端子電流IFがゼロとなるように制御することで、フローティング領域FAの正確な電子濃度n、正孔濃度p、及び静電ポテンシャルΨe、i、n、すなわち電位の値が確認できる。
本実施形態に係るシミュレーション装置であると、フローティング領域FAにおける電気特性の解析精度を向上させることが出来る。本効果につき、以下説明する。
次に、この発明の第2の実施形態に係る半導体装置のシミュレーション装置について説明する。本実施形態では、上記第1の実施形態に係るシミュレーション方法を、具体的な半導体装置に適用した場合の例に関するものである。本実施形態に係るシミュレーション装置の構成は上記第1の実施形態と同一であるため説明を省略する。
このようなフローティング領域FAにオーミック電極を接触させた際に観測されるグラフを図18に示す。オーミック電極を接触させた場合、正孔濃度が電子濃度より高く、p型反転層と誤って判断される。図19は、ショットキー電極を接触させた際に観測されるグラフである。ショットキー電極を接触させた場合にもp型反転層と誤って判断される。しかし、第1の実施形態で説明した方法を用いることで、シミュレーション装置は図17に示す分布を正しく把握出来る。なお、例えフローティング領域FAが非熱平衡状態であったとしても、該フローティング領域FAにおける電気特性を解析することができる。
次に、この発明の第3の実施形態に係る半導体装置のシミュレーション装置について説明する。本実施形態は、上記第1の実施形態で説明したシミュレーション方法を、ソフトウェアを用いて実行するものである。
次に、この発明の第4の実施形態に係る半導体装置のシミュレーション装置について説明する。上記第1乃至第3の実施形態では、DDMに基づいて、仮想電極とみなされた領域の電子濃度、正孔濃度、及び静電ポテンシャルを算出する場合について説明した。本実施形態は、更に他の方程式を用いることにより、これらの要素に加えて他の要素の計算を行うものである。
まず、フローティング領域FAの電荷量Q[C]を求める場合について、図4及び図5を用いて説明する。なお、本実施形態に係るシミュレーション装置の構成は上記第1または第3の実施形態と同一であるため説明を省略する。
また、例えば、熱伝導方程式を上記DDMに含めても良い。すなわち、上記DDMと熱伝導方程式とによる連立方程式を解く。これにより、各格子点liにおける絶対温度Tiを算出することも出来る。また絶対温度Tiを算出には、電流密度連続式及びポアソン方程式と同様に格子点liに対応するコントロールボリュームCVの領域で体積積分を行い、その後、ガウスの定理を適用する。絶対温度Tiを算出する熱伝導方程式は下記(36)式で表される。
Claims (15)
- いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の電子の擬フェルミ準位を設定し、該格子点の電子濃度を算出する第1算出部と、
前記格子点について正孔電流密度連続式を解析することで、正孔濃度を算出する第2算出部と、
前記第1算出部により算出された前記電子濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2算出部により算出された前記正孔濃度を代入したポアソン方程式と、の連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度と、をそれぞれ算出する第3算出部と、
前記第3算出部で算出された前記電子濃度に基づき電子電流密度を算出し、前記仮想電極全体から湧き出る電流を算出する第4算出部と、
前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御する制御部と
を備えることを特徴とする半導体装置のシミュレーション装置。 - いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の正孔の擬フェルミ準位を設定し、該格子点の正孔濃度を算出する第1算出部と、
前記格子点について電子電流密度連続式を解析することで、電子濃度を算出する第2算出部と、
前記第1算出部により算出された前記正孔濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2算出部により算出された前記電子濃度を代入したポアソン方程式と、の連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記正孔濃度と、をそれぞれ算出する第3算出部と、
前記第3算出部で算出された前記正孔濃度に基づき正孔電流密度を算出し、前記仮想電極全体から湧き出る電流を算出する第4算出部と、
前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御する制御部と
を備えることを特徴とする半導体装置のシミュレーション装置。 - いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の電子及び正孔の擬フェルミ準位を設定し、該格子点の電子濃度及び正孔濃度をそれぞれ算出する第1算出部と、
前記第1算出部により算出された前記電子濃度及び正孔濃度をそれぞれ、前記格子点の静電ポテンシャルの関数とみなし、該関数とポアソン方程式との連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度及び前記正孔濃度と、をそれぞれ算出する第3算出部と、
前記第3算出部で算出された前記電子濃度及び前記正孔濃度に基づき電子電流密度及び正孔電流密度をそれぞれ算出し、前記仮想電極全体から湧き出る電流を算出する第4算出部と、
前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御する制御部と
を備えることを特徴とする半導体装置のシミュレーション装置。 - 前記半導体領域を、該半導体領域が備えるキャリア濃度の分布の有無により検索する領域判定部と、
前記領域判定部が判定した前記半導体領域において、前記仮想電極を付する場所を指定する決定部と
を更に備え、前記制御部は、該仮想電極から湧き出る電流に基づき、該仮想電極に与える電圧を制御することで、前記半導体領域と前記仮想電極との擬フェルミ準位を一致させる
ことを特徴とする請求項1乃至3いずれか一項記載の半導体装置のシミュレーション装置。 - 前記第3算出部は、測定対象となる電気特性に関連する方程式を前記連立方程式に加えることで、前記測定対象となる前記電気特性を算出することを特徴とする請求項1乃至3いずれか一項記載の半導体装置のシミュレーション装置。
- 第1算出部が、いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加し、前記仮想電極として機能する前記領域における格子点の第1キャリアの擬フェルミ準位を設定し、該格子点の第1キャリア濃度を算出することと、
第2算出部が、前記格子点について前記第1キャリアとは異なる第2キャリアについての電流密度連続式を解析し、前記第1キャリア濃度とは異なる第2キャリア濃度を算出することと、
第3算出部が、前記第1算出部により算出された前記第1キャリア濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2算出部により算出された前記第2キャリア濃度を代入したポアソン方程式と、の連立方程式を解き、前記格子点の静電ポテンシャルと、前記関数で表される前記第1キャリア濃度と、をそれぞれ算出することと、
第4算出部が、前記第3算出部によって算出された前記第1キャリア濃度に基づき第1キャリア電流密度を算出し、前記仮想電極全体から湧き出る電流を算出することと、
制御部が、前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御することと
を備えることを特徴とする半導体装置のシミュレーション装置による制御方法。 - 第1算出部が、いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加し、前記仮想電極として機能する前記領域における格子点の電子及び正孔の擬フェルミ準位を設定し、該格子点の電子濃度及び正孔濃度をそれぞれ算出することと、
第3算出部が、前記第1算出部により算出された前記電子濃度及び正孔濃度をそれぞれ、前記格子点の静電ポテンシャルの関数とみなし、該関数とポアソン方程式との連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度及び前記正孔濃度と、をそれぞれ算出することと、
第4算出部が、前記第3算出部によって算出された前記電子濃度及び前記正孔濃度に基づき電子電流密度及び正孔電流密度をそれぞれ算出し、前記仮想電極全体から湧き出る電流を算出することと、
制御部が、前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御することと
を備えることを特徴とする半導体装置のシミュレーション装置による制御方法。 - 領域判定部が、前記半導体領域を、該半導体領域が備えるキャリア濃度の分布の有無により検索することと、
決定部が、前記領域判定部が判定した前記半導体領域において、前記仮想電極を付する場所を指定することと
を更に備え、前記制御部は、該仮想電極から湧き出る電流に基づき、該仮想電極に与える電圧を制御することで、前記半導体領域と前記仮想電極との擬フェルミ準位を一致させる
ことを特徴とする請求項6または7記載の半導体装置のシミュレーション装置による制御方法。 - 前記第3算出部は、測定対象となる電気特性に関連する方程式を前記連立方程式に加えることで、前記測定対象となる前記電気特性を算出することを特徴とする請求項6または7記載の半導体装置のシミュレーション装置による制御方法。
- 前記第1キャリアは、電子または正孔のいずれかである
ことを特徴とする請求項6記載の半導体装置のシミュレーション装置による制御方法。 - シミュレーション装置に、
いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の第1キャリアの擬フェルミ準位を設定し、該格子点の第1キャリア濃度を算出する工程と、
前記格子点について前記第1キャリアとは異なる第2キャリアについての電流密度連続式を解析することで、前記第1キャリア濃度とは異なる第2キャリア濃度を算出する工程と、
前記第1キャリア濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2キャリア濃度を代入したポアソン方程式と、の連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記第1キャリア濃度と、をそれぞれ算出する工程と、
前記第1キャリア濃度に基づき第1キャリア電流密度を算出し、前記仮想電極全体から湧き出る電流を算出する工程と、
前記電流に基づき、前記仮想電極に印加する前記電圧を制御する工程と
を実現させるための制御プログラム。 - シミュレーション装置に、
いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の電子及び正孔の擬フェルミ準位を設定し、該格子点の電子濃度及び正孔濃度をそれぞれ算出する工程と、
前記電子濃度及び正孔濃度をそれぞれ、前記格子点の静電ポテンシャルの関数とみなし、該関数とポアソン方程式との連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度及び前記正孔濃度と、をそれぞれ算出する工程と、
前記関数で表される前記電子濃度及び前記正孔濃度に基づき電子電流密度及び正孔電流密度をそれぞれ算出し、前記仮想電極全体から湧き出る電流を算出する工程と、
前記電流に基づき、前記仮想電極に印加する前記電圧を制御する工程と
を実現させるための制御プログラム。 - 前記半導体領域を、該半導体領域が備えるキャリア濃度の分布の有無により検索する工程と、
前記領域判定部が判定した前記半導体領域において、前記仮想電極を付する場所を指定する工程と
を更に備え、該仮想電極から湧き出る電流に基づき、該仮想電極に与える電圧を制御することで、前記半導体領域と前記仮想電極との擬フェルミ準位を一致させる
請求項11または12記載の制御プログラム。 - 測定対象となる電気特性に関連する方程式を前記連立方程式に加えることで、前記測定対象となる前記電気特性を算出する請求項11または12記載の制御プログラム。
- 前記第1キャリアは、電子または正孔のいずれかである
ことを特徴とする請求項11記載の制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334637A JP5416966B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置のシミュレーション装置 |
US12/563,517 US8165852B2 (en) | 2008-12-26 | 2009-09-21 | Simulation apparatus for a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334637A JP5416966B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置のシミュレーション装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010157597A JP2010157597A (ja) | 2010-07-15 |
JP2010157597A5 JP2010157597A5 (ja) | 2011-07-14 |
JP5416966B2 true JP5416966B2 (ja) | 2014-02-12 |
Family
ID=42285967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008334637A Expired - Fee Related JP5416966B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置のシミュレーション装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8165852B2 (ja) |
JP (1) | JP5416966B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102648616B1 (ko) * | 2022-08-27 | 2024-03-18 | 광주과학기술원 | 반도체 소자 시뮬레이션을 위한 초기해 생성 방법 |
CN116522833B (zh) * | 2023-06-26 | 2023-11-17 | 湖南大学 | 载流子电路建模方法、设备及存储介质 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669493A (ja) | 1992-08-20 | 1994-03-11 | Matsushita Electric Ind Co Ltd | 空乏化シミュレーション装置 |
JP3352936B2 (ja) * | 1997-04-18 | 2002-12-03 | 株式会社東芝 | 電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP4286924B2 (ja) * | 1997-04-18 | 2009-07-01 | 株式会社東芝 | 半導体装置の製造方法、半導体装置の特性評価装置、半導体装置の特性評価方法、及び、半導体装置の特性評価プログラムを記録した機械読み取り可能な記録媒体 |
JP3660137B2 (ja) * | 1998-09-25 | 2005-06-15 | 株式会社東芝 | シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法 |
JP2001185713A (ja) * | 1999-12-22 | 2001-07-06 | Nec Corp | デバイスシミュレーション方法 |
JP2001308201A (ja) * | 2000-04-24 | 2001-11-02 | Nec Corp | 半導体デバイスシミュレーション装置及び方法並びにそのシミュレーションプログラムを記録した記録媒体 |
JP2002094044A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | 半導体装置のシミュレーション方法 |
JP3667676B2 (ja) * | 2001-10-11 | 2005-07-06 | 株式会社東芝 | 半導体装置、半導体装置の製造方法及び半導体装置の電気特性評価システム |
JP2003281213A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | ボディ領域がフローティング動作する部分空乏型mosトランジスタを含む回路のシミュレーション方法及び装置並びにプログラム |
JP2008034431A (ja) * | 2006-07-26 | 2008-02-14 | Denso Corp | 半導体装置の特性シミュレーション方法 |
-
2008
- 2008-12-26 JP JP2008334637A patent/JP5416966B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-21 US US12/563,517 patent/US8165852B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100169061A1 (en) | 2010-07-01 |
US8165852B2 (en) | 2012-04-24 |
JP2010157597A (ja) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Pittino et al. | Models for the use of commercial TCAD in the analysis of silicon-based integrated biosensors | |
EP1782296A2 (en) | Method and computer system for quantum chemical modelling of molecules under non-equilibrium conditions | |
Pittino et al. | Use and comparative assessment of the CVFEM method for Poisson–Boltzmann and Poisson–Nernst–Planck three dimensional simulations of impedimetric nano-biosensors operated in the DC and AC small signal regimes | |
Baumgartner et al. | Predictive simulations and optimization of nanowire field-effect PSA sensors including screening | |
JP5416966B2 (ja) | 半導体装置のシミュレーション装置 | |
Villa et al. | Ignition of discharges in macroscopic isolated voids and first electron availability | |
US5103415A (en) | Computer-simulation technique for numerical analysis of semiconductor devices | |
Fuchs et al. | Electron transport through NiSi2–Si contacts and their role in reconfigurable field-effect transistors | |
Gajewski et al. | WIAS-TeSCA-Two-dimensional semi-conductor analysis package | |
He et al. | On the modeling and simulation of reaction-transfer dynamics in semiconductor-electrolyte solar cells | |
Glitzky et al. | Instationary drift-diffusion problems with Gauss–Fermi statistics and field-dependent mobility for organic semiconductor devices | |
Liu et al. | Overcoming the screening-induced performance limits of nanowire biosensors: a simulation study on the effect of electro-diffusion flow | |
JP6096001B2 (ja) | 構造解析装置 | |
JP2000091573A (ja) | Mosfetのシミュレーション方法及び装置 | |
JP3877611B2 (ja) | シミュレーション装置およびシミュレーション方法 | |
JP4473625B2 (ja) | 半導体デバイス耐圧評価装置及び耐圧シミュレーション方法 | |
Shukkoor et al. | Doping dependence of the contact resistivity of end-bonded metal contacts to thin heavily doped semiconductor nanowires | |
US8296700B2 (en) | Analyzing method of semiconductor device, designing method thereof, and design supporting apparatus | |
JP3926150B2 (ja) | デバイス・シミュレーション方法およびデバイス・シミュレーション装置 | |
KR102648616B1 (ko) | 반도체 소자 시뮬레이션을 위한 초기해 생성 방법 | |
Zhu et al. | Adjoint method for increasing the breakdown voltage and reducing the on-state resistance in wide band gap power transistors | |
Iizuka et al. | Implementation of Coulomb blockade transport on a semiconductor device simulator and its application to tunnel-FET-based quantum dot devices | |
Kim et al. | A theoretical study on tunneling based biosensor having a redox-active monolayer using physics based simulation | |
Shukkoor et al. | Space-charge and current non-uniformities, and contact resistivity of end-bonded metal contacts to thin heavily doped semiconductor nanowires | |
Žeželj | Modeling and optimization of transport processes in modern nanoelectronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
LAPS | Cancellation because of no payment of annual fees |