JP5416966B2 - 半導体装置のシミュレーション装置 - Google Patents

半導体装置のシミュレーション装置 Download PDF

Info

Publication number
JP5416966B2
JP5416966B2 JP2008334637A JP2008334637A JP5416966B2 JP 5416966 B2 JP5416966 B2 JP 5416966B2 JP 2008334637 A JP2008334637 A JP 2008334637A JP 2008334637 A JP2008334637 A JP 2008334637A JP 5416966 B2 JP5416966 B2 JP 5416966B2
Authority
JP
Japan
Prior art keywords
virtual electrode
concentration
calculation unit
region
lattice point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008334637A
Other languages
English (en)
Other versions
JP2010157597A5 (ja
JP2010157597A (ja
Inventor
利之 遠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008334637A priority Critical patent/JP5416966B2/ja
Priority to US12/563,517 priority patent/US8165852B2/en
Publication of JP2010157597A publication Critical patent/JP2010157597A/ja
Publication of JP2010157597A5 publication Critical patent/JP2010157597A5/ja
Application granted granted Critical
Publication of JP5416966B2 publication Critical patent/JP5416966B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体装置のシミュレーション装置に関する。
例えば電気的特性解析などの半導体装置の評価においては、該半導体装置の電位分布、電子分布、及び正孔分布を計算機で解析するデバイスシミュレーションが知られている(特許文献1参照)。
しかし、従来のシミュレーション方法であると電気的にフローティングな領域を含む半導体装置が評価対象とされる場合、解析結果が得られない、または間違った解析が頻繁に生じてしまうといった問題があった。すなわち、半導体装置を正確に評価できなかった。
特開平6−69493号公報
本発明は、解析精度を向上させる半導体装置のシミュレーション装置を提供しようとするものである。
本発明の一態様に係る半導体装置のシミュレーション装置は、いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の電子の擬フェルミ準位を設定し、該格子点の電子濃度を算出する第1算出部と、前記格子点について正孔電流密度連続式を解析することで、正孔濃度を算出する第2算出部と、前記第1算出部により算出された前記電子濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2算出部により算出された前記正孔濃度を代入したポアソン方程式と、の連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度と、をそれぞれ算出する第3算出部と、前記第3算出部で算出された前記電子濃度に基づき電子電流密度を算出し、前記仮想電極全体から湧き出る電流を算出する第4算出部と、前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御する制御部とを備える。
本発明によれば、解析精度を向上させる半導体装置のシミュレーション装置を提供できる。
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[第1の実施形態]
この発明の第1の実施形態に係るシミュレーション装置について説明する。以下、本実施形態では、例えば絶縁体や空乏層などに囲まれることにより、どの電流経路にも接続されず、電気的にフローティングの状態の外因性半導体領域(以下、フローティング領域FAと呼ぶ)を含む半導体装置を対象に、電気特性(例えば電子濃度、正孔濃度、及び静電ポテンシャル)を解析するデバイスシミュレーション装置について説明する。
まず、上記フローティング領域FAの概念につき、図1(a)〜(c)を用いて説明する。図1(a)〜(c)は、半導体装置の斜視図である。図1(a)は、半導体装置が、p型半導体領域2内にn型半導体領域3を含む場合について示しており、p型半導体領域2は電極1を介して接地されている。この場合、n型半導体領域3に存在する電子が、p型半導体領域2に存在する正孔と結合する。そのため、n型半導体領域3とp型半導体領域2との間には、ドナーイオン濃度Nとアクセプタイオン濃度Nとによる空乏層4が形成される。その結果、n型半導体領域3がフローティング領域FAとなる。
図1(b)は、半導体装置が、n型半導体領域3内にp型半導体領域2を含む場合について示しており、n型半導体領域2は電極1を介して接地されている。この場合も図1(a)と同様に空乏層4が形成され、p型半導体領域3がフローティング領域FAとなる。
図1(c)は、半導体装置が、絶縁体6内にn型半導体領域3を含む場合について示している。この場合、当然ながらn型半導体領域3がフローティング領域FAとなる。n型半導体領域3をp型半導体領域5に置き換えても同様である。また、電極1はp型半導体領域2の裏面に設けられる。
<シミュレーション装置10について>
次に上記フローティング領域FAの電気特性を解析するシミュレーション装置について、図2を用いて説明する。図2は、本実施形態に係るシミュレーション装置10のブロック図である。
図示するようにシミュレーション装置10は、領域判定部11、決定部12、及び算出部13を備える。シミュレーション装置10は、上記フローティング領域FAにおいて仮想電極(以下、非電荷中性電極と呼ぶこともある)として機能する領域の電子濃度n、正孔濃度p、及び静電ポテンシャルΨなどの物理量を算出する。ここで仮想電極とは、便宜的に設けられた電極である。つまり仮想電極とは、シミュレーションを実行する上で便宜上使用されるものであって、半導体領域の一部であるが、シミュレーションの過程においては、あたかも金属として取り扱われたり、または半導体としても取り扱われる。つまり、仮想電極とみなされた領域の電気特性を算出する方法は、半導体領域と同等の算出方法を用いる。以上より、仮想電極は、実際の半導体装置では存在しない電極である。
なおシミュレーション装置10は、フローティング領域FAの電気特性を解析する手段として、後述する電子電流密度連続式、正孔電流密度連続式、及びポアソン方程式を用いるが、一般的にこれら連立方程式をDDM(Drift Diffusion Model)と呼ぶ。以下、各回路ブロックについて説明する。
<領域判定部11について>
領域判定部11は、後述する格子点のキャリア濃度に基づいてフローティング領域FAの存在の有無を判定する。領域判定部11は、元々存在するフローティング領域FAを判定する他、例えば外部電圧を印加されることにより発生する反転層、すなわちフローティング領域FAの有無も判定する。
<決定部12について>
決定部12は、領域判定部11が判定したフローティング領域FAのうち、どの領域を仮想電極として機能させるかを決定する。具体的にはフローティング領域FAであれば仮想電極と機能させる領域の位置はどこでもよいが、好ましくは空乏層が発生しないであろう位置である。そして、仮想電極として機能させる領域の格子点の位置座標情報などを電圧入力部20及びキャリア濃度算出部21へと供給する。
<算出部13について>
算出部13は、上記決定部12から供給された上記格子点において算出したキャリア濃度に基づいて、該仮想電極に流れる電流値を算出し、該電流値をゼロになるよう制御する。仮想電極に流れる電流の向きは、フローティング領域FAにおける電位と仮想電極に印加される電圧の大きさにより変化する。すなわち、フローティング領域FAにおける電位が仮想電極に印加される電圧よりも大きいと、該フローティング領域FAから仮想電極へと電流が流れ込む。他方、フローティング領域FAにおける電位が仮想電極に印加される電圧よりも小さいと、仮想電極から該フローティング領域FAへと電流が流れ込む。算出部13は上記仮想電極に流れる電流値がゼロとなるよう、該仮想電極に印加する電圧を制御する。これにより算出部13は、フローティング領域及び仮想電極の電子濃度n、正孔濃度p、及び静電ポテンシャルΨを算出する。
上記算出部13の詳細について説明する。図示するように、算出部13は電圧入力部20、キャリア濃度算出部21、静電ポテンシャル算出部22、電流算出部23、及び判定部24を備える。以下、それぞれについて説明する。
<電圧入力部20について>
電圧入力部20は、判定部24の制御に従って、仮想電極に印加する電圧の大きさを制御する。これにより電圧入力部20は、仮想電極における格子点の電子または正孔の擬フェルミ準位を設定する。つまり電圧入力部20は、判定部24から受け取った信号に応じて、電極に印加する電圧を低下させまたは上昇させる。これにより、電子または正孔の濃度分布をそれぞれ設定する。
<キャリア濃度算出部21について>
キャリア濃度算出部21は、上記決定部12から供給された格子点における電子または正孔について電流密度連続式を解析する。すなわち、フローティング領域FAの単位時間・単位体積あたりのキャリアの増加を算出することで、電子または正孔の濃度分布を得る。この際、キャリアの増加の要因としてあげられる要素は、例えば電子または正孔のドリフト電流及び拡散電流、並びに例えば光の照射等、外部の要因である。
<静電ポテンシャル算出部22について>
静電ポテンシャル算出部22は、上記電圧入力部20及びキャリア濃度算出部21により算出された電子及び正孔の濃度分布に基づき、ポアソンの方程式を解析する。これにより、算出部22はフローティング領域の静電ポテンシャルΨ、すなわちフローティング領域の電位、電子濃度n、及び正孔濃度pを導出する。
<電流算出部23について>
電流算出部23は、電圧入力部20、キャリア濃度算出部21、及び静電ポテンシャル算出部22の連立方程式により算出された、静電ポテンシャルΨ及び電子濃度nまたは正孔濃度pに基づき、電子電流密度または正孔電流密度を求める。そして電流算出部23は、電子電流密度または正孔電流密度に基づき、仮想電極全体を体積積分または面積分することで、該電極に流れる(以下、湧き出しと表現することがある)端子電流IFを算出する。
<判定部24について>
判定部24は、上記電極に流れる端子電流IF及び仮想電極に印加されている電圧の値に基づき、電圧入力部20が仮想電極に印加する電圧を制御する。この際判定部24は、仮想電極に流れる電流がゼロになるよう、制御する。換言すれば、判定部24はフローティング領域FAの例えば電子の擬フェルミ準位と、仮想電極と見なした領域における電子の擬フェルミ準位とを一致させるよう制御する。この際判定部24は、電圧入力部20に対して電圧を上昇または低下させるよう命令しても良いし、または電圧の具体的な値を与えても良い。
例えば、フローティング領域FAの電位が、例えば光電効果などにより、時刻tk(kは自然数)において電位VOLから変化する場合を考える。すなわち、フローティング領域FAが非熱平衡状態となり、電位が時間変化する過渡現象の場合である。この場合判定部24は、仮想電極に流れる単位時間当たりの電流IFとフローティング領域FAが備える容量CFとを用いて、時刻tkにおける該フローティング領域FAの電位を算出する。下記(1)式に、過渡状態での関係式を表す。
VOLは時刻t=kでのフローティング領域FAの電位であり、VOL(k+1)は時刻t=(k+1)での電位である。
そして、判定部24は上記(1)式で示した電圧VOL(k+1)を測定しつつ、該仮想電極から湧き出る端子電流IFを0[A]にするよう、仮想電極に測定した該電圧VOL(k+1)を印加する。
なお、フローティング領域FAにおける容量CFは事前に算出しておいてもよい。しかし、該フローティング領域FAの電気特性が変化するという点に鑑みると、時刻に応じて変化する容量を測定しながら、電圧入力部20が印加する電圧を算出してもよい。具体的には仮想電極と電極1とを流れる交流小信号を観測して、フローティング領域FAの備える容量を測定する。なお、算出部13を構成するいずれかがフローティング領域FAの容量を算出してよい。
<シミュレーション装置10の動作について>
次に、図3を用いて上記シミュレーション装置10の動作について説明する。図3は、本実施形態に係るシミュレーション方法のフローチャートである。
<ステップS0>
まず、領域判定部11は、シミュレーション対象となる半導体装置において、外因性半導体領域が発生しているか否かを確認する。以下、ステップS0の詳細について説明する。本ステップにおいて領域判定部11は、半導体装置を隙間及び重複のないよう四角形で分割する。この様子を図4に示す。図4は、図1(a)〜(c)のいずれかに示す半導体装置を2次元で表した模式図である。以下、紙面をxy平面とし、紙面の垂直方向がz軸であるものとする。
図示するように、領域判定部11は、四角形の頂点のそれぞれに格子点l(i:自然数)を配置する。そして、領域判定部11は格子点lのキャリア濃度を測定する。その結果、格子点lにおいて電子濃度nが正孔濃度pよりも多いならば、その格子点lを電子過剰格子点と呼ぶ。他方、格子点lにおいて電子濃度nが正孔濃度pよりも少ないならば、その格子点lを正孔過剰格子点と呼ぶ。そして領域判定部11は、いずれかの格子点lが電子過剰格子点、または正孔過剰格子点であれば、外因性半導体領域が発生している、と判定する。これにより、各格子点lがn型領域であるかp型領域であるかを判断できる。
領域判定部11は、上記ステップS0の処理を、格子点lの全てにつき行う。そして、全ての格子点lが、電子過剰格子点でも正孔過剰格子点でもなければ、外因性半導体領域が発生していないものと判定し、処理を終える。他方、外因性半導体領域が発生していた場合には、ステップS1の処理に進む。
<ステップS1>
次に領域判定部11は、外因性半導体領域を形成する格子点l、つまり電子過剰または正孔過剰格子点が、電気的にフローティングなのかを確認する。本ステップの詳細につき、以下、電子過剰格子点の場合を例に説明する。正孔過剰格子点の場合も同様である。
まず領域判定部11は、例えば電子過剰格子点とされる格子点lを基点として、該格子点lに隣接する格子点lで形成された四角形の辺を伝いつつ、経路上の全ての格子点が電子過剰格子点であるような、電極1までの経路の形成を試みる。その結果、電極1までの経路が形成できない場合、領域判定部11は、それらの格子点lを電気的にフローティングであると判定する。このように電気的にフローティングである電子過剰格子点を、以下、電子過剰フローティング格子点と呼ぶ。他方、電気的にフローティングである正孔過剰格子点を、以下、正孔過剰フローティング格子点と呼ぶ。
領域判定部11は、上記の処理を、全ての格子点lにつき行う。全ての格子点lについて処理が終了した時点において、全ての格子点lが電子過剰フローティング格子点でない場合、すなわち電極1までの経路が形成できた場合、シミュレーション装置10は解析を終了する。他方、いずれかの格子点lが電子過剰フローティング格子点であった場合には、ステップS2に進む。
<ステップS2>
次に領域判定部11は、電気的にフローティングと判定された格子点lを含む半導体領域の周囲に配置された領域の格子点lのキャリア濃度を測定する。これにより、電気的にフローティングと判定された半導体領域の周囲が、該半導体領域とは異なる外因性を持つ領域なのか、それとも絶縁体なのかが判定できる。なお、上記周囲の領域における情報については、領域判定部11が判定するのでは無く、外部から与えられてもよい。
<ステップS3>
次に決定部12は、上記外因性半導体領域において、仮想電極として機能させる領域を決定する。まず決定部12は、領域判定部11から、いずれの格子点lが電子過剰フローティング格子点であるかの情報を得る。そして決定部12は、電子過剰フローティング格子点とされる格子点lを頂点とするいずれかの四角形の領域を、仮想電極として機能させる(正孔過剰フローティング格子点の場合も同様)。そして、ステップS4の処理に進む。
<ステップS4>
次に領域判定部11は、ステップS3で判定した電子過剰フローティング格子点に基づいて、フローティング領域FAの範囲を確認する。正孔過剰フローティング格子点の場合も同様である。以下、ステップS4の詳細を説明する。
まず領域判定部11は、上記電子過剰フローティング格子点の各々につき、コントロールボリューム(control volume)CVを設定する。コントロールボリュームCVとは、格子点を3次元に囲むような空間であり、その空間は、該空間内の任意の位置から、該空間が属する格子点lまでの距離が、他の格子点までの距離に比べ短くなるように設定される。
領域判定部11は、全ての電子過剰フローティング格子点につきコントロールボリュームCVを設定した後、これらをまとめた領域を、1つのフローティング領域FAと判定する。つまり、この場合コントロールボリュームCVは、外因性領域のうち、実際に電気的にフローティングである領域をはみ出すように分布することになる。
つまり、1つの格子点lに対応するコントロールボリュームCVの体積をVとし、フローティング領域FAに含まれる格子点の数がN個(Nは自然数)とすると、フローティング領域FAの体積は、N・Viとなる。
次に、ステップS5の処理に進む。
<ステップS5>
次に、算出部13がフローティング領域FAの電気特性を解析する。解析にあたって算出部13は、領域判定部11によって格子点毎に設定されたコントロールボリュームCV単位での電気特性を解析する。算出部13は、領域判定部11から、各格子点に対応する領域がn型領域であるか、p型領域であるか、または絶縁体であるか、なる情報を得る。そして、以下の3つの取り得る場合について、異なる解析方法を採用する。すなわち
CASE I:フローティング領域FAがn型で、周囲がp型である場合
CASE II:フローティング領域FAがp型で、周囲がn型である場合
CASE III:フローティング領域FAがn型またはp型で、周囲が絶縁体である場合
以下、各ケースについて、算出部13の処理の詳細について説明する。
<CASE I>
まず、CASE Iについて、図5を用いて説明する。CASE Iは、図1(a)の場合に相当する。図5は、CASE IにおけるステップS5の詳細である。
<<ステップS10>>
まず、キャリア濃度算出部21は、各々の格子点における電子の擬フェルミ準位を設定し、電子濃度nを算出する。以下、本処理について説明する。まず、仮想電極となる領域について、図6を用いて説明する。図6は図4において、フローティング領域FAを分割した四角形を拡大した模式図である。
図6に示すように、格子点l107乃至格子点l109、格子点l112乃至格子点l114、及び格子点l117乃至格子点l119で形成された四角形からなる領域を、仮想電極として機能させたと仮定する。また紙面はz=0のxy平面を示しており、z=0のxy平面を、n型半導体領域と仮想電極との界面とする。勿論、仮想電極はz軸方向に厚みを有しているが、紙面の都合上、図6では図示を省略する。つまり、格子点l107乃至格子点l109、格子点l112乃至格子点l114、及び格子点l117乃至格子点l119は、界面上に配置される。そして、界面を境にz≧0の範囲を仮想電極とみなし、z<0の範囲をn型半導体領域とする。
まず電圧入力部20は、仮想電極として機能する格子点lに電圧を印加する。つまり、電圧入力部20は格子点lにおける電子の擬フェルミ準位を指定することで、該格子点lの電子濃度nを設定する。この様子について、図7を用いて説明する。図7は上記図6で示した仮想電極とフローティング領域FAとの界面におけるエネルギー状態であり、例えば格子点l107での様子を示す。図中において、Eは伝導帯の底のエネルギー準位、Eは価電子帯のエネルギー準位を示し、伝導帯Eからχだけ大きい値を半導体の真空準位qΨとする。χは電子親和力である。また図6を用いて前述したように、z≧0に配置された格子点lを、仮想電極側(図中、領域Aと表記)に配置されていると仮定する。そして、界面(z=0)における格子点l107を格子点la、107、1とし、z≧0方向に向かって、すなわち仮想電極として機能する領域の表面から内部にむかって、格子点la、107、2、格子点la、107、3、…、格子点la、107、nが順次配置されているものとする。
電圧入力部20は、格子点l107に対応する全ての格子点la、107、1乃至格子点la、107、nについて電圧をそれぞれ印加することで、該格子点la、107、1乃至格子点la、107、nのそれぞれに対応した電子濃度nを設定する。以上、特に格子点l107について説明したが、他の格子点lについても同様である。
つまり、電圧入力部20は、仮想電極に印加する電圧の大きさを制御することで、例えば仮想電極の領域における格子点la、i、nの電子の擬フェルミ準位を設定する。具体的には、電圧入力部20は仮想電極とみなされた格子点la、i、nに与える印加電圧Vappl(エネルギー)を、電子の擬フェルミポテンシャルφの値として設定する。またこの時、フローティング領域FAに擬フェルミ準位を用いるのは、例えば光の照射などの外部からの影響により該フローティング領域FAが非熱平衡状態になるため、フェルミ準位を指定することができないからである。なお、フローティング領域FAが熱平衡状態にある場合は、擬フェルミ準位はフェルミ準位と一致している。
そして、これにより格子点la、i、nの擬フェルミポテンシャルφe、iと印加電圧Vapplとの関係は下記(2)式で表される。
φe、i=Vappl …(2)
従って、格子点la、i、nにおける電子の擬フェルミ準位EFe、ainは、下記(3)式で表すことが出来る。
Fe、ain=−qφe、i …(3)
ここでφe、iは、電子の擬フェルミポテンシャルである。よって、上記格子点la、i、nにおける電子濃度na、iは下記(4)式で表される。
ここで、qは素電荷(1.6×10−19)、kはボルツマン定数、Tはフローティング領域FAを構成する全ての格子点lの絶対温度、Nは伝導帯の有効状態密度である。なお、Nは下記(5)式で表すことが出来る。
ここで、hはプランク定数、m は導電率有効質量である。なお、一般的に電子濃度n、正孔濃度pは下記(6)式及び(7)式で表わされる。
ここで、δEc及びδEはそれぞれバンドギャップナローイング効果による伝導体及び価電子帯のエネルギーの変化量である。また、EFeは電子の擬フェルミ準位、EFhは正孔の擬フェルミ準位である。そして、Nは価電子帯の有効状態密度である。上記(6)式、(7)式、及びn×p=nie から実効的真性キャリア密度nieについて下記(8)式で表すことができる。
ここで、E=(E−E)である。そして、上記(8)式を用いて上記(6)及び(7)式はそれぞれ下記(9)式及び(10)式で表わされる。
なお、Eは真性フェルミ準位であり、下記(11)式で表される。
ここで、格子点la、i、nにおける真性フェルミ準位をEa、i、nと記載する。また前述のようにE+χ=−qΨである。そして上記(4)式は、実行的真性キャリア濃度nie及び真性フェルミ準位をEa、i、nを用いると下記(12)式で表わされる。
これにより、まずは格子点la、i、nにおける電子濃度na、iが設定される。これは、格子点la、i、nにおける電子濃度na、iを決定すべく、上記(12)式により仮想電極と見なされた領域に位置する該格子点la、i、nの電子の擬フェルミ準位が設定されるからである。
<<ステップS11>>
次に、キャリア濃度算出部21は、正孔電流密度連続式を用いて格子点lにおける正孔濃度pを算出する。正孔電流密度連続式は偏微分方程式であるが、これら格子点lにおける偏微分方程式を体積積分した後、更にガウスの定理を適用する。
以下、ここでは簡単化の為、格子点lに対応するコントロールボリュームCVを用いて正孔濃度pを算出する方法について以下説明する。まず、コントロールボリュームCVを以下のように設定する。図4にフローティング領域FAを形成し、格子点lに対応するコントロールボリュームCVを設定した様子を示す。図示するように、格子点lに対応するコントロールボリュームCVは、フローティング領域FAを形成する一部であり、該コントロールボリュームCVの表面を∂CVとする。また、図示するように格子点lの上下左右に格子点lが隣接する。
そして、x軸方向で格子点lと隣接するものについては、j=i−1、i+1であり、y軸方向で格子点lと隣接するものについては、j=i−m、i+mとなる。ただし、mはx軸方向に存在する格子点の数に等しい(mは自然数)。
そして、格子点lを始点として、終点を格子点lとした場合の辺をEi、jと表記し、辺Ei、jの長さをdi、jとする。そして、コントロールボリュームCVの表面∂CVのうち、辺Ei、jと交差する面を∂CVi、jとし、∂CVi、jの面積をAi、jとする。すなわち、格子点l毎の電気特性を解析することで、該格子点lにより構成されるフローティング領域FAの電気特性を解析する。
これにより仮想電極と見なした領域、すなわち着目している格子点la、i、nの正孔濃度pa、iが算出される。正孔電流密度連続式は下記(13)式で表される。
ここで、Jp、i,jは格子点la、i、nの正孔電流密度ベクトル、GRはキャリア生成再結合率、である。また、Jp、i、jは辺Ei,jを格子点la、i、nから格子点la、j、nに向かって流れる正孔電流密度である。つまり、(13)式左辺第2項では、格子点la、i、nから該格子点la、i、nの周囲に配置された格子点la、j、nに対して流れる正孔電流を示す。なぜなら、格子点la、i、nから格子点la、j、nに流れる電流Ii、jは、Ii、j[A]=Ai、j[m]×Ji、j[A/m]と表すことが出来るからである。
<<ステップS12>>
次に、静電ポテンシャル算出部22は、ステップS11で得られた正孔濃度pa、i及びステップS10で得られた電子濃度na、iを用いてポアソン方程式を解く。これにより仮想電極と見なした領域Aにおける格子点la、i、nの静電ポテンシャルΨa、i、nを求める。ポアソンの式も正孔電流密度連続式同様、偏微分方程式であるが、この偏微分方程式を格子点la、i、nで体積積分した後、更にガウスの定理を適用する。ポアソンの方程式は下記(14)式で表される。
但し、εは真空の誘電率、εγ、iは格子点lにおける比誘電率である。また、Ψは格子点lにおける静電ポテンシャル、Ψは格子点lにおける静電ポテンシャルである。そして、NA、iは格子点lにおけるアクセプタイオン濃度、ND、iは格子点lにおけるドナーイオン濃度の値である。なお、(14)式中で使用している‘j’は、格子点lと隣接する格子点に付与された番号である。
ここで、(14)式の電子濃度na、iをΨとの関数n(Ψ)とみなす。そして同時に(3)式及び(4)式からn(Ψ)はφe、iの関数でもある。すなわち、電子濃度na、iは、Ψとφe、iとの関数n(Ψ、φe、i)となり、これは(12)式で電圧入力部20が求めた電子濃度na、iでもある。これによりポアソン方程式は更に下記(15)式で表される。
ちなみに(12)式は、(3)式、(8)式、及び(11)式を用いると、下記(16)式で表わされる。
そして上記(15)式と上記(16)式との連立方程式を解く。これにより仮想電極と見なした領域における格子点la、i、nの静電ポテンシャルΨa、i、n、すなわちフローティング領域FAの電位の値が算出できる。
<<ステップS13>>
次に電流算出部23は、上記(15)式、及び(16)式から算出される電子濃度na、iを用いて、仮想電極の単位面積から湧き出る電子電流密度Jの値を、算出する。
まず、上記電子濃度na、iの値を用いて、仮想電極から湧き出る電子電流密度Jを算出する。電子電流密度Jは下記(17)式で表される。
なお、「J 」は電子電流密度Jのベクトル成分、μは電子の移動度である。また、φe,iは前述したように格子点la、i、nにおける電子の擬フェルミポテンシャルであり、電子濃度na、iより容易に求まる。なお、図4、図6では、2次元で表現しているが、実際のシミュレーションでは3次元で行うため、仮想電極とみなした個所では、上記計算を3次元で実行する。すなわち、z≧0の領域に相当する、仮想電極の内部についても上記計算を実行する。すなわち仮想電極aa、i、1からaa、i、nに対し実行する。次にステップS14に進む。
<<ステップS14>>
算出部13は、ステップS10乃至S13までの解析を、該仮想電極における全ての格子点lに対して、すなわち仮想電極とみなした領域の表面からその内部にまで実行したか否かを確認する。仮想電極と見なした全ての格子点lについて上記ステップS10乃至S13までの処理を実行した場合(S14、YES)、ステップS15に進む。全ての格子点lに対する解析が終了していない場合(S14、NO)、シミュレーション装置10は、ステップS10乃至S13までの処理を繰り返す。
<<ステップS15>>
次に、電流算出部23は、全ての格子点lの電子濃度na、iに基づいて算出された電子電流密度Jにつき、電極全体を体積積分または面積分することで、該電極から湧き出る端子電流IFを算出する。以下、電流算出部23による仮想電極から湧き出る端子電流IFの算出手順について説明する。
まず、仮想電極全体から湧き出る端子電流IFの算出方法につき、簡単化のため、図8を用いて説明する。図8は2次元表示であって、図6においてフローティング領域FAに付した仮想電極から湧き出る端子電流IFを示した図である。端子電流IFは、該仮想電極の内部及び外部を通過する電流の差である。
そして格子点l107乃至格子点l109、格子点l112乃至格子点l114、及び格子点l117乃至格子点l119の領域に付された仮想電極の領域を斜線で示す。その仮想電極から湧き出る端子電流IFは下記(18)式で表される。
なおIFoutは仮想電極の表面から外側に流出する電流あり、IFinは仮想電極の内側から表面に流入する電流である。そして、例えば添え字(107、102)は仮想電極の格子点l107から格子点l102へと流れる電流成分を示す。
上記算出方法は2次元での端子電流IFだが、実際はz≧0方向すなわち、仮想電極の厚みを考慮した端子電流IFの値を算出する。つまり上記仮想電極から湧き出る電子電流密度Jにつき、該仮想電極に対し体積積分又は面積積分を行うことで、該仮想電極全体から湧き出る端子電流IFを算出する。つまり、端子電流IFは下記(19)式で表される。
なおここで、∂Ωは電子電流密度Jが湧き出る微小面積、Ωは仮想電極の領域全体を示す。次にステップS16に進む。
<<ステップS16>>
ステップS15の後、判定部24は、仮想電極から湧き出る端子電流IFに応じて、電圧入力部20が該仮想電極に印加する電圧の値を制御する。すなわち判定部24は、電流算出部23から与えられた端子電流IFをゼロとなるように制御する。これにより、フローティング領域FAの電子濃度a、i、及び静電ポテンシャルΨa、i、n、すなわち電位の値がそれぞれ確認できる。
以上により判定部24が仮想電極から湧き出る端子電流IFを制御することで、シミュレーション装置10はフローティング領域FAの電気特性を算出する。なお、例えば光電効果などによりフローティング領域FAが非熱平衡状態であった場合でも、判定部24は前述したように算出された仮想電極から湧き出る電流とフローティング領域FAが備える容量とを用いて、該フローティング領域FAの電位と仮想電極に印加する電圧が一致するよう制御する。
<CASE II>>
次に、上記CASE IIについて図9を用いて説明する。図9はCASE IIにおけるステップS5の詳細である。
<<ステップS20>>
まず、電圧入力部20は、各々の格子点における正孔の擬フェルミ準位を設定し、正孔濃度pを算出する。本処理は、CASE Iにおいて電子につき行った処理を正孔について行うものである。CASE Iと同様、図6に示す領域を仮想電極として機能させたと仮定する。
まず電圧入力部20は、CASE Iと同様、仮想電極として機能する格子点lに電圧を印加する。つまり電圧入力部20は、仮想電極格子点lにおける正孔の擬フェルミ準位を指定することで、該格子点lにおける正孔濃度pを設定する。この様子について、図10を用いて説明する。図10は、図6に示す仮想電極とフローティング領域FAとの界面におけるエネルギーバンド図であり、図7と同様に格子点l107での様子を示す。また、z≧0に配置された格子点lを、仮想電極側(図中、領域Cと表記)と仮定し、z=0において図6に示す格子点lが配置されているものとする。つまり、例えば界面(z=0)における格子点l107を格子点lc、107、1とし、z≧0方向に向かって、すなわち仮想電極とみなされた領域の表面から内部にむかって、格子点lc、107、2、格子点lc、107、3・・・格子点lc、107、nが配置されているものとする。
電圧入力部20は、CASE Iと同様に、格子点l107に対応する全ての格子点lc、107、1乃至lc、107、nに電圧を印加することで、それぞれに対応した正孔濃度pを設定する。格子点l107だけでなく、他の格子点lについても同様である。そして電圧入力部20は、仮想電極に印加する電圧の大きさを制御することで、仮想電極における格子点lc、i、nの正孔の擬フェルミ準位を設定する。これにより、格子点lc、i、nの正孔濃度pc、iが設定される。
具体的には、電圧入力部20は仮想電極とみなされた格子点lc、i、nに与える印加電圧Vappl(エネルギー)を、正孔の擬フェルミポテンシャルφh,iの値として設定する。そして、CASE I同様、正孔の擬フェルミポテンシャルφh、iと印加電圧Vapplとの関係は下記(20)式で表される。
φh、i=Vappl …(20)
従って、格子点lc、i、nにおける正孔の擬フェルミ準位EFh、cinは、下記(21)式で表すことが出来る。
Fh、cin=−qφh、i …(21)
そして、(21)式より、正孔濃度pc、iが設定される。正孔濃度pc、iは下記(22)式で表すことが出来る。
は伝導帯の有効状態密度である。なお、Nは下記(23)式で表すことが出来る。
は導電率有効質量である。また、格子点lc、i、nにおける真性フェルミ準位をEc、i、nとする。そして、実行的真性キャリア濃度を用いると上記(22)式は下記(24)式で表わされる。
これにより、まずは格子点lc、i、nにおける正孔濃度pc、iが設定される。これは、格子点lc、i、nにおける正孔濃度pc、iを決定すべく、上記(24)式により仮想電極と見なされた領域に位置する該格子点lc、i、nの正孔の擬フェルミ準位が設定されるからである。
<<ステップS21>>
次に、キャリア濃度算出部21は、電子電流密度連続式を用いて格子点lc、i、nにおける電子濃度nc、iを算出する。つまりこの場合、仮想電極と見なした領域Cにおける格子点lc、i、nの電子の擬フェルミ準位が未知数である。またCASE Iと同様にこの偏微分方程式である電子電流密度連続式を格子点lc、i、nで体積積分した後、更にガウスの定理を適用する。これにより仮想電極と見なした領域、すなわち着目している格子点la、i、nの電子濃度nc、iが算出される。電子電流密度連続式は下記(25)式で表される。
n、i、jは辺Ei、jを格子点lc、i、nから格子点lc、j、nに向かって流れる電子電流密度である。
<<ステップS22>>
次に、静電ポテンシャル算出部22は、ステップS21で得られた電子濃度nc、i、及びステップS20で得られた正孔濃度pc、iを用いてポアソン方程式を解く。これにより仮想電極と見なした領域Cにおける格子点lc、i、nの静電ポテンシャルΨc、i、nが求まる。ポアソンの式も電子電流密度連続式同様、偏微分方程式であるが、この偏微分方程式を格子点lc、i、nで体積積分した後、更にガウスの定理を適用する。なお、ポアソン方程式は電子濃度及び正孔濃度の添え字aをcに変えた以外、(14)式と同様に表されるため、ここでは省略する。
そして、(14)式における正孔濃度pc、iをΨとの関数p(Ψ)とみなす。同時にp(Ψ)は(21)式及び(22)式からφh、iの関数でもある。すなわち、正孔濃度pa、iは、Ψとφh、iとの関数p(Ψ、φh、i)となり、これは(23)式で電圧入力部20が求めた正孔濃度pc、iでもある。ポアソン方程式は更に下記(26)式で表される。
ちなみに(24)式は、(21)式、(8)式、及び(11)式を用いて下記(27)式で表わされる。
そして上記(26)式と上記(27)式との連立方程式を解く。これにより仮想電極と見なした領域における格子点lc、i、nの静電ポテンシャルΨc、i、n、すなわちフローティング領域FAの電位の値が算出できる。
<<ステップS23>>
次に電流算出部23は、上記(26)式、及び(27)式から算出される正孔濃度pc、iを用いて仮想電極の単位面積から湧き出る正孔電流密度Jの値を算出する。正孔電流密度Jは下記(28)式で表される。
なお、「J 」は正孔電流密度Jのベクトル成分、μは正孔の移動度である。また、φh、iは前述したように格子点lc、i、nにおける正孔の擬フェルミポテンシャルであり、正孔濃度pc、iより容易に求まる。なお、図6では、2次元で表現しているが、実際のシミュレーションでは3次元で行うため、仮想電極とみなした個所では、上記計算を3次元で実行する。すなわち、z≧0の領域に相当する、仮想電極の内部についても上記計算を実行する。すなわちCASE I同様、仮想電極における格子点lc、i、1から格子点lc、i、nに対し実行する。つまり、具体的には図6に示す、格子点l107を含むすべての格子点l108、格子点l109、格子点l112乃至格子点l114、及び格子点l117乃至格子点l119について同様の解析を行う。次にステップS24に進む。
<<ステップS24>>
そして、電圧入力部20は、ステップS20乃至S23までの解析を、仮想電極とみなした領域の全ての格子点について実行したか否かを確認する。実行した場合(S24、YES)、ステップS15に進む。実行されていない場合(S24、NO)、シミュレーション装置10は、ステップS20乃至S23までの処理を繰り返す。
<<ステップS25>>>
電流算出部23は、全ての格子点lの正孔濃度pc、iから算出された正孔電流密度Jに基づき、電極全体を体積積分または面積分することで、該電極から湧き出る端子電流IFを算出する。端子電流IFは(18)式で表される。なお、仮想電極から湧き出る正孔電流密度Jについて、該仮想電極に対し体積積分又は面積積分を行う場合、上記(19)式において、電子電流密度Jを正孔電流密度Jに置き換えることで、端子電流IFが得られる。端子電流IFは(29)式で表される。
<<ステップS16>>
次にCASE Iで説明したステップS16の処理を行う。つまり判定部24は、端子電流IFがゼロとなるように制御する。これにより、フローティング領域FAの正孔濃度a、i、及び静電ポテンシャルΨc、i、n、すなわち電位の値が確認できる。
<CASE III>
次に、CASE IIIについて、図11を用いて説明する。図11は、CASE IIIにおけるステップS5の詳細である。
<<ステップS30>>
まず、電圧入力部20は仮想電極に電圧が印加する。つまり、仮想電極とみなした格子点lにおいて電子及び正孔の擬フェルミ準位をそれぞれ設定することで、n型半導体領域の電子濃度n及び正孔濃度pをそれぞれ設定する。以下、本処理について説明する。
例えば、CASE Iで説明した図6の仮想電極を用いたと仮定する。この場合の仮想電極とフローティング領域FAとの界面におけるエネルギーバンド図を図12に示す。図12では、格子点l107での様子を示す。またz≧0に配置された格子点lを、仮想電極側(図中、領域Eと表記)と仮定する。つまり、例えば界面(z=0)における格子点l107を格子点le、107、1とし、z≧0方向に向かって、すなわち仮想電極とみなされた領域の表面から内部にむかって、格子点le、107、2、格子点le、107、3・・・格子点le、107、nが配置されているものとする。
電圧入力部20は、格子点l107に対応する全ての格子点le、107、1乃至格子点le、107、nについて電圧をそれぞれ印加することで、該格子点le、107、1乃至格子点le、107、nのそれぞれに対応した電子濃度n及び正孔濃度pを設定する。他の格子点lについても同様である。
そしてCASE IIIにおいては、電圧入力部20は仮想電極に印加する電圧の大きさを制御することで、仮想電極とみなされた領域における格子点le、i、nの正孔及び電子の擬フェルミ準位をそれぞれ設定する。つまり、CASE I、IIで説明した(2)式及び(20)式を用いる。つまり、CASE IIIにおいては、格子点lにおける電子の擬フェルミ準位EFe、i及び正孔の擬フェルミ準位EFh,iは、(3)式及び(21)式となり、電子濃度ne、i及び正孔濃度pe、iは(12)式及び(24)式と同一となる。次にステップS31に進む。
<<ステップS31>>
次に、静電ポテンシャル算出部22は、ステップS30で得られた電子濃度ne、i及び正孔濃度pe、iの値をそれぞれ用いてポアソン方程式を解く。これにより仮想電極として機能する領域Eにおける格子点le、i、nの電子濃度、正孔濃度、及び静電ポテンシャルΨe、i、nがそれぞれ求まる。なお、ポアソン方程式は電子濃度及び正孔濃度の添え字aまたはcをeに変えた以外、CASE I、IIに示した(14)式と同様に表されるため、ここでは省略する。
そして、(14)式における電子濃度ne、i及び正孔濃度pe、iをそれぞれΨとの関数n(Ψ)、p(Ψ)とみなす。つまりCASE I、IIと同様に、(14)式に示すポアソン方程式は下記(30)式で表される。
そして上記(16)式、(27)と上記(30)式との連立方程式を解く。
これにより仮想電極として機能する領域における格子点le、i、nの静電ポテンシャルΨe、i、n、すなわちフローティング領域FAの電位の値が算出できる。
<<ステップS32>>
次に電流算出部23は、上記(16)式、(27)、及び(30)式から算出される格子点lにおける電子濃度nc、i及び正孔濃度pc、iの値を用いて、仮想電極から湧き出る電子電流密度J及び正孔電流密度Jの値をそれぞれ算出する。
そして電子電流密度J及び正孔電流密度Jは、CASE I、IIで説明した(17)式及び(28)式で表される。次にステップS34に進む。
<<ステップS34>>
そして、ステップS30乃至S33までの解析を、該仮想電極における全ての格子点lに対して実行したか否かを確認する。実行した場合(S24、YES)、電流算出部23は、全ての格子点lの電子濃度n及び正孔濃度pから算出された電子電流密度J及び正孔電流密度Jに基づき、電極全体を体積積分または面積分する。これにより、該仮想電極から湧き出る端子電流IFを算出する。
すなわち、(17)式及び(28)式を用いて端子電流IFを算出する。仮想電極から湧き出る端子電流IFは下記(31)式で表される。
<<ステップS16>>
そして、判定部24は前述した、電流算出部23が該仮想電極から湧き出る端子電流IFがゼロとなるように制御することで、フローティング領域FAの正確な電子濃度n、正孔濃度p、及び静電ポテンシャルΨe、i、n、すなわち電位の値が確認できる。
<効果>
本実施形態に係るシミュレーション装置であると、フローティング領域FAにおける電気特性の解析精度を向上させることが出来る。本効果につき、以下説明する。
図13は、例えば図4に示すフローティング領域FAの、X軸方向に沿った位置に対する電子濃度nとドナー濃度Nのグラフである。
このようなフローティング領域FAにオーミック電極を接触させた際に観測されるグラフを図14に示す。オーミック電極を接触させた場合、シミュレーション装置は両者の界面において電子濃度nとドナーイオン濃度Nとの間に、中性条件であるn=Nが成り立つと判断する。その結果、仮想電極とオーミック接触をするX=X2〜X3間において半導体領域はn=N(図中n’と表記)を満たすと、誤って判断される。
図15は、ショットキー電極を接触させた際に観測されるグラフである。ショットキー電極を接触させた場合、図示するように、実際の分布よりも少なく判断される。
この点、本実施形態に係る構成であると、非中性電荷電極として機能する仮想電極を用いている。すなわち、仮想電極とみなした領域の格子点lの電気特性を算出する場合であっても、半導体領域と同様の算出方法で算出する。
つまり、CASE Iでは、電圧入力部20が格子点lに与えた初期値の電圧により設定された電子濃度nを用いる。そして設定された電子濃度nを含めた、正孔の電流密度連続式及びポアソン方程式の連立方程式により、互いの値を矛盾なく算出できる。これはフローティング領域FAの電子濃度nは静電ポテンシャルΨの関数n(Ψ)で表されるからである。しかし、あくまで、電圧入力部20が初期値として格子点lに与えた電圧は、外部から人工的に与えた値である。つまり、算出された電子濃度n及び静電ポテンシャルΨは現時点のフローティング領域FAの物理量であるかは定かではない。そこで、上記電子濃度nに基づき電流算出部23が算出した仮想電極に流れる端子電流IFの値を、判定部24が確認する。そして、端子電流IFの値がゼロとなるよう判定部24は、電圧入力部20が格子点lに与える電圧を制御する。これにより、電圧入力部20は仮想電極における格子点lの電子濃度nの擬フェルミ準位を、フローティング領域FAの電子濃度nの擬フェルミ準位と一致させることができる。つまり、判定部24により修正された電子濃度nを用いて上記連立方程式を解く。これにより、図13のような分布を正しく把握することが出来、解析精度を向上出来る。
また、CASE IIでは、CASE Iと同様に電圧入力部20が格子点lに与えた初期値の電圧により設定される正孔濃度pを用いる。そして設定された正孔濃度pを含めた、電子の電流密度連続式及びポアソン方程式の連立方程式により、互いの値を矛盾なく算出できる。これはフローティング領域FAの正孔濃度pは静電ポテンシャルΨの関数p(Ψ)で表されるからである。しかし、CASE I同様あくまで、正孔濃度pは人工的に与えられた値である。つまり、算出された正孔濃度p及び静電ポテンシャルΨは、現時点のフローティング領域FAの物理量であるかは定かではない。このため、上記同様判定部24が上記正孔濃度pに基づき仮想電極に流れる端子電流IFの値を確認し、端子電流IFの値がゼロとなるよう、電圧入力部20が格子点lに与える電圧を制御する。これにより、電圧入力部20は仮想電極における格子点lの正孔濃度pの擬フェルミ準位を、フローティング領域FAの正孔濃度pの擬フェルミ準位と一致させることが出来る。そして、判定部24により修正された電子濃度nを用いて再度上記連立方程式を解く。これにより、フローティング領域FAを精度よく解析出来る。
更に、CASE IIIにおいても、CASE I、IIと同様に電圧入力部20が与えた電圧により設定された正孔濃度pを含めた、電子濃度n及びポアソン方程式との連立方程式を解く。そして、判定部24が端子電流IFを確認し、該端子電流IFをゼロとなるよう制御する。これにより電圧入力部20が仮想電極の格子点lに与える正孔濃度p、電子濃度nの擬フェルミ準位を、それぞれフローティング領域FAの正孔濃度p、電子濃度nの擬フェルミ準位と一致させることが出来る。そして、判定部24により修正された正孔濃度p、電子濃度nを用いて上記連立方程式を解く。これにより、フローティング領域FAを精度よく解析出来る。
[第2の実施形態]
次に、この発明の第2の実施形態に係る半導体装置のシミュレーション装置について説明する。本実施形態では、上記第1の実施形態に係るシミュレーション方法を、具体的な半導体装置に適用した場合の例に関するものである。本実施形態に係るシミュレーション装置の構成は上記第1の実施形態と同一であるため説明を省略する。
具体例として、図16に示すように、電極50に接するp型半導体領域51上に絶縁体52に囲まれ、外部電圧が印加される金属片54が形成された半導体装置を考える。このような構成を有する半導体装置としては、例えばMOSトランジスタが挙げられる。
図示するように、絶縁体52に囲まれた金属片54(例えばMOSトランジスタのゲート電極)に対し、p型半導体領域51表面にn型の反転層55が発生する程度の一定の電圧を印加する。この場合、p型半導体領域51表面に発生するn型の反転層55は該反転層55の下部が空乏層56で囲まれ、上部が界面において絶縁体52と接している。すなわち、着目している反転層55は導電性のある金属等に接していない。このため、この反転層55をフローティング領域FAと見なすことが出来る。なお、この反転層55は、金属片54に電圧を印加せず、例えば0[V]の条件で発生する場合であってもよい。
上記のような半導体装置であっても、第1の実施形態で説明したシミュレーション方法が適用出来る。図17は、例えば図16において、半導体基板51の表面から深さ方向に沿ったキャリア濃度を示すグラフである。
<効果>
このようなフローティング領域FAにオーミック電極を接触させた際に観測されるグラフを図18に示す。オーミック電極を接触させた場合、正孔濃度が電子濃度より高く、p型反転層と誤って判断される。図19は、ショットキー電極を接触させた際に観測されるグラフである。ショットキー電極を接触させた場合にもp型反転層と誤って判断される。しかし、第1の実施形態で説明した方法を用いることで、シミュレーション装置は図17に示す分布を正しく把握出来る。なお、例えフローティング領域FAが非熱平衡状態であったとしても、該フローティング領域FAにおける電気特性を解析することができる。
[第3の実施形態]
次に、この発明の第3の実施形態に係る半導体装置のシミュレーション装置について説明する。本実施形態は、上記第1の実施形態で説明したシミュレーション方法を、ソフトウェアを用いて実行するものである。
図20は、本実施形態に係るシミュレーション装置のブロック図である。図示するように、シミュレーション装置は、CPU31、メインメモリ32、メモリ33、入力装置34、出力装置35、及びデータバス36を備えた計算機40である。また、メモリ33は解析プログラム37を備える。
解析プログラム37は、CPU31に対して上記第1の実施形態の図3、図5、図9、及び図11で説明した処理内容を備えている。
CPU31はシミュレーション実行時において、メモリ33から解析プログラム37をメインメモリ32に読み出す。そしてCPU31は、メインメモリ32に保持された解析プログラム37に従って、図3、図5、図9、及び図11の処理を実行する。すなわちCPU31は、第1の実施形態で図2を用いて説明した領域判定部11、領域決定部12、算出部13として機能する。
以上のように、第1の実施形態に係るシミュレーション方法は、ハードウェアでは無くソフトウェアを用いても実行可能である。
[第4の実施形態]
次に、この発明の第4の実施形態に係る半導体装置のシミュレーション装置について説明する。上記第1乃至第3の実施形態では、DDMに基づいて、仮想電極とみなされた領域の電子濃度、正孔濃度、及び静電ポテンシャルを算出する場合について説明した。本実施形態は、更に他の方程式を用いることにより、これらの要素に加えて他の要素の計算を行うものである。
<電荷量を求める場合>
まず、フローティング領域FAの電荷量Q[C]を求める場合について、図4及び図5を用いて説明する。なお、本実施形態に係るシミュレーション装置の構成は上記第1または第3の実施形態と同一であるため説明を省略する。
まず、図4に示すようにフローティング領域FA内には複数からなる格子点lが配置されている。フローティング領域FAの電荷量をQFとすると、該QFはフローティング領域FA内に配置された格子点lに対応するコントロールボリュームCV内の電荷量Qで表される。電荷量QFは下記(32)式で表される。
更に、Qは下記(33)式で表わされる。
ここで、Vとは前述した格子点lに対応するコントロールボリュームCVの体積である。つまり具体例として図5に示すように、フローティング領域FA内に格子点l107乃至格子点l109、格子点l112乃至格子点l114、格子点l117乃至格子点l119が配置されている場合、該フローティング領域FAの電荷量QFは下記(34)式で表すことが出来る。
本実施形態では、(34)式に示すようなフローティング領域FAが備える電荷量QFを解析するための方程式を、上記第1の実施形態で前述したDDMへと追加する。すなわち、上記DDMと電荷量QFを解析するための方程式とによる連立方程式を解く。ここで電荷量QFを解析するための方程式を追加すると、この方程式を解くためには未知数を1つ追加する必要がある。そこで仮想電極への印加電圧Vapplを未知数とすることで、上記方程式を解析する。電荷量QFを解析するための方程式は下記(35)式で表される。
(34)式に示すように、電荷量QFを印加電圧Vapplの関数とする。つまり印加電圧Vapplを仮想電極に与える。このとき、該仮想電極に流れる端子電流IFが0[A]になるよう印加電圧Vapplを制御する。この際、前述したようにフローティング領域FAに対し交流小信号解析を行うことで、該フローティング領域FAの容量を解析することが出来る。これにより、仮想電極に流れる端子電流IFが0[A]になる際の印加電圧Vapplと、上記交流小信号解析から求めたフローティング領域FAの容量とにより、フローティング領域FAの電荷量QFを解析する。
また、電荷量QF(Vappl)の算出は、上記第1の実施形態で説明した判定部24であってもよい。この場合判定部24は上記印加電圧Vapplを与え、その後上記電荷量QFを算出する。または印加電圧Vapplを与え、且つ上記電荷量QFを解析する新たな解析部を判定部24が備えていてもよい。
また、上記第3の実施形態で説明したCPU31により、フローティング領域FAの電荷量QFを解析してもよい。この場合、CPU31が印加電圧Vapplを与え、フローティング領域の容量から、該フローティング領域FAの電荷量を解析するプログラムを演算する。
以上のように、印加電圧Vapplの値とフローティング領域FAの容量とから得られる電荷量QF(Vappl)の値は、(33)式に基づいて(35)式の方程式において解析されることから、正確な電荷量QF(Vappl)を算出することができる。
<絶対温度を求める場合>
また、例えば、熱伝導方程式を上記DDMに含めても良い。すなわち、上記DDMと熱伝導方程式とによる連立方程式を解く。これにより、各格子点lにおける絶対温度Tを算出することも出来る。また絶対温度Tを算出には、電流密度連続式及びポアソン方程式と同様に格子点lに対応するコントロールボリュームCVの領域で体積積分を行い、その後、ガウスの定理を適用する。絶対温度Tを算出する熱伝導方程式は下記(36)式で表される。
ここで、Tは格子点lの絶対温度、Tは格子点lの絶対温度、ρは格子点lの物質(フローティング領域FA)の密度、cは格子点lの物質(フローティング領域FA)の比熱容量、Hは格子点lの単位体積且つ単位時間当たりに発生する熱量、kは格子点lの熱伝導度である。つまり(36)式をフローティング領域FAの未知数として算出することで、半導体装置が動作している際、フローティング領域の温度分布を求めることができる。
また、格子点lにおけるTを算出するのは、上記第1の実施形態で説明した算出部13のうちいずれか機能部(例えば判定部24)が上記(36)式を解析してもよいし、上記(15)式を解析する新たな解析部を算出部13が備えていてもよい。
以上のように、この発明の第1乃至第4の実施形態によれば、フローティング領域FAの一部を、非中性電荷電極として機能する仮想電極とみなし、且つ仮想電極も半導体とみなして電気特性を算出する。このため、正確な電気特性が得られる。
また上記第4の実施形態で説明したように、DDMに新たな方程式を追加することで、フローティング領域FAの未知数とされる、新たな電気特性を得ることができる。
なお、上記シミュレーション装置10において、付けるべき仮想電極の位置は、必ずしもフローティング領域FAには限られず、空乏層が発生している領域であってもよい。すなわち、フローティング領域FAの電気特性が変化し、該フローティングを囲む空乏層が膨張し、それまでフローティング領域FAだった所が、空乏層となった場合でも、該フローティング領域FAの電気特性の解析は可能である。すなわち、仮想電極とみなした領域において、例えば図4、図6に示す格子点lについて少なくとも1つ解析することができれば、フローティング領域FAの電気特性が得られるからである。そして、この際の仮想電極によるフローティングの解析方法は前述した解析方法と同一である。
なお、本実施形態に係る半導体装置のデバイスシミュレーション方法は、仮想電極に外部電圧を印加し、前記半導体装置において前記仮想電極として機能する領域における格子点の電子の擬フェルミ準位を設定するステップ(S10)と、前記格子点の正孔濃度について正孔電流密度連続の式を解析するステップ(S11)と、前記電子濃度を前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記正孔濃度を代入したポアソン方程式との連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度と、をそれぞれ算出するステップ(S12)と、前記関数で表される前記電子濃度を用いて、前記仮想電極から湧き出る電子電流密度を算出するステップ(S13)と、仮想電極として機能する領域における全ての格子点に対し、上記ステップS10乃至S13が実行されたかを確認するステップ(S14)と、前記電子電流密度に基づき、前記仮想電極から湧き出る端子電流を解析するステップ(S15)と、前記端子電流に基づき、前記仮想電極に印加する前記外部電圧を制御するステップ(S16)とを備える。
またなお、本実施形態に係る半導体装置のデバイスシミュレーション方法は、仮想電極に外部電圧を印加し、前記半導体装置において前記仮想電極として機能する領域における格子点の正孔の擬フェルミ準位を設定するステップ(S20)と、前記格子点の電子濃度について電子電流密度連続の式を解析するステップ(S21)と、前記正孔濃度を前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記電子濃度を代入したポアソン方程式との連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記正孔濃度と、をそれぞれ算出するステップ(S22)と、前記関数で表される前記正孔濃度を用いて、前記仮想電極から湧き出る正孔電流密度を算出するステップ(S23)と、仮想電極として機能する領域における全ての格子点に対し、上記ステップS10乃至S13が実行されたかを確認するステップ(S24)と、前記正孔電流密度に基づき、前記仮想電極から湧き出る端子電流を解析するステップ(S25)と、前記端子電流に基づき、前記仮想電極に印加する前記外部電圧を制御するステップ(S26)とを備える。
またなお、本実施形態に係る半導体装置のデバイスシミュレーション方法は、仮想電極に外部電圧を印加し、前記半導体装置において前記仮想電極として機能する領域における格子点の電子及び正孔の擬フェルミ準位を設定し前記格子点の電子濃度及び前記正孔濃度と、をそれぞれ算出するステップ(S30)と、前記電子濃度及び正孔濃度をそれぞれ、前記格子点の静電ポテンシャルの関数とみなし、該関数と、ポアソン方程式と、の連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度及び前記正孔濃度と、をそれぞれ算出するステップ(S31)と前記関数で表される前記電子濃度及び前記正孔濃度を用いて、前記仮想電極から湧き出る電子電流密度及び正孔電流密度をそれぞれ算出するステップ(S32)と、仮想電極として機能する領域における全ての格子点に対し、上記ステップS30乃至S32が実行されたかを確認するステップ(S33)と、前記電子電流密度及び前記正孔電流密度に基づき、前記仮想電極から湧き出る端子電流を解析するステップ(S34)と、前記端子電流に基づき、前記仮想電極に印加する前記外部電圧を制御するステップ(S16)とを備える。
またなお、本実施形態に係る半導体装置のデバイスシミュレーション方法は、周囲がいずれの電流経路にも電気的に接していない前記半導体領域を、該半導体領域が備えるキャリア濃度の分布の有無により検索するステップと、検索された前記半導体領域において、前記仮想電極として機能する領域を決定するステップとを更に備えた半導体装置のシミュレーション装置であって、前記半導体装置のシミュレーション装置は、該仮想電極に流れる電流に基づき、該仮想電極に与える電圧を制御することで、前記半導体領域と前記仮想電極との擬フェルミ準位を一致させる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
この発明の第1の実施形態に係る半導体装置の斜視図であって、(a)図は、フローティング領域がp型半導体領域に囲まれたn型半導体領域の場合、(b)図は、フローティング領域がn型半導体領域に囲まれたp型半導体領域の場合、(c)図は、フローティング領域が絶縁体に囲まれたn型半導体領域の場合について示す。 この発明の第1の実施形態に係るシミュレーション装置のブロック図。 この発明の第1の実施形態に係るシミュレーション方法のフローチャート。 この発明の第1の実施形態に係るフローティング領域を備えた半導体装置の模式図。 この発明の第1の実施形態に係るシミュレーション方法のフローチャート。 図4の拡大図。 フローティング領域と仮想電極との界面におけるエネルギーバンド図。 図4の拡大図であって、仮想電極から湧き出る端子電流を示した図。 この発明の第1の実施形態に係るシミュレーション方法のフローチャート。 フローティング領域と仮想電極との界面におけるエネルギーバンド図。 この発明の第1の実施形態に係るシミュレーション方法のフローチャート。 フローティング領域と仮想電極との界面におけるエネルギーバンド図。 この発明の第1の実施形態に係るシミュレーション結果を示すグラフ。 シミュレーション結果を示すグラフ。 シミュレーション結果を示すグラフ。 この発明の第2の実施形態に係る半導体装置の断面図。 この発明の第2の実施形態に係るシミュレーション結果を示すグラフ。 シミュレーション結果を示すグラフ。 シミュレーション結果を示すグラフ。 この発明の第3の実施形態に係るシミュレーション装置のブロック図。
符号の説明
1…電極、10…シミュレーション装置、11、フローティング領域判定部、12…決定部、13…算出部、20…電圧入力部、21…キャリア算出部、22…静電ポテンシャル、23…電流算出部、24…判定部、31…CPU、32…メインメモリ、33…メモリ、34…入力装置、35…出力装置、36…データバス、37…プログラム、50…電極、51…p型半導体基板、52…絶縁体、54…金属片、55…反転層、56…空乏層

Claims (15)

  1. いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の電子の擬フェルミ準位を設定し、該格子点の電子濃度を算出する第1算出部と、
    前記格子点について正孔電流密度連続式を解析することで、正孔濃度を算出する第2算出部と、
    前記第1算出部により算出された前記電子濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2算出部により算出された前記正孔濃度を代入したポアソン方程式と、の連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度と、をそれぞれ算出する第3算出部と、
    前記第3算出部で算出された前記電子濃度に基づき電子電流密度を算出し、前記仮想電極全体から湧き出る電流を算出する第4算出部と、
    前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御する制御部と
    を備えることを特徴とする半導体装置のシミュレーション装置。
  2. いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の正孔の擬フェルミ準位を設定し、該格子点の正孔濃度を算出する第1算出部と、
    前記格子点について電子電流密度連続式を解析することで、電子濃度を算出する第2算出部と、
    前記第1算出部により算出された前記正孔濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2算出部により算出された前記電子濃度を代入したポアソン方程式と、の連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記正孔濃度と、をそれぞれ算出する第3算出部と、
    前記第3算出部で算出された前記正孔濃度に基づき正孔電流密度を算出し、前記仮想電極全体から湧き出る電流を算出する第4算出部と、
    前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御する制御部と
    を備えることを特徴とする半導体装置のシミュレーション装置。
  3. いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の電子及び正孔の擬フェルミ準位を設定し、該格子点の電子濃度及び正孔濃度をそれぞれ算出する第1算出部と、
    前記第1算出部により算出された前記電子濃度及び正孔濃度をそれぞれ、前記格子点の静電ポテンシャルの関数とみなし、該関数とポアソン方程式との連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度及び前記正孔濃度と、をそれぞれ算出する第3算出部と、
    前記第3算出部で算出された前記電子濃度及び前記正孔濃度に基づき電子電流密度及び正孔電流密度をそれぞれ算出し、前記仮想電極全体から湧き出る電流を算出する第4算出部と、
    前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御する制御部と
    を備えることを特徴とする半導体装置のシミュレーション装置。
  4. 前記半導体領域を、該半導体領域が備えるキャリア濃度の分布の有無により検索する領域判定部と、
    前記領域判定部が判定した前記半導体領域において、前記仮想電極を付する場所を指定する決定部と
    を更に備え、前記制御部は、該仮想電極から湧き出る電流に基づき、該仮想電極に与える電圧を制御することで、前記半導体領域と前記仮想電極との擬フェルミ準位を一致させる
    ことを特徴とする請求項1乃至3いずれか一項記載の半導体装置のシミュレーション装置。
  5. 前記第3算出部は、測定対象となる電気特性に関連する方程式を前記連立方程式に加えることで、前記測定対象となる前記電気特性を算出することを特徴とする請求項1乃至3いずれか一項記載の半導体装置のシミュレーション装置。
  6. 第1算出部が、いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加し、前記仮想電極として機能する前記領域における格子点の第1キャリアの擬フェルミ準位を設定し、該格子点の第1キャリア濃度を算出することと、
    第2算出部が、前記格子点について前記第1キャリアとは異なる第2キャリアについての電流密度連続式を解析し、前記第1キャリア濃度とは異なる第2キャリア濃度を算出することと、
    第3算出部が、前記第1算出部により算出された前記第1キャリア濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2算出部により算出された前記第2キャリア濃度を代入したポアソン方程式と、の連立方程式を解き、前記格子点の静電ポテンシャルと、前記関数で表される前記第1キャリア濃度と、をそれぞれ算出することと、
    第4算出部が、前記第3算出部によって算出された前記第1キャリア濃度に基づき第1キャリア電流密度を算出し、前記仮想電極全体から湧き出る電流を算出することと、
    制御部が、前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御することと
    を備えることを特徴とする半導体装置のシミュレーション装置による制御方法。
  7. 第1算出部が、いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加し、前記仮想電極として機能する前記領域における格子点の電子及び正孔の擬フェルミ準位を設定し、該格子点の電子濃度及び正孔濃度をそれぞれ算出することと、
    第3算出部が、前記第1算出部により算出された前記電子濃度及び正孔濃度をそれぞれ、前記格子点の静電ポテンシャルの関数とみなし、該関数とポアソン方程式との連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度及び前記正孔濃度と、をそれぞれ算出することと、
    第4算出部が、前記第3算出部によって算出された前記電子濃度及び前記正孔濃度に基づき電子電流密度及び正孔電流密度をそれぞれ算出し、前記仮想電極全体から湧き出る電流を算出することと、
    制御部が、前記第4算出部が算出した前記電流に基づき、前記第1算出部が前記仮想電極に印加する前記電圧を制御することと
    を備えることを特徴とする半導体装置のシミュレーション装置による制御方法。
  8. 領域判定部が、前記半導体領域を、該半導体領域が備えるキャリア濃度の分布の有無により検索することと、
    決定部が、前記領域判定部が判定した前記半導体領域において、前記仮想電極を付する場所を指定することと
    を更に備え、前記制御部は、該仮想電極から湧き出る電流に基づき、該仮想電極に与える電圧を制御することで、前記半導体領域と前記仮想電極との擬フェルミ準位を一致させる
    ことを特徴とする請求項6または7記載の半導体装置のシミュレーション装置による制御方法。
  9. 前記第3算出部は、測定対象となる電気特性に関連する方程式を前記連立方程式に加えることで、前記測定対象となる前記電気特性を算出することを特徴とする請求項6または7記載の半導体装置のシミュレーション装置による制御方法。
  10. 前記第1キャリアは、電子または正孔のいずれかである
    ことを特徴とする請求項6記載の半導体装置のシミュレーション装置による制御方法。
  11. シミュレーション装置に、
    いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の第1キャリアの擬フェルミ準位を設定し、該格子点の第1キャリア濃度を算出する工程と、
    前記格子点について前記第1キャリアとは異なる第2キャリアについての電流密度連続式を解析することで、前記第1キャリア濃度とは異なる第2キャリア濃度を算出する工程と、
    前記第1キャリア濃度を、前記格子点の静電ポテンシャルの関数とみなし、該関数と、前記第2キャリア濃度を代入したポアソン方程式と、の連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記第1キャリア濃度と、をそれぞれ算出する工程と、
    前記第1キャリア濃度に基づき第1キャリア電流密度を算出し、前記仮想電極全体から湧き出る電流を算出する工程と、
    前記電流に基づき、前記仮想電極に印加する前記電圧を制御する工程と
    を実現させるための制御プログラム。
  12. シミュレーション装置に、
    いずれの電流経路にも電気的に接していない半導体領域の一部であって且つ仮想電極として機能する領域に電圧を印加することで、前記仮想電極として機能する前記領域における格子点の電子及び正孔の擬フェルミ準位を設定し、該格子点の電子濃度及び正孔濃度をそれぞれ算出する工程と、
    前記電子濃度及び正孔濃度をそれぞれ、前記格子点の静電ポテンシャルの関数とみなし、該関数とポアソン方程式との連立方程式を解くことで、前記格子点の静電ポテンシャルと、前記関数で表される前記電子濃度及び前記正孔濃度と、をそれぞれ算出する工程と、
    前記関数で表される前記電子濃度及び前記正孔濃度に基づき電子電流密度及び正孔電流密度をそれぞれ算出し、前記仮想電極全体から湧き出る電流を算出する工程と、
    前記電流に基づき、前記仮想電極に印加する前記電圧を制御する工程と
    を実現させるための制御プログラム。
  13. 前記半導体領域を、該半導体領域が備えるキャリア濃度の分布の有無により検索する工程と、
    前記領域判定部が判定した前記半導体領域において、前記仮想電極を付する場所を指定する工程と
    を更に備え、該仮想電極から湧き出る電流に基づき、該仮想電極に与える電圧を制御することで、前記半導体領域と前記仮想電極との擬フェルミ準位を一致させる
    請求項11または12記載の制御プログラム。
  14. 測定対象となる電気特性に関連する方程式を前記連立方程式に加えることで、前記測定対象となる前記電気特性を算出する請求項11または12記載の制御プログラム。
  15. 前記第1キャリアは、電子または正孔のいずれかである
    ことを特徴とする請求項11記載の制御プログラム。
JP2008334637A 2008-12-26 2008-12-26 半導体装置のシミュレーション装置 Expired - Fee Related JP5416966B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008334637A JP5416966B2 (ja) 2008-12-26 2008-12-26 半導体装置のシミュレーション装置
US12/563,517 US8165852B2 (en) 2008-12-26 2009-09-21 Simulation apparatus for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008334637A JP5416966B2 (ja) 2008-12-26 2008-12-26 半導体装置のシミュレーション装置

Publications (3)

Publication Number Publication Date
JP2010157597A JP2010157597A (ja) 2010-07-15
JP2010157597A5 JP2010157597A5 (ja) 2011-07-14
JP5416966B2 true JP5416966B2 (ja) 2014-02-12

Family

ID=42285967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008334637A Expired - Fee Related JP5416966B2 (ja) 2008-12-26 2008-12-26 半導体装置のシミュレーション装置

Country Status (2)

Country Link
US (1) US8165852B2 (ja)
JP (1) JP5416966B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102648616B1 (ko) * 2022-08-27 2024-03-18 광주과학기술원 반도체 소자 시뮬레이션을 위한 초기해 생성 방법
CN116522833B (zh) * 2023-06-26 2023-11-17 湖南大学 载流子电路建模方法、设备及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669493A (ja) 1992-08-20 1994-03-11 Matsushita Electric Ind Co Ltd 空乏化シミュレーション装置
JP3352936B2 (ja) * 1997-04-18 2002-12-03 株式会社東芝 電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体
JP4286924B2 (ja) * 1997-04-18 2009-07-01 株式会社東芝 半導体装置の製造方法、半導体装置の特性評価装置、半導体装置の特性評価方法、及び、半導体装置の特性評価プログラムを記録した機械読み取り可能な記録媒体
JP3660137B2 (ja) * 1998-09-25 2005-06-15 株式会社東芝 シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法
JP2001185713A (ja) * 1999-12-22 2001-07-06 Nec Corp デバイスシミュレーション方法
JP2001308201A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体デバイスシミュレーション装置及び方法並びにそのシミュレーションプログラムを記録した記録媒体
JP2002094044A (ja) * 2000-09-18 2002-03-29 Toshiba Corp 半導体装置のシミュレーション方法
JP3667676B2 (ja) * 2001-10-11 2005-07-06 株式会社東芝 半導体装置、半導体装置の製造方法及び半導体装置の電気特性評価システム
JP2003281213A (ja) * 2002-03-20 2003-10-03 Fujitsu Ltd ボディ領域がフローティング動作する部分空乏型mosトランジスタを含む回路のシミュレーション方法及び装置並びにプログラム
JP2008034431A (ja) * 2006-07-26 2008-02-14 Denso Corp 半導体装置の特性シミュレーション方法

Also Published As

Publication number Publication date
US20100169061A1 (en) 2010-07-01
US8165852B2 (en) 2012-04-24
JP2010157597A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
Pittino et al. Models for the use of commercial TCAD in the analysis of silicon-based integrated biosensors
EP1782296A2 (en) Method and computer system for quantum chemical modelling of molecules under non-equilibrium conditions
Pittino et al. Use and comparative assessment of the CVFEM method for Poisson–Boltzmann and Poisson–Nernst–Planck three dimensional simulations of impedimetric nano-biosensors operated in the DC and AC small signal regimes
Baumgartner et al. Predictive simulations and optimization of nanowire field-effect PSA sensors including screening
JP5416966B2 (ja) 半導体装置のシミュレーション装置
Villa et al. Ignition of discharges in macroscopic isolated voids and first electron availability
US5103415A (en) Computer-simulation technique for numerical analysis of semiconductor devices
Fuchs et al. Electron transport through NiSi2–Si contacts and their role in reconfigurable field-effect transistors
Gajewski et al. WIAS-TeSCA-Two-dimensional semi-conductor analysis package
He et al. On the modeling and simulation of reaction-transfer dynamics in semiconductor-electrolyte solar cells
Glitzky et al. Instationary drift-diffusion problems with Gauss–Fermi statistics and field-dependent mobility for organic semiconductor devices
Liu et al. Overcoming the screening-induced performance limits of nanowire biosensors: a simulation study on the effect of electro-diffusion flow
JP6096001B2 (ja) 構造解析装置
JP2000091573A (ja) Mosfetのシミュレーション方法及び装置
JP3877611B2 (ja) シミュレーション装置およびシミュレーション方法
JP4473625B2 (ja) 半導体デバイス耐圧評価装置及び耐圧シミュレーション方法
Shukkoor et al. Doping dependence of the contact resistivity of end-bonded metal contacts to thin heavily doped semiconductor nanowires
US8296700B2 (en) Analyzing method of semiconductor device, designing method thereof, and design supporting apparatus
JP3926150B2 (ja) デバイス・シミュレーション方法およびデバイス・シミュレーション装置
KR102648616B1 (ko) 반도체 소자 시뮬레이션을 위한 초기해 생성 방법
Zhu et al. Adjoint method for increasing the breakdown voltage and reducing the on-state resistance in wide band gap power transistors
Iizuka et al. Implementation of Coulomb blockade transport on a semiconductor device simulator and its application to tunnel-FET-based quantum dot devices
Kim et al. A theoretical study on tunneling based biosensor having a redox-active monolayer using physics based simulation
Shukkoor et al. Space-charge and current non-uniformities, and contact resistivity of end-bonded metal contacts to thin heavily doped semiconductor nanowires
Žeželj Modeling and optimization of transport processes in modern nanoelectronic devices

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

LAPS Cancellation because of no payment of annual fees