JP3352936B2 - 電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体

Info

Publication number
JP3352936B2
JP3352936B2 JP06011698A JP6011698A JP3352936B2 JP 3352936 B2 JP3352936 B2 JP 3352936B2 JP 06011698 A JP06011698 A JP 06011698A JP 6011698 A JP6011698 A JP 6011698A JP 3352936 B2 JP3352936 B2 JP 3352936B2
Authority
JP
Japan
Prior art keywords
interface
semiconductor substrate
insulating film
semiconductor
discretized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06011698A
Other languages
English (en)
Other versions
JPH113998A (ja
Inventor
弘吉 谷本
利之 遠田
直之 執行
一也 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06011698A priority Critical patent/JP3352936B2/ja
Priority to US09/061,866 priority patent/US6195790B1/en
Publication of JPH113998A publication Critical patent/JPH113998A/ja
Application granted granted Critical
Publication of JP3352936B2 publication Critical patent/JP3352936B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気特性評価装
置、電気特性評価方法、及び、電気特性評価プログラム
を記録したコンピュータ読み取り可能な記録媒体に関
し、特に、古典論の場合と同等の計算時間で、量子力学
的な効果を近似的に考慮でき、半導体基板の不純物分布
が均一ではない場合にも適応できる、Delaunay型の離散
化を行うＭＩＳ型ＦＥＴの電気特性を評価する技術に関
する。
【０００２】
【従来の技術】従来、シリコンＭＯＳＦＥＴに代表され
るＭＩＳ型ＦＥＴの電気特性の評価を数値計算によって
数値的に行うデバイスシミュレータでは、キャリアの分
布として、古典論に基づくボルツマン分布が用いられて
いる。しかしながら、シリコンＭＯＳＦＥＴでは素子の
微細化に伴うゲート酸化膜の薄膜化とシリコン基板の高
濃度化によって量子力学的な効果である伝導キャリアの
２次元量子化の効果が無視できなくなるため、古典論に
よって計算した結果と、量子論によって計算した結果と
の差が有意になってきつつある。すなわち、古典論を用
いたデバイスシミュレータでは精度の高いシミュレーシ
ョンが困難になってきつつある。
【０００３】量子力学的な効果が現われる現象の一つと
して、古典論に基づいて計算した反転層容量と量子論に
基づいて計算した反転層容量が異なり、量子論に基づい
た計算結果が示す実効的なゲート酸化膜厚は、実際のゲ
ート酸化膜厚よりも見かけ上厚くなることが知られてい
る。この理由については以下の文献に記載されている
（鳥海他：“反転層容量の定量的評価及び解析”、ＳＳ
Ｄ８５−１５、電子通信学会、１９８５年）。この文献
で、鳥海らは、まず、微弱で一定のドレイン電圧を印加
した状態で、ゲート電圧を変化させたときのドレイン電
流を測定し、電流増幅率の最大値（ｇm）を求めた。そ
して、図２１に示すような、電流増幅率の最大値の逆数
（１／ｇm）とゲート酸化膜厚（ＴOX）との関係を得
た。
【０００４】同図は、素子表面の基板濃度の違う２種類
の素子について求めた実験結果である。いずれの場合
も、見かけ上のゲート酸化膜厚が、真のゲート酸化膜厚
より増加している。すなわち、ｇmの逆数とゲート酸化
膜厚は、直線性を持つが原点を通っておらず、ｇmの逆
数とゲート酸化膜厚は比例していないことになる。これ
は、一般に知られている、ｇmの逆数とゲート酸化膜厚
とは比例するはずである、という考えに反する。
【０００５】鳥海らは、この説明として、反転層を形成
する伝導電荷が量子力学的な効果である２次元量子化に
よって有限の厚さを持つことにより、実際の素子が有す
る反転層容量が古典論で計算した反転層容量とは異なる
からであるとしている。この反転層容量の差が無視でき
ないことにより、古典論を用いたデバイスシミュレータ
では精度の高いシミュレーションが困難になってきてい
る。
【０００６】このような状況において、従来から量子力
学的な効果を考慮した電気特性の評価について、種々の
技術が開示されている。
【０００７】まず、第一の従来技術として、反転層にお
ける量子力学的な効果を厳密に考慮したシミュレーショ
ンはSternにより行われている（F. Stern“Self-Consis
tentResults for n-Type Si Inversion Layers,”Phys.
Rev. B5, 4891 (1972))。
【０００８】ここではＳｉＮ型ＭＯＳＦＥＴのチャネル
部分のＳｉ基板とゲート酸化膜との界面に垂直な１次元
方向についてSchrodinger方程式とPoisson方程式を自己
無撞着に解いている。
【０００９】この方法は最も厳密な解法であるが、計算
に要する時間は古典論の場合に比べて極めて長く、また
短チャネル効果などを評価するのに欠かせない２次元解
析や３次元解析を行うことが困難であるという欠点を持
つ。
【００１０】一方、古典論の物理方程式に基づいて、近
似的に量子力学的な効果を考慮するという方法も種々考
えられている。
【００１１】第二の従来技術として、Hanschらの方法を
Ｎ型ＭＯＳＦＥＴについて説明する。（W. Hansch et a
l.,“Carrier Transport near the Si/SiO2 Interface
of aMOSFET，” Solid-State Elec., 32, 839 (1989))
Hanschらは古典的なボルツマン分布により計算される
電子濃度ｎCONVに対して、量子力学的に計算される電子
濃度ｎQMを式(1)で近似的に与えて、量子力学的な効果
を考慮する方法を提案している。
【００１２】
【数１】 ｎQM＝ｎCONV・［１−ｅｘｐ（−ｚ2／λ2）］ …(1) ここでｚはＳｉ／ＳｉＯ2界面からの距離、λは電子の
有効質量などで決まる定数である。このHanschらの方法
に類する方法は種々提案されているが、いずれも量子力
学的に計算される電子濃度ｎQMを古典的に計算される電
子濃度ｎCONVとＳｉ／ＳｉＯ2界面からの距離ｚの関数
で近似するものである。この方法は、Schrodinger方程
式を解く場合と比較すると厳密さでは劣るが、実用上は
十分良い近似であり、計算に要する時間もSchrodinger
方程式を解く方法に比べれば早く、２次元や３次元の計
算も容易である。
【００１３】しかし反転層の厚さは６〜８ｎｍであるの
に対し、式(1)のλは１ｎｍ程度であるため、Ｓｉ／Ｓ
ｉＯ2界面から６〜８ｎｍまでのシリコン基板領域には
０．１ｎｍ程度の非常に細かい離散化格子を用いる必要
がある。一方、古典論の計算に必要な離散化格子の間隔
は通常２〜４ｎｍ程度で十分である。すなわち、Hansch
らに代表される方法を用いると、古典論に基づく計算に
比べて２０倍以上もの離散化格子点が必要であり、その
分、計算時間も長くなる。
【００１４】更に、第三の従来技術としては、別の近似
的な解法として、Ohkuraが提案した方法がある。（Y. O
hkura,“Quantum Effects in Si n-MOS Inversion Laye
r atHigh Substrate Concentration, ” Solid-State E
lec., 33, 1581 (1990)) Ohkuraの提案した方法は、計
算に使われる解くべき方程式は古典論のままであるが、
ゲート酸化膜厚を実際の素子の酸化膜厚ＴOXではなく、
式(2)で与えられるＴOX MDとし、かつ、フラットバンド
電圧を実際の素子の基板濃度とゲート電極の材質で決ま
るＶFBではなく、式(3)で与えられるＶFB MDとして計算
するという方法である。
【００１５】
【数２】 ＴｏｘMD＝Ｔｏｘ＋εoxΔｚ／εsi …(2) ＶFB MD＝ＶFB＋ｑＮA（Δｚ・２εsi＋Ｔｏｘ／εox）Δｚ …(3) ここでεsiはシリコンの誘電率、εoxはゲート酸化膜の
誘電率、Δｚは古典論と量子論との反転層容量の差を表
わすパラメータ、ｑは素電荷、ＮAは半導体基板のアク
セプタ濃度である。
【００１６】この第三の従来技術では、粗い近似ではあ
るが、実用的には十分な精度を有している。また、離散
化格子もＳｉ／ＳｉＯ2界面付近で細かくする必要はな
く通常の古典論のシミュレータの場合と同じ離散化格子
で良いため、計算時間の点でも優れている。しかし、式
(3)で表わされているように、修正されたフラットバン
ド電圧ＶFB MDは半導体基板の不純物濃度ＮAの関数で表
わされている。半導体基板の不純物分布が均一とみなせ
る場合には問題ないが、実際の素子でウェルを形成した
のちに行われるしきい電圧を決めるためのチャネル部分
へのイオン注入法による不純物の導入のため、半導体基
板の不純物分布が均一ではないことが多い。そのため実
際の素子に対してOhkuraの方法を用いて量子力学的な効
果を考慮することは困難である。
【００１７】更に、第四の従来技術としては、別の近似
的な方法として、古典論に基づく方程式を数値的に解く
際の離散化の性質を用いている、谷本が提案した方法が
ある（谷本、特開平４−４８７４４）。この方法はVoro
noi 型の離散化格子を用いた古典論に基づくデバイスシ
ミュレータにおいて、古典論と量子論との反転層容量の
差に相当する半導体の厚さ（数ｎｍ）を求め、半導体／
ゲート絶縁膜界面から反転層容量の差に相当する半導体
の厚さと同じ距離離れた位置に半導体中の最も半導体／
絶縁体界面に近い格子点を持つ離散化格子を用いること
によって、量子力学的な反転層容量を考慮するというも
のである。Voronoi型の離散化を行うということと離散
化格子の設定方法に特徴があり、それ以外には何もする
必要はない。
【００１８】この第四の従来技術は、計算時間は古典論
のシミュレータと同じであり、かつ半導体基板の不純物
分布が均一でない場合でも適用できる。しかし、この方
法にはVoronoi型の離散化格子を使うことによる欠点が
ある。図３はDelaunay型の、図４はVoronoi型の離散化
格子の例である。Delaunay型の離散化格子では外部電極
と半導体との界面に離散化格子点を置く。一方、Vorono
i型の離散化格子では外部電極と半導体との界面には離
散化格子点を置かない。Delaunay型の離散化格子では外
部電極と半導体との界面においた離散化格子点上の電位
を未知数とする離散化方程式を用いて図５に示すような
外部回路を考慮したシミュレーションが可能であるが、
Voronoi型の離散化の場合には、上述の如く、外部電極
と半導体との界面には離散化格子点を置かない。このた
め、図５に示す回路のようなトランジスタ以外の回路
（外部回路）を伴った場合のシミュレーションを行うこ
とができない。そのため、Voronoi型の離散化を行うシ
ミュレータはDelaunay型の離散化を行うシミュレータに
比べて機能的に劣ってしまうといった問題があった。
【００１９】
【発明が解決しようとする課題】以上述べたように、こ
れらの従来技術については、古典論のシミュレータと同
様の計算時間では量子力学的な効果を近似的に考慮する
ことができなかった。あるいは、半導体基板の不純物が
均一ではない場合にも適応できるDelaunay型の離散化を
用いたＭＩＳ型ＦＥＴの電気特性の評価を行うことがで
きなかった。
【００２０】そこで、この発明は、このような従来の事
情を鑑みてなされたものであり、その目的は、古典論の
シミュレータと同等の計算時間で、量子力学的な効果を
近似的に考慮でき、半導体基板の不純物分布が均一では
ない場合にも適応できる、Delaunay型の離散化を行うＭ
ＩＳ型ＦＥＴの電気特性を評価することができる電気特
性評価装置、電気特性評価方法、及び、電気特性評価プ
ログラムを記録したコンピュータ読み取り可能な記録媒
体を提供することである。
【００２１】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る電気特性評価装置の要旨は、Delaunay
型の離散化格子を用いた古典論に基づくＭＩＳ型ＦＥＴ
の電気特性評価装置（デバイスシミュレータなど）にお
いて、量子力学的効果を無視した古典論による反転層容
量と量子力学的効果を考慮した量子論による反転層容量
の差に相当する基板半導体の厚さ（数ｎｍ）を求め、半
導体／ゲート絶縁膜界面から反転層容量の差に相当する
基板半導体の厚さと同じ距離離れた位置の半導体基板中
に半導体／ゲート絶縁膜界面から最も近い格子点を持つ
離散化格子を発生し、半導体／ゲート絶縁膜界面の格子
点ではチャネルを形成する伝導型のキャリア（ＮＦＥＴ
の場合には電子、ＰＦＥＴの場合には正孔）の濃度を電
位と擬フェルミ準位で決まる濃度ではなく０に設定し、
半導体／絶縁膜界面の格子点と他の格子点との間のチャ
ネルを形成する伝導型の電流濃度をキャリア濃度、電位
分布、キャリア移動度で決まる電流密度ではなく０に設
定することで、チャネルにおけるキャリアの２次元量子
化を近似的に考慮するようにしたものである。
【００２２】請求項１の発明は、半導体素子の電気特性
を評価する装置において、古典論による反転層容量と量
子論による反転層容量との差を求め、その反転層容量の
差に相当する半導体基板の厚さである△ｚを計算しその
△ｚを記憶する△ｚ算出手段と、前記評価を行う半導体
素子の構造に対して、Delaunay型の離散化格子を発生さ
せ、その離散化格子を記憶する離散化格子発生手段と、
前記記憶した離散化格子のうち、絶縁膜と半導体基板と
の界面上の離散化格子点、および、絶縁膜と半導体基板
との界面からの距離が前記記憶した△ｚ未満である半導
体基板中の離散化格子点での前記半導体素子のチャネル
の伝導型の電荷の濃度を０にして前記半導体素子の電気
特性を計算する電気特性計算手段と、を有することを特
徴とする。
【００２３】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で量子力学的な
効果を近似的に考慮した１次元の計算が可能になるので
ある。
【００２４】上記目的を達成するため、請求項２の発明
は、半導体素子の電気特性を評価する方法において、前
記評価を行う半導体素子の構造に対して、Delaunay型の
離散化格子を発生させる離散化格子発生ステップと、前
記記憶した離散化格子のうち、絶縁膜と半導体基板との
界面上の離散化格子点、および、絶縁膜と半導体基板と
の界面からの距離が古典論による反転層容量と量子論に
よる反転層容量との差に相当する半導体基板の厚さであ
る△ｚ未満である半導体基板中の離散化格子点での前記
半導体素子のチャネルの伝導型の電荷の濃度を０にして
前記半導体素子の電気特性を計算する電気特性計算ステ
ップと、を有することを特徴とする。
【００２５】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で量子力学的な
効果を近似的に考慮した１次元の計算が可能になる。こ
こで、△ｚは、予めその値を準備しておいても良いし、
計算するようにしてもよい。
【００２６】請求項３の発明は、半導体素子の電気特性
を評価する方法において、前記半導体素子の素子構造情
報、および、ゲート絶縁膜と半導体基板との界面におけ
るチャネルの伝導型情報を入力データとして入力する入
力ステップと、この入力データを記憶する入力データ記
憶ステップと、この記憶された入力データから古典論に
よる反転層容量と量子論による反転層容量との差を求
め、その反転層容量の差に相当する半導体基板の厚さで
ある△ｚを計算する△ｚ計算ステップと、この計算した
△ｚを記憶する△ｚ記憶ステップと、前記素子構造情報
を用いて、少なくとも絶縁膜と半導体基板との界面から
前記△ｚに等しい距離だけ離れた半導体基板中に離散化
格子点を持つDelaunay型の離散化格子を発生させる離散
化格子発生ステップと、前記発生させた離散化格子のう
ち、絶縁膜と半導体基板との界面上の離散化格子点、お
よび、絶縁膜と半導体基板との界面からの距離が前記△
ｚ未満である半導体基板中の離散化格子点での前記入力
データとして入力されたチャネルの伝導型の電荷の濃度
を０にして前記半導体素子の電気特性を計算する電気特
性計算ステップと、この計算した電気特性を出力する出
力ステップと、を有することを特徴とする。
【００２７】上記発明によれば、Ｎ型あるいはＰ型のＭ
ＩＳＦＥＴについて、従来の古典論に基づくデバイスシ
ミュレータと同等の計算時間で量子力学的な効果を近似
的に考慮したデバイスシミュレーションが可能になるの
である。
【００２８】請求項４の発明は、前記請求項２または３
における離散化格子発生ステップは、絶縁膜と半導体基
板との界面上にある離散化格子点を除いた半導体基板中
の離散化格子点のうち、最も絶縁膜と半導体基板との界
面に近い離散化格子点の絶縁膜と半導体基板との界面か
らの距離を前記△ｚと等しい離散化格子となるように設
定することを特徴とする。
【００２９】上記発明によれば、量子力学的な効果を近
似的に考慮するために必要最小限の離散化格子によって
高速な計算が可能になるのである。
【００３０】請求項５の発明は前記請求項３における入
力ステップは、前記半導体素子の絶縁膜と半導体基板と
の界面のうち、一部分がゲート絶縁膜と半導体基板との
界面である場合には、前記半導体素子の素子構造情報、
および、絶縁膜と半導体基板との界面のうちゲート絶縁
膜と半導体基板との界面である部分を入力データとして
入力することを特徴とする。
【００３１】上記発明によれば、半導体基板とゲート絶
縁膜との界面以外の半導体と絶縁膜との界面を有する構
造のＭＩＳ型ＦＥＴについて、従来の古典論に基づくデ
バイスシミュレータと同等の計算時間で、量子力学的な
効果を近似的に考慮したデバイスシミュレーションが更
に効率の良い計算が可能になるのである。
【００３２】請求項６の発明は、前記請求項３における
入力ステップは、前記半導体素子が少なくとも２つのゲ
ート絶縁膜を有する場合は、前記半導体素子の素子構造
情報、および、前記少なくとも２つのゲート絶縁膜と半
導体基板との界面におけるそれぞれのチャネルの伝導型
情報を入力データとして入力することを特徴とする。
【００３３】上記発明によれば、ＭＩＳＦＥＴを少なく
とも２つ有する構造の半導体素子について、従来の古典
論に基づくデバイスシミュレータと同等の計算時間で量
子力学的な効果を近似的に考慮したデバイスシミュレー
ションが可能になるのである。
【００３４】請求項７の発明は、前記請求項２または３
の電気特性計算ステップは、絶縁膜と半導体基板との界
面に垂直な方向の電界から前記界面上の離散化格子点に
おいてチャネルの伝導型の電荷の２次元量子化が生じる
かどうかを判定する判定ステップと、前記発生させた離
散化格子のうち、前記絶縁膜と半導体基板との界面上の
２次元量子化が生じると判定された離散化格子点、およ
び、前記２次元量子化が生じると判定された離散化格子
点からの距離が前記△ｚ未満である半導体基板中の全て
の離散化格子点でのチャネルの伝導型の電荷の濃度を０
にして前記半導体素子の電気特性を計算するステップ
と、を有することを特徴とする。
【００３５】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮したデバイスシミュレーション
が、２次元量子化が起こらないバイアス状態の場合を含
めて可能になるのである。
【００３６】請求項８の発明は、前記請求項７における
判定ステップは、その格子点における半導体基板中の不
純物濃度を基準にして、絶縁膜と半導体基板との界面に
垂直な方向の電界から前記界面上の離散化格子点におい
てチャネルの伝導型の電荷の２次元量子化が生じるかど
うかを判定することを特徴とする。
【００３７】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮したデバイスシミュレータにおい
て、２次元量子化が起こらないバイアス状態であるかど
うか、あるいは、２次元量子化が起こらない半導体と絶
縁体との界面であるかどうかをより正確に判定でき、精
度の高い計算が可能になるのである。
【００３８】請求項９の発明は、前記２，３または７に
おける電気特性計算ステップは、電荷の保存方程式を数
値的に解くに際して必要となる２つの離散化格子点の間
の電流密度のうち、少なくとも一方の離散化格子点が前
記チャネルの伝導型の電荷の濃度を０にした離散化格子
点である場合には、前記２つの離散化格子点の間の前記
チャネルの伝導型の電荷の電流密度を０として電荷の保
存方程式を解くことを特徴とする。
【００３９】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で量子力学的な
効果を近似的に考慮した２次元ないし３次元の計算が可
能になるのである。
【００４０】請求項１０の発明は、前記請求項３におけ
る△ｚ計算ステップは、絶縁膜と半導体基板との界面に
垂直な方向の電界から△ｚを計算することを特徴とす
る。
【００４１】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮したデバイスシミュレータにおい
て、２次元量子化による古典論との差をより正確に考慮
できる精度の高い計算が可能になるのである。
【００４２】請求項１１の発明は、前記請求項３におけ
る△ｚ計算ステップは、絶縁膜と半導体基板との界面に
垂直な方向の電界は場所についての依存性を有すること
を考慮して各離散化格子点における前記△ｚを計算する
ことを特徴とする。
【００４３】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮したデバイスシミュレータにおい
て、２次元量子化による古典論との差をより正確に考慮
できる精度の高い計算が可能になるのである。
【００４４】請求項１２の発明は、前記請求項３におけ
る△ｚ計算ステップは、絶縁膜と半導体基板との界面に
垂直な方向の電界は場所についての依存性を有すること
を考慮して、各格子点における前記△ｚについて電子と
正孔とを個別に計算することを特徴とする。
【００４５】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮したデバイスシミュレータにおい
て、ＮＦＥＴとＰＦＥＴの両方についての精度の高い計
算が可能になるのである。
【００４６】請求項１３の発明は、前記２または３にお
ける電気特性計算ステップは、２次元量子化が生じると
判断された絶縁膜と半導体基板との界面からの距離が、
前記△ｚ未満である半導体基板中での電荷の生成あるい
は消滅の密度を０として電荷の保存式を解くことで電気
特性を計算することを特徴とする。
【００４７】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮したデバイスシミュレータにおい
て、電荷の生成あるいは再結合の影響を考慮した計算が
可能になるのである。
【００４８】請求項１４の発明は、前記請求項２または
３における電気特性計算ステップは、絶縁膜と半導体基
板との界面からの距離が前記△ｚと等しい距離離れた位
置に界面準位を有する界面があるとして、Poisson方程
式を解くことを特徴とする。
【００４９】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮したデバイスシミュレータにおい
て、半導体と絶縁体との界面における界面準位の影響を
考慮した計算が可能になる。
【００５０】請求項１５の発明は、前記請求項２または
３における電気特性計算ステップは、絶縁膜と半導体基
板との界面からの距離が前記△ｚと等しい距離離れた位
置に界面準位を有する界面があるとして、Poisson方程
式及び電荷の方程式を解くことを特徴とする。
【００５１】上記発明によれば、電荷の方程式について
も絶縁膜と半導体基板との界面からの距離が前記△ｚと
等しい距離離れた位置に界面準位を有する界面があると
するので、請求項１４の効果に加え、さらに精度の高い
デバイスシミュレーションが可能となるのである。
【００５２】請求項１６の発明は、前記請求項２または
３における請求項電気特性計算ステップは、チャネルの
伝導型の電荷の濃度は常に０である以外は基板である半
導体と同じ物理的性質を有する仮想的な物質を想定し、
評価を行う素子構造の、反転層容量の差に相当する半導
体基板の厚さと同じ厚さの半導体基板と絶縁膜との界面
の半導体基板領域を前記仮想的な物質で置き換えるステ
ップと、前記素子構造の電気特性評価を古典論に基づい
て電気的特性の計算を行うことを特徴とする。
【００５３】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮したデバイスシミュレータがより
容易に実現可能になるのである。
【００５４】請求項１７の発明は、前記請求項２または
３における電気特性計算ステップは、チャネルの伝導型
の電荷の濃度は常に０であり、かつ、チャネルの伝導型
の電荷の電流密度は０である以外は基板である半導体と
同じ物理的性質を有する仮想的な物質を想定し、評価を
行う素子構造の、反転層容量の差に相当する半導体基板
の厚さと同じ厚さの半導体基板と絶縁膜との界面の半導
体基板領域を前記仮想的な物質で置き換えるステップ
と、前記素子構造の電気特性評価を古典論に基づいて行
うステップと、を有することを特徴とする。
【００５５】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、量子力学的
な効果を近似的に考慮した２次元ないし３次元のデバイ
スシミュレータがより容易に実現可能であるのである。
【００５６】請求項１８の発明は、前記請求項２乃至１
７における絶縁膜は、ゲート絶縁膜であることを特徴と
する。
【００５７】上記発明によれば、従来の古典論に基づく
デバイスシミュレータと同等の計算時間で、半導体基板
とゲート絶縁膜との界面における電荷の２次元量子化を
近似的に考慮した１次元ないし３次元のデバイスシミュ
レーションが可能になる。
【００５８】上述した本発明に係る方法は、コンピュー
タプログラムとして記述することができ、このコンピュ
ータプログラムを記録媒体に保存することができる。こ
の記録媒体をコンピュータシステムによって読み込ま
せ、前記プログラムを実行してコンピュータを制御しな
がら上述した電気特性評価方法を実現することができ
る。
【００５９】上記目的を達成するため、請求項１９の発
明は、半導体素子の電気特性を評価するプログラムを記
録したコンピュータ読み取り可能な記録媒体において、
前記評価を行う半導体素子の構造に対して、Delaunay型
の離散化格子を発生させる離散化格子発生ステップと、
前記記憶した離散化格子のうち、絶縁膜と半導体基板と
の界面上の離散化格子点、および、絶縁膜と半導体基板
との界面からの距離が古典論による反転層容量と量子論
による反転層容量との差に相当する半導体基板の厚さで
ある△ｚ未満である半導体基板中の離散化格子点での前
記半導体素子のチャネルの伝導型の電荷の濃度を０にし
て前記半導体素子の電気特性を計算する電気特性計算ス
テップと、を有することを特徴とする。
【００６０】
【発明の実施の形態】以下、本発明に係る電気特性評価
装置、電気特性評価方法、及び、電気特性評価プログラ
ムを記録したコンピュータ読み取り可能な記録媒体の実
施形態について、図面を参照しながら詳細に説明する。
【００６１】本発明に係る電気特性評価装置のハードウ
エア構成は、各種処理を行うためのＣＰＵと、キーボー
ド、マウス、ライトペン、又はフレキシブルディスク装
置等の入力装置と、メモリ装置やディスク装置等の外部
記憶装置と、ディスプレイ装置、プリンタ装置等の出力
装置等とを備えた通常のコンピュータシステムを用いて
もよい。なお、前記ＣＰＵは、後述する各ステップにお
ける処理等を行う演算部と、前記処理の命令を記憶する
主記憶部とを具備する。従って、本発明に係る電気特性
評価装置は、以下に示す電気特性評価方法の処理につい
て、処理過程で使用するデータ等を前記外部記憶装置等
に保存しつつＣＰＵが後述する各ステップの処理を進め
ていくものである。
【００６２】第１の実施の形態 図１は、本発明に係る電気特性評価装置を示すブロック
図である。この電気特性評価装置は、半導体素子の素子
構造情報、および、ゲート絶縁膜と半導体基板との界面
におけるチャネルの伝導型情報を入力データとして入力
手段１１より入力し、この入力データを記憶手段１３に
記憶し、△ｚ算出手段２１にて、古典論による反転層容
量と量子論による反転層容量との差を求め、その反転層
容量の差に相当する半導体基板の厚さである△ｚを計算
しその△ｚを記憶手段１３に記憶する。そして、離散化
格子発生手段２３にて、評価を行う半導体素子の構造に
対して、Delaunay型の離散化格子を発生させ、その離散
化格子を記憶手段１３により記憶する。そして、電気特
性計算手段２５により、記憶した離散化格子のうち、絶
縁膜と半導体基板との界面上の離散化格子点、および、
絶縁膜と半導体基板との界面からの距離が記憶した△ｚ
未満である半導体基板中の離散化格子点での半導体素子
のチャネルの伝導型の電荷の濃度を０にして前記半導体
素子の電気特性を計算して、その結果を出力手段１５へ
出力する。
【００６３】第１の実施形態として、ＳｉのＮ型ＭＯＳ
ＦＥＴの電気特性を評価する１次元の電気特性評価方法
を説明する。図２は、本実施形態のソフトウェアのフロ
ーチャートである。このフローチャートの処理は、Pois
son方程式を離散化格子点で離散化して、微小修正量に
ついて方程式を線形化し、微小修正量を求めるための係
数行列を設定し、その行列問題を解いて、微小修正量を
求めるという処理を収束するまで反復するというもので
ある。
【００６４】まず、電気特性の評価を行う素子構造を入
力する（ステップＳ１０１）。この入力は、プロセスシ
ミュレータによって算出された形状等を入力することが
できる。他の入力方法としては、操作者がマウス等の入
力装置を用いて上述のコンピュータシステムに対して直
接素子形状を入力することもできる。続いて、入力され
た素子構造に係る素子の反転層容量の古典論と量子論の
差に相当するＳｉの厚さ（以下、Δｚと記す）を算出す
る（ステップＳ１０２）。この処理では、実際に計算を
行うようにしてもよいが、予めある値を準備しておいて
もよい。例えば、Δｚは素子構造や素子に印加したバイ
アスに依存せず一定の値であるという近似を用いること
ができる。ここでは、例えば、１．７ｎｍという値を使
うことができる。
【００６５】続いて、Ｓｉ／ＳｉＯ2 界面から、その界
面に最も近いＳｉ中の格子点までの距離が先に求めたΔ
ｚであるDelaunay型の離散化格子を発生させる（ステッ
プＳ１０３）。図６はステップＳ１０３を説明するため
の離散化格子の状態を時系列に示す図である。ここで
は、ゲート電極１と、ゲート酸化膜３と、Ｓｉ基板５
と、基板電極７とを有するＮ型ＭＯＳＦＥＴの一部を示
してある。まず、このＮ型ＭＯＳＦＥＴについて、周知
の方法により離散化格子を発生させる（Ｉ）。続いて、
ゲート酸化膜３とＳｉ基板５との界面（Ｓｉ／ＳｉＯ2
界面）からステップＳ１０２で設定したΔｚの位置に最
も近いＳｉ基板中の格子点を探して（ＩＩの円で囲んだ
点）、Ｓｉ／ＳｉＯ2 界面から先に探した格子点までの
Ｓｉ基板上の格子点を削除する（ＩＩＩ）。最後に、先
に探した格子点を界面からの距離がΔｚになるように移
動させる（ＩＶ）。このような処理によって、Ｓｉ中の
格子点までの距離が先に求めたΔｚである離散化格子を
発生させることができる。
【００６６】続いて、ゲート電圧やドレイン電圧等のバ
イアスを設定し（ステップＳ１０４）、電位、電子濃
度、正孔濃度の初期値を各離散化格子点毎に設定する
（ステップＳ１０５）。続いて、設定した電位等を用い
て係数行列を設定し（ステップＳ１０６）、設定した行
列を解き（ステップＳ１０７）、先に設定した電位、電
子濃度、正孔濃度の値を行列を解くことにより求めた新
たな解に更新する（ステップＳ１０８）。
【００６７】続いて、Ｓｉ／ＳｉＯ2界面の格子点の電
子濃度を０にする（ステップＳ１０９）。ここでの処理
では、Ｓｉ／ＳｉＯ2界面にある格子点の電子濃度を意
味する変数に０を代入するようにする。なお、本実施形
態では、Ｎ型ＭＯＳＦＥＴについての電気特性の評価を
行っているため、電子濃度を０にするようにしたが、Ｐ
型ＭＯＳＦＥＴについての電気特性の評価を行う場合に
は、正孔濃度を０にするようにすればよい。
【００６８】続いて、新たに求めた電位等が収束したか
否かを判定し（ステップＳ１１０）、収束していない場
合には、再びステップＳ１０６に戻って、係数行列を設
定してその行列を解き、電位等を更新する（ステップＳ
１０６乃至Ｓ１０９）。一方、収束したと判定された場
合には、別のバイアスで計算する必要があるか否かを判
定し（ステップＳ１１１）、必要であれば、ステップＳ
１０４に戻って処理を行う。
【００６９】このように、ステップＳ１０４乃至Ｓ１１
０の処理にて、Poisson方程式を離散化格子点で離散化
して、微小修正量について方程式を線形化し、微小修正
量を求めるための係数行列を設定し、その行列問題を解
いて、微小修正量を求めるという処理を収束するまで反
復を行う。
【００７０】必要な総てのバイアスについて計算を行っ
た場合には、その計算結果を出力して（ステップＳ１１
２）終了する。
【００７１】以上説明したフローチャートに従って実現
した１次元の電気特性評価結果を次に示す。計算に用い
た素子の構造は、ゲート酸化膜厚８ｎｍ、Ｎ型多結晶シ
リコンゲート電極、アルミニウム基板電極であり、シリ
コン基板中の不純物分布として図７に示すような硼素の
分布を用いた。印加電圧の条件は、基板電圧を０，−
２，−４Ｖとして、それぞれの基板電圧についてゲート
電圧を０から３Ｖまで０．１Ｖ刻みで変化させた。古典
論と量子論の反転層容量の差に相当するＳｉの厚さΔｚ
としては１．７ｎｍという値を用いた。
【００７２】本実施形態の電気特性評価の結果を図８に
示す。図８の実線は本実施形態の電気特性評価方法を用
いて計算した反転電子密度のゲート電圧依存性である。
図８の一点鎖線はSchrodinger方程式とPoisson方程式を
自己無撞着に解いて計算した厳密解であり、破線は従来
の古典論に基づく計算結果であり、本実施形態の結果と
比較のために示してある。図８から、実線で示された本
実施形態の電気特性評価方法の計算結果は、破線で示さ
れた古典論に基づく結果と比較して、厳密解である一点
鎖線とほぼ一致しており、本実施形態を用いればSchrod
inger 方程式を解いた場合と同等の高精度の計算を古典
論と同等の計算時間で行えることがわかる。
【００７３】第２の実施の形態 次に、第２の実施形態の電気特性評価方法について、図
面を参照しながら説明する。１次元のＭＩＳ型ＦＥＴの
デバイスシミュレーションは第１の実施の形態で示した
ようにPoisson方程式を解くだけで良いが、２次元ある
いは３次元の電気特性の評価を行うためにはPoisson方
程式だけではなく、電子あるいは正孔の連続の式（保存
式）を解く必要がある。これを実現する例として、Ｎ型
のＭＯＳＦＥＴの２次元解析を行うためのフローチャー
トを図９に示す。この第２の実施形態を示すフローチャ
ートは、上述の第１の実施形態を示すフローチャートと
比較して、ステップＳ２０６の処理が異なるのみであ
る。従って、この実施形態の説明は、同図のＳｉ／Ｓｉ
Ｏ2界面の格子点に関わる電子電流を０として、係数行
列を発生するステップＳ２０６という処理について説明
する。簡単のため、図１０に示した２次元の等間隔矩形
格子を例にとって電子の生成／消滅がない場合について
説明する。
【００７４】まず、図１０において、格子点ＢはＳｉ／
ＳｉＯ2界面上の格子点で、格子点Ａ，Ｃ，Ｄ，ＥはＳ
ｉ基板中の格子点とし、格子点Ａの係数行列を設定する
ものとする。格子点Ａでの電子の保存は式(4）で表わさ
れる。
【００７５】ＪBA−ＪAc＋ＪDA−ＪAE＝０ …(4) ここで、ＪBAは格子点Ｂから格子点Ａへ流れる電子の電
流密度であり、ＪACは格子点Ａから格子点Ｃへ流れる電
子の電流密度であり、ＪDAは格子点Ｄから格子点Ａへ流
れる電子の電流密度であり、ＪAEは格子点Ａから格子点
Ｅへ流れる電子の電流密度である。例えば、ＪBAは格子
点ＢとＡでの静電ポテンシャルと電子濃度とで表わされ
る。本発明ではＳｉ／ＳｉＯ2上の格子点Ｂに関わる電
子電流を０とするため、この例ではＳｉ／ＳｉＯ2界面
上の格子点である格子点Ｂに関わる電子電流ＪBAを０と
して、式(4)の代わりに式(5)を用いる。
【００７６】 −ＪAC＋ＪDA−ＪAE＝０ …(5) この処理を行うことによって、ステップＳ２０９でＳｉ
／ＳｉＯ2界面上の格子点における電子濃度を０にして
も、Ｓｉ／ＳｉＯ2界面上の格子点以外の格子点では電
子の保存則を満足する数値解を得ることが可能になる。
【００７７】第３の実施の形態 次に、第３の実施形態の電気特性評価方法について、図
面を参照しながら説明する。本実施形態では、図１１に
示すような素子の電気特性を数値的に求める場合を考え
る。図１１に示した素子は界面１０１から界面１０５ま
での絶縁体と半導体基板の界面がある。これらの界面の
うちゲート酸化膜と半導体基板の界面は界面１０３であ
る。そのため界面１０３ではキャリアの２次元量子化が
起こるが、それ以外の界面では２次元量子化が起こらな
い。そのため、絶縁体と半導体基板の界面１０３だけで
２次元量子化の効果を考慮すればよい。
【００７８】この部分的に本発明を適用する場合には、
例えば次のように行うことができる。図１１に示すよう
にｘ軸を横に、ｙ軸を縦に設定して、ｙ＝ｙ0の位置に
２次元量子化を考慮すべき絶縁体と半導体基板の界面が
あるとの指定を素子構造入力ステップＳ２０１で入力デ
ータとして入力するようにする。これにより、図１１の
１０３の絶縁体と半導体基板の界面がゲート絶縁膜と半
導体の界面であることを認識し、この指定された界面に
おいてのみ第２の実施の形態に示した処理を行うように
する。
【００７９】このように、本実施形態の如く部分的に適
用することにより、上記の実施形態と同等の精度で、さ
らに処理時間を短縮して行うことができる。
【００８０】第４の実施の形態 次に、第４の実施形態の電気特性評価方法について、図
面を参照しながら説明する。本実施形態では、図１２に
示すようなＣＭＯＳインバータ回路の電気特性を数値的
に求める場合を考える。
【００８１】図１２には２０１から２０９までの絶縁体
と半導体基板の界面がある。これらの界面のうちゲート
酸化膜と半導体基板の界面は２０１と２０５である。そ
のため２０１と２０５の界面ではキャリアの２次元量子
化が起こるが、それ以外の界面では２次元量子化が起こ
らない。また、２０１は電子をキャリアとするＮＦＥＴ
のゲート酸化膜であり、２０５は正孔をキャリアとする
ＰＦＥＴのゲート酸化膜であるので、２０１のゲート酸
化膜では電子の２次元量子化が起こり、２０５のゲート
酸化膜では正孔の２次元量子化が起こる。そのため、２
０１及び２０５の界面のみ２次元量子化の効果を考慮す
ればよい。
【００８２】このような素子の電気特性を数値的に求め
る電気特性の評価は、例えば次のように行うことができ
る。図１２のようにｘ軸を横に、ｙ軸を縦に設定して、
ｙ＝ｙ0かつｘ＜ｘ0の位置に電子の２次元量子化を考慮
すべき絶縁体と半導体基板の界面があり、ｙ＝ｙ0かつ
ｘ＞ｘ0の位置に正孔の２次元量子化を考慮すべき絶縁
体と半導体基板の界面があるとの指定を素子構造入力ス
テップＳ２０１で入力データとして入力するようにす
る。これにより、本実施形態の電気特性評価装置は、図
１２の２０１の絶縁体と半導体基板の界面が電子の２次
元量子化が起こるゲート絶縁膜と半導体の界面であるこ
とと、２０５の絶縁体と半導体基板の界面が正孔の２次
元量子化が起こるゲート絶縁膜と半導体の界面であるこ
とを認識し、２０１の界面においては電子について、２
０５の界面においては正孔について、それぞれ第２の実
施の形態に示した本発明の処理を行うようにする。この
ように、本実施形態の如く部分的に適用することによ
り、上記の実施形態と同等の精度で、さらに処理時間を
短縮して行うことができる。
【００８３】第５の実施の形態 次に、第５の実施形態の電気特性評価方法について、図
面を参照しながら説明する。本実施形態では、ＳｉのＮ
型ＭＯＳＦＥＴの電気特性を評価する１次元の電気特性
評価方法を説明する。図１３は本実施形態のソフトウェ
アのフローチャートである。このフローチャートの処理
はPoisson方程式を離散化格子点で離散化して、各離散
化格子点上の物理量（電位、電子濃度など）の微小修正
量について方程式を線形化し、微小修正量を求めるため
の係数行列を設定し、その行列問題を解いて、微小修正
量を求めて、求めた微小修正量を用いて各離散化格子点
上の物理量の更新を行うという処理を収束するまで反復
するというものである。
【００８４】まず、電気特性の評価を行う素子構造を入
力する（ステップＳ３０１）。この入力はプロセスシミ
ュレータによって算出された形状、不純物分布などを用
いて入力することができる。他の入力方法としては、操
作者がマウスなどの入力装置を用いて上述のコンピュー
タシステムに対して直接素子形状を入力することもでき
る。続いて、入力された素子構造に関わる素子の反転層
容量の古典論と量子論との差に相当するＳｉの厚さ（以
下、Δｚと記す）を算出する（ステップＳ３０２）。こ
の処理では、例えば、Δｚは素子構造や素子に印加した
バイアスに依存せず一定の値であるという近似を用いる
ことができる。ここでは、例えば、１．７ｎｍという値
を使うことができる。
【００８５】続いて、Ｓｉ／ＳｉＯ2界面から、その界
面に最も近いＳｉ中の格子点までの距離が先に求めたΔ
ｚであるDelaunay型の離散化格子を発生させる（ステッ
プＳ３０３）。ステップＳ３０３の処理は、図６を用い
て説明と同様でもよいので、その説明は省略する。
【００８６】続いて、ゲート電圧や基板電圧などのバイ
アスを設定し（ステップＳ３０４）、電位、電子濃度、
正孔濃度の初期値を各離散化格子点ごとに設定する（ス
テップ３０５）。ただし、ステップＳ３０５において、
Ｓｉ／ＳｉＯ2上の界面の離散化格子点の電子濃度の初
期値は０とする。続いて、設定した電位などを用いて微
小修正量を求めるための係数行列を設定する（ステップ
３０６）。ただし、ステップＳ３０６において、Ｓｉ／
ＳｉＯ2上の界面の離散化格子点上の電子濃度の微小修
正量が０となるような条件を課して係数行列の設定を行
う。次に設定した行列問題を解いて微小修正量を求め
（ステップＳ３０７）、先に求めた微小修正量を用いて
先に設定した電位などの物理量を更新する（ステップＳ
３０８）。Ｓｉ／ＳｉＯ2上の界面の離散化格子点の電
子濃度の初期値は０であり、微小修正量も０であるため
に、ステップＳ３０８の処理を行ったあとも、Ｓｉ／Ｓ
ｉＯ2上の界面の離散化格子点の電子濃度は０のまま変
化しない。なお、本実施形態では、Ｎ型ＭＯＳＦＥＴに
ついての電気特性評価を行っているため、ステップＳ３
０５とＳ３０６においてＳｉ／ＳｉＯ2上の界面の離散
化格子点の電子濃度が０になるようにしたが、Ｐ型ＭＯ
ＳＦＥＴについての電気特性評価を行う場合には、正孔
濃度が０になるようにする。
【００８７】続いて、先に更新した電位などが収束した
か否かを判定し（ステップＳ３０９）、収束していない
場合には、再びステップＳ３０６に戻って、係数行列を
設定しその行列を解き、電位などを更新する（ステップ
Ｓ３０６乃至ステップＳ３０８）。一方、収束したと判
定された場合には、別のバイアスで計算する必要がある
か否かを判定し（ステップＳ３１０）、必要であれば、
ステップＳ３０４に戻って再びバイアスの設定ステップ
Ｓ３０４以降の処理を行う。必要な全てのバイアスにつ
いて計算を行った場合には、その計算結果を出力して
（ステップＳ３１１）、修了する。
【００８８】本実施形態を用いればSchrodinger方程式
とPoisson方程式を自己無撞着に解いた場合と同等の高
精度の計算を古典論に基づく場合と同等の計算時間で行
うことができる。
【００８９】第６の実施の形態 次に、第６の実施形態の電気特性評価方法について、図
面を参照しながら説明する。１次元のＭＩＳ型ＦＥＴの
デバイスシミュレーションは第５の実施の形態で示した
ようにPoisson方程式を解くだけでよいが、素子の２次
元乃至３次元的な構造を考慮した２次元乃至３次元のシ
ミュレーションを行うためにはPoisson方程式だけでは
なく、電子のみ、あるいは正孔のみ、あるいは電子と正
孔の両方の保存の式を解く必要がある。これを実現する
例として、Ｎ型ＭＯＳＦＥＴの２次元解析を行うための
フローチャートを図１４に示す。上述の第５の実施形態
を示すフローチャートと比較して、ステップＳ４０６の
処理が異なる。従って、この実施形態の説明は、同図の
Ｓｉ／ＳｉＯ2界面の離散化格子点に関わる電子電流密
度を０として、係数行列を設定するステップＳ４０６と
いう処理については、図１０を用いて説明した処理を用
いることができるので、ここではその説明は省略する。
【００９０】Ｓｉ／ＳｉＯ2界面の格子点の電子濃度の
微小修正量が０になるという条件を課すこと、及び前記
格子点に関わる電子電流密度を０とするために従来の電
子の保存式である上記式(4)ではなく上記式(5)を用いて
係数行列を設定することが本発明の特徴である。この処
理を行うことによって、Ｓｉ／ＳｉＯ2界面上の格子点
における電子濃度が０であって、かつ電子の保存則を満
足する数値解を得ることが可能になる。
【００９１】第７の実施の形態 次に、第７の実施の形態の電気特性評価方法について、
図面を参照しながら説明する。本実施形態では、図１１
に示すような素子の電気特性を数値的に求める場合を考
える。図１１に示した素子には１０１から１０５までの
絶縁膜と半導体基板との界面がある。これらの界面のう
ちゲート酸化膜と半導体基板との界面は１０３の界面で
ある。そのため１０３の界面ではキャリアの２次元量子
化が起こるが、それ以外の界面では２次元量子化が起こ
らない。そのため１０３の絶縁膜と半導体基板との界面
だけで２次元量子化の効果を考慮すればよい。
【００９２】このような、総ての絶縁膜／半導体基板界
面ではなく、一部の絶縁膜／半導体基板界面にのみ本発
明を適用する場合には、例えば次のように行うことがで
きる。図１１に示すようにｘ軸を横にｙ軸を縦に設定し
て、ｙ＝ｙ0の位置に２次元量子化を考慮すべき絶縁膜
と半導体基板の界面があるとの指定を図１４の素子構造
入力ステップ４０１で入力データとして入力するように
する。これによって、本実施形態の電気特性評価装置
は、図１１の１０３の絶縁膜と半導体基板との界面がゲ
ート絶縁膜と半導体の界面であることを認識し、同界面
において電荷の量子力学的な効果を考慮する必要がある
と認識し、同界面においてのみ第６の実施の形態に示し
た処理を行うようにする。このように、本実施形態のご
とく素子の一部分に適用することにより、上記の実施形
態と同様の精度で、さらに処理時間を短縮して行うこと
ができる。
【００９３】第８の実施の形態 次に、第８の実施形態の電気特性評価方法について、図
面を参照しながら説明する。本実施形態では、図１２に
示すようなＣＭＯＳインバータ回路の電気特性を数値的
に求める場合を考える。
【００９４】前述の如く、界面２０５は正孔をキャリア
とするＰＦＥＴの半導体基板／ゲート酸化膜界面である
ので、界面２０１では電子の２次元量子化が起こり、界
面２０５では正孔の２次元量子化が起こる。そのため、
界面２０１でのみ電子の２次元量子化を、また、界面２
０５でのみ正孔の２次元量子化をそれぞれ考慮すればよ
い。
【００９５】このような素子の電気特性を数値的に求め
る電気特性の評価は例えば次のように行うことができ
る。図１２のようにｘ軸を横に、ｙ軸を縦に設定して、
ｙ＝ｙ0かつｘ＜ｘ0の位置に電子の２次元量子化を考慮
すべき絶縁膜と半導体基板の界面があり、ｙ＝ｙ0かつ
ｘ＞ｘ0の位置に正孔の２次元量子化を考慮すべき絶縁
膜と半導体基板の界面があるとの指定を図１４の素子構
造入力ステップＳ４０１で入力データとして入力するよ
うにする。これによって、本実施形態の電気特性評価装
置は、図１２の界面２０１が電子の２次元量子化が起こ
るゲート絶縁膜と半導体の界面であることと、界面２０
５が正孔の２次元量子化が起こるゲート絶縁膜と半導体
の界面であることとを認識し、界面２０１においては電
子について、界面２０５においては正孔について、それ
ぞれ第６の実施の形態に示した本発明の処理を行うよう
にする。このように、本実施形態のごとく部分的に適用
することにより、上記の実施形態と同様の精度でさらに
処理時間を短縮して行うことができる。
【００９６】第９の実施の形態 次に、第９の実施形態の電気特性評価方法について、図
面を参照しながら説明する。ＳｉのＮ型ＭＯＳＦＥＴの
ゲート容量を蓄積領域から反転領域までのゲートバイア
スについて１次元計算する場合を考える。ＦＥＴ中にチ
ャネルが形成されるゲートバイアスが印加されている場
合、電子はチャネル中で２次元量子化されるため第５の
実施の形態で説明した方法によって量子力学的な効果を
近似的に考慮すれば精度の高い計算が可能である。しか
し、ＦＥＴのチャネル領域に正孔が蓄積する蓄積状態で
あるゲートバイアスが印加されている場合には、電子は
チャネル中では２次元量子化されないので、第５の実施
の形態で説明した方法によって量子力学的な効果を近似
的に考慮すれば、逆に精度の低い計算になってしまう。
これは２次元量子化が生じていないにもかかわらず、第
５の実施の形態で説明した方法によるとあたかも２次元
量子化が生じているかのような評価を行ってしまうから
である。これを解決する方法を第５の実施形態の電気特
性評価方法として、フローチャートを示す図１５を用い
て説明する。
【００９７】本実施形態のフローチャートを示す図１５
と第５の実施形態のフローチャートを示す図１３との違
いの一つは、図１５のステップＳ５０５の処理である。
ステップＳ５０５では、図１３のステップＳ４０５とは
異なり、Ｓｉ／ＳｉＯ2界面の格子点での電子濃度を０
にしない。
【００９８】更に、本実施形態のフローチャートを示す
図１５と第５の実施形態のフローチャートを示す図１３
との違いはステップＳ５０６とＳ５０７の有無である。
ステップＳ５０６は、Ｓｉ／ＳｉＯ2界面にある格子点
について、その格子点では電子の２次元量子化が生じる
かどうかを判定する。この判定は、Ｓｉ／ＳｉＯ2界面
に垂直な方向の電界から判定して、その結果を記録して
用いることができる。このステップは２次元量子化が生
じるかどうかを、例えば近似的にＳｉ／ＳｉＯ2界面上
の離散化格子点での電界の正負の符号から反転領域であ
るか蓄積領域であるかを判定し、結果を結果保存用の変
数に設定することにより実現することができる。
【００９９】ステップＳ５０７では、ステップＳ５０６
において２次元量子化が生じると記録されたＳｉ／Ｓｉ
Ｏ2界面の離散化格子点の電子濃度を０にする処理を行
う。第５の実施形態ではステップＳ５０５において全て
のＳｉ／ＳｉＯ2界面の離散化格子点の電子濃度を０に
する処理を行ったが、本実施形態ではステップＳ５０６
において２次元量子化が生じると記録されたＳｉ／Ｓｉ
Ｏ2界面の離散化格子点の電子濃度を０にする処理を行
う。
【０１００】更に、本実施形態のソフトウェアのフロー
チャートを示す図１５と第５の実施形態のソフトウェア
のフローチャートを示す図１３との他の違いはステップ
Ｓ５０８である。第５の実施形態のフローチャートを示
す図１３では全てのＳｉ／ＳｉＯ2上の離散化格子点に
おいて、その格子点の電子濃度の微小修正量が０になる
よう条件を課して係数行列を設定した（ステップＳ３０
６）が、本実施形態では、２次元量子化が生じると記録
されているＳｉ／ＳｉＯ2界面上の離散化格子点のみ
で、電子濃度の微小修正量が０になるよう条件を課す
（ステップＳ５０６）。次に、ステップＳ５０６におい
て２次元量子化が生じると記録されたＳｉ／ＳｉＯ2界
面の離散化格子点の電子濃度が常に０になるようにする
（ステップＳ５０７，Ｓ５０８）このように本実施の形
態によって、キャリアの２次元量子化が生じないバイア
スの場合には、量子力学的な効果を近似的に考慮すると
いう処理を行わないことが可能になり、蓄積状態である
バイアス条件の場合でも精度の高い評価が可能になる。
【０１０１】第１０の実施の形態 次に、第１０の実施形態の電気特性評価方法について、
図面を参照しながら説明する。第９の実施形態のフロー
チャートを示す図１５のステップＳ５０６であるＳｉ／
ＳｉＯ2界面上の格子点について２次元量子化が生じる
かどうかをその格子点上の電界から判定して結果を記録
するという処理を、２次元ないし３次元の素子構造につ
いて計算することができる。本実施形態のフローチャー
トを図１６に示す。
【０１０２】ステップＳ６０１乃至Ｓ６０５までの処理
は前の実施形態で説明したので、その説明は省略する。
次に、Ｓｉ／ＳｉＯ2界面にある格子点について、その
格子点では電子の２次元量子化が生じるかどうかを、Ｓ
ｉ／ＳｉＯ2界面に垂直な電界から判定して、結果を記
録するという処理を行う（ステップＳ６０６）。
【０１０３】次に、ステップＳ６０６において２次元量
子化が生じると判定されたＳｉ／ＳｉＯ2界面上の離散
化格子点についてのみ第６の実施形態で説明した処理を
行って、電子電流密度と電子濃度とがともに０になる解
を求めるという処理を行う（ステップＳ６０７ないしＳ
６１０）。
【０１０４】このように本実施の形態によって、キャリ
アの２次元量子化が生じないＳｉ／ＳｉＯ2界面では量
子力学的な効果を近似的に考慮するという処理を行わな
いことが可能になり、精度の高い評価が可能になる。
【０１０５】第１１の実施の形態 次に、第１１の実施形態の電気特性評価方法について、
図面を参照しながら説明する。上述の実施形態では、△
ｚを計算せずに固定した値を用いていたが、本実施形態
では、△ｚの算出処理について特に説明する。図１７は
電子の反転層の平均の深さの古典論と量子論との差を実
効電界に対して求めたものである（Y. Ohkura,“Quantu
m Effects in Si n-MOS Inversion Layer at High Subs
trate Concentration, ” Solid-State Elec., 33, 158
1 (1990)) Fig. 4(b))。この結果から反転層の平均の深
さの古典論と量子論との差は、弱いとはいえ、基板濃度
やバイアスによる依存性を持つことがわかる。これは反
転層容量の古典論と量子論との差は弱い（小さい）とは
いえ、基板濃度やバイアスによる依存性があることを意
味する。この依存性を考慮することによって、より精度
の高い評価が可能になる。
【０１０６】この依存性を考慮することができる第１１
の実施の形態のソフトウェアのフローチャートを図１８
を用いて説明する。
【０１０７】上述の如くDelaunay型の離散化格子の発生
を行う（ステップＳ７０２）。次に、電位などの物理量
の初期値を設定する（ステップＳ７０４）。次に、Ｓｉ
／ＳｉＯ2界面上の離散化格子点での電界から、その電
界の場合の反転層容量の古典論と量子論との差に相当す
るＳｉの厚さΔｚの算出を行う（ステップＳ７０５）。
このステップＳ７０５の実現は、例えば予め図１１の結
果を数値化して記録しておき、ステップＳ７０５におい
て、この記録した結果を参照し、必要に応じてその結果
のデータの間を補う（補間）ことにより行うことができ
る。
【０１０８】Ｓｉ／ＳｉＯ2界面から、その界面に最も
近いＳｉ基板中の格子点までの距離が前記ステップＳ７
０５において算出したΔｚであるDelaunay型の離散化格
子を発生させる（ステップＳ７０６）。離散化格子点上
での初期値を設定する必要があるので、初期値設定を行
う（ステップＳ７０７）。この処理は、ステップＳ７０
６の処理を行う前の古い離散化格子点上の物理量を補間
して設定することができる。次に、ステップＳ７０６で
発生した離散化格子とステップＳ７０７で設定した初期
値を用いてPoisson方程式などの物理方程式を解く（ス
テップ７０８ないしＳ７０９）。次に、収束していない
と判定した場合には（ステップＳ７１１）、再びΔｚの
算出の以降の処理を行う（ステップＳ７０５）。
【０１０９】このように本実施の形態によって、反転層
容量の古典論と量子論との差がバイアスや素子構造など
に依存するということを考慮することができ、更に精度
の高い評価が可能になる。
【０１１０】第１２の実施の形態 次に、第１２の実施形態の電気特性評価方法について、
図面を参照しながら説明する。
【０１１１】第５ないし第１１の実施の形態については
２次元量子化が起こるキャリア濃度を０にしたり、前記
キャリアの電流密度が０であるとして係数行列を設定し
ていた。この方法と本質的には同じであるが、よりソフ
トウェアの実現が容易な方法をＳｉ基板のＮ型ＭＯＳＦ
ＥＴを例にとって図２０を用いて説明する。
【０１１２】ステップＳ８０２までの処理は第６の実施
形態と同様でよいので、その説明は省略する。
【０１１３】次に、電子濃度と電子電流密度とが０であ
る以外はＳｉと全く同じ物理的性質を有する仮想的な物
質を考え、Ｎ型ＭＯＳＦＥＴのゲート絶縁膜とＳｉ基板
との界面の厚さΔｚの領域のＳｉ基板を前記の仮想的な
物質で置き換える（ステップＳ８０３）。図２０は本実
施形態を説明するためのＭＯＳＦＥＴを示す図面であ
る。図中の仮想的な物質３０６を考慮する。この仮想的
な物質は、電子濃度と電子電流密度は常に０である以外
はＳｉと同じ物理的な性質を持つものとして設定する。
【０１１４】ステップＳ８０４とＳ８０５は前の実施形
態で説明したのでその説明は省略する。
【０１１５】次に、物理量の初期値の設定を行う（ステ
ップＳ８０６）。このとき、ゲート酸化膜とＳｉ基板と
の界面はＳｉではなく、前記仮想的な物質で置き換えら
れているために、前記界面での電子濃度は０に設定され
る。この処理は、電位、正孔濃度の初期値の設定は通常
のＳｉの場合と同様に行い、電子濃度の初期値の設定は
通常の絶縁体の場合と同様に行うことで、容易に実現で
きる。
【０１１６】次に、前記仮想的な電子濃度と電子電流密
度が０であることを考慮して微小修正量を求めるための
係数行列の設定を行う（ステップＳ８０７）。この処理
は、正孔濃度と正孔電流密度が関わる係数行列の設定は
通常のＳｉの場合と同様に行い、電子濃度と電子電流密
度が関わる係数行列の設定については、通常の絶縁膜の
領域が関わる係数行列の設定と同様に、電子濃度と電子
電流密度が０であるとして行うことで、容易に実現でき
る。これ以降の処理は前の実施形態で説明したのでその
説明は省略する。
【０１１７】このように、本実施形態のように、電子濃
度と電子電流密度とが０である以外はＳｉと全く同じ物
理的性質を有する仮想的な物質を考え、この物質を用い
て処理を行うことにより、従来の電気特性評価装置の極
一部の改良によってキャリアの量子力学的な効果を近似
的に評価することが可能な電気特性評価装置を実現する
ことが可能になる。
【０１１８】本実施形態ではＮＦＥＴを例に説明したの
で、電子濃度と電子電流密度とが０である以外はＳｉと
全く同じ物理的性質を有する仮想的な物質を考えたが、
ＰＦＥＴの場合には正孔濃度と正孔電流密度とが０であ
る以外はＳｉと全く同じ物理的性質を有する仮想的な物
質を考えればよい。
【０１１９】なお、上述した電気特性評価方法を実現す
るためのプログラムは記録媒体に保存することができ
る。この記録媒体をコンピュータシステムによって読み
込ませ、前記プログラムを実行してコンピュータを制御
しながら上述した電気特性評価方法を実現することがで
きる。ここで、前記記録媒体とは、メモリ装置、磁気デ
ィスク装置、光ディスク装置等、プログラムを記録する
ことができるような装置が含まれる。
【０１２０】
【発明の効果】以上説明したように本発明に係る電気特
性評価装置、電気特性評価方法、及び、電気特性評価プ
ログラムを記録したコンピュータ読み取り可能な記録媒
体によれば、古典論のシミュレータと同等の計算時間
で、量子力学的な効果を近似的に考慮でき、半導体基板
の不純物分布が均一ではない場合にも適応できる、Dela
unay型の離散化を行うＭＩＳ型ＦＥＴの電気特性を評価
することができる。
【図面の簡単な説明】
【図１】本発明に係る電気特性評価装置を示すブロック
図である。
【図２】第１の実施の形態の電気特性評価方法のフロー
チャートを示す図である。
【図３】従来から知られているDelaunay型の離散化格子
を示す図である。
【図４】従来から知られているVoronoi型の離散化格子
を示す図である。
【図５】従来から知られているDelaunay型の離散化格子
を用いたデバイスシミュレータで計算が可能な外部回路
を有したデバイスの例である。
【図６】図２のフローチャートのステップＳ１０３の処
理方法を説明する図である。
【図７】第１の実施の形態に従って実現したデバイスシ
ミュレータの計算精度を示す例に用いたＮ型ＭＯＳＦＥ
Ｔの基板の硼素分布である。
【図８】本実施形態を用いた場合と従来の技術による電
気特性評価の計算結果を比較した図である。
【図９】第２の実施の形態の電気特性評価のフローチャ
ートを示す図である。
【図１０】図９のフローチャートのステップＳ２０６の
処理方法を説明する図である。
【図１１】第３の実施の形態を説明する図である。
【図１２】第４の実施の形態を説明する図である。
【図１３】第５の実施の形態の電気特性評価方法のフロ
ーチャートである。
【図１４】第６の実施の形態の電気特性評価方法のフロ
ーチャートである。
【図１５】第９の実施の形態の電気特性評価方法のフロ
ーチャートである。
【図１６】第１０の実施の形態の電気特性評価方法のフ
ローチャートである。
【図１７】電子の反転層の平均の深さの古典論と量子論
との差を実効電界に対して計算した結果を示す図表であ
る。
【図１８】第１１の実施の形態の電気特性評価方法のフ
ローチャートである。
【図１９】第１２の実施の形態の電気特性評価方法のフ
ローチャートである。
【図２０】ステップ８０３の処理を行って得られた、電
子濃度と電子電流密度とが０である以外はＳｉと全く同
じ物理的性質を有する仮想的な物質の説明をするための
図である。
【図２１】電流増幅率の最大値の逆数とゲート酸化膜厚
との関係を示す図である。
【符号の説明】
１ ゲート電極 ３ ゲート酸化膜 ５ Ｓｉ基板 ７ 基板電極 １１ 入力手段 １３ 記憶手段 １５ 出力手段 ２０ 電気特性評価装置 ２１ △ｚ算出手段 ２３ 離散化格子発生手段 ２５ 電気特性計算手段 １０１ 素子分離領域と半導体基板の界面 １０２ 素子分離領域と半導体基板の界面 １０３ ゲート絶縁膜と半導体基板の界面 １０４ 素子分離領域と半導体基板の界面 １０５ 素子分離領域と半導体基板の界面 １０６ ソースＮ型拡散層 １０７ ドレインＮ型拡散層 １０８ Ｐ型半導体基板 １０９ ソース電極 １１０ ゲート電極 １１１ ドレイン電極 １１２ 酸化膜 ２０１ ゲート絶縁膜と半導体基板の界面 ２０２ 素子分離領域と半導体基板の界面 ２０３ 素子分離領域と半導体基板の界面 ２０４ 素子分離領域と半導体基板の界面 ２０５ ゲート絶縁膜と半導体基板の界面 ２０６ Ｐ型半導体基板 ２０７ Ｎ型ウェル領域 ２０８ Ｎ型拡散層領域 ２０９ Ｐ型拡散層領域 ２１０ 酸化膜 ２１１ ＣＭＯＳインバータの出力電極 ２１２ ＣＭＯＳインバータの接地電極 ２１３ ＣＭＯＳインバータの電源電極 ２１４ ＣＭＯＳインバータの入力電極であるゲート電
極 ３０１ ソース電極 ３０２ ゲート電極 ３０３ 酸化膜 ３０４ ドレイン電極 ３０５ Ｎ型ソース拡散層 ３０６ 電子濃度と電子電流密度は常に０である以外は
Ｓｉと同じ物理的な性質を持つ仮想的な物質 ３０７ Ｎ型ドレイン拡散層 ３０８ ｐ型Ｓｉ基板 ３０９ 基板電極
フロントページの続き (72)発明者 松澤 一也 神奈川県横浜市磯子区新杉田町８番地 株式会社東芝 横浜事業所内 (56)参考文献 特開 平４−48744（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 29/00 H01L 21/336

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子の電気特性を評価する装置に
    おいて、 古典論による反転層容量と量子論による反転層容量との
    差を求め、その反転層容量の差に相当する半導体基板の
    厚さである△ｚを計算しその△ｚを記憶する△ｚ算出手
    段と、 前記評価を行う半導体素子の構造に対して、Delaunay型
    の離散化格子を発生させ、その離散化格子を記憶する離
    散化格子発生手段と、 前記記憶した離散化格子のうち、絶縁膜と半導体基板と
    の界面上の離散化格子点、および、絶縁膜と半導体基板
    との界面からの距離が前記記憶した△ｚ未満である半導
    体基板中の離散化格子点での前記半導体素子のチャネル
    の伝導型の電荷の濃度を０にして前記半導体素子の電気
    特性を計算する電気特性計算手段と、 を有することを特徴とする電気特性評価装置。
  2. 【請求項２】 半導体素子の電気特性を評価する方法に
    おいて、 前記評価を行う半導体素子の構造に対して、Delaunay型
    の離散化格子を発生させる離散化格子発生ステップと、 前記記憶した離散化格子のうち、絶縁膜と半導体基板と
    の界面上の離散化格子点、および、絶縁膜と半導体基板
    との界面からの距離が古典論による反転層容量と量子論
    による反転層容量との差に相当する半導体基板の厚さで
    ある△ｚ未満である半導体基板中の離散化格子点での前
    記半導体素子のチャネルの伝導型の電荷の濃度を０にし
    て前記半導体素子の電気特性を計算する電気特性計算ス
    テップと、 を有することを特徴とする電気特性評価方法。
  3. 【請求項３】 半導体素子の電気特性を評価する方法に
    おいて、 前記半導体素子の素子構造情報、および、ゲート絶縁膜
    と半導体基板との界面におけるチャネルの伝導型情報を
    入力データとして入力する入力ステップと、 この入力データを記憶する入力データ記憶ステップと、 この記憶された入力データから古典論による反転層容量
    と量子論による反転層容量との差を求め、その反転層容
    量の差に相当する半導体基板の厚さである△ｚを計算す
    る△ｚ計算ステップと、 この計算した△ｚを記憶する△ｚ記憶ステップと、 前記素子構造情報を用いて、少なくとも絶縁膜と半導体
    基板との界面から前記△ｚに等しい距離だけ離れた半導
    体基板中に離散化格子点を持つDelaunay型の離散化格子
    を発生させる離散化格子発生ステップと、 前記発生させた離散化格子のうち、絶縁膜と半導体基板
    との界面上の離散化格子点、および、絶縁膜と半導体基
    板との界面からの距離が前記△ｚ未満である半導体基板
    中の離散化格子点での前記入力データとして入力された
    チャネルの伝導型の電荷の濃度を０にして前記半導体素
    子の電気特性を計算する電気特性計算ステップと、 この計算した電気特性を出力する出力ステップと、 を有することを特徴とする電気特性評価方法。
  4. 【請求項４】 前記離散化格子発生ステップは、 絶縁膜と半導体基板との界面上にある離散化格子点を除
    いた半導体基板中の離散化格子点のうち、最も絶縁膜と
    半導体基板との界面に近い離散化格子点の絶縁膜と半導
    体基板との界面からの距離を前記△ｚと等しい離散化格
    子となるように設定することを特徴とする請求項２また
    は３のいずれかに記載の電気特性評価方法。
  5. 【請求項５】 前記入力ステップは、 前記半導体素子の絶縁膜と半導体基板との界面のうち、
    一部分がゲート絶縁膜と半導体基板との界面である場合
    には、前記半導体素子の素子構造情報、および、絶縁膜
    と半導体基板との界面のうちゲート絶縁膜と半導体基板
    との界面である部分を入力データとして入力することを
    特徴とする請求項３に記載の電気特性評価方法。
  6. 【請求項６】 前記入力ステップは、 前記半導体素子が少なくとも２つのゲート絶縁膜を有す
    る場合は、前記半導体素子の素子構造情報、および、前
    記少なくとも２つのゲート絶縁膜と半導体基板との界面
    におけるそれぞれのチャネルの伝導型情報を入力データ
    として入力することを特徴とする請求項３に記載の電気
    特性評価方法。
  7. 【請求項７】 前記電気特性計算ステップは、 絶縁膜と半導体基板との界面に垂直な方向の電界から前
    記界面上の離散化格子点においてチャネルの伝導型の電
    荷の２次元量子化が生じるかどうかを判定する判定ステ
    ップと、 前記発生させた離散化格子のうち、前記絶縁膜と半導体
    基板との界面上の２次元量子化が生じると判定された離
    散化格子点、および、前記２次元量子化が生じると判定
    された離散化格子点からの距離が前記△ｚ未満である半
    導体基板中の全ての離散化格子点でのチャネルの伝導型
    の電荷の濃度を０にして前記半導体素子の電気特性を計
    算する計算ステップと、 を有することを特徴とする請求項２または３のいずれか
    に記載の電気特性評価方法。
  8. 【請求項８】 前記判定ステップは、 その格子点における半導体基板中の不純物濃度を基準に
    して、絶縁膜と半導体基板との界面に垂直な方向の電界
    から前記界面上の離散化格子点においてチャネルの伝導
    型の電荷の２次元量子化が生じるかどうかを判定するこ
    とを特徴とする請求項７記載の電気特性評価方法。
  9. 【請求項９】 前記電気特性計算ステップは、 電荷の保存方程式を数値的に解くに際して必要となる２
    つの離散化格子点の間の電流密度のうち、少なくとも一
    方の離散化格子点が前記チャネルの伝導型の電荷の濃度
    を０にした離散化格子点である場合には、前記２つの離
    散化格子点の間の前記チャネルの伝導型の電荷の電流密
    度を０として電荷の保存方程式を解くことを特徴とする
    請求項２，３、または７のいずれかに記載の電気特性評
    価方法。
  10. 【請求項１０】 前記△ｚ計算ステップは絶縁膜と半導
    体基板との界面に垂直な方向の電界から△ｚを計算する
    ことを特徴とする請求項３に記載の電気特性評価方法。
  11. 【請求項１１】 前記△ｚ計算ステップは、 絶縁膜と半導体基板との界面に垂直な方向の電界は場所
    についての依存性を有することを考慮して各離散化格子
    点における前記△ｚを計算することを特徴とする請求項
    ３に記載の電気特性評価方法。
  12. 【請求項１２】 前記△ｚ計算ステップは、 絶縁膜と半導体基板との界面に垂直な方向の電界は場所
    についての依存性を有することを考慮して、各格子点に
    おける前記△ｚについて電子と正孔とを個別に計算する
    ことを特徴とする請求項３に記載の電気特性評価方法。
  13. 【請求項１３】 前記電気特性計算ステップは、 ２次元量子化が生じると判断された絶縁膜と半導体基板
    との界面からの距離が、前記△ｚ未満である半導体基板
    中での電荷の生成あるいは消滅の密度を０として電荷の
    保存式を解くことで電気特性を計算することを特徴とす
    る請求項２または３のいずれかに記載の電気特性評価方
    法。
  14. 【請求項１４】 前記電気特性計算ステップは、 絶縁膜と半導体基板との界面からの距離が前記△ｚと等
    しい距離離れた位置に界面準位を有する界面があるとし
    て、Poisson方程式を解くことを特徴とする請求項２ま
    たは３のいずれかに記載の電気特性評価方法。
  15. 【請求項１５】 前記電気特性計算ステップは、 絶縁膜と半導体基板との界面からの距離が前記△ｚと等
    しい距離離れた位置に界面準位を有する界面があるとし
    て、Poisson方程式及び電荷の方程式を解くことを特徴
    とする請求項２または３のいずれかに記載の電気特性評
    価方法。
  16. 【請求項１６】 前記電気特性計算ステップは、 チャネルの伝導型の電荷の濃度は常に０である以外は基
    板である半導体と同じ物理的性質を有する仮想的な物質
    を想定し、評価を行う素子構造の、反転層容量の差に相
    当する半導体基板の厚さと同じ厚さの半導体基板と絶縁
    膜との界面の半導体基板領域を前記仮想的な物質で置き
    換えるステップと、 前記素子構造の電気特性評価を古典論に基づいて電気的
    特性の計算を行うことを特徴とする請求項２または３の
    いずれかに記載の電気特性評価方法。
  17. 【請求項１７】 前記電気特性計算ステップは、 チャネルの伝導型の電荷の濃度は常に０であり、かつ、
    チャネルの伝導型の電荷の電流密度は０である以外は基
    板である半導体と同じ物理的性質を有する仮想的な物質
    を想定し、評価を行う素子構造の、反転層容量の差に相
    当する半導体基板の厚さと同じ厚さの半導体基板と絶縁
    膜との界面の半導体基板領域を前記仮想的な物質で置き
    換えるステップと、 前記素子構造の電気特性評価を古典論に基づいて行うス
    テップと、 を有することを特徴とする請求項２または３のいずれか
    に記載の電気特性評価方法。
  18. 【請求項１８】 前記絶縁膜は、 ゲート絶縁膜であることを特徴とする請求項２ないし１
    ７のいずれかに記載の電気特性評価方法。
  19. 【請求項１９】 半導体素子の電気特性を評価するプロ
    グラムを記録したコンピュータ読み取り可能な記録媒体
    において、 前記評価を行う半導体素子の構造に対して、Delaunay型
    の離散化格子を発生させる離散化格子発生ステップと、 前記記憶した離散化格子のうち、絶縁膜と半導体基板と
    の界面上の離散化格子点、および、絶縁膜と半導体基板
    との界面からの距離が古典論による反転層容量と量子論
    による反転層容量との差に相当する半導体基板の厚さで
    ある△ｚ未満である半導体基板中の離散化格子点での前
    記半導体素子のチャネルの伝導型の電荷の濃度を０にし
    て前記半導体素子の電気特性を計算する電気特性計算ス
    テップと、 を有することを特徴とする電気特性評価プログラムを記
    録したコンピュータ読み取り可能な記録媒体。
JP06011698A 1997-04-18 1998-03-11 電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 Expired - Fee Related JP3352936B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06011698A JP3352936B2 (ja) 1997-04-18 1998-03-11 電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体
US09/061,866 US6195790B1 (en) 1997-04-18 1998-04-17 Electrical parameter evaluation system, electrical parameter evaluation method, and computer-readable recording medium for recording electrical parameter evaluation program

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-101947 1997-04-18
JP10194797 1997-04-18
JP06011698A JP3352936B2 (ja) 1997-04-18 1998-03-11 電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体

Publications (2)

Publication Number Publication Date
JPH113998A JPH113998A (ja) 1999-01-06
JP3352936B2 true JP3352936B2 (ja) 2002-12-03

Family

ID=26401186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06011698A Expired - Fee Related JP3352936B2 (ja) 1997-04-18 1998-03-11 電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体

Country Status (2)

Country Link
US (1) US6195790B1 (ja)
JP (1) JP3352936B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247518A (zh) * 2013-04-18 2016-01-13 标致·雪铁龙汽车公司 通过单元节点分解和矩阵合并来计算内部温度以确定电缆尺寸的装置和方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269459B2 (ja) * 1998-07-28 2002-03-25 日本電気株式会社 Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体
JP2001185713A (ja) * 1999-12-22 2001-07-06 Nec Corp デバイスシミュレーション方法
US7463998B2 (en) * 2006-02-23 2008-12-09 University Of Southern California Adaptive design of nanoscale electronic devices
US8438519B2 (en) * 2008-03-04 2013-05-07 Texas Instruments Incorporated Via-node-based electromigration rule-check methodology
JP5416966B2 (ja) * 2008-12-26 2014-02-12 株式会社東芝 半導体装置のシミュレーション装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684723A (en) * 1987-11-16 1997-11-04 Fujitsu Limited Device simulation method and device simulator
JP2957641B2 (ja) 1990-06-15 1999-10-06 株式会社東芝 電気特性評価方法
US5677846A (en) * 1993-12-13 1997-10-14 Nec Corporation Device simulator and mesh generating method thereof
JP2838968B2 (ja) * 1994-01-31 1998-12-16 日本電気株式会社 半導体デバイスシミュレータのメッシュ生成方法
JP2991931B2 (ja) * 1994-07-12 1999-12-20 松下電器産業株式会社 半導体装置およびそれらの製造方法
JPH08292938A (ja) * 1995-02-24 1996-11-05 Fujitsu Ltd 有限要素メッシュ発生方法及び装置、並びに解析方法及び装置
US5963800A (en) * 1995-06-16 1999-10-05 Interuniversitair Micro-Elektronica Centrum (Imec Vzw) CMOS integration process having vertical channel
JPH09311852A (ja) * 1996-05-23 1997-12-02 Hitachi Ltd ヘテロジーニアスなシミュレータ間の協調分散コンピューティング方法及びシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247518A (zh) * 2013-04-18 2016-01-13 标致·雪铁龙汽车公司 通过单元节点分解和矩阵合并来计算内部温度以确定电缆尺寸的装置和方法
CN105247518B (zh) * 2013-04-18 2019-06-14 标致·雪铁龙汽车公司 通过单元节点分解和矩阵合并来计算内部温度以确定电缆尺寸的装置和方法

Also Published As

Publication number Publication date
US6195790B1 (en) 2001-02-27
JPH113998A (ja) 1999-01-06

Similar Documents

Publication Publication Date Title
Roy et al. Simulation study of individual and combined sources of intrinsic parameter fluctuations in conventional nano-MOSFETs
JP3269459B2 (ja) Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体
JP4448533B2 (ja) 半導体素子パラメータ抽出方法
Wu et al. Physics-based mathematical conditioning of the MOSFET surface potential equation
JP3352936B2 (ja) 電気特性評価装置、電気特性評価方法、及び、電気特性評価プログラムを記録したコンピュータ読み取り可能な記録媒体
Schleich et al. Single-versus multi-step trap assisted tunneling currents—Part I: Theory
Fan et al. Voltage-and temperature-dependent gate capacitance and current model: application to ZrO/sub 2/n-channel MOS capacitor
JP2006269998A (ja) トランジスタのシミュレーション方法及びシミュレーション装置
Lallement et al. Accounting for quantum effects and polysilicon depletion from weak to strong inversion in a charge-based design-oriented MOSFET model
Suñé et al. Temperature dependence of Fowler-Nordheim injection from accumulated n-type silicon into silicon dioxide
Bandy et al. A simple approach for accurately modeling the threshold voltage of short-channel MOSTs
Wu et al. Determination of ultra-thin oxide voltages and thickness and the impact on reliability projection
US20100241413A1 (en) Method and system for modeling an ldmos transistor
Silvestri et al. A low-field mobility model for bulk, ultrathin body SOI and double-gate n-MOSFETs with different surface and channel orientations—Part II: Ultrathin silicon films
JP2001267260A (ja) 半導体モデリング方法
Linton et al. 3D modelling of fluctuation effects in highly scaled VLSI devices
US6472236B1 (en) Determination of effective oxide thickness of a plurality of dielectric materials in a MOS stack
US8219963B2 (en) Method and apparatus for analyzing and designing semiconductor device using calculated surface potential
Ciprut et al. Usage and limitation of standard mobility models for TCAD simulation of nanoscaled FD-SOI MOSFETs
Bose et al. Analytical model and simulation‐based analysis of a work function engineered triple metal tunnel field‐effect transistor device showing excellent device performance
JP2957641B2 (ja) 電気特性評価方法
Tsai et al. Charge splitting in situ recorder (CSIR) for real-time examination of plasma charging effect in FinFET BEOL processes
WO2023100432A1 (ja) 設計条件計算システム、及び半導体装置の製造方法
Bughio Variability analysis of FinFET AC/RF performances through efficient physics-based simulations for the optimization of RF CMOS stages
Tokunaga et al. Semiconductor process and manufacturing technologies for 90-nm process generation

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070920

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130920

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees