JP2003188203A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003188203A
JP2003188203A JP2001387031A JP2001387031A JP2003188203A JP 2003188203 A JP2003188203 A JP 2003188203A JP 2001387031 A JP2001387031 A JP 2001387031A JP 2001387031 A JP2001387031 A JP 2001387031A JP 2003188203 A JP2003188203 A JP 2003188203A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
semiconductor chip
electrode
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001387031A
Other languages
English (en)
Inventor
Tetsuji Hori
哲 二 堀
Yuji Hiyama
山 裕 次 檜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001387031A priority Critical patent/JP2003188203A/ja
Publication of JP2003188203A publication Critical patent/JP2003188203A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73151Location prior to the connecting process on different surfaces
    • H01L2224/73153Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 金ワイヤや封止用の樹脂を必要とせず、大き
さが比較的小さく、また、厚みが比較的薄くかつ重量が
比較的軽いパワー半導体装置、並びに、表面電極および
裏面電極とリードとの間の抵抗が比較的低いパワー半導
体装置を提供する。 【解決手段】 本発明による半導体装置は、半導体素子
が形成された第1の面111上から突出して形成され半
導体素子に電気的に接続された第1の電極130、およ
び第1の面と反対側にある第2の面112に形成された
第2の電極を有する半導体チップ110と、半導体チッ
プを搭載し第2の電極に電気的に接続され、かつ、少な
くとも一部分が第1の面を含む平面に存在するように成
形されたリード部材120とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関す
る。
【0002】
【従来の技術】半導体製造工程の前工程において製造さ
れた半導体ウェハは、半導体製造工程の後工程におい
て、ダイシングにより個別の半導体チップに切断され
る。この半導体チップは、リードフレームへ搭載され、
固定される。次に、ボンディングパッドとリードフレー
ムとの間が金ワイヤによって接続される。その後、半導
体チップとリードフレームの一部はモールド樹脂により
封止される。モールド樹脂により、半導体チップは保護
され、金ワイヤが固定される。金ワイヤを固定すること
によって、ボンディングパッドとリードフレームとの間
の接続が維持される。その後、リードフレームから半導
体装置が切り離される。
【0003】パワー半導体装置においては、大きな電流
を流すために、素子が形成されている表面に表面電極が
設けられるだけでなく、裏面に裏面電極が設けられてい
る場合がある。このような場合、半導体チップの表面電
極および裏面電極のそれぞれと電気的に接続できるよう
に成形されたリードフレームが必要である。
【0004】また、近年、半導体装置の小型化、軽量化
が望まれている。従って、表面電極および裏面電極のそ
れぞれと電気的に接続できるように成形されたリードフ
レームに半導体チップを搭載し、パッケージングしたパ
ワー半導体装置は小型かつ軽量である必要がある。
【0005】図11(A)および図11(B)は、それ
ぞれ従来のパワー半導体装置1000の平面透視図およ
び拡大断面図である。パワー半導体装置1000の内部
においては、半導体チップ1010が樹脂1020によ
って封止されている。リードフレーム1030は、ダイ
パッド1031、リード1032およびリード1033
を含む。
【0006】半導体チップ1010は、リードフレーム
1030のダイパッド1031上に導電性の接着剤10
40によって固定されている。ダイパッド1031はリ
ード1033に接続している。従って、半導体チップ1
010の裏面電極1012は、接着剤1040を介して
リード1033に電気的に接続されている。半導体チッ
プ1010の表面電極1011は、金ワイヤ1050に
よってリード1032に電気的に接続されている。
【0007】
【発明が解決しようとする課題】パワー半導体装置10
00は、比較的大きな電流を流す必要がある。よって、
表面電極1011とリード1032との間の抵抗はより
低い方が好ましい。表面電極1011とリード1032
との間の抵抗を低減させるために、従来においては、複
数の金ワイヤが表面電極1011の1つとリード103
2との間を接続していた。または、金ワイヤの抵抗を低
減させるために、金ワイヤの太さを太くしていた。
【0008】しかし、表面電極1011とリード103
2との間を接続する金ワイヤの本数が増加するにつれ、
ワイヤボンディングの工程における所要時間が長くな
る。また、半導体装置1000に使用される金の量が多
くなるので、パワー半導体装置1000の製造コストが
増加してしまう。金ワイヤの太さを太くする場合も、パ
ワー半導体装置1000に使用される金の量が多くなる
ので、パワー半導体装置1000の製造コストが増加し
てしまうという問題があった。
【0009】また、リードフレーム1030は、半導体
チップ1010を搭載するためのダイパッド1031
と、表面電極1011に接続されているリード1032
とを有していなければならない。半導体装置1000が
リードフレーム1030から切り離された後、ダイパッ
ド1031およびリード1032は電気的に絶縁されて
いなければならない。従って、リード1032はダイパ
ッド1031から離間している。それによって、半導体
装置1000の幅または厚みが増加し、半導体装置10
00の大きさが大きくなってしまうという問題があっ
た。
【0010】さらに、表面電極1011およびリード1
032との間の接続を維持するために、金ワイヤ105
0が半導体チップ1010とともに樹脂1020によっ
て封止される必要がある。それによって、半導体装置1
000の厚みが増加してしまうという問題があった。
【0011】そこで、本発明は、大きさが比較的小さ
く、厚みが比較的薄くかつ重量が比較的軽いパワー半導
体装置を提供することを目的とする。
【0012】また、本発明は、表面電極および裏面電極
とリードとの間の抵抗が比較的低いパワー半導体装置を
提供することを目的とする。
【0013】
【課題を解決するための手段】本発明に従った実施の形
態による半導体処理装置は、半導体素子が形成された第
1の面上から突出して形成され前記半導体素子に電気的
に接続された第1の電極、および前記第1の面と反対側
にある第2の面に形成された第2の電極を有する半導体
チップと、前記半導体チップを搭載し前記第2の電極に
電気的に接続され、かつ、少なくとも一部分が前記第1
の面を含む平面に存在するように成形されたリード部材
とを備えている。
【0014】好ましくは、前記リード部材は、前記第1
の面の外縁および前記第2の面の外縁よりも外側へ延び
たリードコンタクト部を有し、該リードコンタクト部
は、前記第2の面から前記第1の面へ向かって折り曲げ
られていることによって前記第1の面を含む平面上に存
在する。
【0015】前記リードコンタクト部は、前記半導体チ
ップの外側の方向へ再度折り曲げられることによって階
段状に成形され、前記第1の面を含む平面とほぼ同じレ
ベルの平面に面するように形成されてもよい。
【0016】前記リードコンタクト部は、前記半導体チ
ップの外側の方向へ再度折り曲げられることによって階
段状に成形され、前記第1の面を含む平面と複数の前記
第1の電極の頂点部を含む平面との間にあるいずれかの
平面に面するように成形されていてもよい。
【0017】前記リード部材は、前記リードコンタクト
部が相対する二辺に設けられた方形であることを特徴と
してもよい。
【0018】好ましくは、前記半導体チップと前記リー
ド部材との間には導電性の接合材料が用いられ、前記接
合材料の融点は、当該半導体装置が実装される実装基板
と当該半導体装置との間を接合する接合材料の融点より
も高い。
【0019】好ましくは、前記リード部材のうち前記半
導体チップを搭載し前記第2の面と接合する搭載面に
は、前記半導体チップを固定する位置を示す位置決定部
が設けられている。
【0020】好ましくは、前記リード部材において前記
搭載面の反対側にあるリード背面に、当該半導体装置の
向きを決定する向き決定部が設けられている。
【0021】好ましくは、少なくとも前記リード部材が
樹脂によって被覆されていない。
【0022】好ましくは、前記第1の電極ははんだから
なるバンプ状の電極であり、前記第2の電極は前記第2
の面全体を基準電位にする基準電極である。
【0023】
【発明の実施の形態】以下、図面を参照し、本発明によ
る実施の形態を説明する。尚、本実施の形態は本発明を
限定するものではない。
【0024】図1(A)および図1(B)は、それぞれ
本発明に従った第1の実施の形態によるパワー半導体装
置100の拡大断面図と拡大底面図である。尚、図1
(A)、図2から図6、図8(A)および図10(A)
において、パワー半導体装置100の実装状態を考慮し
て、半導体チップ110の表面111が下方へ向いて図
示されていることに注意されたい。パワー半導体装置1
00は、半導体チップ110およびリード部材120を
備える。半導体チップ110の表面111には、バイポ
ーラ・トランジスタやMOS(Metal-Oxide Semiconduc
tor)トランジスタなどの半導体素子(図示せず)が形
成されている。また、表面111には、半導体素子と電
気的に接続されている表面電極としてバンプ130が複
数形成されている。半導体チップ110の表面の反対側
にある裏面112の全体は裏面電極として作用する。こ
の裏面112は、半導体素子へ基準電圧、例えば、接地
電圧を与える。
【0025】リード部材120は半導体チップ110を
搭載する搭載面121および搭載面の反対側にあるリー
ド背面122を有する。図1(B)のようにパワー半導
体装置100を底面に対して垂直な方向から見たとき
に、リード部材120の外縁は、半導体チップ110の
外縁と同様の形状を有する。しかし、リード部材120
は、半導体チップ110よりも大きく、リード部材12
0の外縁は半導体チップ110の外縁よりも外側にあ
る。本実施の形態においては、リード部材120および
半導体チップ110ともにほぼ方形の形状を有する。
【0026】リード部材120の外縁のうち一辺は、裏
面112と電気的に接続されているリードコンタクト部
123として、リード部材120の他の辺よりも長く延
びている。リードコンタクト部123は、半導体チップ
110の裏面112から表面111へ向かって折り曲げ
られている。さらに、リードコンタクト部123は、表
面111を含む平面とほぼ同じレベルの平面160に面
するように半導体チップ110の外側の方向へ再度折り
曲げられている。若しくは、リードコンタクト部123
は、表面111を含む平面と複数のバンプ部130の頂
点部131を含む平面との間にあるいずれかの平面に面
するように再度折り曲げられてもよい。従って、リード
コンタクト部123は階段状に成形されている。本実施
の形態においてリードコンタクト部123が折り曲げら
れる回数は2回であるが、その回数は任意の回数でよ
い。
【0027】リード120は、金属、例えば、銅または
鉄とニッケルとの合金等から成る。リード120の表面
は、リード120の酸化を防止するために銀またはスズ
等によりめっき処理が施されている。
【0028】半導体チップ110とリード部材120と
の間には、導電性の接合材料140、例えば、銀ペース
トなどの導電性の接着剤、はんだ等が設けられている。
接合材料140は、半導体チップ110をリード部材1
20に固定するとともに、半導体チップ110の裏面1
12とリード120との間を電気的に接続する。
【0029】図2は、実装基板200へ実装された半導
体装置100の拡大断面図である。図2を参照して、本
実施の形態の効果を説明する。
【0030】半導体装置100が実装される際には、半
導体装置100は、半導体チップ110の表面111を
実装基板200へ向けて実装される。バンプ部130と
リードコンタクト部123との間には、導電性の接合材
料210、例えば、はんだ等が設けられている。接合材
料140の融点は、バンプ部130に使用されている材
料および接合材料210の融点よりも高いほうが好まし
い。半導体装置100が実装されるときのリフロー時
に、接合材料140が溶融することなく、接合材料21
0またはバンプ部130のみが溶融できるようにするた
めである。
【0031】リードコンタクト部123が表面111と
ほぼ同じレベルの平面に存在することによって、バンプ
部130およびリードコンタクト部123は、両者とも
平坦な実装基板200に接続され得る。リードコンタク
ト部123が複数のバンプ部130の頂点部131を含
む平面とほぼ同じレベルの平面に存在する場合において
も、同様にバンプ部130およびリードコンタクト部1
23は、平坦な実装基板に接続され得る。
【0032】よって、本実施の形態によれば、バンプ部
130およびリードコンタクト部123が実装基板20
0に接合材料210によって直接接続されているので、
金ワイヤが不要である。金ワイヤが不要となることによ
って、封止用の樹脂が不要になり、半導体装置100の
厚みが従来と比較して薄くなる。また、金ワイヤを介す
ることなくバンプ部130が実装基板200に直接接続
されることによって、半導体チップ100の裏面電極と
実装基板250との間の抵抗が従来に比べて低くなる。
また、本実施の形態によれば、封止用の樹脂が不要なの
で、半導体装置100は従来と比較して重量が軽い。
尚、信頼性をさらに高めるために、半導体装置100
は、リードコンタクト部123を除いた部分を封止用の
樹脂でパッケージングされてもよい。
【0033】また、本実施の形態によれば、リード部材
120は、図11における従来例のようにダイパッド1
031とリード1032とに分離されていない。従っ
て、半導体装置100の大きさは従来の半導体装置10
00よりも小さい。
【0034】ここで、図11および図1を参照して、パ
ワー半導体装置100の大きさとパワー半導体装置10
00の大きさとを比較する。尚、パワー半導体装置10
0とパワー半導体装置1000とは、両者ともほぼ同じ
サイズの半導体チップを備えている。
【0035】図11に、従来のパワー半導体装置100
0の大きさが例示されている。パワー半導体装置100
0の幅w1は、例えば、約5.75mmであり、その厚みd1
は、例えば、約0.7mmである。パワー半導体装置100
0に内蔵されている半導体チップ1010の幅w2は、
例えば、約2.20mmであり、その厚みd2は、例えば、約
0.25mmである。
【0036】従って、パワー半導体装置1000の幅w
1は半導体チップ1010の幅w2の約2.61倍であり、そ
の厚みd1は半導体チップ1010の厚みd2の約2.80倍
である。即ち、従来においては、半導体チップ1010
をパッケージングすることによって、幅が約2.61倍大き
くなり、厚みが約2.80倍厚くなる。
【0037】一方で、図1に示されているパワー半導体
装置100の幅w1´は、例えば、約3.60mmであり、そ
の厚さd1´は、例えば、約0.50mmである。半導体チッ
プ110の幅w2´は、例えば、約2.54mmであり、その
厚みd2´は、例えば、約0.25mmである。
【0038】従って、パワー半導体装置100の幅w1
´は半導体チップ110の幅w2´の約1.42倍であり、
その厚みd1´は半導体チップ110の厚みd2´の約2.
00倍である。即ち、本実施の形態においては、半導体チ
ップ110をパッケージングすることによって、半導体
装置100の幅が約1.42倍大きくなり、その厚みが約2.
00倍厚くなる。
【0039】従って、本実施の形態によるパワー半導体
装置100は、従来のパワー半導体装置1000に比較
して、半導体チップを小さくかつ薄くパッケージングす
ることができる。それによって、パワー半導体装置10
0は従来と比較して小型かつ薄型にすることができる。
【0040】また、従来のパワー半導体装置1000の
実装面積は約20.7mm(w1×w3=5.75×3.60=20.7)
であるのに対して、本実施の形態によるパワー半導体装
置100の実装面積は約10.1mm(w1´×w3´=3.60
×2.80=10.08)である。よって、本実施の形態による
パワー半導体装置100の実装面積は、従来のパワー半
導体装置1000の実装面積の50%以下である。
【0041】図3は、本発明に従った第2の実施の形態
によるパワー半導体装置200の拡大断面図である。パ
ワー半導体装置200は、半導体チップ210およびリ
ード部材120を備える。半導体チップ210は、はん
だバンプ部230を有する点で半導体チップ110と異
なる。はんだバンプ部230は、図1におけるバンプ部
130を被覆するように形成されている。
【0042】リードコンタクト部123は、その先端部
が表面211を含む平面260と複数のはんだバンプ部
230の頂点部231を含む平面270との間にあるい
ずれかの平面に面するように階段状に成形されている。
【0043】従って、パワー半導体装置200が実装基
板250(図2参照)へ実装されたときに、リードコン
タクト部123は、はんだバンプ部230と同時に実装
基板250へ接続され得る。
【0044】はんだバンプ部230によって、パワー半
導体装置200と実装基板250との間にはんだを供給
することなく、パワー半導体装置200を実装基板25
0へ実装することができる。即ち、パワー半導体装置2
00を実装するときに、リフローのみによってパワー半
導体装置200は実装され得る。
【0045】尚、パワー半導体装置200の実装時に、
パワー半導体装置200と実装基板250との間にはん
だバンプ部230よりも融点の低い接合材料210、例
えば、共晶はんだが供給されてもよい。よって、接合材
料140およびはんだバンプ230は、当該半導体装置
が実装されるときに溶融される必要は必ずしもなく、実
装基板と当該半導体装置との間を接合する接合材料21
0のみが溶融するようにしてもよい。即ち、接合材料1
40およびはんだバンプ230の融点は、接合材料21
0の融点よりも高くしてもよい。
【0046】図4は、本発明に従った第3の実施の形態
によるパワー半導体装置300の拡大断面図である。パ
ワー半導体装置300は、半導体チップ210およびリ
ード部材320を備える。リード部材320は、半導体
チップ210の裏面212から表面211へ向かってほ
ぼ垂直に折り曲げられたリードコンタクト部323を有
する。
【0047】リードコンタクト部323は、図3におけ
るリードコンタクト部123と異なり、半導体チップ2
10の外側の方向へ再度折り曲げられていない。よっ
て、リードコンタクト部323のうち、平面260と平
面270との間にあるいずれかの平面に面する面積が比
較的小さくなる。従って、第1および第2の実施の形態
と比較して、リードコンタクト部323と実装基板25
0との接続における信頼性が低下する。
【0048】しかし、リードコンタクト部323は、リ
ードコンタクト部123と比較して折り曲げられる回数
が少ないので容易に成形され得る。よって、リードコン
タクト部323を含むリードフレームは、リードコンタ
クト部123を含むリードフレームに比較して容易に短
時間で製造され得る。
【0049】図5は、本発明に従った第4の実施の形態
によるパワー半導体装置400の拡大断面図である。パ
ワー半導体装置400は、半導体チップ210およびリ
ード部材420を備える。リード部材420は、その外
縁のうち相対する二辺にリードコンタクト部423aお
よび423bを有する。リードコンタクト部423aお
よび423bはそれぞれリードコンタクト部123と同
様の形状を有している。
【0050】リードコンタクト部423aおよび423
bが設けられていることによって、パワー半導体装置4
00は、第2の実施の形態と同様の効果を得ることがで
きる。さらに、リードコンタクト部と実装基板との接続
における信頼性が向上するという効果を有する。
【0051】図6は、本発明に従った第5の実施の形態
によるパワー半導体装置500の拡大断面図である。パ
ワー半導体装置500は、半導体チップ210およびリ
ード部材520を備える。リード部材520は、第4の
実施の形態におけるリード部材420と同様に、リード
部材520の外縁のうち相対する二辺にリードコンタク
ト部523aおよび523bを有する。しかし、リード
コンタクト部523aおよび523bはそれぞれリード
コンタクト部323と同様の形状を有している。
【0052】リードコンタクト部523aおよび523
bが設けられていることによって、パワー半導体装置5
00は、第3の実施の形態と同様の効果を得ることがで
きる。さらに、第3の実施の形態と比較して、リードコ
ンタクト部と実装基板との接続における信頼性が改善さ
れるという効果を有する。
【0053】図7(A)および図7(B)は、それぞれ
第1の実施の形態に従ったパワー半導体装置100に使
用されるリードフレーム600を搭載面121の側から
見た外観図および断面図である。リードフレーム600
は、複数のリード部材120およびリード部材120を
連結する連結部610を有する。複数のリード部材12
0は、それぞれ2つの連結部610によって連結されて
いる。
【0054】図7(B)を参照することによって、複数
のリード部材120のそれぞれがリードコンタクト部1
23を有することが理解できる。
【0055】リードフレーム600は、リード部材12
0のそれぞれの搭載面121に位置決定部620を有し
ている。位置決定部620は、半導体チップ110を搭
載し、固定する位置を示す。位置決定部620によっ
て、搭載面121において半導体チップ110を搭載す
る位置が明確になる。それよって、半導体チップ110
がリード部材120の誤った位置に搭載されることを防
止することができる。例えば、半導体チップ110がリ
ード部材120の外縁から外側へはみ出すことを防止で
きる。即ち、半導体チップ110がリード部材120の
誤った位置に搭載されることを防止できる。このような
位置決定部620を備えることによって、半導体装置1
00は歩留まり良く製造されることができる。
【0056】尚、位置決定部620は、インクなどによ
って記された線でもよいが、搭載面121上に設けられ
た凹部または凸部であってもよい。より好ましくは、位
置決定部620は凹部である。凹部は、搭載面121の
表面を任意の手段で削ることによって簡単に形成するこ
とができるからである。
【0057】図8(A)および図8(B)は、それぞれ
位置決定部620を有するリードフレーム600を用い
て製造されたパワー半導体装置700の拡大断面図およ
び拡大底面図である。半導体チップ110が位置決定部
620に沿って適切な位置に搭載されていることが理解
できる。
【0058】尚、リード部材120のうち、半導体チッ
プ110の裏面112から表面111へ向かって折り曲
げられている折曲部124が、半導体チップ110の搭
載位置を示す位置決定部として使用されてもよい。この
場合には、半導体チップ110の外縁のうち一辺は、折
曲部124に沿ってリード部材120へ搭載される。
【0059】図9は、図5に示した第4の実施の形態に
従ったパワー半導体装置400に使用されるリードフレ
ーム800を搭載面121の反対側にあるリード背面4
22の側から見た外観図である。リードフレーム800
は、複数のリード部材420およびリード部材420を
連結する連結部810を有する。
【0060】リード背面422には、パワー半導体装置
400の向きを決定する向き決定部830が設けられて
いる。向き決定部830は、パワー半導体装置400が
実装されるときに、パワー半導体装置400の正しい向
きを示す。向き決定部830によって、対称的な形状を
有する半導体装置が、左右または上下逆さまに実装され
ることを防止することができる。
【0061】図10(A)および図10(B)は、それ
ぞれ向き決定部830を有するリードフレーム800を
用いて製造されたパワー半導体装置900の拡大断面図
および拡大背面図である。向き決定部830を有するこ
とによって、パワー半導体装置900の向きが、背面か
らも明確に認識することができる。従って、パワー半導
体装置900は、実装基板へ実装されるときに、その背
面から正確な向きを確認しつつ実装されることができ
る。それによって、パワー半導体装置900を実装する
際のパワー半導体装置900の向きの誤りを低減させる
ことができる。
【0062】次に、第1の実施の形態によるパワー半導
体装置100の製造方法を簡単に説明する。半導体ウェ
ハ(図示せず)の表面上に素子や素子に接続された金属
配線等が形成された後、半導体ウェハの裏面の全体に金
属層(図示せず)が蒸着法などによって形成される。金
属層は裏面電極における接触抵抗を低下させるために設
けられる。
【0063】次に、半導体ウェハの表面上に形成された
金属配線上にバンプ部130が、例えば、めっき処理を
施すことによって形成される。さらに、半導体ウェハは
ダイシングされて個々の半導体チップ110が得られ
る。
【0064】次に、半導体チップ110は、例えば、図
6に示されたリードフレーム600の搭載面121に搭
載され、接合材料140によって、リード部材120に
固定される。さらに、連結部610が切断されることに
よって、パワー半導体装置100が完成する。
【0065】第2から第5の実施の形態におけるはんだ
バンプ部330は、半導体ウェハを溶融したはんだ中に
浸漬することによって形成され得る。
【0066】例えば、半導体ウェハの表面にバンプ部1
30が形成される。バンプ部130の部分以外の半導体
ウェハの表面に、溶融したはんだに対して疎性を有する
材料、例えば、ポリイミド等がソルダレジストとして形
成される。それによって、半導体ウェハを溶融したはん
だ中に浸漬したときに、バンプ部130にのみに選択的
にはんだバンプ部330が形成される。
【0067】
【発明の効果】本発明にしたがった半導体装置は、金ワ
イヤや封止用の樹脂を必要とせず、従来と比較して大き
さが小さく、また、厚みが薄くかつ重量が軽い。
【0068】また、本発明にしたがった半導体装置は、
表面電極および裏面電極とリード部材との間の抵抗が比
較的低い。
【図面の簡単な説明】
【図1】本発明に従った第1の実施の形態によるパワー
半導体装置100の拡大断面図と拡大底面図。
【図2】実装基板250へ実装された半導体装置100
の拡大断面図。
【図3】本発明に従った第2の実施の形態によるパワー
半導体装置200の拡大断面図。
【図4】本発明に従った第3の実施の形態によるパワー
半導体装置300の拡大断面図。
【図5】本発明に従った第4の実施の形態によるパワー
半導体装置400の拡大断面図。
【図6】本発明に従った第5の実施の形態によるパワー
半導体装置500の拡大断面図。
【図7】第1の実施の形態に従ったパワー半導体装置1
00に使用されるリードフレーム600を搭載面121
の側から見た外観図および断面図。
【図8】位置決定部620を有するリードフレーム60
0を用いて製造されたパワー半導体装置700の拡大断
面図および拡大底面図。
【図9】第4の実施の形態に従ったパワー半導体装置4
00に使用されるリードフレーム800を搭載面121
の反対側にあるリード背面422の側から見た外観図。
【図10】向き決定部830を有するリードフレーム8
00を用いて製造されたパワー半導体装置900の拡大
断面図および拡大背面図。
【図11】従来のパワー半導体装置1000の平面透視
図および断面図。
【符号の説明】
100、200、300、400、500、700、9
00 パワー半導体装置 110、210 半導体チップ 130、230 バンプ部 120、320、420、520 リード部材 121 搭載面 122 リード背面 123、323、423、523 リードコンタクト部 140、210 接合材料 230 はんだバンプ部 250 実装基板 600、800 リードフレーム 620 位置決定部 830 向き決定部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 檜 山 裕 次 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Fターム(参考) 5F044 KK01 LL01 QQ03 QQ04 QQ07 RR06

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】半導体素子が形成された第1の面上から突
    出して形成され前記半導体素子に電気的に接続された第
    1の電極、および前記第1の面と反対側にある第2の面
    に形成された第2の電極を有する半導体チップと、 前記半導体チップを搭載し前記第2の電極に電気的に接
    続され、かつ、少なくとも一部分が前記第1の面を含む
    平面に存在するように成形されたリード部材とを備えた
    半導体装置。
  2. 【請求項2】前記リード部材は、前記第1の面の外縁お
    よび前記第2の面の外縁よりも外側へ延びたリードコン
    タクト部を有し、 該リードコンタクト部は、前記第2の面から前記第1の
    面へ向かって折り曲げられていることによって前記第1
    の面を含む平面上に存在することを特徴とする請求項1
    に記載の半導体装置。
  3. 【請求項3】前記リードコンタクト部は、前記半導体チ
    ップの外側の方向へ再度折り曲げられることによって階
    段状に成形され、前記第1の面を含む平面とほぼ同じレ
    ベルの平面に面することを特徴とする請求項2に記載の
    半導体装置。
  4. 【請求項4】前記第1の電極は複数設けられており、 前記リードコンタクト部は、前記半導体チップの外側の
    方向へ再度折り曲げられることによって階段状に成形さ
    れ、前記第1の面を含む平面と複数の前記第1の電極の
    頂点部を含む平面との間にあるいずれかの平面に面する
    ように成形されていることを特徴とする請求項2に記載
    の半導体装置。
  5. 【請求項5】前記リード部材は、前記リードコンタクト
    部が相対する二辺に設けられた方形であることを特徴と
    する請求項2から請求項4のいずれかに記載の半導体装
    置。
  6. 【請求項6】前記半導体チップと前記リード部材との間
    には導電性の接合材料が用いられ、 前記接合材料の融点は、当該半導体装置が実装される実
    装基板と当該半導体装置との間を接合する接合材料の融
    点よりも高いことを特徴とする請求項1に記載の半導体
    装置。
  7. 【請求項7】前記リード部材のうち前記半導体チップを
    搭載し前記第2の面と接合する搭載面には、前記半導体
    チップを固定する位置を示す位置決定部が設けられてい
    ることを特徴とする請求項1から請求項6のいずれかに
    記載の半導体装置。
  8. 【請求項8】前記リード部材において前記搭載面の反対
    側にあるリード背面に、当該半導体装置の向きを決定す
    る向き決定部が設けられていることを特徴とする請求項
    1から請求項7のいずれかに記載の半導体装置。
  9. 【請求項9】少なくとも前記リード部材が樹脂によって
    被覆されていないことを特徴とする請求項1または請求
    項8に記載の半導体装置。
  10. 【請求項10】前記第1の電極ははんだからなるバンプ
    状の電極であり、前記第2の電極は前記第2の面全体を
    基準電位にする基準電極であることを特徴とする請求項
    1に記載の半導体装置。
JP2001387031A 2001-12-20 2001-12-20 半導体装置 Pending JP2003188203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001387031A JP2003188203A (ja) 2001-12-20 2001-12-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001387031A JP2003188203A (ja) 2001-12-20 2001-12-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2003188203A true JP2003188203A (ja) 2003-07-04

Family

ID=27595986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001387031A Pending JP2003188203A (ja) 2001-12-20 2001-12-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2003188203A (ja)

Similar Documents

Publication Publication Date Title
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US6677674B2 (en) Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
JP2001024135A (ja) 半導体装置の製造方法
KR20000039786A (ko) 볼 그리드 어레이 패키지
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2001196641A (ja) 表面実装型の半導体装置
JP2003068975A (ja) 半導体装置およびその製造方法
JP2009071033A (ja) 半導体装置及びその製造方法
JP2002280479A (ja) 表面実装型の半導体装置
JP3670371B2 (ja) 半導体装置およびその製造方法
JP3869755B2 (ja) 半導体装置
JP2003188203A (ja) 半導体装置
JP2006032871A (ja) 半導体装置
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP2009200771A (ja) 圧電デバイス
JPH0451056B2 (ja)
JP2008010922A (ja) 圧電発振器
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH08250545A (ja) 半導体装置およびその製造方法
JPS63107126A (ja) 半導体装置
JPH04162638A (ja) 半導体集積回路装置の製造方法
JPH09252020A (ja) 半導体装置およびその製造方法