JP2003188203A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003188203A
JP2003188203A JP2001387031A JP2001387031A JP2003188203A JP 2003188203 A JP2003188203 A JP 2003188203A JP 2001387031 A JP2001387031 A JP 2001387031A JP 2001387031 A JP2001387031 A JP 2001387031A JP 2003188203 A JP2003188203 A JP 2003188203A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
semiconductor chip
electrode
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001387031A
Other languages
English (en)
Inventor
Tetsuji Hori
哲 二 堀
Yuji Hiyama
山 裕 次 檜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001387031A priority Critical patent/JP2003188203A/ja
Publication of JP2003188203A publication Critical patent/JP2003188203A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 金ワイヤや封止用の樹脂を必要とせず、大き
さが比較的小さく、また、厚みが比較的薄くかつ重量が
比較的軽いパワー半導体装置、並びに、表面電極および
裏面電極とリードとの間の抵抗が比較的低いパワー半導
体装置を提供する。 【解決手段】 本発明による半導体装置は、半導体素子
が形成された第１の面１１１上から突出して形成され半
導体素子に電気的に接続された第１の電極１３０、およ
び第１の面と反対側にある第２の面１１２に形成された
第２の電極を有する半導体チップ１１０と、半導体チッ
プを搭載し第２の電極に電気的に接続され、かつ、少な
くとも一部分が第１の面を含む平面に存在するように成
形されたリード部材１２０とを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関す
る。
【０００２】
【従来の技術】半導体製造工程の前工程において製造さ
れた半導体ウェハは、半導体製造工程の後工程におい
て、ダイシングにより個別の半導体チップに切断され
る。この半導体チップは、リードフレームへ搭載され、
固定される。次に、ボンディングパッドとリードフレー
ムとの間が金ワイヤによって接続される。その後、半導
体チップとリードフレームの一部はモールド樹脂により
封止される。モールド樹脂により、半導体チップは保護
され、金ワイヤが固定される。金ワイヤを固定すること
によって、ボンディングパッドとリードフレームとの間
の接続が維持される。その後、リードフレームから半導
体装置が切り離される。
【０００３】パワー半導体装置においては、大きな電流
を流すために、素子が形成されている表面に表面電極が
設けられるだけでなく、裏面に裏面電極が設けられてい
る場合がある。このような場合、半導体チップの表面電
極および裏面電極のそれぞれと電気的に接続できるよう
に成形されたリードフレームが必要である。
【０００４】また、近年、半導体装置の小型化、軽量化
が望まれている。従って、表面電極および裏面電極のそ
れぞれと電気的に接続できるように成形されたリードフ
レームに半導体チップを搭載し、パッケージングしたパ
ワー半導体装置は小型かつ軽量である必要がある。
【０００５】図１１（Ａ）および図１１（Ｂ）は、それ
ぞれ従来のパワー半導体装置１０００の平面透視図およ
び拡大断面図である。パワー半導体装置１０００の内部
においては、半導体チップ１０１０が樹脂１０２０によ
って封止されている。リードフレーム１０３０は、ダイ
パッド１０３１、リード１０３２およびリード１０３３
を含む。
【０００６】半導体チップ１０１０は、リードフレーム
１０３０のダイパッド１０３１上に導電性の接着剤１０
４０によって固定されている。ダイパッド１０３１はリ
ード１０３３に接続している。従って、半導体チップ１
０１０の裏面電極１０１２は、接着剤１０４０を介して
リード１０３３に電気的に接続されている。半導体チッ
プ１０１０の表面電極１０１１は、金ワイヤ１０５０に
よってリード１０３２に電気的に接続されている。
【０００７】
【発明が解決しようとする課題】パワー半導体装置１０
００は、比較的大きな電流を流す必要がある。よって、
表面電極１０１１とリード１０３２との間の抵抗はより
低い方が好ましい。表面電極１０１１とリード１０３２
との間の抵抗を低減させるために、従来においては、複
数の金ワイヤが表面電極１０１１の１つとリード１０３
２との間を接続していた。または、金ワイヤの抵抗を低
減させるために、金ワイヤの太さを太くしていた。
【０００８】しかし、表面電極１０１１とリード１０３
２との間を接続する金ワイヤの本数が増加するにつれ、
ワイヤボンディングの工程における所要時間が長くな
る。また、半導体装置１０００に使用される金の量が多
くなるので、パワー半導体装置１０００の製造コストが
増加してしまう。金ワイヤの太さを太くする場合も、パ
ワー半導体装置１０００に使用される金の量が多くなる
ので、パワー半導体装置１０００の製造コストが増加し
てしまうという問題があった。
【０００９】また、リードフレーム１０３０は、半導体
チップ１０１０を搭載するためのダイパッド１０３１
と、表面電極１０１１に接続されているリード１０３２
とを有していなければならない。半導体装置１０００が
リードフレーム１０３０から切り離された後、ダイパッ
ド１０３１およびリード１０３２は電気的に絶縁されて
いなければならない。従って、リード１０３２はダイパ
ッド１０３１から離間している。それによって、半導体
装置１０００の幅または厚みが増加し、半導体装置１０
００の大きさが大きくなってしまうという問題があっ
た。
【００１０】さらに、表面電極１０１１およびリード１
０３２との間の接続を維持するために、金ワイヤ１０５
０が半導体チップ１０１０とともに樹脂１０２０によっ
て封止される必要がある。それによって、半導体装置１
０００の厚みが増加してしまうという問題があった。
【００１１】そこで、本発明は、大きさが比較的小さ
く、厚みが比較的薄くかつ重量が比較的軽いパワー半導
体装置を提供することを目的とする。
【００１２】また、本発明は、表面電極および裏面電極
とリードとの間の抵抗が比較的低いパワー半導体装置を
提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に従った実施の形
態による半導体処理装置は、半導体素子が形成された第
１の面上から突出して形成され前記半導体素子に電気的
に接続された第１の電極、および前記第１の面と反対側
にある第２の面に形成された第２の電極を有する半導体
チップと、前記半導体チップを搭載し前記第２の電極に
電気的に接続され、かつ、少なくとも一部分が前記第１
の面を含む平面に存在するように成形されたリード部材
とを備えている。
【００１４】好ましくは、前記リード部材は、前記第１
の面の外縁および前記第２の面の外縁よりも外側へ延び
たリードコンタクト部を有し、該リードコンタクト部
は、前記第２の面から前記第１の面へ向かって折り曲げ
られていることによって前記第１の面を含む平面上に存
在する。
【００１５】前記リードコンタクト部は、前記半導体チ
ップの外側の方向へ再度折り曲げられることによって階
段状に成形され、前記第１の面を含む平面とほぼ同じレ
ベルの平面に面するように形成されてもよい。
【００１６】前記リードコンタクト部は、前記半導体チ
ップの外側の方向へ再度折り曲げられることによって階
段状に成形され、前記第１の面を含む平面と複数の前記
第１の電極の頂点部を含む平面との間にあるいずれかの
平面に面するように成形されていてもよい。
【００１７】前記リード部材は、前記リードコンタクト
部が相対する二辺に設けられた方形であることを特徴と
してもよい。
【００１８】好ましくは、前記半導体チップと前記リー
ド部材との間には導電性の接合材料が用いられ、前記接
合材料の融点は、当該半導体装置が実装される実装基板
と当該半導体装置との間を接合する接合材料の融点より
も高い。
【００１９】好ましくは、前記リード部材のうち前記半
導体チップを搭載し前記第２の面と接合する搭載面に
は、前記半導体チップを固定する位置を示す位置決定部
が設けられている。
【００２０】好ましくは、前記リード部材において前記
搭載面の反対側にあるリード背面に、当該半導体装置の
向きを決定する向き決定部が設けられている。
【００２１】好ましくは、少なくとも前記リード部材が
樹脂によって被覆されていない。
【００２２】好ましくは、前記第１の電極ははんだから
なるバンプ状の電極であり、前記第２の電極は前記第２
の面全体を基準電位にする基準電極である。
【００２３】
【発明の実施の形態】以下、図面を参照し、本発明によ
る実施の形態を説明する。尚、本実施の形態は本発明を
限定するものではない。
【００２４】図１（Ａ）および図１（Ｂ）は、それぞれ
本発明に従った第１の実施の形態によるパワー半導体装
置１００の拡大断面図と拡大底面図である。尚、図１
（Ａ）、図２から図６、図８（Ａ）および図１０（Ａ）
において、パワー半導体装置１００の実装状態を考慮し
て、半導体チップ１１０の表面１１１が下方へ向いて図
示されていることに注意されたい。パワー半導体装置１
００は、半導体チップ１１０およびリード部材１２０を
備える。半導体チップ１１０の表面１１１には、バイポ
ーラ・トランジスタやＭＯＳ（Metal-Oxide Semiconduc
tor）トランジスタなどの半導体素子（図示せず）が形
成されている。また、表面１１１には、半導体素子と電
気的に接続されている表面電極としてバンプ１３０が複
数形成されている。半導体チップ１１０の表面の反対側
にある裏面１１２の全体は裏面電極として作用する。こ
の裏面１１２は、半導体素子へ基準電圧、例えば、接地
電圧を与える。
【００２５】リード部材１２０は半導体チップ１１０を
搭載する搭載面１２１および搭載面の反対側にあるリー
ド背面１２２を有する。図１（Ｂ）のようにパワー半導
体装置１００を底面に対して垂直な方向から見たとき
に、リード部材１２０の外縁は、半導体チップ１１０の
外縁と同様の形状を有する。しかし、リード部材１２０
は、半導体チップ１１０よりも大きく、リード部材１２
０の外縁は半導体チップ１１０の外縁よりも外側にあ
る。本実施の形態においては、リード部材１２０および
半導体チップ１１０ともにほぼ方形の形状を有する。
【００２６】リード部材１２０の外縁のうち一辺は、裏
面１１２と電気的に接続されているリードコンタクト部
１２３として、リード部材１２０の他の辺よりも長く延
びている。リードコンタクト部１２３は、半導体チップ
１１０の裏面１１２から表面１１１へ向かって折り曲げ
られている。さらに、リードコンタクト部１２３は、表
面１１１を含む平面とほぼ同じレベルの平面１６０に面
するように半導体チップ１１０の外側の方向へ再度折り
曲げられている。若しくは、リードコンタクト部１２３
は、表面１１１を含む平面と複数のバンプ部１３０の頂
点部１３１を含む平面との間にあるいずれかの平面に面
するように再度折り曲げられてもよい。従って、リード
コンタクト部１２３は階段状に成形されている。本実施
の形態においてリードコンタクト部１２３が折り曲げら
れる回数は2回であるが、その回数は任意の回数でよ
い。
【００２７】リード１２０は、金属、例えば、銅または
鉄とニッケルとの合金等から成る。リード１２０の表面
は、リード１２０の酸化を防止するために銀またはスズ
等によりめっき処理が施されている。
【００２８】半導体チップ１１０とリード部材１２０と
の間には、導電性の接合材料１４０、例えば、銀ペース
トなどの導電性の接着剤、はんだ等が設けられている。
接合材料１４０は、半導体チップ１１０をリード部材１
２０に固定するとともに、半導体チップ１１０の裏面１
１２とリード１２０との間を電気的に接続する。
【００２９】図２は、実装基板２００へ実装された半導
体装置１００の拡大断面図である。図２を参照して、本
実施の形態の効果を説明する。
【００３０】半導体装置１００が実装される際には、半
導体装置１００は、半導体チップ１１０の表面１１１を
実装基板２００へ向けて実装される。バンプ部１３０と
リードコンタクト部１２３との間には、導電性の接合材
料２１０、例えば、はんだ等が設けられている。接合材
料１４０の融点は、バンプ部１３０に使用されている材
料および接合材料２１０の融点よりも高いほうが好まし
い。半導体装置１００が実装されるときのリフロー時
に、接合材料１４０が溶融することなく、接合材料２１
０またはバンプ部１３０のみが溶融できるようにするた
めである。
【００３１】リードコンタクト部１２３が表面１１１と
ほぼ同じレベルの平面に存在することによって、バンプ
部１３０およびリードコンタクト部１２３は、両者とも
平坦な実装基板２００に接続され得る。リードコンタク
ト部１２３が複数のバンプ部１３０の頂点部１３１を含
む平面とほぼ同じレベルの平面に存在する場合において
も、同様にバンプ部１３０およびリードコンタクト部１
２３は、平坦な実装基板に接続され得る。
【００３２】よって、本実施の形態によれば、バンプ部
１３０およびリードコンタクト部１２３が実装基板２０
０に接合材料２１０によって直接接続されているので、
金ワイヤが不要である。金ワイヤが不要となることによ
って、封止用の樹脂が不要になり、半導体装置１００の
厚みが従来と比較して薄くなる。また、金ワイヤを介す
ることなくバンプ部１３０が実装基板２００に直接接続
されることによって、半導体チップ１００の裏面電極と
実装基板２５０との間の抵抗が従来に比べて低くなる。
また、本実施の形態によれば、封止用の樹脂が不要なの
で、半導体装置１００は従来と比較して重量が軽い。
尚、信頼性をさらに高めるために、半導体装置１００
は、リードコンタクト部１２３を除いた部分を封止用の
樹脂でパッケージングされてもよい。
【００３３】また、本実施の形態によれば、リード部材
１２０は、図１１における従来例のようにダイパッド１
０３１とリード１０３２とに分離されていない。従っ
て、半導体装置１００の大きさは従来の半導体装置１０
００よりも小さい。
【００３４】ここで、図１１および図１を参照して、パ
ワー半導体装置１００の大きさとパワー半導体装置１０
００の大きさとを比較する。尚、パワー半導体装置１０
０とパワー半導体装置１０００とは、両者ともほぼ同じ
サイズの半導体チップを備えている。
【００３５】図１１に、従来のパワー半導体装置１００
０の大きさが例示されている。パワー半導体装置１００
０の幅ｗ1は、例えば、約5.75mmであり、その厚みｄ1
は、例えば、約0.7mmである。パワー半導体装置１００
０に内蔵されている半導体チップ１０１０の幅ｗ2は、
例えば、約2.20mmであり、その厚みｄ2は、例えば、約
0.25mmである。
【００３６】従って、パワー半導体装置１０００の幅ｗ
1は半導体チップ１０１０の幅ｗ2の約2.61倍であり、そ
の厚みｄ1は半導体チップ１０１０の厚みｄ2の約2.80倍
である。即ち、従来においては、半導体チップ１０１０
をパッケージングすることによって、幅が約2.61倍大き
くなり、厚みが約2.80倍厚くなる。
【００３７】一方で、図１に示されているパワー半導体
装置１００の幅ｗ1´は、例えば、約3.60mmであり、そ
の厚さｄ1´は、例えば、約0.50mmである。半導体チッ
プ１１０の幅ｗ2´は、例えば、約2.54mmであり、その
厚みｄ2´は、例えば、約0.25mmである。
【００３８】従って、パワー半導体装置１００の幅ｗ1
´は半導体チップ１１０の幅ｗ2´の約1.42倍であり、
その厚みｄ1´は半導体チップ１１０の厚みｄ2´の約2.
00倍である。即ち、本実施の形態においては、半導体チ
ップ１１０をパッケージングすることによって、半導体
装置１００の幅が約1.42倍大きくなり、その厚みが約2.
00倍厚くなる。
【００３９】従って、本実施の形態によるパワー半導体
装置１００は、従来のパワー半導体装置１０００に比較
して、半導体チップを小さくかつ薄くパッケージングす
ることができる。それによって、パワー半導体装置１０
０は従来と比較して小型かつ薄型にすることができる。
【００４０】また、従来のパワー半導体装置１０００の
実装面積は約20.7mm２（ｗ1×ｗ3＝5.75×3.60＝20.7）
であるのに対して、本実施の形態によるパワー半導体装
置１００の実装面積は約10.1mm２（ｗ1´×ｗ3´＝3.60
×2.80＝10.08）である。よって、本実施の形態による
パワー半導体装置１００の実装面積は、従来のパワー半
導体装置１０００の実装面積の50％以下である。
【００４１】図３は、本発明に従った第２の実施の形態
によるパワー半導体装置２００の拡大断面図である。パ
ワー半導体装置２００は、半導体チップ２１０およびリ
ード部材１２０を備える。半導体チップ２１０は、はん
だバンプ部２３０を有する点で半導体チップ１１０と異
なる。はんだバンプ部２３０は、図１におけるバンプ部
１３０を被覆するように形成されている。
【００４２】リードコンタクト部１２３は、その先端部
が表面２１１を含む平面２６０と複数のはんだバンプ部
２３０の頂点部２３１を含む平面２７０との間にあるい
ずれかの平面に面するように階段状に成形されている。
【００４３】従って、パワー半導体装置２００が実装基
板２５０（図２参照）へ実装されたときに、リードコン
タクト部１２３は、はんだバンプ部２３０と同時に実装
基板２５０へ接続され得る。
【００４４】はんだバンプ部２３０によって、パワー半
導体装置２００と実装基板２５０との間にはんだを供給
することなく、パワー半導体装置２００を実装基板２５
０へ実装することができる。即ち、パワー半導体装置２
００を実装するときに、リフローのみによってパワー半
導体装置２００は実装され得る。
【００４５】尚、パワー半導体装置２００の実装時に、
パワー半導体装置２００と実装基板２５０との間にはん
だバンプ部２３０よりも融点の低い接合材料２１０、例
えば、共晶はんだが供給されてもよい。よって、接合材
料１４０およびはんだバンプ２３０は、当該半導体装置
が実装されるときに溶融される必要は必ずしもなく、実
装基板と当該半導体装置との間を接合する接合材料２１
０のみが溶融するようにしてもよい。即ち、接合材料１
４０およびはんだバンプ２３０の融点は、接合材料２１
０の融点よりも高くしてもよい。
【００４６】図４は、本発明に従った第３の実施の形態
によるパワー半導体装置３００の拡大断面図である。パ
ワー半導体装置３００は、半導体チップ２１０およびリ
ード部材３２０を備える。リード部材３２０は、半導体
チップ２１０の裏面２１２から表面２１１へ向かってほ
ぼ垂直に折り曲げられたリードコンタクト部３２３を有
する。
【００４７】リードコンタクト部３２３は、図３におけ
るリードコンタクト部１２３と異なり、半導体チップ２
１０の外側の方向へ再度折り曲げられていない。よっ
て、リードコンタクト部３２３のうち、平面２６０と平
面２７０との間にあるいずれかの平面に面する面積が比
較的小さくなる。従って、第１および第２の実施の形態
と比較して、リードコンタクト部３２３と実装基板２５
０との接続における信頼性が低下する。
【００４８】しかし、リードコンタクト部３２３は、リ
ードコンタクト部１２３と比較して折り曲げられる回数
が少ないので容易に成形され得る。よって、リードコン
タクト部３２３を含むリードフレームは、リードコンタ
クト部１２３を含むリードフレームに比較して容易に短
時間で製造され得る。
【００４９】図５は、本発明に従った第４の実施の形態
によるパワー半導体装置４００の拡大断面図である。パ
ワー半導体装置４００は、半導体チップ２１０およびリ
ード部材４２０を備える。リード部材４２０は、その外
縁のうち相対する二辺にリードコンタクト部４２３ａお
よび４２３ｂを有する。リードコンタクト部４２３ａお
よび４２３ｂはそれぞれリードコンタクト部１２３と同
様の形状を有している。
【００５０】リードコンタクト部４２３ａおよび４２３
ｂが設けられていることによって、パワー半導体装置４
００は、第２の実施の形態と同様の効果を得ることがで
きる。さらに、リードコンタクト部と実装基板との接続
における信頼性が向上するという効果を有する。
【００５１】図６は、本発明に従った第５の実施の形態
によるパワー半導体装置５００の拡大断面図である。パ
ワー半導体装置５００は、半導体チップ２１０およびリ
ード部材５２０を備える。リード部材５２０は、第４の
実施の形態におけるリード部材４２０と同様に、リード
部材５２０の外縁のうち相対する二辺にリードコンタク
ト部５２３ａおよび５２３ｂを有する。しかし、リード
コンタクト部５２３ａおよび５２３ｂはそれぞれリード
コンタクト部３２３と同様の形状を有している。
【００５２】リードコンタクト部５２３ａおよび５２３
ｂが設けられていることによって、パワー半導体装置５
００は、第３の実施の形態と同様の効果を得ることがで
きる。さらに、第３の実施の形態と比較して、リードコ
ンタクト部と実装基板との接続における信頼性が改善さ
れるという効果を有する。
【００５３】図７（Ａ）および図７（Ｂ）は、それぞれ
第１の実施の形態に従ったパワー半導体装置１００に使
用されるリードフレーム６００を搭載面１２１の側から
見た外観図および断面図である。リードフレーム６００
は、複数のリード部材１２０およびリード部材１２０を
連結する連結部６１０を有する。複数のリード部材１２
０は、それぞれ２つの連結部６１０によって連結されて
いる。
【００５４】図７（Ｂ）を参照することによって、複数
のリード部材１２０のそれぞれがリードコンタクト部１
２３を有することが理解できる。
【００５５】リードフレーム６００は、リード部材１２
０のそれぞれの搭載面１２１に位置決定部６２０を有し
ている。位置決定部６２０は、半導体チップ１１０を搭
載し、固定する位置を示す。位置決定部６２０によっ
て、搭載面１２１において半導体チップ１１０を搭載す
る位置が明確になる。それよって、半導体チップ１１０
がリード部材１２０の誤った位置に搭載されることを防
止することができる。例えば、半導体チップ１１０がリ
ード部材１２０の外縁から外側へはみ出すことを防止で
きる。即ち、半導体チップ１１０がリード部材１２０の
誤った位置に搭載されることを防止できる。このような
位置決定部６２０を備えることによって、半導体装置１
００は歩留まり良く製造されることができる。
【００５６】尚、位置決定部６２０は、インクなどによ
って記された線でもよいが、搭載面１２１上に設けられ
た凹部または凸部であってもよい。より好ましくは、位
置決定部６２０は凹部である。凹部は、搭載面１２１の
表面を任意の手段で削ることによって簡単に形成するこ
とができるからである。
【００５７】図８（Ａ）および図８（Ｂ）は、それぞれ
位置決定部６２０を有するリードフレーム６００を用い
て製造されたパワー半導体装置７００の拡大断面図およ
び拡大底面図である。半導体チップ１１０が位置決定部
６２０に沿って適切な位置に搭載されていることが理解
できる。
【００５８】尚、リード部材１２０のうち、半導体チッ
プ１１０の裏面１１２から表面１１１へ向かって折り曲
げられている折曲部１２４が、半導体チップ１１０の搭
載位置を示す位置決定部として使用されてもよい。この
場合には、半導体チップ１１０の外縁のうち一辺は、折
曲部１２４に沿ってリード部材１２０へ搭載される。
【００５９】図９は、図５に示した第４の実施の形態に
従ったパワー半導体装置４００に使用されるリードフレ
ーム８００を搭載面１２１の反対側にあるリード背面４
２２の側から見た外観図である。リードフレーム８００
は、複数のリード部材４２０およびリード部材４２０を
連結する連結部８１０を有する。
【００６０】リード背面４２２には、パワー半導体装置
４００の向きを決定する向き決定部８３０が設けられて
いる。向き決定部８３０は、パワー半導体装置４００が
実装されるときに、パワー半導体装置４００の正しい向
きを示す。向き決定部８３０によって、対称的な形状を
有する半導体装置が、左右または上下逆さまに実装され
ることを防止することができる。
【００６１】図１０（Ａ）および図１０（Ｂ）は、それ
ぞれ向き決定部８３０を有するリードフレーム８００を
用いて製造されたパワー半導体装置９００の拡大断面図
および拡大背面図である。向き決定部８３０を有するこ
とによって、パワー半導体装置９００の向きが、背面か
らも明確に認識することができる。従って、パワー半導
体装置９００は、実装基板へ実装されるときに、その背
面から正確な向きを確認しつつ実装されることができ
る。それによって、パワー半導体装置９００を実装する
際のパワー半導体装置９００の向きの誤りを低減させる
ことができる。
【００６２】次に、第１の実施の形態によるパワー半導
体装置１００の製造方法を簡単に説明する。半導体ウェ
ハ（図示せず）の表面上に素子や素子に接続された金属
配線等が形成された後、半導体ウェハの裏面の全体に金
属層（図示せず）が蒸着法などによって形成される。金
属層は裏面電極における接触抵抗を低下させるために設
けられる。
【００６３】次に、半導体ウェハの表面上に形成された
金属配線上にバンプ部１３０が、例えば、めっき処理を
施すことによって形成される。さらに、半導体ウェハは
ダイシングされて個々の半導体チップ１１０が得られ
る。
【００６４】次に、半導体チップ１１０は、例えば、図
６に示されたリードフレーム６００の搭載面１２１に搭
載され、接合材料１４０によって、リード部材１２０に
固定される。さらに、連結部６１０が切断されることに
よって、パワー半導体装置１００が完成する。
【００６５】第２から第５の実施の形態におけるはんだ
バンプ部３３０は、半導体ウェハを溶融したはんだ中に
浸漬することによって形成され得る。
【００６６】例えば、半導体ウェハの表面にバンプ部１
３０が形成される。バンプ部１３０の部分以外の半導体
ウェハの表面に、溶融したはんだに対して疎性を有する
材料、例えば、ポリイミド等がソルダレジストとして形
成される。それによって、半導体ウェハを溶融したはん
だ中に浸漬したときに、バンプ部１３０にのみに選択的
にはんだバンプ部３３０が形成される。
【００６７】
【発明の効果】本発明にしたがった半導体装置は、金ワ
イヤや封止用の樹脂を必要とせず、従来と比較して大き
さが小さく、また、厚みが薄くかつ重量が軽い。
【００６８】また、本発明にしたがった半導体装置は、
表面電極および裏面電極とリード部材との間の抵抗が比
較的低い。
【図面の簡単な説明】
【図１】本発明に従った第１の実施の形態によるパワー
半導体装置１００の拡大断面図と拡大底面図。
【図２】実装基板２５０へ実装された半導体装置１００
の拡大断面図。
【図３】本発明に従った第２の実施の形態によるパワー
半導体装置２００の拡大断面図。
【図４】本発明に従った第３の実施の形態によるパワー
半導体装置３００の拡大断面図。
【図５】本発明に従った第４の実施の形態によるパワー
半導体装置４００の拡大断面図。
【図６】本発明に従った第５の実施の形態によるパワー
半導体装置５００の拡大断面図。
【図７】第１の実施の形態に従ったパワー半導体装置１
００に使用されるリードフレーム６００を搭載面１２１
の側から見た外観図および断面図。
【図８】位置決定部６２０を有するリードフレーム６０
０を用いて製造されたパワー半導体装置７００の拡大断
面図および拡大底面図。
【図９】第４の実施の形態に従ったパワー半導体装置４
００に使用されるリードフレーム８００を搭載面１２１
の反対側にあるリード背面４２２の側から見た外観図。
【図１０】向き決定部８３０を有するリードフレーム８
００を用いて製造されたパワー半導体装置９００の拡大
断面図および拡大背面図。
【図１１】従来のパワー半導体装置１０００の平面透視
図および断面図。
【符号の説明】
１００、２００、３００、４００、５００、７００、９
００ パワー半導体装置 １１０、２１０ 半導体チップ １３０、２３０ バンプ部 １２０、３２０、４２０、５２０ リード部材 １２１ 搭載面 １２２ リード背面 １２３、３２３、４２３、５２３ リードコンタクト部 １４０、２１０ 接合材料 ２３０ はんだバンプ部 ２５０ 実装基板 ６００、８００ リードフレーム ６２０ 位置決定部 ８３０ 向き決定部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 檜 山 裕 次 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F044 KK01 LL01 QQ03 QQ04 QQ07 RR06

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体素子が形成された第１の面上から突
    出して形成され前記半導体素子に電気的に接続された第
    １の電極、および前記第１の面と反対側にある第２の面
    に形成された第２の電極を有する半導体チップと、 前記半導体チップを搭載し前記第２の電極に電気的に接
    続され、かつ、少なくとも一部分が前記第１の面を含む
    平面に存在するように成形されたリード部材とを備えた
    半導体装置。
  2. 【請求項２】前記リード部材は、前記第１の面の外縁お
    よび前記第２の面の外縁よりも外側へ延びたリードコン
    タクト部を有し、 該リードコンタクト部は、前記第２の面から前記第１の
    面へ向かって折り曲げられていることによって前記第１
    の面を含む平面上に存在することを特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】前記リードコンタクト部は、前記半導体チ
    ップの外側の方向へ再度折り曲げられることによって階
    段状に成形され、前記第１の面を含む平面とほぼ同じレ
    ベルの平面に面することを特徴とする請求項２に記載の
    半導体装置。
  4. 【請求項４】前記第１の電極は複数設けられており、 前記リードコンタクト部は、前記半導体チップの外側の
    方向へ再度折り曲げられることによって階段状に成形さ
    れ、前記第１の面を含む平面と複数の前記第１の電極の
    頂点部を含む平面との間にあるいずれかの平面に面する
    ように成形されていることを特徴とする請求項２に記載
    の半導体装置。
  5. 【請求項５】前記リード部材は、前記リードコンタクト
    部が相対する二辺に設けられた方形であることを特徴と
    する請求項２から請求項４のいずれかに記載の半導体装
    置。
  6. 【請求項６】前記半導体チップと前記リード部材との間
    には導電性の接合材料が用いられ、 前記接合材料の融点は、当該半導体装置が実装される実
    装基板と当該半導体装置との間を接合する接合材料の融
    点よりも高いことを特徴とする請求項１に記載の半導体
    装置。
  7. 【請求項７】前記リード部材のうち前記半導体チップを
    搭載し前記第２の面と接合する搭載面には、前記半導体
    チップを固定する位置を示す位置決定部が設けられてい
    ることを特徴とする請求項１から請求項６のいずれかに
    記載の半導体装置。
  8. 【請求項８】前記リード部材において前記搭載面の反対
    側にあるリード背面に、当該半導体装置の向きを決定す
    る向き決定部が設けられていることを特徴とする請求項
    １から請求項７のいずれかに記載の半導体装置。
  9. 【請求項９】少なくとも前記リード部材が樹脂によって
    被覆されていないことを特徴とする請求項１または請求
    項８に記載の半導体装置。
  10. 【請求項１０】前記第１の電極ははんだからなるバンプ
    状の電極であり、前記第２の電極は前記第２の面全体を
    基準電位にする基準電極であることを特徴とする請求項
    １に記載の半導体装置。
JP2001387031A 2001-12-20 2001-12-20 半導体装置 Pending JP2003188203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001387031A JP2003188203A (ja) 2001-12-20 2001-12-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001387031A JP2003188203A (ja) 2001-12-20 2001-12-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2003188203A true JP2003188203A (ja) 2003-07-04

Family

ID=27595986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001387031A Pending JP2003188203A (ja) 2001-12-20 2001-12-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2003188203A (ja)

Similar Documents

Publication Publication Date Title
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US6677674B2 (en) Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
JP2001024135A (ja) 半導体装置の製造方法
JP2001210743A (ja) 半導体装置及びその製造方法
KR20000039786A (ko) 볼 그리드 어레이 패키지
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2001196641A (ja) 表面実装型の半導体装置
JP2003068975A (ja) 半導体装置およびその製造方法
JP2009071033A (ja) 半導体装置及びその製造方法
JP2002280479A (ja) 表面実装型の半導体装置
JP3670371B2 (ja) 半導体装置およびその製造方法
JP3869755B2 (ja) 半導体装置
JP2003188203A (ja) 半導体装置
JP2006032871A (ja) 半導体装置
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP2009200771A (ja) 圧電デバイス
JPH0451056B2 (ja)
JP2008010922A (ja) 圧電発振器
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH08250545A (ja) 半導体装置およびその製造方法
JPS63107126A (ja) 半導体装置
JPH04162638A (ja) 半導体集積回路装置の製造方法