JP2003179134A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003179134A JP2003179134A JP2001378112A JP2001378112A JP2003179134A JP 2003179134 A JP2003179134 A JP 2003179134A JP 2001378112 A JP2001378112 A JP 2001378112A JP 2001378112 A JP2001378112 A JP 2001378112A JP 2003179134 A JP2003179134 A JP 2003179134A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- lower layer
- wiring
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ノイズの低減および配線遅延の緩和を実現す
ることができるように改良された半導体集積回路を提供
することを主要な目的とする。 【解決手段】 半導体基板１の上に下層配線３であるＧ
ＮＤ配線が形成されている。下層配線３の上に層間絶縁
膜２を介在させて、その一部が下層配線３の一部と重な
るように、ＶＤＤ配線である上層配線４が設けられてい
る。下層配線３の上記一部が、該下層配線３の他の部分
よりも厚くされている。下層配線３の上層配線４との重
なり部分を厚くすることで、配線が太くなるため、抵抗
が小さくなり、また、層間絶縁膜２がその部分で薄くな
るので、静電容量が大きくなり、電源ノイズの低減が実
現する。
ることができるように改良された半導体集積回路を提供
することを主要な目的とする。 【解決手段】 半導体基板１の上に下層配線３であるＧ
ＮＤ配線が形成されている。下層配線３の上に層間絶縁
膜２を介在させて、その一部が下層配線３の一部と重な
るように、ＶＤＤ配線である上層配線４が設けられてい
る。下層配線３の上記一部が、該下層配線３の他の部分
よりも厚くされている。下層配線３の上層配線４との重
なり部分を厚くすることで、配線が太くなるため、抵抗
が小さくなり、また、層間絶縁膜２がその部分で薄くな
るので、静電容量が大きくなり、電源ノイズの低減が実
現する。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に、半導体
装置に関するものであり、より特定的には、多層配線構
造を有する半導体集積回路において、ノイズの低減およ
び配線遅延の緩和を実現することができるように改良さ
れた半導体装置に関する。この発明は、またそのような
半導体装置の製造方法に関する。
装置に関するものであり、より特定的には、多層配線構
造を有する半導体集積回路において、ノイズの低減およ
び配線遅延の緩和を実現することができるように改良さ
れた半導体装置に関する。この発明は、またそのような
半導体装置の製造方法に関する。
【０００２】
【従来の技術】図６に、従来の層間絶縁膜を用いた多層
配線構造を有する半導体集積回路の配線部分の断面図を
示す。
配線構造を有する半導体集積回路の配線部分の断面図を
示す。
【０００３】図６を参照して、下層配線は半導体基板１
上に、蒸着およびパターニングにより所望の形状に形成
される。その後、化学気相蒸着法（ＣＶＤ法）等によ
り、層間絶縁膜２を堆積して、層間絶縁膜２内に下層配
線３を埋込む。その後、エッチングまたは化学的機械的
研磨法（ＣＭＰ法）により、層間絶縁膜２の表面を平坦
化させる。その後、層間絶縁膜２の上に、上層配線４
を、蒸着およびパターニングにより、所望形状に形成す
る。
上に、蒸着およびパターニングにより所望の形状に形成
される。その後、化学気相蒸着法（ＣＶＤ法）等によ
り、層間絶縁膜２を堆積して、層間絶縁膜２内に下層配
線３を埋込む。その後、エッチングまたは化学的機械的
研磨法（ＣＭＰ法）により、層間絶縁膜２の表面を平坦
化させる。その後、層間絶縁膜２の上に、上層配線４
を、蒸着およびパターニングにより、所望形状に形成す
る。
【０００４】このように形成された層間絶縁膜２は、材
料固有の誘電率を有しており、その容量値は配線の状況
にかかわらず、常に一定であった。
料固有の誘電率を有しており、その容量値は配線の状況
にかかわらず、常に一定であった。
【０００５】
【発明が解決しようとする課題】しかし、最近の微細加
工が進むにつれて、ノイズや配線遅延が大きな問題とな
ってきた。
工が進むにつれて、ノイズや配線遅延が大きな問題とな
ってきた。
【０００６】この発明は、上記のような問題点を解決す
るためになされたもので、ノイズの低減および配線遅延
の緩和を実現することができるように改良された半導体
装置を提供することを目的とする。
るためになされたもので、ノイズの低減および配線遅延
の緩和を実現することができるように改良された半導体
装置を提供することを目的とする。
【０００７】この発明の他の目的は、ノイズの低減およ
び配線遅延の緩和を実現することができるように改良さ
れた半導体集積回路を提供することにある。
び配線遅延の緩和を実現することができるように改良さ
れた半導体集積回路を提供することにある。
【０００８】この発明のさらに他の目的は、そのような
半導体装置の製造方法を提供することにある。
半導体装置の製造方法を提供することにある。
【０００９】この発明のさらに他の目的は、そのような
半導体集積回路の製造方法を提供することにある。
半導体集積回路の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】請求項１に係る半導体装
置は、半導体基板を備える。上記半導体基板の上に下層
配線が形成されている。上記下層配線の上に層間絶縁膜
を介在させて、その一部が上記下層配線の一部と重なる
ように、上層配線が設けられている。上記下層配線の上
記一部が、該下層配線の他の部分よりも厚くされてい
る。
置は、半導体基板を備える。上記半導体基板の上に下層
配線が形成されている。上記下層配線の上に層間絶縁膜
を介在させて、その一部が上記下層配線の一部と重なる
ように、上層配線が設けられている。上記下層配線の上
記一部が、該下層配線の他の部分よりも厚くされてい
る。
【００１１】請求項２に係る半導体装置は、半導体基板
を備える。上記半導体基板の上に下層配線が形成されて
いる。上記下層配線の上に層間絶縁膜を介在させて、そ
の一部が上記下層配線の一部と重なるように上層配線が
設けられている。上記下層配線の上記一部の上に位置す
る上記層間絶縁膜の厚みが、該下層配線の他の部分の上
に位置する層間絶縁膜の厚みよりも薄くされている。
を備える。上記半導体基板の上に下層配線が形成されて
いる。上記下層配線の上に層間絶縁膜を介在させて、そ
の一部が上記下層配線の一部と重なるように上層配線が
設けられている。上記下層配線の上記一部の上に位置す
る上記層間絶縁膜の厚みが、該下層配線の他の部分の上
に位置する層間絶縁膜の厚みよりも薄くされている。
【００１２】請求項３に係る半導体装置は、半導体基板
を備える。上記半導体基板の上に下層配線が形成されて
いる。上記下層配線の上に層間絶縁膜を介在させて、そ
の一部が上記下層配線の一部と重なるように上層配線が
設けられている。上記下層配線の上記一部の上に位置す
る上記層間絶縁膜の比誘電率が、該下層配線の他の部分
の上に位置する層間絶縁膜の比誘電率よりも高くされて
いる。
を備える。上記半導体基板の上に下層配線が形成されて
いる。上記下層配線の上に層間絶縁膜を介在させて、そ
の一部が上記下層配線の一部と重なるように上層配線が
設けられている。上記下層配線の上記一部の上に位置す
る上記層間絶縁膜の比誘電率が、該下層配線の他の部分
の上に位置する層間絶縁膜の比誘電率よりも高くされて
いる。
【００１３】請求項４に係る半導体装置は、半導体基板
を備える。上記半導体基板の上に下層配線が形成されて
いる。上記下層配線の上に層間絶縁膜を介在させて、そ
の一部が上記下層配線の一部と重なるように上層配線が
設けられている。上記下層配線の上記一部の上における
静電容量は、該下層配線の他の部分の上における静電容
量と異なる。
を備える。上記半導体基板の上に下層配線が形成されて
いる。上記下層配線の上に層間絶縁膜を介在させて、そ
の一部が上記下層配線の一部と重なるように上層配線が
設けられている。上記下層配線の上記一部の上における
静電容量は、該下層配線の他の部分の上における静電容
量と異なる。
【００１４】請求項５に記載の半導体装置は、請求項１
から４に記載の半導体装置において、上記下層配線と上
記上層配線の一方は電源電圧配線であり、他方はグラン
ド電圧配線である。
から４に記載の半導体装置において、上記下層配線と上
記上層配線の一方は電源電圧配線であり、他方はグラン
ド電圧配線である。
【００１５】請求項６に係る発明は、半導体基板の上に
形成された、信号配線となる下層配線と、該下層配線の
上に層間絶縁膜を介在させて、その一部が上記下層配線
の一部と重なるように設けられた、信号配線となる上層
配線と、を備えた半導体装置の製造方法において、上記
信号配線の長さに応じて、上記下層配線の上記一部の上
に位置する上記層間絶縁膜の厚さまたは材質を他の部分
と異ならせることを特徴とする。
形成された、信号配線となる下層配線と、該下層配線の
上に層間絶縁膜を介在させて、その一部が上記下層配線
の一部と重なるように設けられた、信号配線となる上層
配線と、を備えた半導体装置の製造方法において、上記
信号配線の長さに応じて、上記下層配線の上記一部の上
に位置する上記層間絶縁膜の厚さまたは材質を他の部分
と異ならせることを特徴とする。
【００１６】
【発明の実施の形態】以下、この発明の実施の形態を図
を用いて説明する。
を用いて説明する。
【００１７】実施の形態１
図１は、実施の形態１に係る半導体集積回路の断面図で
ある。
ある。
【００１８】半導体基板１の上に、下層配線３であるＧ
ＮＤ配線が設けられている。下層配線３を覆うように、
半導体基板１の上に層間絶縁膜２が形成されている。層
間絶縁膜２の上に、上層配線４であるＶＤＤ配線が設け
られている。上層配線４の一部は、下層配線３の一部Ｘ
と重なっている。下層配線３の他の部分Ｙは上層配線４
と重なっていない。下層配線３の上層配線４との重なり
部分が、下層配線３の他の部分よりも厚くされている。
ＮＤ配線が設けられている。下層配線３を覆うように、
半導体基板１の上に層間絶縁膜２が形成されている。層
間絶縁膜２の上に、上層配線４であるＶＤＤ配線が設け
られている。上層配線４の一部は、下層配線３の一部Ｘ
と重なっている。下層配線３の他の部分Ｙは上層配線４
と重なっていない。下層配線３の上層配線４との重なり
部分が、下層配線３の他の部分よりも厚くされている。
【００１９】本実施の形態によれば、下層配線３の上層
配線４との重なり部分を厚くすることで、配線が太くな
るため、抵抗が小さくなり、また、層間絶縁膜２がその
部分で薄くなるので、静電容量が大きくなり、電源ノイ
ズの低減が実現する。
配線４との重なり部分を厚くすることで、配線が太くな
るため、抵抗が小さくなり、また、層間絶縁膜２がその
部分で薄くなるので、静電容量が大きくなり、電源ノイ
ズの低減が実現する。
【００２０】従来例と本実施の形態との大きな違いは、
これまで層間絶縁膜の容量はどの部分においても一定の
値であったが、電源−ＧＮＤ間の層間絶縁膜の容量を変
化させることにより、さらなる電源ノイズの低減を実現
することができる。
これまで層間絶縁膜の容量はどの部分においても一定の
値であったが、電源−ＧＮＤ間の層間絶縁膜の容量を変
化させることにより、さらなる電源ノイズの低減を実現
することができる。
【００２１】実施の形態２
図２は、実施の形態２に係る半導体集積回路の断面図で
ある。
ある。
【００２２】半導体基板１の上に下層配線３であるＧＮ
Ｄ配線が形成されている。下層配線３を覆うように、半
導体基板１の上に層間絶縁膜２が形成されている。層間
絶縁膜２の上に上層配線４が形成されている。上層配線
４と下層配線３が重なる部分において、下層配線３の上
に位置する層間絶縁膜の厚みが、下層配線３の他の部分
の上に位置する層間絶縁膜２の厚みよりも薄くされてい
る。このように構成するには、図２に示すように、上層
配線４を、層間絶縁膜２中に掘り下げて形成する。上層
配線４と下層配線３が重なる部分における層間絶縁膜２
の厚みが薄くなるので、この部分で静電容量が大きくな
り、電源ノイズの低減を実現できる。
Ｄ配線が形成されている。下層配線３を覆うように、半
導体基板１の上に層間絶縁膜２が形成されている。層間
絶縁膜２の上に上層配線４が形成されている。上層配線
４と下層配線３が重なる部分において、下層配線３の上
に位置する層間絶縁膜の厚みが、下層配線３の他の部分
の上に位置する層間絶縁膜２の厚みよりも薄くされてい
る。このように構成するには、図２に示すように、上層
配線４を、層間絶縁膜２中に掘り下げて形成する。上層
配線４と下層配線３が重なる部分における層間絶縁膜２
の厚みが薄くなるので、この部分で静電容量が大きくな
り、電源ノイズの低減を実現できる。
【００２３】本実施の形態と従来例との大きな違いは、
これまで層間絶縁膜の容量はどの部分においても一定の
値であったが、電源−ＧＮＤ間の層間絶縁膜の容量を変
化させることにより、さらなる電源ノイズの低減を実現
することができる。
これまで層間絶縁膜の容量はどの部分においても一定の
値であったが、電源−ＧＮＤ間の層間絶縁膜の容量を変
化させることにより、さらなる電源ノイズの低減を実現
することができる。
【００２４】実施の形態３
図３は、実施の形態３に係る半導体集積回路の断面図で
ある。
ある。
【００２５】半導体基板１の上に下層配線３であるＧＮ
Ｄ配線が形成されている。下層配線３を覆うように、半
導体基板１の上に層間絶縁膜２が形成されている。層間
絶縁膜２の上に、ＶＤＤ配線である上層配線４が形成さ
れている。上層配線４と下層配線３はずれて形成されて
いる。上層配線４と下層配線３の重なり部分（ＡＮＤ領
域）のみ、層間絶縁膜の材質として、Ｈｉｇｈ−Ｋ膜５
に変更することにより、電源ノイズの低減を実現してい
る。
Ｄ配線が形成されている。下層配線３を覆うように、半
導体基板１の上に層間絶縁膜２が形成されている。層間
絶縁膜２の上に、ＶＤＤ配線である上層配線４が形成さ
れている。上層配線４と下層配線３はずれて形成されて
いる。上層配線４と下層配線３の重なり部分（ＡＮＤ領
域）のみ、層間絶縁膜の材質として、Ｈｉｇｈ−Ｋ膜５
に変更することにより、電源ノイズの低減を実現してい
る。
【００２６】本実施の形態と従来例との大きな違いは、
これまで層間絶縁膜の容量はどの部分においても一定の
値であったが、電源−ＧＮＤ間の層間絶縁膜の容量を変
化させることにより、さらなる電源ノイズの低減を実現
することができる。
これまで層間絶縁膜の容量はどの部分においても一定の
値であったが、電源−ＧＮＤ間の層間絶縁膜の容量を変
化させることにより、さらなる電源ノイズの低減を実現
することができる。
【００２７】実施の形態４
図４は、実施の形態４に係る半導体集積回路の断面図で
ある。
ある。
【００２８】半導体基板１の上に、下層配線３が形成さ
れている。下層配線３を覆うように、半導体基板１の上
に層間絶縁膜２が形成されている。層間絶縁膜２の上に
上層配線４が形成されている。上層配線４および下層配
線３は、いずれも信号配線に関するものである。
れている。下層配線３を覆うように、半導体基板１の上
に層間絶縁膜２が形成されている。層間絶縁膜２の上に
上層配線４が形成されている。上層配線４および下層配
線３は、いずれも信号配線に関するものである。
【００２９】本実施の形態は、信号配線のクロストーク
が問題になる長距離配線部に適用される。あるプロセス
において、配線長が１ｍｍ程度までであれば層間絶縁膜
の膜厚が厚い方が、配線長が１ｍｍより長くなれば層間
膜厚の薄い方が動作速度が速くなる結果が得られてい
る。そこで、それぞれの状況に応じて、層間膜厚の薄い
方がよければ図４に示すように、上層配線４を掘り下げ
て形成し、逆に、層間膜厚の厚い方がよければ、図５に
示すように、誘電率の低いＬｏｗ−Ｋ膜６を使用して静
電容量を小さくする。それにより、動作速度の高速化を
実現する。つまり、配線の長さに応じて層間絶縁膜の厚
さを変化させて最速の条件にする。
が問題になる長距離配線部に適用される。あるプロセス
において、配線長が１ｍｍ程度までであれば層間絶縁膜
の膜厚が厚い方が、配線長が１ｍｍより長くなれば層間
膜厚の薄い方が動作速度が速くなる結果が得られてい
る。そこで、それぞれの状況に応じて、層間膜厚の薄い
方がよければ図４に示すように、上層配線４を掘り下げ
て形成し、逆に、層間膜厚の厚い方がよければ、図５に
示すように、誘電率の低いＬｏｗ−Ｋ膜６を使用して静
電容量を小さくする。それにより、動作速度の高速化を
実現する。つまり、配線の長さに応じて層間絶縁膜の厚
さを変化させて最速の条件にする。
【００３０】本実施の形態と従来例との大きな違いは、
これまで層間絶縁膜の容量はどの部分においても一定の
値であったが、信号配線の状況に応じて、層間絶縁膜の
厚さを変化させることにより、静電容量を小さくし、動
作速度の高速化を実現することができる。
これまで層間絶縁膜の容量はどの部分においても一定の
値であったが、信号配線の状況に応じて、層間絶縁膜の
厚さを変化させることにより、静電容量を小さくし、動
作速度の高速化を実現することができる。
【００３１】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００３２】
【発明の効果】以上説明したとおり、この発明によれ
ば、配線の状況に合わせて層間絶縁膜の厚さや材質を変
化させることにより、静電容量を選択的に増減させるの
で、ノイズの低減および配線遅延の緩和を実現すること
ができるという効果を奏する。
ば、配線の状況に合わせて層間絶縁膜の厚さや材質を変
化させることにより、静電容量を選択的に増減させるの
で、ノイズの低減および配線遅延の緩和を実現すること
ができるという効果を奏する。
【図１】 実施の形態１に係る半導体集積回路の断面図
である。
である。
【図２】 実施の形態２に係る半導体集積回路の断面図
である。
である。
【図３】 実施の形態３に係る半導体集積回路の断面図
である。
である。
【図４】 実施の形態４に係る半導体集積回路の断面図
である。
である。
【図５】 実施の形態４の他の態様に係る半導体集積回
路の断面図である。
路の断面図である。
【図６】 従来の半導体集積回路の断面図である。
１ 半導体基板、２ 層間絶縁膜、３ 下層配線、４
上層配線。
上層配線。
フロントページの続き
Ｆターム(参考） 5F033 MM20 MM29 UU01 UU04 VV04
VV05 XX00 XX10 XX24
5F038 BH03 BH19 CD05 CD09 CD13
EZ20
5F064 EE14 EE19 EE22 EE26 EE43
EE47 GG05
Claims (6)
- 【請求項１】 半導体基板と、 前記半導体基板の上に形成された下層配線と、 前記下層配線の上に層間絶縁膜を介在させて、その一部
が前記下層配線の一部と重なるように設けられた上層配
線と、を備え、 前記下層配線の前記一部が、該下層配線の他の部分より
も厚くされている、半導体装置。 - 【請求項２】 半導体基板と、 前記半導体基板の上に形成された下層配線と、 前記下層配線の上に層間絶縁膜を介在させて、その一部
が前記下層配線の一部と重なるように設けられた上層配
線と、を備え、 前記下層配線の前記一部の上に位置する前記層間絶縁膜
の厚みが、該下層配線の他の部分の上に位置する層間絶
縁膜の厚みよりも薄くされている、半導体装置。 - 【請求項３】 半導体基板と、 前記半導体基板の上に形成された下層配線と、 前記下層配線の上に層間絶縁膜を介在させて、その一部
が前記下層配線の一部と重なるように設けられた上層配
線と、を備え、 前記下層配線の前記一部の上に位置する前記層間絶縁膜
の比誘電率が、該下層配線の他の部分の上に位置する層
間絶縁膜の比誘電率よりも高くされている、半導体装
置。 - 【請求項４】 半導体基板と、 前記半導体基板の上に形成された下層配線と、 前記下層配線の上に層間絶縁膜を介在させて、その一部
が前記下層配線の一部と重なるように設けられた上層配
線と、を備え、 前記下層配線の前記一部の上における静電容量は、該下
層配線の他の部分の上における静電容量と異なる、半導
体装置。 - 【請求項５】 前記下層配線と前記上層配線の一方は電
源電圧配線であり、他方はグランド電圧配線である請求
項１から４までのいずれか１項に記載の半導体装置。 - 【請求項６】 半導体基板の上に形成された、信号配線
となる下層配線と、前記下層配線の上に層間絶縁膜を介
在させて、その一部が前記下層配線の一部と重なるよう
に設けられた、信号配線となる上層配線と、を備えた半
導体装置の製造方法において、 前記信号配線の長さに応じて、前記下層配線の前記一部
の上に位置する層間絶縁膜の厚さまたは材質を他の部分
と異ならせることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378112A JP2003179134A (ja) | 2001-12-12 | 2001-12-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378112A JP2003179134A (ja) | 2001-12-12 | 2001-12-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179134A true JP2003179134A (ja) | 2003-06-27 |
Family
ID=19185927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378112A Withdrawn JP2003179134A (ja) | 2001-12-12 | 2001-12-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003179134A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253235A (ja) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2017163054A (ja) * | 2016-03-10 | 2017-09-14 | 三菱電機株式会社 | 信号伝送基板 |
-
2001
- 2001-12-12 JP JP2001378112A patent/JP2003179134A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012253235A (ja) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2017163054A (ja) * | 2016-03-10 | 2017-09-14 | 三菱電機株式会社 | 信号伝送基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002054446A3 (en) | Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices | |
| JP3590034B2 (ja) | 半導体容量素子及びその製造方法 | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| JP2002319625A (ja) | 半導体装置及びその製造方法 | |
| JP2011171705A (ja) | 半導体装置及びその製造方法 | |
| US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| JP2002009166A (ja) | 集積された誘導性回路 | |
| US6417556B1 (en) | High K dielectric de-coupling capacitor embedded in backend interconnect | |
| US6680542B1 (en) | Damascene structure having a metal-oxide-metal capacitor associated therewith | |
| KR20090022687A (ko) | 반도체 소자의 인덕터 및 그 제조방법 | |
| JP3467445B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003174097A (ja) | 半導体装置およびその製造方法 | |
| JP2003526904A (ja) | コンデンサ構造を有する半導体装置及びその製造方法 | |
| JP2003179134A (ja) | 半導体装置およびその製造方法 | |
| CN101378085A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| JP2000049295A (ja) | 集積回路におけるキャパシタの形成方法 | |
| US6323099B1 (en) | High k interconnect de-coupling capacitor with damascene process | |
| KR100478497B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004095754A (ja) | キャパシタ | |
| KR20030083174A (ko) | 반도체 소자의 에어갭 형성방법 | |
| US20040048476A1 (en) | Method of manufacturing semiconductor device having metal interconnections of different thickness | |
| KR100602078B1 (ko) | 반도체 소자의 인덕터 및 그의 제조방법 | |
| JP2006222253A (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| KR100727794B1 (ko) | 이중 다마신 구조 및 캐패시터를 포함하는 집적회로의 제조 공정 | |
| JPH08148556A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |