JP2003169043A

JP2003169043A - 受信クロック生成方法及び受信クロック生成装置

Info

Publication number: JP2003169043A
Application number: JP2001368824A
Authority: JP
Inventors: Yuji Nishiyama; 裕士西山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-12-03
Filing date: 2001-12-03
Publication date: 2003-06-13

Abstract

(57)【要約】【課題】簡単且つ安価な構成で、より短時間で受信ク
ロックを生成することを可能にした受信クロック生成方
法及び受信クロック生成装置を提供する。【解決手段】２値の受信データＤＡＴＡ₀を基準クロ
ックＣＬＫ_refでサンプリングすることによって正規化
し、これにより得られる受信用データＤＡＴＡの各エッ
ジに同期して受信データＤＡＴＡ₀のビット伝送速度の
逆数に等しい繰り返し周期Ａでパルスを生成し、このパ
ルスを受信用データＤＡＴＡからビット抽出を行うため
の受信クロックＣＬＫとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２値の受信データ
からビット抽出を行うための受信クロックを生成する受
信クロック生成方法及び受信クロック生成装置に関する
ものである。

【０００２】

【従来の技術】従来は、例えば、特開２０００−１３２
１８号の公報に開示されているように、送信側のクロッ
クでＲＺ符号化された受信データを遅延させたデータ
と、上記受信データを電圧制御発振器から出力されるク
ロックでリタイミング（ラッチ）したデータとの位相差
を検出し、この位相差がなくなるように電圧制御発振器
から出力されるクロックの周波数を制御し、この電圧制
御発振器から出力されるクロックを受信データからビッ
ト抽出を行うための受信クロックとしていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
公報に開示されている技術では、送信側では送信データ
にクロックを重畳するために送信データを送信クロック
でＲＺ符号化する回路が必要になるとともに、受信側で
は復号化する回路が必要になるという問題があった。

【０００４】また、位相比較器による位相比較が正常に
行われるようにするために、フリップフロップのデータ
ラインのセットアップ時間、伝播遅延時間、及び、受信
データにおけるジッタ量を考慮した遅延回路が必要にな
るという問題があった。

【０００５】さらに、受信データのエッジを利用して位
相比較を行っているため、受信データにおけるジッタの
影響を少なからず受け、これがそのまま位相同期が確率
するまでの時間を遅らせてしまうという問題があった。

【０００６】そこで、本発明は、簡単且つ安価な構成
で、より短時間で受信クロックを生成することを可能に
した受信クロック生成方法及び受信クロック生成装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
め、本発明では、２値の受信データを基準クロックでサ
ンプリングすることによって正規化し、これにより得ら
れる受信用データの各エッジに同期したパルスであっ
て、前記受信データのビット伝送速度の逆数を繰り返し
周期とするパルスを生成し、このパルスを前記受信用デ
ータからビット抽出を行うための受信クロックとしてい
る。

【０００８】尚、前記受信データのジッタが前記正規化
に対して影響を及ぼさないような値に前記基準クロック
の周波数を設定してもよい。また、前記基準クロックの
周波数を可変にしておいてもよい。

【０００９】また、前記受信用データのエッジが本来の
位置からずれている量が許容範囲内であるか否かを判定
し、許容範囲内でないと判定した場合には、前記パルス
の生成を停止するようにしてもよい。

【００１０】前記受信用データのエッジが本来の位置か
らずれている量が許容範囲内であるか否かの判定は例え
ば以下にように行う。前記受信用データの立ち上がりエ
ッジから前記受信データのビット伝送速度の逆数に等し
い時間の間隔で、前記受信用データのエッジが本来の位
置からずれている量の許容範囲に相当するパルス幅をも
った判定用パルスの中心が位置するように、該判定用パ
ルスが現れる第１の判定用信号、及び、前記受信用デー
タの立ち下がりエッジから前記受信データのビット伝送
速度の逆数に等しい時間の間隔で、前記判定用パルスの
中心が位置するように、前記判定用パルスが現れる第２
の判定用信号を生成し、前記受信用データの立ち下がり
エッジで前記第１の判定用信号に前記判定用パルスが現
れているか否かによって、この立ち下がりエッジが本来
の位置からずれている量が許容範囲内であるか否かを判
定するとともに、前記受信用データの立ち上がりエッジ
で前記第２の判定用信号に前記判定用パルスが現れてい
るか否かによって、この立ち上がりエッジが本来の位置
からずれている量が許容範囲内であるか否かを判定す
る。このとき、前記第１の判定用信号及び前記第２の判
定用信号に現れる前記判定用パルスのパルス幅を可変に
しておいてもよい。

【００１１】

【発明の実施の形態】以下に本発明の実施形態を図面を
参照しながら説明する。図１は、本発明の一実施形態で
ある受信クロック生成装置のブロック図である。同図に
おいて、１は基準クロック発生部、２はサンプリング
部、３はエッジ検出部、４はデータ「１」期間判定部、
５はデータ「０」期間判定部、６は受信クロック生成部
である。

【００１２】基準クロック発生部１は、２値の受信デー
タＤＡＴＡ₀のビット伝送速度に比して充分に高い周波
数の基準クロックＣＬＫ_refを出力する。サンプリング
部２は、受信データＤＡＴＡ₀を基準クロックＣＬＫ_ref
でサンプリングする。これにより、サンプリング部２で
のサンプリングによって得られるデータ（以下、「受信
用データ」と称する）ＤＡＴＡは、図２のタイミングチ
ャートに示すように、受信データＤＡＴＡ₀を基準クロ
ックＣＬＫ_refで正規化したデータ（受信データＤＡＴ
Ａ₀と波形が実質的に一致する、基準クロックＣＬＫ_ref
に同期したデータ）となる。

【００１３】そして、受信データＤＡＴＡ₀が基準クロ
ックＣＬＫ_refで正規化されたデータである受信用デー
タＤＡＴＡは、エッジ検出部３に供給されるとともに、
受信クロック生成部６から出力される受信クロックＣＬ
Ｋの立ち上がりエッジでビット抽出を行う対象として取
り扱われる。

【００１４】尚、基準クロックＣＬＫ_refの周波数につ
いては、本実施形態では、受信データＤＡＴＡ₀のビッ
ト伝送速度の３２（２の５乗）倍としているが、受信デ
ータＤＡＴＡ₀におけるジッタが実用上問題とならない
（受信データＤＡＴＡ₀が正規化される際に影響を及ぼ
さない）ように設定すればよく、受信データＤＡＴＡ₀
におけるビット伝送速度が低い場合には、受信データを
読み込み判断するのに要する時間が充分あるため、この
例より低くしても差し支えない。逆に、受信データＤＡ
ＴＡ₀におけるビット伝送速度が高い場合には、受信デ
ータを読み込み判断する精度が要求されるため、この例
より高くしなければならないこともある。

【００１５】これを受けて、本実施形態では、基準クロ
ックＣＬＫ_refの周波数を可変にしており、これによ
り、受信データＤＡＴＡ₀におけるジッタが実用上問題
とならない程度の不必要に高くない周波数に設定するこ
とができ、消費電力及びノイズの低減などの面で有効で
ある。

【００１６】尚、このように、受信データのジッタを考
慮に入れて基準クロックＣＬＫ_refの周波数を設定する
ことによって、受信データのジッタが受信データの正規
化に対して及ぼす影響を排除することができ、その結
果、誤り率の悪化を防止することができる。

【００１７】エッジ検出部３は、受信用データＤＡＴＡ
の立ち上がりエッジ及び立ち下がりエッジを検出し、立
ち上がりエッジを検出信号Ｅ_u、立ち下がりエッジを検
出信号Ｅ_dでそれぞれデータ「１」期間判定部４、デー
タ「０」期間判定部５、及び、受信クロック生成部６に
通知する。

【００１８】データ「１」期間判定部４は、受信用デー
タＤＡＴＡの立ち上がりエッジから時間Ａの間隔でパル
ス幅Ｂの判定用パルスの中心が位置するように、この判
定用パルスが現れるデータ「１」期間判定用信号ａを内
部で生成する（図２に示すタイミングチャートを参
照）。

【００１９】ここで、Ａは受信データＤＡＴＡ₀のビッ
ト伝送速度の逆数に等しい時間であり、Ｂは受信用デー
タＤＡＴＡのエッジが本来の位置からずれている量の許
容範囲（以下、「エッジ変動許容範囲」と称する）に相
当する時間である。尚、データ「１」期間判定部４で
は、データ「１」期間判定用信号ａを生成するためには
時間を認識する必要があるが、基準クロックＣＬＫ_ref
に基づいて時間を計測するようになっている。

【００２０】また、データ「１」期間判定部４は、受信
用データＤＡＴＡの立ち下がりエッジで、データ「１」
期間判定用信号ａが１（ハイレベル）であれば（言い換
えれば、データ「１」期間判定用信号ａに判定用パルス
が現れていれば）、出力信号であるデータ「１」期間判
定結果信号ｃを１にし（図２に示すタイミングチャート
の時刻ｔ₁、ｔ₃を参照）、一方、データ「１」期間判定
用信号ａが０（ローレベル）であれば（言い換えれば、
データ「１」期間判定用信号ａに判定用パルスが現れて
いなければ）、データ「１」期間判定結果信号ｃを０に
する（図２に示すタイミングチャートの時刻ｔ₅を参
照）。すなわち、データ「１」期間判定部４から出力さ
れるデータ「１」期間判定結果信号ｃは、データ「１」
期間判定用信号ａを受信用データＤＡＴＡの立ち下がり
エッジでラッチした信号となる。

【００２１】したがって、データ「１」期間判定結果信
号ｃが１であれば、受信用データＤＡＴＡの１の期間が
正常である（受信用データＤＡＴＡの立ち下がりエッジ
がエッジ変動許容範囲内である）ことを意味しており、
一方、データ「１」期間判定結果信号ｃが０であれば、
受信用データＤＡＴＡの１の期間が異常である（受信用
データＤＡＴＡの立ち下がりエッジがエッジ変動許容範
囲内でない）ことを意味している。

【００２２】また、データ「１」期間判定部４は、デー
タ「１」期間判定結果信号ｃが０であるときには、受信
用データＤＡＴＡの立ち上がりエッジでデータ「１」期
間判定結果信号ｃを１にする（図２に示すタイミングチ
ャートの時刻ｔ₀を参照）。尚、本実施形態では、デー
タが送信されてこない状態では受信データＤＡＴＡ₀が
０になる場合を想定しているが、データが送信されてこ
ない状態では受信データＤＡＴＡ₀が１になる場合は、
データ「１」期間判定部４が、データ「１」期間判定結
果信号ｃが０であるときには、受信用データＤＡＴＡの
立ち下がりエッジでデータ「１」期間判定結果信号ｃを
１にするようにしておけばよい。

【００２３】データ「０」期間判定部５は、受信用デー
タＤＡＴＡの立ち下がりエッジから時間Ａの間隔でパル
ス幅Ｂの判定用パルスの中心が位置するように、この判
定用パルスが現れるデータ「０」期間判定用信号ｂを内
部で生成する（図２に示すタイミングチャートを参
照）。

【００２４】尚、データ「０」期間判定部５では、デー
タ「０」期間判定用信号ｂを生成するためには時間を認
識する必要があるが、基準クロックＣＬＫ_refに基づい
て時間を計測するようになっている。

【００２５】また、データ「０」期間判定部５は、受信
用データＤＡＴＡの立ち上がりエッジで、データ「０」
期間判定用信号ｂが１であれば（言い換えれば、データ
「０」期間判定用信号ｂに判定用パルスが現れていれ
ば）、出力信号であるデータ「０」期間判定結果信号ｄ
を１にし（図２に示すタイミングチャートの時刻ｔ₂を
参照）、一方、データ「０」期間判定用信号ｂが０であ
れば（言い換えれば、データ「０」期間判定用信号ｂに
判定用パルスが現れていなければ）、データ「０」期間
判定結果信号ｄを０にする（図２に示すタイミングチャ
ートの時刻ｔ₄を参照）。すなわち、データ「０」期間
判定部５から出力されるデータ「０」期間判定結果信号
ｄは、データ「０」期間判定用信号ｂを受信用データＤ
ＡＴＡの立ち上がりエッジでラッチした信号となる。

【００２６】したがって、データ「０」期間判定結果信
号ｄが１であれば、受信用データＤＡＴＡの０の期間が
正常である（受信用データＤＡＴＡの立ち上がりエッジ
がエッジ変動許容範囲内である）ことを意味しており、
一方、データ「０」期間判定結果信号ｄが０であれば、
受信用データＤＡＴＡの０の期間が異常である（受信用
データＤＡＴＡの立ち上がりエッジがエッジ変動許容範
囲内でない）ことを意味している。

【００２７】また、データ「０」期間判定部５は、デー
タ「０」期間判定結果信号ｄが０であるときには、受信
用データＤＡＴＡの立ち上がりエッジでデータ「０」期
間判定結果信号ｄを１にする（図２に示すタイミングチ
ャートの時刻ｔ₀を参照）。尚、本実施形態では、デー
タが送信されてこない状態では受信データＤＡＴＡ₀が
０になる場合を想定しているが、データが送信されてこ
ない状態では受信データＤＡＴＡ₀が１になる場合は、
データ「０」期間判定部５が、データ「０」期間判定結
果信号ｄが０であるときには、受信用データＤＡＴＡの
立ち下がりエッジでデータ「０」期間判定結果信号ｄを
１にするようにしておけばよい。

【００２８】ここで、本実施形態では、データ「１」期
間判定結果信号ｃ、及び、データ「０」期間判定結果信
号ｄに発生する判定用パルスのパルス幅が可変になって
おり、これにより、エッジ変動許容範囲の変更に対応す
ることができる。

【００２９】受信クロック生成部６は、受信用データＤ
ＡＴＡのエッジに同期したパルスであって、時間Ａ（受
信データＤＡＴＡ₀のビット伝送速度の逆数に等しい時
間）を繰り返し周期とするパルスを生成する。そして、
受信クロック生成部６で生成されるパルスが、受信用デ
ータＤＡＴＡからビット抽出を行うための受信クロック
ＣＬＫとして取り扱われる。

【００３０】したがって、受信用データＤＡＴＡの立ち
上がり及び立ち下がりの両エッジで受信クロックＣＬＫ
の同期補正が行われることになる（図２に示すタイミン
グチャートの時刻ｔ₀、ｔ₁、ｔ₂、ｔ₃を参照）。尚、受
信クロック生成部６では、上記パルスを生成するために
は時間を認識する必要があるが、基準クロックＣＬＫ
_refに基づいて時間を計測するようになっている。

【００３１】但し、受信クロック生成部６は、データ
「１」期間判定結果信号ｃとデータ「０」期間判定結果
信号ｄとの少なくとも一方が０である間は、パルスの生
成を停止する（図２に示すタイミングチャートの時刻ｔ
₄以降を参照）。したがって、受信用データＤＡＴＡの
エッジがエッジ変動許容範囲内にない状態になってから
受信用データＤＡＴＡの次の立ち上がりエッジまでは受
信クロックＣＬＫが生成されないことになる。

【００３２】以上の構成により、各信号のタイミングチ
ャートは例えば図２に示すようになる。尚、同図中のＸ
は、エッジがエッジ変動許容範囲内にないビット（異常
なビット）を意味している。受信用データＤＡＴＡの最
初のエッジである立ち上がりエッジ（時刻ｔ₀）では、
データ「１」期間判定結果信号ｃ及びデータ「０」期間
判定結果信号ｄが１になるので、受信クロックＣＬＫの
生成が開始される。

【００３３】受信用データＤＡＴＡの次のエッジである
立ち下がりエッジ（時刻ｔ₁）では、データ「１」期間
判定用信号ａが１であり、データ「１」期間判定結果信
号ｃは１のまま維持されるので、このエッジはエッジ変
動許容範囲内にあると認識されて、受信クロックＣＬＫ
の生成が継続されるとともに、受信クロックＣＬＫの同
期補正が行われる。

【００３４】受信用データＤＡＴＡの次のエッジである
立ち上がりエッジ（時刻ｔ₂）では、データ「０」期間
判定用信号ｂが１であり、データ「０」期間判定結果信
号ｄは１のまま維持されるので、このエッジはエッジ変
動許容範囲内にあると認識されて、受信クロックＣＬＫ
の生成が継続されるとともに、受信クロックＣＬＫの同
期補正が行われる。

【００３５】受信用データＤＡＴＡの次のエッジである
立ち下がりエッジ（時刻ｔ₃）では、データ「１」期間
判定用信号ａが１であり、データ「１」期間判定結果信
号ｃは１のまま維持されるので、このエッジはエッジ変
動許容範囲内にあると認識されて、受信クロックＣＬＫ
の生成が継続されるとともに、受信クロックＣＬＫの同
期補正が行われる。

【００３６】受信用データＤＡＴＡの次のエッジである
立ち上がりエッジ（時刻ｔ₄）では、データ「０」期間
判定用信号ｂが０であり、データ「０」期間判定結果信
号ｄは０になるので、このエッジはエッジ変動許容範囲
内にないと認識されて、受信クロックＣＬＫの生成が停
止される。

【００３７】受信用データＤＡＴＡの立ち下がりエッジ
（時刻ｔ₅）では、データ「１」期間判定用信号ａが０
であるので、データ「１」期間判定結果信号ｃは０にな
る。尚、受信クロックＣＬＫの生成は停止されたままで
ある。その後、図２のタイミングチャートには示されて
いないが、受信用データＤＡＴＡの次の立ち上がりエッ
ジでは、データ「１」期間判定結果信号ｃ及びデータ
「１」期間判定結果信号ｄが１になるので、受信クロッ
クＣＬＫの生成が開始される。

【００３８】このように、本実施形態では、受信データ
ＤＡＴＡ₀が基準クロックＣＬＫ_refで正規化されたデー
タである受信用データＤＡＴＡのエッジに同期したパル
スであって、受信データＤＡＴＡ₀のビット伝送速度の
逆数を繰り返し周期とするパルスを生成し、このパルス
を受信用データＤＡＴＡからビット抽出を行うための受
信クロックＣＬＫとするので、従来のように、クロック
をデータに付加したり、データにクロックを重畳させる
ことは不要となり、これにより、従来に比して、で受信
用データＤＡＴＡに正確に同期した受信クロックを、簡
単且つ安価な構成で、より短時間で生成することができ
る。

【００３９】また、受信用データＤＡＴＡのエッジがエ
ッジ許容範囲内にないときには受信クロックＣＬＫの生
成が行われないので、受信クロックＣＬＫは受信用デー
タＤＡＴＡの正常なビットのみに同期したものとなる。
これにより、異常なビットによる影響を排除することが
できる。

【００４０】尚、受信クロックＣＬＫのパルスのデュー
ティ比については、上記実施形態では５０％となってい
るが、これ以外の値であってもよい。但し、精度良くビ
ット抽出を行うためには、受信クロックＣＬＫのパルス
のデューティ比を５０％程度にしておくことが望まし
い。

【００４１】

【発明の効果】以上説明したように、本発明によれば、
受信データを基準クロックで正規化したデータのエッジ
に同期したパルスを生成し、このパルスを受信クロック
とするので、クロックをデータに付加したり、データに
クロックを重畳させることは不要となり、これにより、
従来に比して、簡単且つ安価な構成で、より短時間で受
信クロックを生成することができる。

【００４２】また、本発明によれば、受信データのジッ
タが受信データの正規化に対して影響を及ぼさないよう
な値に基準クロックの周波数が設定されているので、受
信データのジッタの影響を受けることなく受信データを
正規化することができ、したがって、誤り率の悪化を防
止することができる。

【００４３】また、本発明によれば、基準クロックの周
波数が可変であるので、基準クロックの周波数を受信デ
ータのビット伝送速度に応じて適切に設定することによ
って、受信データのジッタが受信データの正規化に及ぼ
す影響を排除することができる程度の不必要に高くない
周波数に基準クロックを設定することができ、消費電力
及びノイズの低減などの面で有効である。

【００４４】また、本発明によれば、受信データを基準
クロックで正規化したデータのエッジがエッジ許容範囲
内にないときには受信クロックの生成が行われないの
で、受信クロックは正常なビットのみに同期したものと
なり、これにより、異常なビットによる影響を排除する
ことができる。

【００４５】また、本発明によれば、受信データを基準
クロックで正規化したデータのエッジで、判定用信号に
パルスがあれば、このエッジがエッジ変動許容範囲内で
あると判定し、判定用信号にパルスがなければ、このエ
ッジがエッジ変動許容範囲内でないと判定するようにし
ているので、判定用信号に現れるパルス幅を可変として
おくことによって、エッジ変動許容範囲の変更に対応す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態である受信クロック生成
装置のブロック図である。

【図２】図１における各信号のタイミングチャートで
ある。

【符号の説明】

１基準クロック発生部２サンプリング部３エッジ検出部４データ「１」期間判定部５データ「０」期間判定部６受信クロック生成部

Claims

【特許請求の範囲】

【請求項１】２値の受信データを基準クロックでサン
プリングすることによって正規化し、これにより得られ
る受信用データの各エッジに同期したパルスであって、
前記受信データのビット伝送速度の逆数を繰り返し周期
とするパルスを生成し、このパルスを前記受信用データ
からビット抽出を行うための受信クロックとすることを
特徴とする受信クロック生成方法。
【請求項２】前記受信データのジッタが前記正規化に
対して影響を及ぼさないような値に前記基準クロックの
周波数が設定されていることを特徴とする請求項１に記
載の受信クロック生成方法。
【請求項３】前記受信用データのエッジが本来の位置
からずれている量が許容範囲内であるか否かを判定し、
許容範囲内でないと判定した場合には、前記パルスの生
成を停止することを特徴とする請求項１または２に記載
の受信クロック生成方法。
【請求項４】前記受信用データの立ち上がりエッジか
ら前記受信データのビット伝送速度の逆数に等しい時間
の間隔で、前記受信用データのエッジが本来の位置から
ずれている量の許容範囲に相当するパルス幅をもった判
定用パルスの中心が位置するように、該判定用パルスが
現れる第１の判定用信号、及び、前記受信用データの立
ち下がりエッジから前記受信データのビット伝送速度の
逆数に等しい時間の間隔で、前記判定用パルスの中心が
位置するように、前記判定用パルスが現れる第２の判定
用信号を生成し、前記受信用データの立ち下がりエッジ
で前記第１の判定用信号に前記判定用パルスが現れてい
るか否かによって、この立ち下がりエッジが本来の位置
からずれている量が許容範囲内であるか否かを判定する
とともに、前記受信用データの立ち上がりエッジで前記
第２の判定用信号に前記判定用パルスが現れているか否
かによって、この立ち上がりエッジが本来の位置からず
れている量が許容範囲内であるか否かを判定することを
特徴とする請求項３に記載の受信クロック生成方法。
【請求項５】２値の受信データを基準クロックでサン
プリングすることによって正規化し、これにより得られ
る受信用データの各エッジに同期したパルスであって、
前記受信データのビット伝送速度の逆数を繰り返し周期
とするパルスを生成し、このパルスを前記受信用データ
からビット抽出を行うための受信クロックとすることを
特徴とする受信クロック生成装置。
【請求項６】前記受信データのジッタが前記正規化に
対して影響を及ぼさないような値に前記基準クロックの
周波数が設定されていることを特徴とする請求項５に記
載の受信クロック生成装置。
【請求項７】前記基準クロックの周波数が可変である
ことを特徴とする請求項５または６に記載の受信クロッ
ク生成装置。
【請求項８】前記受信用データのエッジが本来の位置
からずれている量が許容範囲内であるか否かを判定し、
許容範囲内でないと判定した場合には、前記パルスの生
成を停止することを特徴とする請求項５から７のいずれ
か１つに記載の受信クロック生成装置。
【請求項９】前記受信用データの立ち上がりエッジか
ら前記受信データのビット伝送速度の逆数に等しい時間
の間隔で、前記受信用データのエッジが本来の位置から
ずれている量の許容範囲に相当するパルス幅をもった判
定用パルスの中心が位置するように、該判定用パルスが
現れる第１の判定用信号、及び、前記受信用データの立
ち下がりエッジから前記受信データのビット伝送速度の
逆数に等しい時間の間隔で、前記判定用パルスの中心が
位置するように、前記判定用パルスが現れる第２の判定
用信号を生成し、前記受信用データの立ち下がりエッジ
で前記第１の判定用信号に前記判定用パルスが現れてい
るか否かによって、この立ち下がりエッジが本来の位置
からずれている量が許容範囲内であるか否かを判定する
とともに、前記受信用データの立ち上がりエッジで前記
第２の判定用信号に前記判定用パルスが現れているか否
かによって、この立ち上がりエッジが本来の位置からず
れている量が許容範囲内であるか否かを判定することを
特徴とする請求項８に記載の受信クロック生成装置。
【請求項１０】前記第１の判定用信号及び前記第２の
判定用信号に現れる前記判定用パルスのパルス幅が可変
であることを特徴とする請求項９に記載の受信クロック
生成装置。