JP2003164193A - マルチモードモータ制御器チップセット - Google Patents

マルチモードモータ制御器チップセット

Info

Publication number
JP2003164193A
JP2003164193A JP2002302024A JP2002302024A JP2003164193A JP 2003164193 A JP2003164193 A JP 2003164193A JP 2002302024 A JP2002302024 A JP 2002302024A JP 2002302024 A JP2002302024 A JP 2002302024A JP 2003164193 A JP2003164193 A JP 2003164193A
Authority
JP
Japan
Prior art keywords
mode
motor
controller
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002302024A
Other languages
English (en)
Inventor
Giorgio Pedrazzini
ペドラッチーニ ジォルジオ
Hin Sing Fong
シン フォン ヒン
Krishnamoorthy Ravishanker
ラビシャンカー クリシュナムールサイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Original Assignee
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS Inc, STMicroelectronics lnc USA filed Critical ST MICROELECTRONICS Inc
Publication of JP2003164193A publication Critical patent/JP2003164193A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
    • H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
    • H02P25/032—Reciprocating, oscillating or vibrating motors
    • H02P25/034—Voice coil motors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electric Motors In General (AREA)
  • Control Of Linear Motors (AREA)

Abstract

(57)【要約】 【課題】 複数個の動作モードで動作すべく容易に形態
再可変であり且つ広範な制御器回路と関連して動作する
ことが可能なマルチモードモータ制御器アーキテクチャ
を提供する。 【解決手段】 本発明によればマルチモードモータ制御
器アーキテクチャが提供され、それはモータと、集積回
路制御器と、集積回路ドライバ回路とを有している。該
集積回路制御器はパルス発生器、ＤＡＣ、ＡＤＣ、デジ
タル補償器回路を有している。該集積回路ドライバ回路
は該制御器と通信状態にあり、且つエラー増幅器と、該
モータを駆動するための第一及び第二出力増幅器と、セ
ンスアンプとを有している。本モータ制御器アーキテク
チャは、リニアモード、パルスモード、スイッチ可能リ
ニア／パルスモードで動作すべくコンフィギャラブル即
ち形態可変である。本制御器アーキテクチャは、例えば
抵抗・コンデンサ回路等の外部補償回路と共に、又は制
御器集積回路内に位置されているデジタル補償回路と共
に実現することが可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大略、モータ制御
器回路に関するものであって、更に詳細には、リコンフ
ィギャラブル（形態再可変）２チップセットモータ制御
器に関するものである。
【０００２】
【従来の技術】図１を参照すると、従来技術のモータ制
御器コンフィギュレーション（形態）１０におけるリニ
ア電流モードにおいて典型的なボイスコントロールモー
タ（ＶＣＭ）１６が駆動される。ドライバ回路１２は第
一増幅器１８と、第二増幅器２４と、センスアンプ２２
とを有している。モータ１６内へ駆動される電流Ｉｍは
回路ノード１４に印加される制御電流Ｖｃｍｄに比例す
る。定常状態において、モータ電流Ｉｍは次式によって
与えられる。
【０００３】 Ｉｍ＝（Ｒ２／Ｒ１）×（Ｖｃｍｄ／（Ｒｓ×Ａｓ）） 尚、抵抗Ｒ１，Ｒ２，Ｒｓはドライバ回路１２の外部に
あり且つ特定の適用例に対して所望される電流利得に対
して必要に応じて修正することが可能である。第一増幅
器１８はエラー増幅器として使用され、一方第二増幅器
２４は固定利得段として使用される。コントロール即ち
コマンド電圧Ｖｃｍｄは特定された範囲内の任意の値と
することが可能であり、且つコマンド即ちモータ電流Ｉ
ｍは上の式によって与えられる。従って、図１に示した
システム１０は連続的である。
【０００４】次に、図２を参照すると、補償型システム
２０はシステムを安定なものとさせるために外部補償回
路２６を有している。補償回路は、典型的に、抵抗とコ
ンデンサ又はその他の受動要素の結合等の単純な受動回
路である。
【０００５】図１及び２に示したドライバ回路のコンフ
ィギュレーション即ち形態１０及び２０は、ＶＣＭを駆
動するための典型的なものであり、且つ該回路要素は例
えばパルス動作モード等の異なる動作モードを与えるた
めに変更されねばならない。回路のコンフィギュレーシ
ョン（形態）１０及び２０は簡単であり且つ安定な動作
システムを与えるものであるが、付加的な動作モードを
与え且つ変化する負荷条件に対して適合させるためにシ
ステムの多様性を制限するために回路要素を変更するこ
とは不便である。
【０００６】従って、幾つかの動作モードにおいて使用
すべく容易にリコンフィギャラブル即ち形態再可変であ
り且つ広範な制御回路に関連して動作することが可能な
モータ制御器アーキテクチャが所望されている。
【０００７】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、幾つかのモードにおいて動作すべく容易に
リコンフィギャラブル即ち形態再可変であり且つ広範な
制御器回路に関連して動作することが可能なマルチモー
ドモータ制御器アーキテクチャ及び方法を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明によれば、回路要
素を変更することの必要性なしに異なるモードでモータ
を駆動することが可能であるという利点が得られる。更
に、本発明によれば、確立されている従来の動作モード
に加えて新たな動作モードを評価するか又は使用するこ
とが可能であるという利点が得られる。
【０００９】本発明によれば、マルチモードモータ制御
器アーキテクチャが提供され、それはモータと、集積回
路制御器と、集積回路ドライバ回路とを有している。該
集積回路制御器はパルス発生器と、ＤＡＣと、ＡＤＣ
と、デジタル補償器回路とを有している。該集積回路ド
ライバ回路は該制御器と通信状態にあり且つエラー増幅
器と、該モータを駆動するための第一及び第二出力増幅
器と、センスアンプとを有している。該モータ制御器ア
ーキテクチャは、リニアモード、パルスモード、スイッ
チ可能リニア／パルスモードにおいて動作すべくコンフ
ィギャラブル即ち形態可変である。該制御器アーキテク
チャは、抵抗・コンデンサ回路等の外部補償回路で、又
は該制御器集積回路内に位置されているデジタル補償回
路で実現することが可能である。
【００１０】
【発明の実施の形態】図３を参照すると、マルチモード
集積回路モータ制御器チップセット３０の概略ブロック
図が示されており、それは制御器チップ３４とドライバ
チップ３２とを有している。制御器チップ３４は種々の
制御及び補償回路を有しており、それについては後に詳
細に説明する。ドライバチップ３２はエラー増幅器３６
と、ボイスコイルモータ（ＶＣＭ）２８を駆動するため
の第一及び第二増幅器３８及び４２と、センスアンプ４
４とを有している。これらの増幅器の全ては、入力又は
利得設定情報を受取るため、又は出力情報を送信するた
めに制御チップ３４と通信状態にある。
【００１１】次に、図４を参照すると、マルチモード集
積回路モータ制御器４０の概略図が示されており、それ
は制御器チップ３４及びリニア電流モードにコンフィギ
ャ即ち形態特定されているドライバチップ３２を有して
おり且つ、更に、外部補償（抵抗Ｒ３及びコンデンサＣ
３）を有している。制御器チップ３４はノード５２にお
いてＶＤＡＣ電圧を供給する出力を具備しているＤＡＣ
４６を有している。制御器チップ３４は、又、ＰＳＭパ
ルス発生器５６、デジタル補償回路４８、ＡＤＣ６４を
有している。パルス発生器５６、デジタル補償回路４
８、ＡＤＣ６４及びスイッチ６６及び６８は、制御器チ
ップ３４上に存在している間は、アクティブ（即ちスイ
ッチ６６及び６８の場合には開）ではなく、従って図４
に示したリニア動作モード期間中には使用されるもので
ないことが重要である。ドライバ３２における増幅器３
８、増幅器４２、センスアンプ４４は、リニア動作モー
ド期間中、全てアクティブ即ち活性状態にある。
【００１２】次に、図５を参照すると、マルチモード集
積回路モータ制御器５０の概略図が示されており、それ
は制御器チップ３４及びパルス電流モードにコンフィギ
ャ即ち形態特定されているドライバチップ３２を有して
おり、更に、外部補償（抵抗Ｒ３及びコンデンサＣ３）
を有している。制御器チップ３４はＤＡＣ４６を有して
おり、それはパルス電流モード期間中はアクティブ即ち
活性状態にはない。制御器チップ３４は、又、ノード５
２及び５４においてＰＳＭＡ及びＰＳＭＢの記号を付け
た第一及び第二出力信号を供給するＰＳＭパルス発生器
５６、パルス発生器５６及びＤＡＣ４６へ結合されてい
る出力を具備しているデジタル補償回路４８、デジタル
補償回路４８及びＤＡＣ４６へ結合している出力とノー
ド５８におけるＡＤＣＩＮ入力信号を受取るための入力
とを具備しているＡＤＣ６４を有している。注意すべき
ことであるが、パルス発生器５６、デジタル補償回路４
８、ＡＤＣ６４は全てアクティブ即ち活性状態にあり、
従って、図５に示したようなスイッチ動作モード期間中
において使用される。前述したリニアモードにおけるよ
うに、ドライバチップ３２における増幅器３８、増幅器
４２、センスアンプ４４はパルス動作モード期間中全て
アクティブ即ち活性状態にある。
【００１３】次に、図６を参照すると、マルチモード集
積回路モータ制御器６０の概略図が示されており、それ
は制御器チップ３４及びリニア電流モードにコンフィギ
ャ即ち形態特定されているドライバチップ３２を有して
おり、更に、デジタル補償を有している。デジタル補償
を使用するリニア電流モードにおいては、パルス発生器
５６は使用されず且つスイッチ６６及び６８が開である
ことに注意することが重要である。デジタル補償回路４
８、ＡＤＣ６４、ＤＡＣ４６はデジタル的に補償される
リニア動作モードにおいて全てアクティブ即ち活性状態
にある。前述した動作モードにおけるように、ドライバ
チップ３２における増幅器３８、増幅器４２、センスア
ンプ４４は、デジタル的に補償されるリニア動作モード
期間中全てアクティブ即ち活性状態にある。
【００１４】次に、図７を参照すると、マルチモード集
積回路モータ制御器７０の概略図が示されており、それ
は制御器チップ３４及びパルス電流モードにコンフィギ
ャ即ち形態特定されているドライバチップ３２を有して
おり、更に、デジタル補償を有している。ＤＡＣ４６は
デジタル的に補償されるパルス電流モード期間中にアク
ティブではない。重要なことであるが、パルス発生器５
６、デジタル補償回路４８、ＡＤＣ６４は全てアクティ
ブであり、従って、図７に示したようなデジタル的に補
償されるスイッチ動作モード期間中において使用され
る。前述した動作モードの全てにおけるように、ドライ
バチップ３２における増幅器３８、増幅器４２、センス
アンプ４４はパルス動作モード期間中全てアクティブで
ある。
【００１５】図４−７に関して説明した本発明のチップ
セットはリニアモード、パルスモードのいずれかにおい
て動作させることが可能であり、又は、外部又は内部デ
ジタル補償のいずれかで所望によりこれら２つのモード
の間で積極的にスイッチングさせることが可能である。
【００１６】次に、図８−１１を総括的に参照すると、
本発明のマルチモード集積回路モータ制御器チップセッ
トがオンチップエラー増幅器４４を使用した状態で概略
的に示されている。エラー増幅器４４を使用することは
ＰＳＭ発生器５６及びデジタル補償回路４８の回路設計
の複雑性を減少させる。従って、図８−１１に示したコ
ンフィギュレーション即ち形態は、特定の適用例に対し
て所望される場合には、図４−７に示したものに対する
別のコンフィギュレーション即ち形態として作用するこ
とが可能である。
【００１７】次に、図８を参照すると、マルチモード集
積回路モータ制御器８０のより詳細な概略図が示されて
おり、それは、抵抗Ｒ３とコンデンサＣ３との直列結合
によって与えられる外部補償を具備するリニア動作モー
ドにコンフィギャ即ち形態特定されている。
【００１８】次に、図９を参照すると、マルチモード集
積回路モータ制御器９０のより詳細な概略図が示されて
おり、それは、デジタル補償回路４８によって与えられ
るデジタル補償を具備するリニア動作モードにコンフィ
ギャ即ち形態特定されている。
【００１９】次に、図１０を参照すると、マルチモード
集積回路モータ制御器１００のより詳細な概略図が示さ
れており、それは、パルス動作モードにコンフィギャ即
ち形態特定されている。抵抗Ｒ３とコンデンサＣ３との
直列結合によって外部補償が与えられており、且つパル
ス利得制御がパルス発生器５６のＰＳＭＡ及びＰＳＭＢ
出力によって与えられている。
【００２０】次に、図１１を参照すると、マルチモード
集積回路モータ制御器１１０のより詳細な概略図が示さ
れており、それはデジタル補償を具備するパルス動作モ
ードにコンフィギャ即ち形態特定されている。パルス利
得制御はパルス発生器５６のＰＳＭＡ及びＰＳＭＢ出力
によって与えられ、且つ補償はデジタル補償回路４８に
よって与えられる。
【００２１】次に、図１２Ａを参照すると、制御器集積
回路１２０のより詳細な概略図が示されており、それは
前述した回路に加えて、ソフトウエアからの命令で装置
の機能を制御するためのエンベッデドデジタルマイクロ
コントローラ７８と、パーク（ｐａｒｋ）機能を格納す
るデジタルパークレジスタ８２と、ＤＡＣ設定を格納す
るデジタルＤＡＣレジスタ８４と、ＶＣＭ設定を格納す
るデジタルＶＣＭ制御レジスタ８６と、スピンドル制御
設定を格納するデジタルスムームコアレジスタ８８と、
スピンドルモータの制動及びＶＣＭアクチュエータのパ
ーキングに対するタイミング及び電圧を決定する制動／
パーク制御回路９２と、スピンドル機能を制御するスム
ースコア回路９４と、基準入力電圧をバッファする基準
電圧バッファ増幅器９６と、チップ温度を決定するため
にドライバ回路１３０からのサーマル電圧を検知する電
圧検知回路９８と、最小動作電圧スレッシュホールドを
検知するために供給電圧を検知するＵＶ検知回路１０２
と、マスターリセットパルスを発生するためのパワーオ
ンリセット検知回路１０４とを有している。
【００２２】次に、図１２Ｂを参照すると、ドライバ回
路１３０の詳細な構成を示した概略図が示されており、
それは、前述した回路に加えて、オンボード３．３ボル
ト電源を調整するための３．３電圧調整器１０６と、コ
ントローラチップ１２０に対するデジタルインターフェ
ースを与えるシリアルポート１０８と、基準電圧を発生
するための電圧基準バッファ増幅器１１２と、チップ温
度を測定するためのサーマル検知回路１１４と、負電圧
供給を発生するための負スイッチング調整器１１６と、
高いドライブ電圧を発生するためのチャージポンプ回路
１１８と、特定した動作限界内において動作するために
モータ供給電圧をクランプさせる電圧パワークランプ回
路１２２と、スピンドルパワードライバのスイッチンオ
ン及びオフを制御するためのプレドライバ回路１２４
と、スピンドルモータを駆動するための回路の集まりで
あるスピンドルブロック１２６とを有している。
【００２３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 モータがリニア電流モードで駆動される従来
のモータ制御器回路を示した概略図。
【図２】 モータがリニア電流モードにおいて駆動さ
れ、更に、外部補償回路を有している従来のモータ制御
器回路を示した概略図。
【図３】 制御器チップ及びドライバチップを有する本
発明に基づくマルチモード集積回路モータ制御器を示し
た概略ブロック図。
【図４】 制御器チップとリニア電流モードに形態特定
されたドライバチップとを有しており、更に、外部補償
を有している本発明に基づくマルチモード集積回路モー
タ制御器を示した概略図。
【図５】 制御器チップとパルスモードに形態特定され
たドライバチップとを有しており、更に、外部補償を有
している本発明に基づくマルチモード集積回路モータ制
御器を示した概略図。
【図６】 制御器チップとリニアモードに形態特定され
たドライバチップとを有しており、更にデジタル補償を
有している本発明に基づくマルチモード集積回路モータ
制御器を示した概略図。
【図７】 制御器チップとパルスモードに形態特定され
たドライバチップとを有しており、更に、デジタル補償
を有している本発明に基づくマルチモード集積回路モー
タ制御器を示した概略図。
【図８】 外部補償を具備しておりリニア動作モードに
形態特定された本発明に基づくマルチモード集積回路モ
ータ制御器を示した概略図。
【図９】 デジタル補償を具備しておりリニア動作モー
ドに形態特定された本発明に基づくマルチモード集積回
路モータ制御器を示した概略図。
【図１０】 外部補償を具備しておりパルス動作モード
に形態特定された本発明に基づくマルチモード集積回路
モータ制御器を示した概略図。
【図１１】 デジタル補償を具備しておりパルス動作モ
ードに形態特定された本発明に基づくマルチモード集積
回路モータ制御器を示した概略図。
【図１２】 図１２Ａと図１２Ｂとの結合状態を示した
概略図。
【図１２Ａ】 本発明に基づく制御器集積回路を示した
概略図。
【図１２Ｂ】 本発明に基づくドライバ回路を示した概
略図。
【符号の説明】
２８ ボイスコイルモータ（ＶＣＭ） ３０ マルチモード集積回路モータ制御器チップセット ３２ ドライバチップ ３４ 制御器チップ ３６ エラー増幅器 ３８，４２ 第一及び第二増幅器 ４４ センスアンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジォルジオ ペドラッチーニ アメリカ合衆国， カリフォルニア 92688， ランチョ サンタ マルガリー タ， ラディアンス レーン 24 (72)発明者 ヒン シン フォン シンガポール， ジュロン ウエスト ス トリート 42， ブロック 452 ナンバ ー 05−168 (72)発明者 クリシュナムールサイ ラビシャンカー シンガポール， コーバン ロード 47, コーバン エスカイアー ナンバー 01 −03 Ｆターム(参考） 5H540 BA06 EE02 EE08 EE09 EE13 FC02 5H570 BB20 CC01 DD10 GG01 GG04 HA06 HA20 JJ03 JJ16 JJ30 LL02

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 マルチモードモータ制御器アーキテクチ
    ャにおいて、 モータ、 集積回路制御器、 エラー増幅器と、前記モータを駆動するための第一及び
    第二出力増幅器と、センスアンプとを包含しており前記
    制御器と通信状態にある集積回路ドライバ回路、を有し
    ており、本モータ制御器アーキテクチャがリニアモー
    ド、パルスモード、又はスイッチ可能リニア／パルスモ
    ードにおいて動作すべくコンフィギャラブルであること
    を特徴とするマルチモードモータ制御器アーキテクチ
    ャ。
  2. 【請求項２】 請求項１において、更に、外部補償手段
    を有していることを特徴とするマルチモードモータ制御
    器アーキテクチャ。
  3. 【請求項３】 請求項２において、前記外部補償手段が
    抵抗・コンデンサ回路を有していることを特徴とするマ
    ルチモードモータ制御器アーキテクチャ。
  4. 【請求項４】 請求項１において、前記制御器が、更
    に、パルス発生器を有していることを特徴とするマルチ
    モードモータ制御器アーキテクチャ。
  5. 【請求項５】 請求項１において、前記制御器が、更
    に、デジタル補償手段を有していることを特徴とするマ
    ルチモードモータ制御器アーキテクチャ。
  6. 【請求項６】 請求項５において、前記デジタル補償手
    段が、 入力と、前記出力増幅器のうちの少なくとも１つへ結合
    している出力とを具備しているＤＡＣ、 前記モータを介して流れる電流に比例する信号を受取る
    ための入力と、前記ＤＡＣの入力へ結合している出力と
    を具備しているデジタル補償回路、を有していることを
    特徴とするマルチモードモータ制御器アーキテクチャ。
  7. 【請求項７】 請求項１において、前記制御が、更に、 入力と、前記出力増幅器のうちの少なくとも１つへ選択
    的に結合させるためのスイッチ型出力とを具備している
    ＤＡＣ、 入力と、前記第一及び第二出力増幅器ヘ選択的に結合す
    るための第一及び第二出力とを具備しているパルス発生
    器、 前記センスアンプからの信号を受取るための入力と、前
    記ＤＡＣの入力及び前記パルス発生器へ結合している出
    力とを具備しているＡＤＣ、を有していることを特徴と
    するマルチモードモータ制御器アーキテクチャ。
  8. 【請求項８】 マルチモードモータ制御器チップセット
    において、 集積回路制御器、 前記制御器へ結合している入力と出力とを具備している
    エラー増幅器、各々が前記エラー増幅器の出力へ結合し
    ている入力とモータを駆動するための出力とを具備して
    いる第一及び第二出力増幅器、第一及び第二入力と前記
    制御器へ結合している出力とを具備しているセンスアン
    プを有している集積回路ドライバ回路、を有しており、
    本モータ制御器チップがリニアモード、パルスモード、
    又はスイッチ可能リニア／パルスモードで動作すべくコ
    ンフィギャラブルであることを特徴とするマルチモード
    モータ制御器チップセット。
  9. 【請求項９】 請求項８において、更に、外部補償手段
    を有していることを特徴とするマルチモードモータ制御
    器チップセット。
  10. 【請求項１０】 請求項９において、前記外部補償手段
    が抵抗・コンデンサ回路を有していることを特徴とする
    マルチモードモータ制御器チップセット。
  11. 【請求項１１】 請求項８において、前記制御器が、更
    に、パルス発生器を有していることを特徴とするマルチ
    モードモータ制御器チップセット。
  12. 【請求項１２】 請求項８において、前記制御器が、更
    に、デジタル補償手段を有していることを特徴とするマ
    ルチモードモータ制御器チップセット。
  13. 【請求項１３】 請求項１２において、前記デジタル補
    償手段が、 入力と、前記出力増幅器のうちの少なくとも１つへ結合
    している出力とを具備しているＤＡＣ、 前記モータを介して流れる電流に比例する信号を受取る
    ための入力と、前記ＤＡＣの入力へ結合している出力と
    を具備しているデジタル補償回路、を有していることを
    特徴とするマルチモードモータ制御器チップセット。
  14. 【請求項１４】 請求項８において、前記制御器が、更
    に、 入力と、前記出力増幅器のうちの少なくとも１つへ選択
    的に結合するためのスイッチ型出力とを具備しているＤ
    ＡＣ、 入力と、前記第一及び第二出力増幅器へ選択的に結合す
    るための第一及び第二出力とを具備するパルス発生器、 前記センスアンプからの信号を受取るための入力と、前
    記ＤＡＣの入力及び前記パルス発生器へ結合している出
    力とを具備しているＡＤＣ、を有していることを特徴と
    するマルチモードモータ制御器チップセット。
  15. 【請求項１５】 モータを制御する方法において、 集積回路制御器を用意し、 エラー増幅器と、第一及び第二出力増幅器と、センスア
    ンプとを包含しており前記制御器と通信状態にある集積
    回路ドライバ回路を用意し、 前記モータを前記第一及び第二出力増幅器で駆動し、 リニアモード、パルスモード、スイッチ可能リニア／パ
    ルスモードのうちの１つで動作すべく前記制御器及びド
    ライバ回路の形態を特定する、ことを包含していること
    を特徴とする方法。
  16. 【請求項１６】 請求項１５において、更に、前記モー
    タを外部的に補償することを包含していることを特徴と
    する方法。
  17. 【請求項１７】 請求項１６において、前記モータを外
    部的に補償する場合に、抵抗・コンデンサ回路を使用し
    て前記モータを外部的に補償することを特徴とする方
    法。
  18. 【請求項１８】 請求項１５において、更に、デジタル
    的に前記モータを補償することを包含していることを特
    徴とする方法。
  19. 【請求項１９】 請求項１８において、前記モータをデ
    ジタル的に補償する場合に、 前記モータを介して流れる電流を検知し、 前記モータ電流に比例する検知電圧を供給し、 前記検知電圧に応答して補償信号を発生し、 前記出力増幅器のうちの少なくとも１つを制御するため
    のコマンド信号を発生する、 ことを包含していることを特徴とする方法。
  20. 【請求項２０】 請求項１５において、更に、前記リニ
    ア又はパルス動作モードのいずれかを与えるために前記
    集積回路制御器内のＤＡＣ及びパルス発生器を選択的に
    動作させることを包含していることを特徴とする方法。
JP2002302024A 2001-10-16 2002-10-16 マルチモードモータ制御器チップセット Pending JP2003164193A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/978,958 US6693400B2 (en) 2001-10-16 2001-10-16 Multi-mode motor controller chip set
US09/978958 2001-10-16

Publications (1)

Publication Number Publication Date
JP2003164193A true JP2003164193A (ja) 2003-06-06

Family

ID=25526566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002302024A Pending JP2003164193A (ja) 2001-10-16 2002-10-16 マルチモードモータ制御器チップセット

Country Status (3)

Country Link
US (1) US6693400B2 (ja)
EP (1) EP1303036A2 (ja)
JP (1) JP2003164193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193385B2 (en) 2005-04-26 2007-03-20 Illinois Institute Of Technology Digital control of motor drives

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265516B2 (en) * 2001-12-13 2007-09-04 Lacroix Michael Charles Linear electric motor controller and system for providing linear control
JP4773264B2 (ja) * 2006-05-10 2011-09-14 パナソニック株式会社 モータ駆動装置
GB0704439D0 (en) 2007-03-08 2007-04-18 Ami Semiconductor Belgium Bvba Output contact for feedback in intergrated circuit motor driver
US20090237959A1 (en) * 2008-03-20 2009-09-24 Eric Soenen Digital Control of Power Converters
US20100045376A1 (en) * 2008-08-25 2010-02-25 Eric Soenen Class d amplifier control circuit and method
US8358145B1 (en) * 2009-06-19 2013-01-22 Western Digital Technologies, Inc. Self-heating integrated circuit
US8441235B2 (en) 2011-01-31 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Battery charger digital control circuit and method
US8773059B2 (en) * 2011-03-28 2014-07-08 Mediatek Inc. Controller chip with signal swapping capability for controlling motor device and related method thereof
US8781786B2 (en) 2011-08-12 2014-07-15 Stmicroelectronics Asia Pacific Pte Ltd Spindle speed detection through current sensing during boost braking
US9401168B1 (en) * 2014-01-09 2016-07-26 Marvell International Ltd. Control device for accessing a storage medium

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289097A (en) * 1992-08-18 1994-02-22 International Business Machines Corporation Spindle control method and apparatus for disk drive
US5838515A (en) * 1996-04-30 1998-11-17 Quantum Corporation PWM/linear driver for disk drive voice coil actuator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193385B2 (en) 2005-04-26 2007-03-20 Illinois Institute Of Technology Digital control of motor drives

Also Published As

Publication number Publication date
EP1303036A2 (en) 2003-04-16
US6693400B2 (en) 2004-02-17
US20030071593A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
JP2015043242A (ja) スレーブデバイスに対する一意的なアドレスの割当て
JP2003164193A (ja) マルチモードモータ制御器チップセット
JPH08196099A (ja) ステッピングモータ駆動回路
US5585701A (en) Current mirror circuit constituted by FET (field effect transistor) and control system using the same
US6922073B2 (en) Circuit configuration for signal balancing in antiphase bus drivers
JPH10145153A (ja) 増幅回路
JP2006332952A (ja) 負荷駆動装置及び負荷駆動装置の出力調整方法
KR20090091150A (ko) 단락 보호 회로
JP2005176586A (ja) １つの集積回路を超えてトランジスタのサイズを拡張するための方法および装置
JP2750788B2 (ja) モータ制御回路およびモータ制御装置
JP3520913B2 (ja) 信号線制御方式
JP5287088B2 (ja) 電源制御回路
WO2008075306A1 (en) True current limiting (tcl)
JP4375025B2 (ja) 出力回路およびオペアンプ
JP2003302301A (ja) 半導体物理量センサ装置
JP2005333736A (ja) 過電流防止回路
JP3817536B2 (ja) スケーラブル・プリドライバ−ドライバ・インターフェースのための方法およびシステム
US20230261594A1 (en) Driving circuit for motor systems and control method thereof
JPH04295222A (ja) 安定化電源回路
JP2003087959A (ja) スイッチングデバイス
JPH11178320A (ja) パワートランジスタ駆動装置
JP2023071428A (ja) リニアモータ用のモータドライバ回路、それを用いた位置決め装置、ハードディスク装置
JPH10308635A (ja) 電流出力回路
KR20000013324U (ko) 전류 제어 방식의 비례 솔레노이드 구동 회로
JPH04176062A (ja) フレキシブルディスクドライバのトラックゼロ感知回路