JP3817536B2 - スケーラブル・プリドライバ−ドライバ・インターフェースのための方法およびシステム - Google Patents
スケーラブル・プリドライバ−ドライバ・インターフェースのための方法およびシステム Download PDFInfo
- Publication number
- JP3817536B2 JP3817536B2 JP2003332545A JP2003332545A JP3817536B2 JP 3817536 B2 JP3817536 B2 JP 3817536B2 JP 2003332545 A JP2003332545 A JP 2003332545A JP 2003332545 A JP2003332545 A JP 2003332545A JP 3817536 B2 JP3817536 B2 JP 3817536B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- enable signal
- signal
- level
- current consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
前記データ・ソースにそれぞれ結合され、イネーブル信号に応答し、対応するイネーブル信号がアサートされたときにのみ事前駆動データ信号を駆動し、対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させる複数のプリドライバと、
前記複数のプリドライバのうち1つにそれぞれ結合され、前記対応するプリドライバから対応する事前駆動データ信号を受け取り、前記対応するプリドライバに結合された前記イネーブル信号に応答し、前記対応するイネーブル信号がアサートされたときにのみ前記事前駆動データ信号で出力を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させる複数のドライバと、
前記プリドライバおよび前記ドライバに結合され、前記イネーブル信号を選択的にアサートして、前記データ・ソースの可変出力駆動機能を前記出力に提供すると共に、スケーラブルな電力消費を提供するコントローラとを備えるプリドライバ−ドライバ・インターフェース。
(2)前記コントローラが、前記イネーブル信号を静的にアサートする上記(1)に記載のインターフェース。
(3)前記コントローラが、前記イネーブル信号を動的にアサートする上記(1)に記載のインターフェース。
(4)プリドライバおよび対応するドライバをそれぞれ備える複数のドライバ・ステージを有し、前記ドライバ・ステージがそれぞれほぼ同じ駆動機能を有する上記(1)に記載のインターフェース。
(5)前記コントローラが第1イネーブル信号だけをアサートして、前記出力に対する第1増分駆動機能および前記インターフェースの第1電力消費レベルを提供し、第1イネーブル信号と第2イネーブル信号を共にアサートして、前記出力に対する前記第1増分駆動機能の約2倍と、前記インターフェースの前記第1電力消費レベルの約2倍を提供する上記(4)に記載のインターフェース。
(6)前記プリドライバおよび前記ドライバが、それぞれのイネーブル信号がアサート解除されたときに電源オフされる上記(1)に記載のインターフェース。
(7)n個のドライバ・ステージが存在し、前記コントローラが、0からn個のイネーブル信号だけをアサートして、前記出力に対するスケーラブルな駆動機能と、前記インターフェースのスケーラブルな電力消費レベルを提供する上記(4)に記載のインターフェース。
(8)データ・ソースと、
前記データ・ソースに結合され、第1イネーブル信号に応答し、前記第1イネーブル信号がアサートされたときにのみ第1事前駆動データ信号を駆動し、前記第1イネーブル信号がアサート解除されたときに、消費する電力を低下させる第1プリドライバと、
前記データ・ソースに結合され、第2イネーブル信号に応答し、前記第2イネーブル信号がアサートされたときにのみ第2事前駆動データ信号を駆動し、前記第2イネーブル信号がアサート解除されたときに、消費する電力を低下させる第2プリドライバと、
前記第1プリドライバに結合され、前記第1イネーブル信号に応答し、前記第1イネーブル信号がアサートされたときにのみ前記第1事前駆動データ信号で出力を駆動し、前記第1イネーブル信号がアサート解除されたときに、消費する電力を低下させる第1ドライバと、
前記第2プリドライバに結合され、前記第2イネーブル信号に応答し、前記第2イネーブル信号がアサートされたときにのみ前記第2事前駆動データ信号で出力を駆動し、前記第2イネーブル信号がアサート解除されたときに、消費する電力を低下させる第2ドライバと、
前記プリドライバおよび前記ドライバに結合され、前記イネーブル信号を選択的にアサートして、前記データ・ソースの可変出力駆動機能を前記出力に提供すると共に、スケーラブルな電力消費を提供するコントローラとを備えるプリドライバ−ドライバ・インターフェース。
(9)前記第1プリドライバおよび前記第1ドライバを備える第1ドライバ・ステージを有し、前記第2プリドライバおよび第2ドライバを備える第2ドライバ・ステージを有し、前記第1ドライバ・ステージおよび前記第2ドライバ・ステージがそれぞれほぼ同じ駆動機能を有する上記(6)に記載のインターフェース。
(10)前記コントローラが第1イネーブル信号だけをアサートして、前記出力に対する第1増分駆動機能および前記インターフェースの第1電力消費レベルを提供し、前記第1イネーブル信号と前記第2イネーブル信号を共にアサートして、前記出力に対する前記第1増分駆動機能の約2倍と、前記インターフェースの前記第1電力消費レベルの約2倍を提供する上記(8)に記載のインターフェース。
(11)前記プリドライバおよび前記ドライバが、それぞれのイネーブル信号がアサート解除されたときに電源オフされる上記(7)に記載のインターフェース。
(12)プリドライバとドライバをインターフェースする方法であって、
(a)複数のドライバ・ステージを選択的に使用可能にするステップであって、各ステージが、駆動機能で出力を駆動するための対応するドライバに結合された、個々に選択可能なプリドライバを含むと共に、増分電力で動作して十分なレベルで前記出力を駆動するステップを含む方法。
(13)プリドライバとドライバをインターフェースする方法であって、
(a)半導体デバイス中に複数の個々に始動可能なドライバ・ステージを設けるステップであって、各ステージが、対応する選択可能かつ始動可能なドライバに結合された、個々に選択可能かつ始動可能なプリドライバを含み、駆動機能で出力を駆動すると共に、各ドライバ・ステージについて増分電力で動作するステップと、
(b)制御システムを設けて、複数の前記ドライバ・ステージを選択的に使用可能にし、追加のドライバ・ステージが使用可能であるとき、前記出力を十分なレベルで、増分式に増加する電力レベルで駆動するステップとを含む方法。
(14)半導体デバイス中の複数のドライバ・ステージであって、各ステージが、駆動機能で出力を駆動するための対応する選択可能かつ始動可能なドライバに結合された、個々に選択可能かつ始動可能なプリドライバを含むと共に、各ドライバ・ステージについて増分電力で動作するドライバ・ステージと、
前記複数の前記ドライバ・ステージを選択的に使用可能にして、追加のドライバ・ステージが使用可能なときに、前記出力を十分なレベルで、増分式に増加する電力レベルで駆動するコントローラとを備えるプリドライバ/ドライバ・インターフェース。
105 データ・ソース
110 プリドライバ
115 ドライバ
200 プリドライバ−ドライバ・インターフェース
205 データ・ソース
210x プリドライバ
215x ドライバ/FIR出力ステージ
220x ドライバ・ステージ
225 コントローラ
Claims (12)
- データ・ソースと、
前記データ・ソースにそれぞれ結合され、同一の出力線に出力される、2以上のn個のドライバ・ステージと、
前記n個のドライバ・ステージを駆動して前記出力線における消費電流を計測し、前記計測結果に応じて、前記n個のドライバ・ステージのそれぞれに接続されたn個のイネーブル信号のオン/オフを制御する、コントローラと
を備え、前記n個のドライバ・ステージのそれぞれが
前記データ・ソースに結合され、前記n個のイネーブル信号のうちの対応するイネーブル信号に応答して、前記対応するイネーブル信号がアサートされたときにのみ事前駆動データ信号を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させるプリドライバと、
前記プリドライバに結合され、前記プリドライバから前記事前駆動データ信号を受け取り、前記対応するイネーブル信号に応答して、前記対応するイネーブル信号がアサートされたときにのみ前記事前駆動データ信号で前記出力線を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させるドライバと
を備え、前記コントローラは、
前記計測した消費電流が、第1のレベルまでであると判定した場合には、前記n個のイネーブル信号のうちの第1のイネーブル信号のみをオンにし、
iが2からnまでの自然数のそれぞれである場合について、前記計測した消費電流が、第(i−1)のレベルからそれより大きい第iのレベルまでの間にあると判定した場合には、前記n個のイネーブル信号のうちの前記第1のイネーブル信号から第iのイネーブル信号までをすべてオンにし、
前記計測した消費電流が、第nのレベルより大きいと判定した場合には、エラー表示を出力する、
スケーラブルなプリドライバ/ドライバ・インターフェース。 - 前記n個のドライバ・ステージがそれぞれほぼ同じ駆動機能を有する、請求項1に記載のインターフェース。
- 前記プリドライバおよび前記ドライバは、前記対応するイネーブル信号がオフにされたときに電源オフされる、請求項1に記載のインターフェース。
- データ・ソースと、
前記データ・ソースにそれぞれ結合され、同一の出力線に出力される、2以上のn個のドライバ・ステージと、
前記n個のドライバ・ステージを駆動して前記出力線における消費電流を計測し、前記計測結果に応じて、前記n個のドライバ・ステージのそれぞれに接続されたn個のイネーブル信号のオン/オフを制御する、コントローラと
を備え、前記n個のドライバ・ステージのそれぞれが
前記データ・ソースに結合され、前記n個のイネーブル信号のうちの対応するイネーブル信号に応答して、前記対応するイネーブル信号がアサートされたときにのみ事前駆動データ信号を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させるプリドライバと、
前記プリドライバに結合され、前記プリドライバから前記事前駆動データ信号を受け取り、前記対応するイネーブル信号に応答して、前記対応するイネーブル信号がアサートされたときにのみ前記事前駆動データ信号で前記出力線を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させるドライバと
を備え、前記コントローラは、
前記計測した消費電流が、第1のレベルまでであると判定した場合には、前記n個のイネーブル信号のうちの第1のイネーブル信号のみをオンにし、
iが2から(2 n −2)までの自然数のそれぞれである場合について、前記計測した消費電流が、第(i−1)のレベルからそれより大きい第iのレベルまでの間にあると判定した場合には、前記n個のイネーブル信号のうちの前記第1のイネーブル信号から第nのイネーブル信号までのn個のイネーブル信号からの選択の組み合わせであって、それぞれのiの値の場合についてすべて相異なる組み合わせ、に係る選択されたn個のイネーブル信号をすべてオンにし、残りのイネーブル信号をすべてオフにし、
前記計測した消費電流が、第(2 n −2)のレベルからそれより大きい第(2 n −1)のレベルまでの間にあると判定した場合には、前記n個のイネーブル信号のうちの前記第1のイネーブル信号から第nのイネーブル信号までのn個のイネーブル信号をすべてオンにし、
前記計測した消費電流が、前記第(2 n −1)のレベルより大きいと判定した場合には、エラー表示を出力する、
スケーラブルなプリドライバ/ドライバ・インターフェース。 - jが2からnまでの自然数のそれぞれである場合について、第jのドライバ・ステージが、第(j−1)のドライバ・ステージのほぼ倍の駆動機能を有する、請求項4に記載のインターフェース。
- 前記プリドライバおよび前記ドライバは、前記対応するイネーブル信号がオフにされたときに電源オフされる、請求項4に記載のインターフェース。
- データ・ソースと、
前記データ・ソースにそれぞれ結合され、同一の出力線に出力される、2以上のn個のドライバ・ステージと、
前記n個のドライバ・ステージを駆動して前記出力線における消費電流を計測し、前記計測結果に応じて、前記n個のドライバ・ステージのそれぞれに接続されたn個のイネーブル信号のオン/オフを制御する、コントローラと
を備えたプリドライバ/プリドライバインターフェースによって前記出力線をスケーラブルに駆動する方法であって、
前記n個のドライバ・ステージのそれぞれにおいて、
前記データ・ソースに結合されたプリドライバによって、前記n個のイネーブル信号のうちの対応するイネーブル信号に応答して、前記対応するイネーブル信号がアサートされたときにのみ事前駆動データ信号を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させるステップと、
前記プリドライバに結合されたドライバによって、前記プリドライバから前記事前駆動データ信号を受け取り、前記対応するイネーブル信号に応答して、前記対応するイネーブル信号がアサートされたときにのみ前記事前駆動データ信号で前記出力線を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させるステップと
を有し、前記コントローラによって、
前記計測した消費電流が、第1のレベルまでであると判定した場合には、前記n個のイネーブル信号のうちの第1のイネーブル信号のみをオンにするステップと、
iが2からnまでの自然数のそれぞれである場合について、前記計測した消費電流が、第(i−1)のレベルからそれより大きい第iのレベルまでの間にあると判定した場合には、前記n個のイネーブル信号のうちの前記第1のイネーブル信号から第iのイネーブル信号までをすべてオンにするステップと、
前記計測した消費電流が、第nのレベルより大きいと判定した場合には、エラー表示を出力するステップと
を有する方法。 - 前記n個のドライバ・ステージがそれぞれほぼ同じ駆動機能を有する、請求項7に記載の方法。
- 前記プリドライバおよび前記ドライバは、前記対応するイネーブル信号がオフにされたときに電源オフされる、請求項7に記載の方法。
- データ・ソースと、
前記データ・ソースにそれぞれ結合され、同一の出力線に出力される、2以上のn個のドライバ・ステージと、
前記n個のドライバ・ステージを駆動して前記出力線における消費電流を計測し、前記計測結果に応じて、前記n個のドライバ・ステージのそれぞれに接続されたn個のイネーブル信号のオン/オフを制御する、コントローラと
を備えたプリドライバ/プリドライバインターフェースによって前記出力線をスケーラブルに駆動する方法であって、
前記n個のドライバ・ステージのそれぞれにおいて、
前記データ・ソースに結合されたプリドライバによって、前記n個のイネーブル信号のうちの対応するイネーブル信号に応答して、前記対応するイネーブル信号がアサートされたときにのみ事前駆動データ信号を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させるステップと、
前記プリドライバに結合されたドライバによって、前記プリドライバから前記事前駆動データ信号を受け取り、前記対応するイネーブル信号に応答して、前記対応するイネーブル信号がアサートされたときにのみ前記事前駆動データ信号で前記出力線を駆動し、前記対応するイネーブル信号がアサート解除されたときに、消費する電力を低下させるステップと
を有し、前記コントローラによって、
前記計測した消費電流が、第1のレベルまでであると判定した場合には、前記n個のイネーブル信号のうちの第1のイネーブル信号のみをオンにするステップと、
iが2から(2 n −2)までの自然数のそれぞれである場合について、前記計測した消費電流が、第(i−1)のレベルからそれより大きい第iのレベルまでの間にあると判定した場合には、前記n個のイネーブル信号のうちの前記第1のイネーブル信号から第nのイネーブル信号までのn個のイネーブル信号からの選択の組み合わせであって、それぞれのiの値の場合についてすべて相異なる組み合わせ、に係る選択されたn個のイネーブル信号をすべてオンにし、残りのイネーブル信号をすべてオフにするステップと、
前記計測した消費電流が、第(2 n −2)のレベルからそれより大きい第(2 n −1)のレベルまでの間にあると判定した場合には、前記n個のイネーブル信号のうちの前記第1のイネーブル信号から第nのイネーブル信号までのn個のイネーブル信号をすべてオンにするステップと、
前記計測した消費電流が、前記第(2 n −1)のレベルより大きいと判定した場合には、エラー表示を出力するステップと
を有する方法。 - jが2からnまでの自然数のそれぞれである場合について、第jのドライバ・ステージが、第(j−1)のドライバ・ステージのほぼ倍の駆動機能を有する、請求項10に記載の方法。
- 前記プリドライバおよび前記ドライバは、前記対応するイネーブル信号がオフにされたときに電源オフされる、請求項10に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/265,755 US7289572B2 (en) | 2002-10-07 | 2002-10-07 | Method and system for scalable pre-driver to driver interface |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004133929A JP2004133929A (ja) | 2004-04-30 |
JP3817536B2 true JP3817536B2 (ja) | 2006-09-06 |
Family
ID=32042514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003332545A Expired - Fee Related JP3817536B2 (ja) | 2002-10-07 | 2003-09-24 | スケーラブル・プリドライバ−ドライバ・インターフェースのための方法およびシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7289572B2 (ja) |
JP (1) | JP3817536B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7502963B2 (en) * | 2005-02-20 | 2009-03-10 | Delphi Technologies, Inc. | Optimization by using output drivers for discrete input interface |
US7930452B1 (en) * | 2007-06-05 | 2011-04-19 | Cisco Technology, Inc. | Parallel link electrical and timing parameter specification for output driver and input receiver that selects bandwidth or frequency based on timing parameters |
KR101053542B1 (ko) * | 2010-04-12 | 2011-08-03 | 주식회사 하이닉스반도체 | 데이터 스트로브 신호 출력 드라이버 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57150227A (en) | 1981-03-12 | 1982-09-17 | Nec Corp | Buffer circuit |
US4405916A (en) * | 1982-01-21 | 1983-09-20 | Hewlett-Packard Company | Digital-to analog converter having supplementary currents to enhance low current switching speed |
JPH03117019A (ja) | 1989-09-28 | 1991-05-17 | Nec Corp | Cmos型出力バッファ回路 |
US5257289A (en) * | 1991-07-11 | 1993-10-26 | Extended Systems, Inc. | High-speed hybrid transmission interface |
JPH05268050A (ja) | 1992-01-13 | 1993-10-15 | Nec Corp | 出力バッファー回路 |
GB2277215B (en) * | 1993-04-16 | 1997-04-23 | Marconi Gec Ltd | A power control switch |
JP3268101B2 (ja) | 1993-12-13 | 2002-03-25 | 住友特殊金属株式会社 | 位置決め装置 |
JPH09214315A (ja) | 1996-02-08 | 1997-08-15 | Toshiba Corp | 出力バッファ、半導体集積回路、及び出力バッファの駆動能力調整方法 |
JP2897714B2 (ja) * | 1996-03-29 | 1999-05-31 | 日本電気株式会社 | アナログ集積回路 |
US5898321A (en) * | 1997-03-24 | 1999-04-27 | Intel Corporation | Method and apparatus for slew rate and impedance compensating buffer circuits |
US6120551A (en) * | 1997-09-29 | 2000-09-19 | Xilinx, Inc. | Hardwire logic device emulating an FPGA |
US6072349A (en) * | 1997-12-31 | 2000-06-06 | Intel Corporation | Comparator |
US6006169A (en) * | 1997-12-31 | 1999-12-21 | Intel Corporation | Method and apparatus for trimming an integrated circuit |
US6047346A (en) * | 1998-02-02 | 2000-04-04 | Rambus Inc. | System for adjusting slew rate on an output of a drive circuit by enabling a plurality of pre-drivers and a plurality of output drivers |
JPH11312969A (ja) | 1998-04-28 | 1999-11-09 | Hitachi Ltd | 半導体回路 |
US6425097B1 (en) * | 1999-05-27 | 2002-07-23 | Sun Microsystems, Inc. | Method and apparatus for testing an impedance-controlled input/output (I/O) buffer in a highly efficient manner |
US6298002B1 (en) * | 1999-12-14 | 2001-10-02 | Intel Corporation | Memory structures having selectively disabled portions for power conservation |
US6420899B1 (en) * | 2000-12-29 | 2002-07-16 | Intel Corporation | Dynamic impedance matched driver for improved slew rate and glitch termination |
US6583659B1 (en) * | 2002-02-08 | 2003-06-24 | Pericom Semiconductor Corp. | Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs |
-
2002
- 2002-10-07 US US10/265,755 patent/US7289572B2/en active Active
-
2003
- 2003-09-24 JP JP2003332545A patent/JP3817536B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7289572B2 (en) | 2007-10-30 |
US20040066855A1 (en) | 2004-04-08 |
JP2004133929A (ja) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100738961B1 (ko) | 반도체 메모리의 출력 드라이빙 장치 | |
JP3698439B2 (ja) | データ通信バスを有する回路 | |
US8299831B2 (en) | Semiconductor device | |
KR20090087956A (ko) | 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및/또는 출력 구성 및 데이터 상태의 유지 | |
TWI264005B (en) | Data output driver | |
US11170720B2 (en) | Display panel driving apparatus and driving method thereof | |
US7919988B2 (en) | Output circuit and driving method thereof | |
US20090243667A1 (en) | Output driving device | |
US5206545A (en) | Method and apparatus for providing output contention relief for digital buffers | |
JP3817536B2 (ja) | スケーラブル・プリドライバ−ドライバ・インターフェースのための方法およびシステム | |
US20050146373A1 (en) | Fuse circuit | |
US9559588B2 (en) | Power managing apparatus, DC-DC control circuit, and method for enabling chip | |
US7560968B2 (en) | Output driver capable of controlling a short circuit current | |
US7564723B2 (en) | Reducing current consumption for input circuit of an electronic circuit | |
US20100142297A1 (en) | Data driver | |
JP4881632B2 (ja) | 出力回路 | |
US7477081B2 (en) | Pre-driver circuit and data output circuit using the same | |
US7667493B2 (en) | Data transmitter | |
US6859412B1 (en) | Circuit for controlling driver strengths of data and data strobe in semiconductor device | |
US10128844B2 (en) | Semiconductor apparatus and reduced current and power consumption | |
US11749159B2 (en) | Gate driver circuit and method for driving the same | |
US20240072787A1 (en) | Output driving circuit and system including the same | |
KR20120076814A (ko) | 집적회로 칩, 마스터 칩과 슬레이브 칩을 포함하는 시스템 및 이의 동작방법 | |
US7512823B2 (en) | Semiconductor device with reduced power consumption that selectively drives one of a plurality of signal receivers according to level of external supply voltage | |
JP2006270932A (ja) | 電流駆動回路及びそれを用いた電流ブースティング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051018 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |