JP2003163496A - 位置決め手段および方法 - Google Patents
位置決め手段および方法Info
- Publication number
- JP2003163496A JP2003163496A JP2002305332A JP2002305332A JP2003163496A JP 2003163496 A JP2003163496 A JP 2003163496A JP 2002305332 A JP2002305332 A JP 2002305332A JP 2002305332 A JP2002305332 A JP 2002305332A JP 2003163496 A JP2003163496 A JP 2003163496A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- component
- tracks
- axis
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
ーネント2とを所定の軸xに沿って所定の位置に位置決
めするために構成された第1の面1aと第2の面2aと
をそれぞれ有し、第1の面1aと第2の面2aとに配置
された導電性の指標である第1のパターン3と第2のパ
ターン4とを含み、パターン3、4が、両者間で摺動接
触しながら軸xに沿って相対的に移動するように構成さ
れ、前記指標である第1のパターン3と第2のパターン
4とが、第1の面1aと第2の面2aが、所定の軸xに
沿った前記移動の前記所定の位置に到達しているかに依
存して開いているかまたは閉じているかの少なくとも1
つの状態に達する少なくとも1つの導電路3、tp、tq
を共同して規定している、第1のコンポーネント1と第
2のコンポーネント2とを相対的に位置決めするための
手段および方法を提供する。
Description
相対的な位置決めに関し、この「コンポーネント」とい
う用語は、あらゆるデバイスを意味する一般的な用語と
して用いられる。
デバイス、および/または、電子光学的なデバイス並び
にそれらのパーツの正確な位置決めのための使用の可能
性について特別な注意を払うことによって開発されたも
のである。
いて、標準の顕微鏡レンズ構成を含む光学的なアライメ
ント手段(optical alignment arrangement)がしばし
ば用いられる。これに対応する方法は複雑なソフトウェ
アツールを用いる上に、実施が通常は面倒でありコスト
がかかる。このことは、パターン認識技術に基づく方法
に特にあてはまる。
エレクトロニックデバイスを位置決めするときには、位
置決めされるべきコンポーネントの一つ以上において光
信号により発生する光電流を読み取って最適化すること
を含む方法が用いられる。これは、電気的な接続と共に
オプトエレクトロニックデバイスを移動させることを必
要とし、このことは、対応するピックアップツールを一
般により複雑なものとしている。
導体コンポーネントの接触層(contact layer)と相互接
続層(interconnect layer)とに配置された開口間の誤
ったアライメントを検出する装置および方法が開示され
ている。従って、欠陥のある半導体が容易に識別でき
る。具体的には、接触層に形成された単一の多機能構造
が、インラインの視覚的な検査と半導体ウエハの線路電
気抵抗特性の端部の判断とによって、接触層と相互接続
層とのアライメントの精度を判断するために用いられ
る。この解決策は、以下に概要を説明するように結果と
して生じる不利益を備えた視覚的な検査をなお必要とす
るものである。
した従来技術による解決策に固有の不利益を有すること
なく、第1のコンポーネントと第2のコンポーネントと
の間に正確で相対的な位置決めを行う手段または装置を
提供することにある。
うな目的は、特許請求の範囲に説明された特徴を有する
手段または装置によって達せられる。本発明は、このよ
うな手段を使用する方法にも関する。
ましくは、アライメントされるべき2つのコンポーネン
トの向かい合った面に配置された金属トラックの形式で
少なくとも部分的に提供される導電性のパターンを利用
するものである。
ライメントは、単純で低コストの電気的な測定ツールに
よって検出して評価できる。課題である2つのコンポー
ネントの正確な相対的な位置決めは、導電性トラックを
流れる電流をモニタしながらこの2つのコンポーネント
の小さな相対的な移動(「マイクロ移動(micromovemen
t)」)を発生させるように構成されている自動化され
たシステムによって実現される。
tten)」導電性パターンの形式で、例えば、位置決めさ
れるべきコンポーネントの向かい合う面をフォトリソグ
ラフィー処理することによって提供される。パターンの
形状は、電気接点が2つのコンポーネントの相互の位置
に応じて開かれるかまたは閉じられるように選択され
る。
は、高い精度で互いに位置決めされるべき2つのコンポ
ーネント(例えば、2つのデバイス)を示すものであ
る。
1および2は、ほぼ平らな矩形体の形で概略を示されて
いる。このような矩形体は、例えば、いわゆるシリコン
光学ベンチ(SiOB)2のような支持部材に対して正
確に位置決めされる光検出器1等の光電的なコンポーネ
ントである。
は、本発明の技術的な範囲を限定するものではない。
ってあらかじめ定められた位置における相対的な位置決
めのために適用されている図面に示されている面1aや
2a等の第1の面と第2の面とをそれぞれ有する第1の
コンポーネント1と第2のコンポーネント2を正確に位
置決めするために用いられる。
いる単一の軸に沿って位置決めが行われる場合について
主に説明する。
は、複数の軸に沿って、例えば、図2および図3に示さ
れるようにy軸に沿って正確に位置決めするために再現
して構成できることが明らかに理解できるであろう。
けられた第1の導電性の指標と第2の導電性の指標との
リソグラフィーパターンをそれぞれ示している。従っ
て、パターン3および4は、互いの摺動接触において軸
xに沿って相対的に移動するように構成されている。
ィー(lithographic)」は、電子ビーム/イオンビーム
等の放射または光線等の電磁放射線の使用を含む書き込
み・印刷技術を用いて導電性の指標のこのようなパター
ンを形成することができる任意の技術を意味している。
「光学的(optical)」は、例えば、赤外線(IR)と
紫外線(UV)とを含むことを明らかに意図している。
ン3および4は、それぞれの面1a、2aに連続的な金
属層を形成するステップと、この金属層にレジストを塗
布するステップと、形成されるべきパターンを複製する
マスクを介して、硬化・ポリマ化放射線によりこのレジ
ストを選択的に露光するステップと、未露光部分を除去
するステップと、このレジストによって被覆されていな
い領域から(化学的・物理的腐食処理によって)金属層
を選択的に腐食するステップと、残りのレジストを除去
するステップとを含む標準的なフォトリソグラフィー処
理によって得られる。
術であり、ここでその詳細を説明する必要はない。
術である他の処理を用いることによってもほぼ同様の結
果を得ることができることを迅速に理解するであろう。
は、単一の矩形のパッドの形式を取っているが、他の形
状も可能であることは、本明細書を読んだ当業者であれ
ば直ちに理解できるであろう。
方向(好ましくは、直交する方向)、すなわち、正確な
位置決めを配慮したい方向に延びているn個の平行な直
線導電性トラックの矩形のアレイの形式を取っている。
図示の構成においては、パターン4のトラックは、同一
の幅を有し、パターンを通じて一定である所定の距離だ
け離隔して配置されており、この幅およびこの距離はx
軸の方向で測定される。
rangement)等の)異なる幅および/または異なる距離
だけ離隔されたトラックを有するパターンは、本発明の
技術的範囲に属する。
ることが望ましい。
って達成されるべきx軸に沿ったコンポーネント1およ
び2の正確な相対的な位置決めを表現している。
ーネント1と2が正しい相対的な位置を占めているとき
には、第1のパターン3を含むパッドは、tp、tqで示
されるパターン4の2つのトラックの上にそれぞれ延び
ている。従って、パッド3は、このようなトラックを接
続する導電性のブリッジを形成する。
対応しない他の位置において、パッド3は、トラックt
p、tqとは通常は異なるパターン4の2つのトラックを
電気的に接続する(または、電気的な接続を提供しな
い)導電性のブリッジとして働く。
の指標である2つのパターンは、第1の面1aと第2の
面2aとがx軸に沿って所定の位置に達しているかに対
応して開いているか閉じているかの少なくとも一方の状
態に達する少なくとも1つの導電性の通路を形成する。
rometer)によって実行されるように構成された単純な
電気的な測定(基本的には、閉回路または開回路が存在
するかどうか)によってコンポーネント1および2の正
確な位置決めを可能にする。このような電気的な測定を
実行するために、広範囲にわたる構成を案出することが
できる。
ネント2上に誤差d(d<r/2)をもって配置されて
いるならば、電流計は、パターン4の連続する2つのト
ラック間の短絡を明らかにする。アライメントシステム
が、x軸に沿ったコンポーネント1および2の相対的な
移動を生じさせる(これは、例えば、コンポーネント1
をコンポーネント2に対して移動させる等により実現で
きる)ので、初期位置に依存してx軸の増加方向または
減少方向にパターン3がパターン4に対して移動できる
ことになる。相対的な移動は、パッド3がトラック
tp、tqに導通状態となるブリッジをかけたことに対応
する、すなわち、正確な位置決めが得られたことに対応
する短絡状態が検出(測定)されるまで続行される。
つまり、パターン4のトラックに直交する方向に配置さ
れたトラックを含むパターン4に完全に類似した指標で
ある他のパターンを用いて異なる方向(例えば、図2と
図3に示されるy軸方向)に2つのコンポーネント1お
よび2をアライメントするために、同じ処置を繰り返す
ことができる。
y軸に沿った位置決めに使用することができることも明
らかであろう。
qが、トラックtp、tqよりも大きなサイズの矩形のパ
ッド5および6の形式で2つの端部延長を備えているよ
うな本発明の実施例の概略を示すものである。
一般的にパターン4のトラックの幅および距離は、設定
しようとしている位置決めの解像性(つまり精度)に関
係する。パターン4のトラックが狭くて接近すると、位
置決めの精度は高くなるであろう。
5および6に接触するように構成された接点(あるいは
「針(needle)」)を備えた電流測定プローブ7によっ
て(従って、正しい位置決めが達成される)検出される
べきトラックtp、tq間のパッド3によって形成される
短絡を可能にしている。
スクライビングされて切断される前に、欠陥のある廃却
されるべきチップを検出するようにしたIC製造の最終
段階において最近用いられるいわゆる「ニードルベッド
(needle-bed)」構成において行われる広範な使用の観
点において、当業者には従来からよく知られている。
パターンに含まれる非常に近接して配置された隣接する
トラック対の間の短絡状態を検出することができるよう
に小さくされたサイズで製造することができるが、図3
に示されているような検出パッド5および6等の広い接
触面積の使用可能性が、それぞれの検出処理および装置
をそれほど厳密なものにしないで済むようにしている。
x軸に沿った相対的な移動を選択的に生じさせるように
構成された図4において、プローブ7は一般的に8で示
された装置に連動することができる。
ント1とコンポーネント2との相対的な移動を生じさせ
るよく知られたタイプ(例えば、圧電型)のアクチュエ
ータ10を制御する(よく知られた)制御系9に導かれ
る。
端部からはじまる(例えば、図3を参照のこと)パター
ン4の走査のためにパターン3を導くx軸に沿った走査
移動によって位置決めを探索するために作動される。
ド5および6に接触して図2に示されるようにパッド3
が位置決め位置に到達したためにトラックtp、tq間に
短絡状態が確保されるまで続行する。その時点で走査移
動は停止され、設定された正確な位置決めが達成され
る。
まま、特許請求の範囲によって定義された本発明の技術
的な範囲から逸脱することなく、構成の詳細と実施例の
詳細とを単に具体例として記述され図示された事項に関
して大きく変化することができる。
る。
す概略図である。
す概略図である。
概略ブロック図である。
Claims (9)
- 【請求項1】 第1のコンポーネントと第2のコンポー
ネントとを所定の軸に沿って所定の位置に位置決めする
ために構成された第1の面と第2の面とをそれぞれ有
し、前記第1の面と前記第2の面とに配置された導電性
の指標である第1のパターンと第2のパターンとを含
み、該パターンが、両者間で摺動接触しながら前記軸に
沿って相対的に移動するように構成され、それによっ
て、前記指標である前記第1のパターンと前記第2のパ
ターンとが、前記第1の面と前記第2の面とが前記所定
の軸に沿った前記移動の前記所定の位置に到達している
ことに応じて開いているかまたは閉じているかのうちの
1つの状態に少なくとも達する少なくとも1つの導電路
を共同して規定している、前記第1のコンポーネントと
前記第2のコンポーネントとを相対的に位置決めするた
めの手段。 - 【請求項2】 前記第1のパターンと前記第2のパター
ンとの少なくとも一方が、リソグラフィーパターン、好
ましくはフォトリソグラフィーパターンであることを特
徴とする請求項1に記載の手段。 - 【請求項3】 前記第1のパターンと前記第2のパター
ンの少なくとも一方が、前記所定の軸に交差するように
延びている複数の平行な導電性のトラックを含み、前記
第1のパターンと前記第2のパターンの他方が、前記複
数の平行な導電性のトラックの少なくとも1対の隣接す
るトラックに電気的に接続するように構成された少なく
とも1つの導電性のパッドを含み、前記少なくとも1つ
の状態が、前記パッドが前記少なくとも1対の前記隣接
するトラックに電気的に接続していることに対応するこ
とを特徴とする請求項1または2に記載の手段。 - 【請求項4】 前記パターンの少なくとも一方が、前記
少なくとも1つの状態を電気的に検出する検出部材を含
むことを特徴とする請求項1から3のいずれかに記載の
装置。 - 【請求項5】 前記検出部材が、前記第1の面と前記第
2の面との少なくとも一方に設けられた検出パッドを含
むことを特徴とする請求項4に記載の手段。 - 【請求項6】 前記検出パッドが、前記少なくとも1対
の前記トラックの延長部分の形式であることを特徴とす
る請求項3から5のいずれかに記載の手段。 - 【請求項7】 第1のコンポーネントと第2のコンポー
ネントとを所定の軸に沿って所定の位置に位置決めする
ために構成された第1の面と第2の面とをそれぞれ有す
る、前記第1のコンポーネントと前記第2のコンポーネ
ントとを相対的に位置決めするための方法であって、 請求項1から6のいずれかの手段を設けるステップと、 前記少なくとも1つの導電路が前記少なくとも1つの状
態に達していることを検出するために、前記少なくとも
1つの導電路の導電性を検出するステップであって、前
記少なくとも1つの導電路が前記少なくとも1つの状態
に達していることが、前記第1のコンポーネントと前記
第2のコンポーネントとが前記所定の軸に沿った前記所
定の位置に到達していることを示すものであるステップ
とを含んでなる方法。 - 【請求項8】 前記検出が、電流計によって行われるこ
とを特徴とする請求項7に記載の方法。 - 【請求項9】 前記第1のコンポーネントと前記第2の
コンポーネントとの前記所定の軸に沿った相対的な移動
を生じさせるステップと、 前記少なくとも1つの導電路によって到達された前記少
なくとも1つの状態を検出すると、前記相対的な移動を
停止するステップとを含むことを特徴とする請求項7ま
たは8に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01308967:7 | 2001-10-22 | ||
EP01308967A EP1304543B1 (en) | 2001-10-22 | 2001-10-22 | Positioning with conductive indicia ( silicon optical bench ) |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003163496A true JP2003163496A (ja) | 2003-06-06 |
JP2003163496A5 JP2003163496A5 (ja) | 2005-12-02 |
Family
ID=8182383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002305332A Withdrawn JP2003163496A (ja) | 2001-10-22 | 2002-10-21 | 位置決め手段および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6647619B2 (ja) |
EP (1) | EP1304543B1 (ja) |
JP (1) | JP2003163496A (ja) |
DE (1) | DE60109937T2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6959134B2 (en) * | 2003-06-30 | 2005-10-25 | Intel Corporation | Measuring the position of passively aligned optical components |
US9985158B2 (en) | 2012-06-13 | 2018-05-29 | Massachusetts Institute Of Technology | Visibly transparent, luminescent solar concentrator |
CN113423170A (zh) * | 2021-06-17 | 2021-09-21 | 北京京东方光电科技有限公司 | 线路母板、线路板的制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5337398A (en) * | 1992-11-30 | 1994-08-09 | At&T Bell Laboratories | Single in-line optical package |
WO1998033366A1 (fr) * | 1997-01-29 | 1998-07-30 | Kabushiki Kaisha Toshiba | Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie |
US6188028B1 (en) * | 1997-06-09 | 2001-02-13 | Tessera, Inc. | Multilayer structure with interlocking protrusions |
EP0909117B1 (en) * | 1997-10-08 | 2006-01-04 | Delphi Technologies, Inc. | Method of making thick film circuits |
-
2001
- 2001-10-22 DE DE60109937T patent/DE60109937T2/de not_active Expired - Fee Related
- 2001-10-22 EP EP01308967A patent/EP1304543B1/en not_active Expired - Lifetime
-
2002
- 2002-08-06 US US10/213,252 patent/US6647619B2/en not_active Expired - Fee Related
- 2002-10-21 JP JP2002305332A patent/JP2003163496A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1304543A1 (en) | 2003-04-23 |
US20030077846A1 (en) | 2003-04-24 |
US6647619B2 (en) | 2003-11-18 |
EP1304543B1 (en) | 2005-04-06 |
DE60109937D1 (de) | 2005-05-12 |
DE60109937T2 (de) | 2006-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7122817B2 (en) | Lateral shift measurement using an optical technique | |
TWI632362B (zh) | 用於半導體檢測及微影系統之級裝置 | |
JP2005210125A (ja) | マーク位置検出装置および位置ずれ検出装置 | |
KR100242503B1 (ko) | 반도체 기판에 형성된 패턴의 오정렬 검출 마크 | |
US7939224B2 (en) | Mask with registration marks and method of fabricating integrated circuits | |
US7355422B2 (en) | Optically enhanced probe alignment | |
JP2003163496A (ja) | 位置決め手段および方法 | |
CN1290167C (zh) | 在圆片上形成半导体器件的光刻方法和仪器 | |
US7754396B2 (en) | Mask with focus measurement pattern and method for measuring focus value in exposure process using the same | |
US5929529A (en) | Reticle semiconductor wafer, and semiconductor chip | |
EP0019941B1 (en) | Reduction projection aligner system | |
JPH0897114A (ja) | 位置合わせ方法 | |
CN109509738B (zh) | 在晶片上制造对准标记的方法以及对准标记的结构 | |
JPH09251945A (ja) | 重ね合わせ精度管理用パターンおよびこれを用いた重ね合わせ精度管理方法 | |
JP4403880B2 (ja) | 位置検出装置、位置検出方法、露光装置、および露光方法 | |
JPS60256002A (ja) | 位置検出装置 | |
KR100249789B1 (ko) | 정전용량 센서를 이용한 레티클 수평/수직 정렬방법 | |
JP2797195B2 (ja) | 半導体ウエハ・アライメント方法 | |
JP2560645B2 (ja) | 半導体装置のリード曲がり検査方法 | |
KR100265827B1 (ko) | 레티클 제조 정확도 측정방법 | |
KR20020034567A (ko) | 반도체 노광장치의 초점 확인용 레티클 | |
KR20010060167A (ko) | 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치 | |
KR20030002278A (ko) | 반도체소자의 중첩도 측정마크 | |
JPH0255904A (ja) | 位置検出装置 | |
JPH03229104A (ja) | 位置ずれ検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070629 |