KR100265827B1 - 레티클 제조 정확도 측정방법 - Google Patents

Abstract

본 발명은 레티클 제조 정확도 측정 방법에 관한 것으로, 소정의 소자제조에 사용되는 모든 레티클에 대한 이미지를 컴퓨터로 분석하여 데이터화하는 단계, 상기 각 레티클의 이미지를 오버랩시키는 단계, 상기 소자의 셀영역에 해당하는 오버랩된 이미지를 미소 단위로 구분하는 단계, 상기 미소단위의 오버랩된 이미지를 상호비교하여 상기 레티클의 제조 정확도를 측정하는 단계를 포함하여 이루어지고, 컴퓨터를 이용한 이미지 공정을 사용하여 레티클 제조 정확도를 측정하므로써 반도체 소자의 셀에 해당하는 영역의 전반에 걸쳐 레티클 제조 정확도를 측정하여 소자의 신뢰도 및 수율을 향상시킬 수 있다.

Description

레티클 제조 정확도 측정 방법

제1a도 내지 제1c도는 레티클 디자인 상의 패턴 배열 예시도,

제2a도 및 제2b도는 레티클상의 패턴 배열 예시도,

제3도는 본 발명에 따른 레티클 제조 정확도 측정 방법을 설명하기 위한 예시도.

* 도면의 주요부분에 대한 부호의 설명

1, 2 : 레티클 패턴 3 : 미소영역

본 발명은 반도체 제조 공정 중 리소그래피(Lithography) 공정에 사용되는 레티클(Reticle)의 제조 정확도(Layout accuracy) 측정 방법에 관한 것이다.

일반적으로 반도체 소자가 점차 고집적화되면서 소정의 패턴을 형성하는 리소그래피 공정에 사용되는 레티클의 제조 정확도는 패턴의 정렬 정도를 결정짓기 때문에 소자의 수율(Yield) 및 공정 마진(Margin)에 큰 영향을 미친다.

종래의 레티클 제조 정확도 측정은 단순히 실제 반도체 소자에 영향을 미치지 않는 스크라이브 라인(Scribe line)과 같은 지역에 일정한 마크(이하 측정마크라 함) 또는 패턴을 기준으로 레티클 제조 장비에서 X, Y 좌표만을 확인하여 레티클 제조 정확도를 측정하였다.

그러나, 측정마크의 위치는 정확하더라도 실제 반도체의 대부분을 차지하는 셀 위치에서 발생되는 패턴의 미스얼라인(Misalign)은 직접 체크할 수 없는 단점이 있었다.

또한 하나의 소자를 제조하기 위한 모든 레티클에 대한 레티클 상호간의 중첩도 오차 확인이 불가능하다.

따라서, 본 발명은 소자 제조에 사용되는 모든 레티클을 이미지 공정을 이용해 셀 패턴 자체를 직접 오버랩시키고 미소영역으로 구분한 뒤 상호 비교하므로써 소자의 셀 지역내에서 발생하는 패턴의 오정렬(Misalign), 레티클 상호간의 오버랩 오차 확인 및 오차 정도를 검출하는 레티클 제조 정확도 측정 방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위하여 안출된 본 발명은 레티클 제조 정확도 측정 방법에 있어서, 소자 제조에 사용되는 모든 레티클에 대한 이미지를 컴퓨터로 분석하여 데이터화하는 단계, 상기 각 레티클의 이미지를 오버랩시키는 단계, 상기 소자의 셀영역에 해당하는 오버랩된 이미지를 미소 단위로 구분하는 단계, 상기 미소단위의 오버랩된 이미지를 상호비교하여 상기 소자의 전영역에 대한 레티클의 제조 정확도를 측정하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

먼저, 제1a도 내지 제1c도는 레티클 디자인 상의 패턴 배열을 나타내는 예시도로서, 제1a도는 첫 번째 중의 레티클에 대한 디자인 패턴 배열을 나타내고, 제1b도는 두 번째 층의 레티클에 대한 디자인 패턴 배열을 나타내며, 제1c도는 상기 첫 번째 층의 디자인 패턴과 두 번째 층의 디자인 패턴이 중첩된 상태를 각각 나타내며, 도면에 도시된 것처럼 디자인상에서는 첫 번째 층의 레티클 패턴과 두 번째 층의 레티클 패턴이 정확히 중첩되도록 설계된다.

제2a도는 첫 번째 층의 레티클 상에 형성된 실제 패턴 배열을 나타내는 평면도로서, 첫 번째 층의 레티클 패턴(1)의 배열은 레티클 제조 과정에서 오차가 발생하지 않은 상태이고, 도면부호 a, b는 레티클 제조 정확도 측정을 위한 측정마크를 나타낸다.

또한, 제2b도는 두 번째 층의 레티클 패턴(2)의 배열을 나타내는 평면도로서, 도면부호 c와 같이 오차가 발생한 레티클 패턴의 배열을 도시한 것이다. 여기서 도면부호 a, b는 레티클 제조 정확도 측정을 위한 측정마크를 나타낸다.

이러한 측정마크들(a, b)은 소자의 샐패턴영역 외부의 스크라이브라인 상에 오차없이 정확히 형성되어 있기 때문에 종래기술과 같이 단순히 측정마크를 측정하는 방법의 레티클 제조 정확도를 측정하는 경우에는 셀 지역에서 패턴의 미스얼라인이 발생한 것을 측정하지 못하였다.

제3도는 본 발명에 따른 레티클 제조 정확도 측정 방법을 설명하기 위한 예시도로서, 상기 제2a도 및 제2b도의 측정마크(a, a', b, b')를 포함하는 각 레티클의 패턴 이미지를 컴퓨터로 분석 즉, 이미지 공정(Image processing)을 이용하여 레티클의 전 영역을 데이터화한 다음에, 각각의 레티클에 대한 패턴 이미지들은 오버랩시키고, 이를 미소영역(3)으로 구분한 것을 도시하고 있다. 즉 스크라이브라인에 형성된 측정마크를 제외한 셀영역에 형성된 레티클 패턴들(1, 2)이 오버랩된 이미지를 미소영역(3)으로 구분한다.

이어 상기 각 미소영역(3)의 오버랩된 이미지를 상호비교하여 도면의 c부분과 같이 오버랩된 이미지에서의 오차를 검출할 수 있으며, 또한 측정마크는 물론 셀영역내에서의 전 영역에 걸쳐 레티클 패턴의 정렬 오차를 검출할 수 있다.

상기 설명과 같이 본 발명에서는 컴퓨터를 이용한 이미지 공정 기법을 사용하여 한꺼번에 모든 레티클에 대한 이미지를 데이터화하고, 스크라인브라인 상에 형성된 측정마크를 이용한 레티클 오정렬 검출과 소자 제조에 사용되는 모든 레티클 즉 셀영역을 포함한 전영역에 걸쳐서 레티클 상호간의 중첩도 오차를 확인할 수 있으므로 반도체 소자의 신뢰도 및 수율을 향상시키는 효과가 있다.

Claims (1)

1. 레티클 제조 정확도 측정 방법에 있어서,

   소자 제조에 사용되는 모든 레티클에 대한 이미지를 컴퓨터로 분석하여 데이터화하는 단계;

   상기 각 레티클의 이미지를 오버랩시키는 단계;

   상기 소자의 셀영역에 해당하는 오버랩된 이미지를 미소 단위로 구분하는 단계; 및

   상기 미소단위의 오버랩된 이미지를 상호비교하여 상기 소자의 전영역에 대한 레티클의 제조 정확도를 측정하는 단계

   를 포함하여 이루어짐을 특징으로 하는 레티클 제조 정확도 측정 방법.