JP2003158431A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JP2003158431A JP2003158431A JP2001355631A JP2001355631A JP2003158431A JP 2003158431 A JP2003158431 A JP 2003158431A JP 2001355631 A JP2001355631 A JP 2001355631A JP 2001355631 A JP2001355631 A JP 2001355631A JP 2003158431 A JP2003158431 A JP 2003158431A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mirror circuit
- current
- current mirror
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ノイズ低減用ＲＣフィルター付きカレントミ
ラー回路において電流ノイズの低減効果を下げることな
く、かつカレントミラー回路の出力電流の立ち上がりも
早く行うことを実現することを目的とする。 【解決手段】 本発明のノイズ低減用ＲＣフィルター付
きカレントミラー回路は、ノイズ低減用ＲＣフィルター
の抵抗に並列にダイオードトランジスタを追加すること
で、電流ノイズの低減効果を下げることなく、かつカレ
ントミラー回路の出力電流の立ち上がりも早く行うこと
を実現することを特徴とする構成を有している。
ラー回路において電流ノイズの低減効果を下げることな
く、かつカレントミラー回路の出力電流の立ち上がりも
早く行うことを実現することを目的とする。 【解決手段】 本発明のノイズ低減用ＲＣフィルター付
きカレントミラー回路は、ノイズ低減用ＲＣフィルター
の抵抗に並列にダイオードトランジスタを追加すること
で、電流ノイズの低減効果を下げることなく、かつカレ
ントミラー回路の出力電流の立ち上がりも早く行うこと
を実現することを特徴とする構成を有している。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ノイズ低減用ＲＣ
フィルター付きカレントミラー回路の高速電流立ち上が
りに関するものである。
フィルター付きカレントミラー回路の高速電流立ち上が
りに関するものである。
【０００２】
【従来の技術】以下、従来のノイズ低減用ＲＣフィルタ
ー付きカレントミラー回路について説明する。
ー付きカレントミラー回路について説明する。
【０００３】図６は、従来のノイズ低減用ＲＣフィルタ
ー付きカレントミラー回路図であり、１は電流入力側の
電流源、２、３は第１の電流入力側の電流源をＯＮ／Ｏ
ＦＦするＮｃｈＭＯＳトランジスタとＰｃｈＭＯＳトラ
ンジスタ、４、５はカレントミラー回路を構成するトラ
ンジスタ、６はノイズ低減用ＲＣフィルターの抵抗、７
はノイズ低減用ＲＣフィルターの容量、８は抵抗６と容
量７とにより構成されるノイズ低減用ＲＣフィルター回
路、９は出力電流、１０は入力電流立ち上がり信号であ
る。
ー付きカレントミラー回路図であり、１は電流入力側の
電流源、２、３は第１の電流入力側の電流源をＯＮ／Ｏ
ＦＦするＮｃｈＭＯＳトランジスタとＰｃｈＭＯＳトラ
ンジスタ、４、５はカレントミラー回路を構成するトラ
ンジスタ、６はノイズ低減用ＲＣフィルターの抵抗、７
はノイズ低減用ＲＣフィルターの容量、８は抵抗６と容
量７とにより構成されるノイズ低減用ＲＣフィルター回
路、９は出力電流、１０は入力電流立ち上がり信号であ
る。
【０００４】以上このように構成されたノイズ低減用Ｒ
Ｃフィルター付きカレントミラー回路について説明す
る。
Ｃフィルター付きカレントミラー回路について説明す
る。
【０００５】図６のノイズ低減用ＲＣフィルター付きカ
レントミラー回路は、入力電流立ち上がり信号により入
力電流がミラーされて電流が出力される。
レントミラー回路は、入力電流立ち上がり信号により入
力電流がミラーされて電流が出力される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、電流ノイズを低減する為には時定数ＲＣ
が大きいＲＣフィルターを使用しなくてはならないが、
一方でカレントミラー回路の出力電流の立ち上がりが非
常に遅くなるという問題があった。このことから、図７
におけるタイミングチャートで信号Ｉｏｕｔで立ち上が
りに時間ｔｏを必要としていた。
来の構成では、電流ノイズを低減する為には時定数ＲＣ
が大きいＲＣフィルターを使用しなくてはならないが、
一方でカレントミラー回路の出力電流の立ち上がりが非
常に遅くなるという問題があった。このことから、図７
におけるタイミングチャートで信号Ｉｏｕｔで立ち上が
りに時間ｔｏを必要としていた。
【０００７】本発明は上記従来の問題点を解決するもの
で、電流ノイズの低減効果を下げることなく、かつカレ
ントミラー回路の出力電流の立ち上がりも早く行うこと
を実現することを目的とする。
で、電流ノイズの低減効果を下げることなく、かつカレ
ントミラー回路の出力電流の立ち上がりも早く行うこと
を実現することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明のカレントミラー回路は、ノイズ低減用ＲＣフ
ィルターの抵抗に並列にダイオードトランジスタを追加
することで、電流ノイズの低減効果を下げることなく、
かつカレントミラー回路の出力電流の立ち上がりも早く
行うことを特徴とする。
に本発明のカレントミラー回路は、ノイズ低減用ＲＣフ
ィルターの抵抗に並列にダイオードトランジスタを追加
することで、電流ノイズの低減効果を下げることなく、
かつカレントミラー回路の出力電流の立ち上がりも早く
行うことを特徴とする。
【０００９】この構成によって、ノイズ低減用ＲＣフィ
ルター付きカレントミラー回路において、電流ノイズの
低減効果を下げることなく、かつカレントミラー回路の
出力電流の立ち上がりも早く行うことを実現することが
できる。
ルター付きカレントミラー回路において、電流ノイズの
低減効果を下げることなく、かつカレントミラー回路の
出力電流の立ち上がりも早く行うことを実現することが
できる。
【００１０】
【発明の実施の形態】以下本発明の一実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１１】図１は、本発明の一実施形態におけるカレ
ントミラー回路を示すものである。
ントミラー回路を示すものである。
【００１２】図１において、１は電流入力側の電流源、
２、３は電流入力側の電流源１をＯＮ／ＯＦＦするＮｃ
ｈＭＯＳトランジスタとＰｃｈＭＯＳトランジスタ、
４、５はカレントミラー回路を構成するＰｃｈＭＯＳト
ランジスタ、６はノイズ低減用ＲＣフィルターの抵抗、
７はノイズ低減用ＲＣフィルターの容量、８は抵抗６と
容量７とにより構成されるノイズ低減用ＲＣフィルター
回路、９は出力電流、１０は入力電流立ち上がり信号
で、１１は前記６のノイズ低減用ＲＣフィルターの抵抗
に並列に接続されたダイオードトランジスタである。
２、３は電流入力側の電流源１をＯＮ／ＯＦＦするＮｃ
ｈＭＯＳトランジスタとＰｃｈＭＯＳトランジスタ、
４、５はカレントミラー回路を構成するＰｃｈＭＯＳト
ランジスタ、６はノイズ低減用ＲＣフィルターの抵抗、
７はノイズ低減用ＲＣフィルターの容量、８は抵抗６と
容量７とにより構成されるノイズ低減用ＲＣフィルター
回路、９は出力電流、１０は入力電流立ち上がり信号
で、１１は前記６のノイズ低減用ＲＣフィルターの抵抗
に並列に接続されたダイオードトランジスタである。
【００１３】図２は、本発明の第二の実施形態における
カレントミラー回路を示した図である。
カレントミラー回路を示した図である。
【００１４】図２において、図１との違いは、カレント
ミラー回路を構成するトランジスタ４２、５２が、Ｎｃ
ｈＭＯＳトランジスタであることと、２２が電流源ＯＮ
／ＯＦＦするＰｃｈＭＯＳトランジスタ、３２がＮｃｈ
ＭＯＳトランジスタである。
ミラー回路を構成するトランジスタ４２、５２が、Ｎｃ
ｈＭＯＳトランジスタであることと、２２が電流源ＯＮ
／ＯＦＦするＰｃｈＭＯＳトランジスタ、３２がＮｃｈ
ＭＯＳトランジスタである。
【００１５】図３は、本発明の第三の実施形態における
カレントミラー回路を示した図である。
カレントミラー回路を示した図である。
【００１６】図３において、図１との違いは、カレント
ミラー回路を構成するトランジスタ４３、５３がＰＮＰ
トランジスタである。
ミラー回路を構成するトランジスタ４３、５３がＰＮＰ
トランジスタである。
【００１７】図４は、本発明の第四の実施形態における
カレントミラー回路を示した図である。
カレントミラー回路を示した図である。
【００１８】図４において、図１との違いは、カレント
ミラー回路を構成するトランジスタ４４、５４が、ＮＰ
Ｎトランジスタであることと、２２が電流源ＯＮ／ＯＦ
ＦするＰｃｈＭＯＳトランジスタ、３２がＮｃｈＭＯＳ
トランジスタであることである。
ミラー回路を構成するトランジスタ４４、５４が、ＮＰ
Ｎトランジスタであることと、２２が電流源ＯＮ／ＯＦ
ＦするＰｃｈＭＯＳトランジスタ、３２がＮｃｈＭＯＳ
トランジスタであることである。
【００１９】ここでは図１のＰｃｈＭＯＳトランジスタ
使用時の回路構成を代表としてノイズ低減用ＲＣフィル
ターが負荷されたカレントミラー回路について、その動
作の説明をする。
使用時の回路構成を代表としてノイズ低減用ＲＣフィル
ターが負荷されたカレントミラー回路について、その動
作の説明をする。
【００２０】図１において、カレントミラー回路は、入
力電流立ち上がり信号により入力電流がミラーされて電
流が出力されるが、この時の出力電流の立ち上がり特性
について、まずＢ点とＡ点の差によりダイオードトラン
ジスタがＯＮする。これは、図５のｔａ期間に相当す
る。この時、このダイオードトランジスタのエミッタ抵
抗ｒｅと容量Ｃとで時定数が決まり、これは抵抗Ｒと容
量Ｃとで決まるものより格段に早く出力電流を立ち上が
らせる。
力電流立ち上がり信号により入力電流がミラーされて電
流が出力されるが、この時の出力電流の立ち上がり特性
について、まずＢ点とＡ点の差によりダイオードトラン
ジスタがＯＮする。これは、図５のｔａ期間に相当す
る。この時、このダイオードトランジスタのエミッタ抵
抗ｒｅと容量Ｃとで時定数が決まり、これは抵抗Ｒと容
量Ｃとで決まるものより格段に早く出力電流を立ち上が
らせる。
【００２１】次に、Ｂ点が下がり始めＡ点とＢ点の差が
ＶＢＥより小さくなる。これは、図５のｔｂ期間に相当
する。この時、このダイオードトランジスタはＯＦＦ
し、残りはＲＣフィルターの抵抗と容量で決まる時定数
で出力電流は立ち上がって行く。つまり、ノイズ低減用
ＲＣフィルターの抵抗に並列に接続されたダイオードト
ランジスタを追加したことで、上記のようにノイズ低減
用ＲＣフィルターを付加したカレントミラー回路におい
て、電流ノイズの低減効果を下げることなく、かつカレ
ントミラー回路の出力電流の立ち上がりも早く行うこと
を実現することができる。
ＶＢＥより小さくなる。これは、図５のｔｂ期間に相当
する。この時、このダイオードトランジスタはＯＦＦ
し、残りはＲＣフィルターの抵抗と容量で決まる時定数
で出力電流は立ち上がって行く。つまり、ノイズ低減用
ＲＣフィルターの抵抗に並列に接続されたダイオードト
ランジスタを追加したことで、上記のようにノイズ低減
用ＲＣフィルターを付加したカレントミラー回路におい
て、電流ノイズの低減効果を下げることなく、かつカレ
ントミラー回路の出力電流の立ち上がりも早く行うこと
を実現することができる。
【００２２】
【発明の効果】以上のように本発明は、ノイズ低減用Ｒ
Ｃフィルターの抵抗に並列にダイオードトランジスタを
追加したことで、上記のようにノイズ低減用ＲＣフィル
ター付きカレントミラー回路において、電流ノイズの低
減効果を下げることなく、かつカレントミラー回路の出
力電流の立ち上がりも早く行うことを実現することがで
きる。
Ｃフィルターの抵抗に並列にダイオードトランジスタを
追加したことで、上記のようにノイズ低減用ＲＣフィル
ター付きカレントミラー回路において、電流ノイズの低
減効果を下げることなく、かつカレントミラー回路の出
力電流の立ち上がりも早く行うことを実現することがで
きる。
【図１】本発明のカレントミラー回路の第一の実施形態
を示した図
を示した図
【図２】本発明のカレントミラー回路の第二の実施形態
を示した図
を示した図
【図３】本発明のカレントミラー回路の第三の実施形態
を示した図
を示した図
【図４】本発明のカレントミラー回路の第四の実施形態
を示した図
を示した図
【図５】本発明のカレントミラー回路のタイミングチャ
ート
ート
【図６】従来のカレントミラー回路の回路構成を示した
図
図
【図７】従来型のカレントミラー回路のタイミングチャ
ート
ート
１ 電流源
２ ＮｃｈＭＯＳトランジスタ
３ ＰｃｈＭＯＳトランジスタ
４、５ ＰｃｈＭＯＳトランジスタ
６ 抵抗
７ 容量
８ ノイズ低減用ＲＣフィルター回路
９ 出力電流
１０ 入力電流立ち上がり信号
１１ ダイオードトランジスタ
２２ ＰｃｈＭＯＳトランジスタ
３２ ＮｃｈＭＯＳトランジスタ
４２ ＮｃｈＭＯＳトランジスタ
４３ ＰＮＰトランジスタ
４４ ＰＮＰトランジスタ
５２ ＮｃｈＭＯＳトランジスタ
５３ ＰＮＰトランジスタ
５４ ＰＮＰトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J091 AA01 AA43 CA41 CA65 FA20
HA02 HA10 HA17 HA18 HA19
HA25 HA29 KA04 KA05 KA41
MA21 TA06
5J500 AA01 AA43 AC41 AC65 AF20
AH02 AH10 AH17 AH18 AH19
AH25 AH29 AK04 AK05 AK41
AM21 AT06
Claims (4)
- 【請求項１】 カレントミラー回路が、電流入力側の第
１のＰｃｈＭＯＳトランジスタと電流出力側の第２のＰ
ｃｈＭＯＳトランジスタで構成され、 前記第１、２のＰｃｈＭＯＳトランジスタのゲート間に
ノイズ低減用ＲＣフィルターの抵抗が接続され、また、
前記第２のＰｃｈＭＯＳトランジスタのゲートと電源間
に容量が接続され、かつ前記ノイズ低減用ＲＣフィルタ
ーの抵抗に並列に前記第１のＰｃｈＭＯＳトランジスタ
のゲート側にダイオードトランジスタのカソード側が接
続され、前記第２のＰｃｈＭＯＳトランジスタのゲート
側に前記ダイオードトランジスタのアノード側が接続さ
れたことを特徴とするカレントミラー回路。 - 【請求項２】 カレントミラー回路が、電流入力側の第
１のＮｃｈＭＯＳトランジスタと電流出力側の第２のＮ
ｃｈＭＯＳトランジスタで構成され、 前記第１、２のＮｃｈＭＯＳトランジスタのゲート間に
ノイズ低減用ＲＣフィルターの抵抗が接続され、また、
前記第２のＮｃｈＭＯＳトランジスタのゲートと電源間
に容量が接続され、かつ前記ノイズ低減用ＲＣフィルタ
ーの抵抗に並列に、前記第１のＮｃｈＭＯＳトランジス
タのゲート側にダイオードトランジスタのカソード側が
接続され、前記第２のＮｃｈＭＯＳトランジスタのゲー
ト側に前記ダイオードトランジスタのアノード側が接続
されたことを特徴とするカレントミラー回路。 - 【請求項３】 カレントミラー回路が、電流入力側の第
１のＰＮＰトランジスタと電流出力側の第２のＰＮＰト
ランジスタで構成され、 前記第１、２のＰＮＰトランジスタのベース間にノイズ
低減用ＲＣフィルターの抵抗が接続され、また、前記第
２のＰＮＰトランジスタのゲートと電源間に容量が接続
され、かつ前記ノイズ低減用ＲＣフィルターの抵抗に並
列に、前記第１のＰＮＰトランジスタのベース側にダイ
オードトランジスタのカソード側が接続され、前記第２
のＰＮＰトランジスタのベース側に前記ダイオードトラ
ンジスタのアノード側が接続されたことを特徴とするカ
レントミラー回路。 - 【請求項４】 カレントミラー回路が、電流入力側の第
１のＮＰＮトランジスタと電流出力側の第２のＮＰＮト
ランジスタで構成され、 前記第１、２のＮＰＮトランジスタのベース間にノイズ
低減用ＲＣフィルターの抵抗が接続され、また、前記第
２のＮＰＮトランジスタのゲートと電源間に容量が接続
され、かつ前記ノイズ低減用ＲＣフィルターの抵抗に並
列に、前記第１のＮＰＮトランジスタのベース側にダイ
オードトランジスタのカソード側が接続され、前記第２
のＮＰＮトランジスタのベース側に前記ダイオードトラ
ンジスタのアノード側が接続されたことを特徴とするカ
レントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355631A JP2003158431A (ja) | 2001-11-21 | 2001-11-21 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355631A JP2003158431A (ja) | 2001-11-21 | 2001-11-21 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003158431A true JP2003158431A (ja) | 2003-05-30 |
Family
ID=19167310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001355631A Pending JP2003158431A (ja) | 2001-11-21 | 2001-11-21 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003158431A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1583220A1 (en) * | 2004-03-31 | 2005-10-05 | Broadcom Corporation | An oscillating circuit having a noise reduction circuit |
| US11611315B2 (en) | 2020-04-28 | 2023-03-21 | Samsung Electronics Co., Ltd. | Noise filtering circuit and an electronic circuit including the same |
-
2001
- 2001-11-21 JP JP2001355631A patent/JP2003158431A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1583220A1 (en) * | 2004-03-31 | 2005-10-05 | Broadcom Corporation | An oscillating circuit having a noise reduction circuit |
| US7042302B2 (en) | 2004-03-31 | 2006-05-09 | Broadcom Corporation | VCO with power supply rejection enhancement circuit |
| CN100542009C (zh) * | 2004-03-31 | 2009-09-16 | 美国博通公司 | 带有噪音减少电路的振荡电路 |
| US11611315B2 (en) | 2020-04-28 | 2023-03-21 | Samsung Electronics Co., Ltd. | Noise filtering circuit and an electronic circuit including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7330056B1 (en) | Low power CMOS LVDS driver | |
| US7215182B2 (en) | High-performance, low-noise reference generators | |
| US9348352B2 (en) | Bandgap reference circuit | |
| JPH0535350A (ja) | 定電流源 | |
| JPH10271680A (ja) | 電源回路 | |
| JPH06188646A (ja) | 高インピーダンス高ミラー比の電流ミラー回路 | |
| US7668033B2 (en) | Fuse circuit | |
| JP2007043667A (ja) | ヒステリシス特性を有する電圧比較回路 | |
| US7777650B2 (en) | Key system with two operation nodes for detecting status of keys | |
| JP2003158431A (ja) | カレントミラー回路 | |
| JP2017059056A (ja) | 基準電流源回路 | |
| JPH0856128A (ja) | 演算増幅器 | |
| JP2865010B2 (ja) | コンパレータ回路 | |
| JPH06303117A (ja) | スタートアップ回路 | |
| JP2006094610A (ja) | 電源リップルフィルタ回路 | |
| JP2001507150A (ja) | 高効率ベース電流ヘルパ | |
| JP4932612B2 (ja) | バイアス回路 | |
| US8174320B1 (en) | Current switching system | |
| JPH0153928B2 (ja) | ||
| JPH0472410B2 (ja) | ||
| JPH02295314A (ja) | エミッタ結合型論理回路 | |
| JPS5923135B2 (ja) | スイツチング回路 | |
| JP2001274662A (ja) | 電源スイッチ回路 | |
| JPH04309009A (ja) | データ保持ラッチ回路 | |
| JP2004228957A (ja) | ヒステリシス回路 |