JP2003152480A - 通信用半導体集積回路および無線通信システム - Google Patents
通信用半導体集積回路および無線通信システムInfo
- Publication number
- JP2003152480A JP2003152480A JP2002011049A JP2002011049A JP2003152480A JP 2003152480 A JP2003152480 A JP 2003152480A JP 2002011049 A JP2002011049 A JP 2002011049A JP 2002011049 A JP2002011049 A JP 2002011049A JP 2003152480 A JP2003152480 A JP 2003152480A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- offset correction
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000003321 amplification Effects 0.000 claims abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 6
- 238000012937 correction Methods 0.000 claims description 50
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 15
- BGKHCLZFGPIKKU-UHFFFAOYSA-N (13E,15S)-15-hydroxy-9-oxo-prosta-10,13-dienoic acid Natural products CCCCCC(O)C=CC1C=CC(=O)C1CCCCCCC(O)=O BGKHCLZFGPIKKU-UHFFFAOYSA-N 0.000 abstract description 15
- 102100036465 Autoimmune regulator Human genes 0.000 abstract description 15
- 101000928549 Homo sapiens Autoimmune regulator Proteins 0.000 abstract description 15
- BGKHCLZFGPIKKU-LDDQNKHRSA-N prostaglandin A1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1CCCCCCC(O)=O BGKHCLZFGPIKKU-LDDQNKHRSA-N 0.000 abstract description 15
- 101000606728 Homo sapiens Pepsin A-3 Proteins 0.000 abstract description 13
- 102100039657 Pepsin A-3 Human genes 0.000 abstract description 13
- KSIRMUMXJFWKAC-FHJHOUOTSA-N prostaglandin A3 Chemical compound CC\C=C/C[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1C\C=C/CCCC(O)=O KSIRMUMXJFWKAC-FHJHOUOTSA-N 0.000 abstract description 13
- 201000006284 orofacial cleft 1 Diseases 0.000 abstract description 8
- 201000006280 orofacial cleft 4 Diseases 0.000 abstract description 7
- 229920000954 Polyglycolide Polymers 0.000 description 22
- 235000010409 propane-1,2-diol alginate Nutrition 0.000 description 22
- 238000010586 diagram Methods 0.000 description 10
- 230000002452 interceptive effect Effects 0.000 description 4
- 208000010486 orofacial cleft 3 Diseases 0.000 description 4
- 101100310593 Candida albicans (strain SC5314 / ATCC MYA-2876) SOD4 gene Proteins 0.000 description 3
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 3
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 3
- MYHXHCUNDDAEOZ-UHFFFAOYSA-N Prostaglandin A&2% Natural products CCCCCC(O)C=CC1C=CC(=O)C1CC=CCCCC(O)=O MYHXHCUNDDAEOZ-UHFFFAOYSA-N 0.000 description 3
- 101100190148 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PGA2 gene Proteins 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 3
- MYHXHCUNDDAEOZ-FOSBLDSVSA-N prostaglandin A2 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1C\C=C/CCCC(O)=O MYHXHCUNDDAEOZ-FOSBLDSVSA-N 0.000 description 3
- 230000002194 synthesizing effect Effects 0.000 description 3
- 101000606745 Homo sapiens Pepsin A-4 Proteins 0.000 description 2
- 101001096074 Homo sapiens Regenerating islet-derived protein 4 Proteins 0.000 description 2
- 102100039655 Pepsin A-4 Human genes 0.000 description 2
- 102100037889 Regenerating islet-derived protein 4 Human genes 0.000 description 2
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101150102561 GPA1 gene Proteins 0.000 description 1
- 101000851018 Homo sapiens Vascular endothelial growth factor receptor 1 Proteins 0.000 description 1
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 1
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 1
- 108010053100 Vascular Endothelial Growth Factor Receptor-3 Proteins 0.000 description 1
- 102100033178 Vascular endothelial growth factor receptor 1 Human genes 0.000 description 1
- 102100033179 Vascular endothelial growth factor receptor 3 Human genes 0.000 description 1
- 101150102866 adc1 gene Proteins 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 208000010376 orofacial cleft 2 Diseases 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
Landscapes
- Amplifiers (AREA)
- Transceivers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＥＤＧＥ方式のような振幅変調を伴なう受信
信号を増幅するため最終段に固定ゲインのアンプと高次
数のロウパス・フィルタを設けた場合にも、所定の時間
内にオフセットキャンセル動作を完了することが可能な
増幅回路を備えた通信用半導体集積回路（高周波ＬＳ
Ｉ）を提供する。 【解決手段】 受信信号を増幅する複数の利得可変型ア
ンプ（ＰＧＡ１〜ＰＧＡ３）と複数のフィルタ回路（Ｌ
ＰＦ１〜ＬＰＦ３）が多段に接続されてなり、最終段に
は受信信号のレベルに関係なく利得が設定される最終ア
ンプ（ＦＦＧＡ）と他のフィルタ回路（ＬＰＦ１〜ＬＰ
Ｆ３）よりも高次数のフィルタ回路（ＬＰＦ）が設けら
れ、受信信号のレベルに応じて増幅率が可変に構成され
た増幅回路において、上記複数の利得可変型アンプおよ
び最終アンプに対応して直流オフセットを補正する複数
のオフセット補正回路（ＯＦＣ１〜ＯＦＣ４）を設け
た。
信号を増幅するため最終段に固定ゲインのアンプと高次
数のロウパス・フィルタを設けた場合にも、所定の時間
内にオフセットキャンセル動作を完了することが可能な
増幅回路を備えた通信用半導体集積回路（高周波ＬＳ
Ｉ）を提供する。 【解決手段】 受信信号を増幅する複数の利得可変型ア
ンプ（ＰＧＡ１〜ＰＧＡ３）と複数のフィルタ回路（Ｌ
ＰＦ１〜ＬＰＦ３）が多段に接続されてなり、最終段に
は受信信号のレベルに関係なく利得が設定される最終ア
ンプ（ＦＦＧＡ）と他のフィルタ回路（ＬＰＦ１〜ＬＰ
Ｆ３）よりも高次数のフィルタ回路（ＬＰＦ）が設けら
れ、受信信号のレベルに応じて増幅率が可変に構成され
た増幅回路において、上記複数の利得可変型アンプおよ
び最終アンプに対応して直流オフセットを補正する複数
のオフセット補正回路（ＯＦＣ１〜ＯＦＣ４）を設け
た。
Description
【０００１】
【発明の属する技術分野】本発明は、利得可変な信号増
幅回路さらには無線通信機における受信信号の増幅回路
に適用して有効な技術に関し、例えばＥＤＧＥ（Enhanc
ed Data Rates for GMS Evolution）モードのような送
受信モードを備えた無線通信システムを構成するプログ
ラマブル・ゲイン・アンプに利用して有効な技術に関す
る。
幅回路さらには無線通信機における受信信号の増幅回路
に適用して有効な技術に関し、例えばＥＤＧＥ（Enhanc
ed Data Rates for GMS Evolution）モードのような送
受信モードを備えた無線通信システムを構成するプログ
ラマブル・ゲイン・アンプに利用して有効な技術に関す
る。
【０００２】
【従来の技術】携帯電話機においては、ノイズや不要周
波数の周波数の信号を除去しながら微弱な受信信号を増
幅するため、図１に示すように、ロウパス・フィルタＬ
ＰＦとプログラマブル・ゲイン・アンプ（以下、ＰＧＡ
と略す）とを交互に何段か接続した回路が用いられてい
る。ところで、ＰＧＡを始めとするアナログ増幅回路は
素子のばらつき等に起因して直流オフセットを生じるの
で、オフセットキャンセルが不可欠である。従来、上記
のようにＰＧＡを複数個用いた携帯電話機の受信回路で
は、一般に各ＰＧＡごとにオフセット補正回路が設けら
れている。また、ＧＳＭ方式の携帯電話機においては、
図８に示すようにスロットと呼ばれる時間単位（例えば
５７７μ秒）で送信モードと受信モードの切り替えが行
なわれており、上記オフセット補正回路は、図２（Ａ）
に示されているように、スロット切り替え時に許容され
ている２０μ秒のような短い時間内に全てのＰＧＡのオ
フセットキャンセルを行なうように構成されていた。
波数の周波数の信号を除去しながら微弱な受信信号を増
幅するため、図１に示すように、ロウパス・フィルタＬ
ＰＦとプログラマブル・ゲイン・アンプ（以下、ＰＧＡ
と略す）とを交互に何段か接続した回路が用いられてい
る。ところで、ＰＧＡを始めとするアナログ増幅回路は
素子のばらつき等に起因して直流オフセットを生じるの
で、オフセットキャンセルが不可欠である。従来、上記
のようにＰＧＡを複数個用いた携帯電話機の受信回路で
は、一般に各ＰＧＡごとにオフセット補正回路が設けら
れている。また、ＧＳＭ方式の携帯電話機においては、
図８に示すようにスロットと呼ばれる時間単位（例えば
５７７μ秒）で送信モードと受信モードの切り替えが行
なわれており、上記オフセット補正回路は、図２（Ａ）
に示されているように、スロット切り替え時に許容され
ている２０μ秒のような短い時間内に全てのＰＧＡのオ
フセットキャンセルを行なうように構成されていた。
【０００３】一方、近年、携帯電話機に代表される無線
通信機においては、ディジタル通信方式が主流になりつ
つある。ディジタル通信における変調方式には、周波数
変調方式や位相変調方式、時分割多重接続方式などさま
ざまな方式が採用されている。また、同一の通信機おい
ても、例えば音声信号の通信は送信信号を先ずガウス型
のフィルタで波形成形してから搬送波の位相を送信デー
タに応じて位相シフトするＧＭＳＫ変調方式で行ない、
データ通信はＧＭＳＫ変調の位相シフトにさらに振幅シ
フトを加えたＥＤＧＥ変調方式で高速に行なうようにし
たデュアルモードの通信機がある。なお、ＥＤＧＥは、
ＧＳＭ３８４、あるいはＵＷＣ−１３６とも呼ばれ、無
線方式にＴＤＭＡ（Time Division Multiple Access）
を使っており、データ通信速度は最大３８４Ｋｂｐｓで
ビデオ会議や遠隔医療などのアプリケーションに向いて
いる方式とされている。
通信機においては、ディジタル通信方式が主流になりつ
つある。ディジタル通信における変調方式には、周波数
変調方式や位相変調方式、時分割多重接続方式などさま
ざまな方式が採用されている。また、同一の通信機おい
ても、例えば音声信号の通信は送信信号を先ずガウス型
のフィルタで波形成形してから搬送波の位相を送信デー
タに応じて位相シフトするＧＭＳＫ変調方式で行ない、
データ通信はＧＭＳＫ変調の位相シフトにさらに振幅シ
フトを加えたＥＤＧＥ変調方式で高速に行なうようにし
たデュアルモードの通信機がある。なお、ＥＤＧＥは、
ＧＳＭ３８４、あるいはＵＷＣ−１３６とも呼ばれ、無
線方式にＴＤＭＡ（Time Division Multiple Access）
を使っており、データ通信速度は最大３８４Ｋｂｐｓで
ビデオ会議や遠隔医療などのアプリケーションに向いて
いる方式とされている。
【０００４】
【発明が解決しようとする課題】ＥＤＧＥ方式の携帯電
話機の受信回路のロウパス・フィルタとＰＧＡからなる
増幅回路においては、図９に示すように、高周波信号に
振幅変調がかかっているため最大振幅時にはＧＳＭの平
均振幅レベルよりも約３〜３．５ｄＢほど信号レベルが
大きくなる。その信号が妨害波として受信され、それが
図１０に示すように希望波のレベルよりも大きいと妨害
波によってアンプのゲインがクリップされて増幅回路の
ダイナミックレンジが決まってしまうため、希望波を充
分に増幅することができなくなる。そのため、ＥＤＧＥ
方式の携帯電話機の受信回路では、図１１のようにロウ
パス・フィルタの特性を設定することで、振幅変調をし
ない従来方式の携帯電話機における受信回路に比べて高
域の妨害波をロウパス・フィルタでより多く減衰させる
必要がある。ここで、通過帯域を変えずに高域での減衰
量を多くするには、ロウパス・フィルタの次数を大きく
する必要があるが、各ロウパス・フィルタの後段にはそ
れぞれ高ゲインのＰＧＡがあるため、ロウパス・フィル
タの次数を高くするとＮＦ（ノイズ・フィギュア：入力
信号のＳＮ比と出力信号のＳＮ比との比）の点で不利と
なる。また、初段のロウパス・フィルタＬＰＦ１で妨害
波を一気に除去するにはフィルタを構成する抵抗の値を
大きくしなければならないが、抵抗値を大きくするとそ
こから発生する熱雑音が大きくなってＮＦが劣化してし
まう。
話機の受信回路のロウパス・フィルタとＰＧＡからなる
増幅回路においては、図９に示すように、高周波信号に
振幅変調がかかっているため最大振幅時にはＧＳＭの平
均振幅レベルよりも約３〜３．５ｄＢほど信号レベルが
大きくなる。その信号が妨害波として受信され、それが
図１０に示すように希望波のレベルよりも大きいと妨害
波によってアンプのゲインがクリップされて増幅回路の
ダイナミックレンジが決まってしまうため、希望波を充
分に増幅することができなくなる。そのため、ＥＤＧＥ
方式の携帯電話機の受信回路では、図１１のようにロウ
パス・フィルタの特性を設定することで、振幅変調をし
ない従来方式の携帯電話機における受信回路に比べて高
域の妨害波をロウパス・フィルタでより多く減衰させる
必要がある。ここで、通過帯域を変えずに高域での減衰
量を多くするには、ロウパス・フィルタの次数を大きく
する必要があるが、各ロウパス・フィルタの後段にはそ
れぞれ高ゲインのＰＧＡがあるため、ロウパス・フィル
タの次数を高くするとＮＦ（ノイズ・フィギュア：入力
信号のＳＮ比と出力信号のＳＮ比との比）の点で不利と
なる。また、初段のロウパス・フィルタＬＰＦ１で妨害
波を一気に除去するにはフィルタを構成する抵抗の値を
大きくしなければならないが、抵抗値を大きくするとそ
こから発生する熱雑音が大きくなってＮＦが劣化してし
まう。
【０００５】そこで、図３に示すように、最終段のＰＧ
Ａ３の後にさらに固定ゲインを有するアンプＰＧＡ４と
ロウパス・フィルタＬＰＦ４を設けることについて検討
した。その結果、固定ゲインのアンプの前段にロウパス
・フィルタを設けるとＮＦの点では有利であるが、電源
電圧の制約からダイナミックレンジを満足できないこと
が分かった。また、固定ゲインのアンプを設けた場合、
そのオフセットをキャンセルする必要があるが、固定ゲ
イン・アンプだけであれば、この固定ゲイン・アンプの
出力に基づいて最終段のＰＧＡに含めた形で一括してオ
フセットキャンセルを行なうことにより、所定の期間
（２０μｓ）内にオフセットキャンセル動作を完了でき
るが、ロウパス・フィルタがあると、その時定数の影響
で図３に示すようにオフセット補正回路ＯＦＣ３で一括
してオフセットキャンセルを行なうようにした場合、図
２（Ｂ）に示すように所定の期間（２０μｓ）内にオフ
セットキャンセル動作を完了することが困難になること
が分かった。さらに、携帯電話機に使用される受信信号
の増幅や復調を行なう高周波用半導体集積回路（以下、
高周波ＬＳＩと称する）の汎用性を考えると、ＥＤＧＥ
対応の高周波ＬＳＩであっても、最終段のＰＧＡの後の
固定ゲイン・アンプは、そのゲインを切り替え可能であ
ることが望ましいことが明らかになった。
Ａ３の後にさらに固定ゲインを有するアンプＰＧＡ４と
ロウパス・フィルタＬＰＦ４を設けることについて検討
した。その結果、固定ゲインのアンプの前段にロウパス
・フィルタを設けるとＮＦの点では有利であるが、電源
電圧の制約からダイナミックレンジを満足できないこと
が分かった。また、固定ゲインのアンプを設けた場合、
そのオフセットをキャンセルする必要があるが、固定ゲ
イン・アンプだけであれば、この固定ゲイン・アンプの
出力に基づいて最終段のＰＧＡに含めた形で一括してオ
フセットキャンセルを行なうことにより、所定の期間
（２０μｓ）内にオフセットキャンセル動作を完了でき
るが、ロウパス・フィルタがあると、その時定数の影響
で図３に示すようにオフセット補正回路ＯＦＣ３で一括
してオフセットキャンセルを行なうようにした場合、図
２（Ｂ）に示すように所定の期間（２０μｓ）内にオフ
セットキャンセル動作を完了することが困難になること
が分かった。さらに、携帯電話機に使用される受信信号
の増幅や復調を行なう高周波用半導体集積回路（以下、
高周波ＬＳＩと称する）の汎用性を考えると、ＥＤＧＥ
対応の高周波ＬＳＩであっても、最終段のＰＧＡの後の
固定ゲイン・アンプは、そのゲインを切り替え可能であ
ることが望ましいことが明らかになった。
【０００６】この発明の目的は、例えばＥＤＧＥ方式の
ような振幅変調を伴なう受信信号を増幅するため最終段
に固定ゲインのアンプとロウパス・フィルタを設けた場
合にも、所定の時間内にオフセットキャンセル動作を完
了することが可能な増幅回路を備えた通信用半導体集積
回路（高周波ＬＳＩ）を提供することにある。 この発
明の他の目的は、ＮＦが良好でかつ必要なダイナミック
レンジを有する増幅回路を備えた通信用半導体集積回路
を提供することにある。この発明のさらに他の目的は、
複数の無線通信システムに対応可能な汎用性の高い通信
用半導体集積回路を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。
ような振幅変調を伴なう受信信号を増幅するため最終段
に固定ゲインのアンプとロウパス・フィルタを設けた場
合にも、所定の時間内にオフセットキャンセル動作を完
了することが可能な増幅回路を備えた通信用半導体集積
回路（高周波ＬＳＩ）を提供することにある。 この発
明の他の目的は、ＮＦが良好でかつ必要なダイナミック
レンジを有する増幅回路を備えた通信用半導体集積回路
を提供することにある。この発明のさらに他の目的は、
複数の無線通信システムに対応可能な汎用性の高い通信
用半導体集積回路を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本願の第１の発明は、受信信号
を増幅する複数の利得可変型アンプと受信信号のノイズ
および不要波を除去する複数のフィルタ回路が多段に接
続されてなり、受信信号のレベルに応じて増幅率が可変
に構成された増幅回路を備えた通信用半導体集積回路に
おいて、上記増幅回路の最終段には、受信信号のレベル
に関係なく利得が設定される最終アンプと、フィルタ回
路を設けるようにしたものである。このような手段によ
れば、通過帯域を変えずに高域での減衰量を多くするこ
とができるとともに、フィルタ回路を利得可変型アンプ
の前段に設ける場合よりもＮＦが良好になる。ここで、
望ましくは、上記最終アンプは利得切り替え可能なアン
プとする。また、上記フィルタ回路は最終アンプの前段
に設けるようにする。最終アンプを利得切り替え可能な
アンプとすることにより、この通信用半導体集積回路に
接続されるベースバンド回路の種類に応じて最適のゲイ
ンを選択することができ、通信用半導体集積回路の汎用
性が高くなる。また、高次数のフィルタ回路を最終アン
プの前段に設けることにより、ダイナミックレンジを満
足することができるようになる。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本願の第１の発明は、受信信号
を増幅する複数の利得可変型アンプと受信信号のノイズ
および不要波を除去する複数のフィルタ回路が多段に接
続されてなり、受信信号のレベルに応じて増幅率が可変
に構成された増幅回路を備えた通信用半導体集積回路に
おいて、上記増幅回路の最終段には、受信信号のレベル
に関係なく利得が設定される最終アンプと、フィルタ回
路を設けるようにしたものである。このような手段によ
れば、通過帯域を変えずに高域での減衰量を多くするこ
とができるとともに、フィルタ回路を利得可変型アンプ
の前段に設ける場合よりもＮＦが良好になる。ここで、
望ましくは、上記最終アンプは利得切り替え可能なアン
プとする。また、上記フィルタ回路は最終アンプの前段
に設けるようにする。最終アンプを利得切り替え可能な
アンプとすることにより、この通信用半導体集積回路に
接続されるベースバンド回路の種類に応じて最適のゲイ
ンを選択することができ、通信用半導体集積回路の汎用
性が高くなる。また、高次数のフィルタ回路を最終アン
プの前段に設けることにより、ダイナミックレンジを満
足することができるようになる。
【０００８】また、本願の第２の発明は、受信信号を増
幅する複数の利得可変型アンプと複数のフィルタ回路が
多段に接続されてなり最終段には、受信信号のレベルに
関係なく利得が設定される最終アンプとフィルタ回路が
設けられ、受信信号のレベルに応じて増幅率が可変に構
成された増幅回路を備えた通信用半導体集積回路におい
て、上記複数の利得可変型アンプおよび最終アンプに対
応して直流オフセットを補正する複数のオフセット補正
回路を設け、上記最終アンプに対応するオフセット補正
回路はそれ以外のオフセット補正回路とは異なるタイミ
ングでオフセット補正動作を行なうようにしたものであ
る。ここで、オフセットのタイミングを異ならしめる方
法としては、例えば利得可変型アンプに対応するオフセ
ット補正回路による補正をスロットと呼ばれる所定の時
間単位の切り替え時に行ない、最終アンプに対応するオ
フセット補正回路による補正は発振回路を起動させ安定
化させるために設けられているウォームアップモードの
ような動作状態において行なうようにする方法がある。
幅する複数の利得可変型アンプと複数のフィルタ回路が
多段に接続されてなり最終段には、受信信号のレベルに
関係なく利得が設定される最終アンプとフィルタ回路が
設けられ、受信信号のレベルに応じて増幅率が可変に構
成された増幅回路を備えた通信用半導体集積回路におい
て、上記複数の利得可変型アンプおよび最終アンプに対
応して直流オフセットを補正する複数のオフセット補正
回路を設け、上記最終アンプに対応するオフセット補正
回路はそれ以外のオフセット補正回路とは異なるタイミ
ングでオフセット補正動作を行なうようにしたものであ
る。ここで、オフセットのタイミングを異ならしめる方
法としては、例えば利得可変型アンプに対応するオフセ
ット補正回路による補正をスロットと呼ばれる所定の時
間単位の切り替え時に行ない、最終アンプに対応するオ
フセット補正回路による補正は発振回路を起動させ安定
化させるために設けられているウォームアップモードの
ような動作状態において行なうようにする方法がある。
【０００９】上記のような手段によれば、例えばＥＤＧ
Ｅ方式のような振幅変調を伴なう受信信号を増幅するた
め、最終段に固定ゲインのアンプとロウパス・フィルタ
を設けた場合にも、従来のオフセット補正回路を用いて
所定の時間内にオフセットキャンセル動作を完了するこ
とができるようになる。そして、ウォームアップモード
のような動作状態に対応させてオフセット補正を行なう
ようにすれば、もともと用意されているコントロールレ
ジスタへの設定に基づいてオフセット補正回路の動作タ
イミングを容易に決定することができるようになる。
Ｅ方式のような振幅変調を伴なう受信信号を増幅するた
め、最終段に固定ゲインのアンプとロウパス・フィルタ
を設けた場合にも、従来のオフセット補正回路を用いて
所定の時間内にオフセットキャンセル動作を完了するこ
とができるようになる。そして、ウォームアップモード
のような動作状態に対応させてオフセット補正を行なう
ようにすれば、もともと用意されているコントロールレ
ジスタへの設定に基づいてオフセット補正回路の動作タ
イミングを容易に決定することができるようになる。
【００１０】
【発明の実施の形態】次に、本発明の実施例について図
面を用いて説明する。図４は、本発明を適用して好適な
システムの一例として、ＥＤＧＥ対応の移動体通信シス
テムを構成する高周波ＬＳＩの詳細な構成例と通信機の
全体の概略構成が示されている。特に制限されないが、
この実施例のシステムは、いわゆるダイレクトコンバー
ジョン方式と呼ばれるものである。図４において、１０
０は信号電波の送受信用アンテナ、２００は高周波ＬＳ
Ｉ、１１０は送受信切り替え用のスイッチ、１２０は送
信信号を増幅する高周波電力増幅回路、１３０は送信用
発振器（ＴＸＶＣＯ）、１４０は送信側ＰＬＬ回路を構
成するループフィルタ、１５０は希望バンドに応じた周
波数の発振信号を生成する高周波発振器（ＲＦＶＣ
Ｏ）、１６０は受信信号から不要波を除去する高周波フ
ィルタ、３００は高周波ＬＳＩ２００で所望の周波数ま
でダウンコンバートされた受信信号からデータを抽出し
たり送信データをＩ，Ｑ信号に変換したり高周波ＬＳＩ
２００を制御したりするベースバンド回路（ＬＳＩ）で
ある。特に制限されないが、この実施例では、高周波発
振器（ＲＦＶＣＯ）１５０は送信系回路と受信系回路で
共用されている。
面を用いて説明する。図４は、本発明を適用して好適な
システムの一例として、ＥＤＧＥ対応の移動体通信シス
テムを構成する高周波ＬＳＩの詳細な構成例と通信機の
全体の概略構成が示されている。特に制限されないが、
この実施例のシステムは、いわゆるダイレクトコンバー
ジョン方式と呼ばれるものである。図４において、１０
０は信号電波の送受信用アンテナ、２００は高周波ＬＳ
Ｉ、１１０は送受信切り替え用のスイッチ、１２０は送
信信号を増幅する高周波電力増幅回路、１３０は送信用
発振器（ＴＸＶＣＯ）、１４０は送信側ＰＬＬ回路を構
成するループフィルタ、１５０は希望バンドに応じた周
波数の発振信号を生成する高周波発振器（ＲＦＶＣ
Ｏ）、１６０は受信信号から不要波を除去する高周波フ
ィルタ、３００は高周波ＬＳＩ２００で所望の周波数ま
でダウンコンバートされた受信信号からデータを抽出し
たり送信データをＩ，Ｑ信号に変換したり高周波ＬＳＩ
２００を制御したりするベースバンド回路（ＬＳＩ）で
ある。特に制限されないが、この実施例では、高周波発
振器（ＲＦＶＣＯ）１５０は送信系回路と受信系回路で
共用されている。
【００１１】高周波ＬＳＩ２００は、例えば３２０ＭＨ
ｚのような中間周波数Ｆrfの発振信号φIFを生成する発
振回路（ＩＦＶＣＯ）２１０と、該発振回路２１０で生
成された発振信号φIFを分周して８０ＭＨｚのような搬
送波を生成する分周回路２２０と、分周回路２２０から
出力される搬送波をベースバンド回路３００から供給さ
れるＩ信号とＱ信号により直接変調をかける変調回路２
３０と、高周波発振器１５０から供給される発振信号φ
RFを分周する分周回路２５０と、該分周回路２５０で分
周された信号φRF’と送信用発振器（ＴＸＶＣＯ）１３
０からフィードバックされる送信信号φTXとを合成して
２つの信号の周波数差に相当する周波数の信号φmixを
生成するミキサ２６０と、該ミキサ２６０から漏れる高
調波成分をカットするハーモニックフィルタ２４２と、
上記ミキサ２６０からの信号と上記変調回路２３０から
変調信号との位相差を検出する位相検出回路２７０と、
該位相検出回路２７０から出力される信号（ＵＰ，ＤＯ
ＷＮ）によって動作するチャージポンプ２８０などから
送信系回路が構成されている。
ｚのような中間周波数Ｆrfの発振信号φIFを生成する発
振回路（ＩＦＶＣＯ）２１０と、該発振回路２１０で生
成された発振信号φIFを分周して８０ＭＨｚのような搬
送波を生成する分周回路２２０と、分周回路２２０から
出力される搬送波をベースバンド回路３００から供給さ
れるＩ信号とＱ信号により直接変調をかける変調回路２
３０と、高周波発振器１５０から供給される発振信号φ
RFを分周する分周回路２５０と、該分周回路２５０で分
周された信号φRF’と送信用発振器（ＴＸＶＣＯ）１３
０からフィードバックされる送信信号φTXとを合成して
２つの信号の周波数差に相当する周波数の信号φmixを
生成するミキサ２６０と、該ミキサ２６０から漏れる高
調波成分をカットするハーモニックフィルタ２４２と、
上記ミキサ２６０からの信号と上記変調回路２３０から
変調信号との位相差を検出する位相検出回路２７０と、
該位相検出回路２７０から出力される信号（ＵＰ，ＤＯ
ＷＮ）によって動作するチャージポンプ２８０などから
送信系回路が構成されている。
【００１２】また、受信系回路として、受信信号を増幅
するロウノイズアンプ３１０、受信信号に高周波発振器
１５０の発振信号φRFが分周回路２５０で分周された信
号を合成することで復調を行なう復調回路３２０、復調
された信号を増幅してベースバンド３００へ出力するＰ
ＧＡ回路ブロック３３０、ＰＧＡ回路ブロック３３０の
ゲインを制御したりオフセットをキャンセルしたりする
制御回路３４０等が設けられている。制御回路３４０
は、コントロールレジスタＣＲＧを有し、このレジスタ
ＣＲＧにはベースバンド回路３００からの信号に基づい
て設定が行なわれ、このコントロールデータに基づいて
制御を行なう。具体的には、ベースバンド回路３００か
ら高周波用ＬＳＩ２００に対して同期用のクロック信号
ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロ
ードイネーブル信号ＬＥＮとが供給されており、制御回
路３３０は、ロードイネーブル信号ＬＥＮが有効レベル
にアサートされると、ベースバンド回路３００から伝送
されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫ
に同期して順次取り込んで、上記コントロールレジスタ
ＣＲＧにセットし、所定の制御シーケンスを開始する。
特に制限されるものでないが、データ信号ＳＤＡＴＡは
シリアルで伝送される。ベースバンド回路３００はマイ
クロプロセッサなどから構成される。
するロウノイズアンプ３１０、受信信号に高周波発振器
１５０の発振信号φRFが分周回路２５０で分周された信
号を合成することで復調を行なう復調回路３２０、復調
された信号を増幅してベースバンド３００へ出力するＰ
ＧＡ回路ブロック３３０、ＰＧＡ回路ブロック３３０の
ゲインを制御したりオフセットをキャンセルしたりする
制御回路３４０等が設けられている。制御回路３４０
は、コントロールレジスタＣＲＧを有し、このレジスタ
ＣＲＧにはベースバンド回路３００からの信号に基づい
て設定が行なわれ、このコントロールデータに基づいて
制御を行なう。具体的には、ベースバンド回路３００か
ら高周波用ＬＳＩ２００に対して同期用のクロック信号
ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロ
ードイネーブル信号ＬＥＮとが供給されており、制御回
路３３０は、ロードイネーブル信号ＬＥＮが有効レベル
にアサートされると、ベースバンド回路３００から伝送
されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫ
に同期して順次取り込んで、上記コントロールレジスタ
ＣＲＧにセットし、所定の制御シーケンスを開始する。
特に制限されるものでないが、データ信号ＳＤＡＴＡは
シリアルで伝送される。ベースバンド回路３００はマイ
クロプロセッサなどから構成される。
【００１３】なお、図４には示されていないが、復調回
路３２０は受信信号にサイン波信号を合成するミキサと
受信信号にコサイン波信号を合成するミキサの２つが設
けられているとともに、ＰＧＡ回路ブロック３３０も各
ミキサに対応して２つ設けられ、Ｉ信号とＱ信号として
復調されてから増幅され、ベースバンド回路３００へ供
給されるように構成されている。
路３２０は受信信号にサイン波信号を合成するミキサと
受信信号にコサイン波信号を合成するミキサの２つが設
けられているとともに、ＰＧＡ回路ブロック３３０も各
ミキサに対応して２つ設けられ、Ｉ信号とＱ信号として
復調されてから増幅され、ベースバンド回路３００へ供
給されるように構成されている。
【００１４】図５には、上記ＰＧＡ回路ブロック３３０
の実施例が示されている。この実施例では、第１のロウ
パス・フィルタＬＰＦ１の次段に第１のプログラマブル
・ゲイン・アンプＰＧＡ１が、またプログラマブル・ゲ
イン・アンプＰＧＡ１の次段には第２のロウパス・フィ
ルタＬＰＦ２が、そしてその次段には第２のプログラマ
ブル・ゲイン・アンプＰＧＡ２が接続されている。さら
に、第２のプログラマブル・ゲイン・アンプＰＧＡ２の
次段には第３のロウパス・フィルタＬＰＦ３が、またそ
の次段には第３のプログラマブル・ゲイン・アンプＰＧ
Ａ３が接続されている。さらに、第３のプログラマブル
・ゲイン・アンプＰＧＡ３の次段には第４のロウパス・
フィルタＬＰＦ４が、またその次段にはゲインを４段階
程度に切り替え可能な最終アンプＦＦＧＡが接続されて
いる。プログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧ
Ａ３は、ほぼリニアもしくは最終アンプＦＦＧＡよりも
多段階にゲインを調整することができるアンプである。
なお、最終アンプＦＦＧＡは、システムが決定すなわち
使用するベースバンド回路の種類が決定すれば、そのシ
ステムに応じてゲインが一義的に決まるので、固定ゲイ
ンのアンプを用いることができるが、この実施例におい
ては、ゲインを４段階程度に切り替え可能なアンプを用
いることで高周波ＬＳＩ２００の汎用性を高めている。
の実施例が示されている。この実施例では、第１のロウ
パス・フィルタＬＰＦ１の次段に第１のプログラマブル
・ゲイン・アンプＰＧＡ１が、またプログラマブル・ゲ
イン・アンプＰＧＡ１の次段には第２のロウパス・フィ
ルタＬＰＦ２が、そしてその次段には第２のプログラマ
ブル・ゲイン・アンプＰＧＡ２が接続されている。さら
に、第２のプログラマブル・ゲイン・アンプＰＧＡ２の
次段には第３のロウパス・フィルタＬＰＦ３が、またそ
の次段には第３のプログラマブル・ゲイン・アンプＰＧ
Ａ３が接続されている。さらに、第３のプログラマブル
・ゲイン・アンプＰＧＡ３の次段には第４のロウパス・
フィルタＬＰＦ４が、またその次段にはゲインを４段階
程度に切り替え可能な最終アンプＦＦＧＡが接続されて
いる。プログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧ
Ａ３は、ほぼリニアもしくは最終アンプＦＦＧＡよりも
多段階にゲインを調整することができるアンプである。
なお、最終アンプＦＦＧＡは、システムが決定すなわち
使用するベースバンド回路の種類が決定すれば、そのシ
ステムに応じてゲインが一義的に決まるので、固定ゲイ
ンのアンプを用いることができるが、この実施例におい
ては、ゲインを４段階程度に切り替え可能なアンプを用
いることで高周波ＬＳＩ２００の汎用性を高めている。
【００１５】また、この実施例の高周波ＬＳＩ２００に
おいては、第１のプログラマブル・ゲイン・アンプＰＧ
Ａ１に対応して第１のオフセット補正回路ＯＦＣ１が、
また第２のプログラマブル・ゲイン・アンプＰＧＡ２に
対応して第２のオフセット補正回路ＯＦＣ１が、第３の
プログラマブル・ゲイン・アンプＰＧＡ３に対応して第
３のオフセット補正回路ＯＦＣ３が、さらに最終アンプ
ＦＦＧＡに対応して第４のオフセット補正回路ＯＦＣ４
が接続されている。オフセット補正回路ＯＦＣ１〜ＯＦ
Ｃ４は、代表として第１のオフセット補正回路ＯＦＣ１
について示されているように、アンプＰＧＡ１の出力を
ＡＤ変換するＡＤ変換回路ＡＤＣ１と、制御回路３４０
内のレジスタＲＥＧ１に保持されている値をＤＡ変換し
てアンプＰＧＡ１の電流源に流れる電流値を調整するこ
とでオフセットを補正するＤＡ変換回路ＤＡＣ１とから
構成されている。制御回路３４０内には、各オフセット
補正回路ＯＦＣ１〜ＯＦＣ４に対応したオフセット補正
値を保持するレジスタＲＥＧ１〜ＲＥＧ４が設けられて
おり、各アンプの入力端子間を短絡した状態でアンプか
ら出力される信号のレベル差すなわちオフセット電圧が
ＡＤ変換された値に基づいて、その差（オフセット電
圧）を「０」とするような補正値を決定して対応するレ
ジスタに保持する。さらに、前記制御回路３４０内に
は、ベースバンド回路３００から供給されるプログラマ
ブル・ゲイン・アンプのゲインを指定するデータを保持
するレジスタが設けられている。
おいては、第１のプログラマブル・ゲイン・アンプＰＧ
Ａ１に対応して第１のオフセット補正回路ＯＦＣ１が、
また第２のプログラマブル・ゲイン・アンプＰＧＡ２に
対応して第２のオフセット補正回路ＯＦＣ１が、第３の
プログラマブル・ゲイン・アンプＰＧＡ３に対応して第
３のオフセット補正回路ＯＦＣ３が、さらに最終アンプ
ＦＦＧＡに対応して第４のオフセット補正回路ＯＦＣ４
が接続されている。オフセット補正回路ＯＦＣ１〜ＯＦ
Ｃ４は、代表として第１のオフセット補正回路ＯＦＣ１
について示されているように、アンプＰＧＡ１の出力を
ＡＤ変換するＡＤ変換回路ＡＤＣ１と、制御回路３４０
内のレジスタＲＥＧ１に保持されている値をＤＡ変換し
てアンプＰＧＡ１の電流源に流れる電流値を調整するこ
とでオフセットを補正するＤＡ変換回路ＤＡＣ１とから
構成されている。制御回路３４０内には、各オフセット
補正回路ＯＦＣ１〜ＯＦＣ４に対応したオフセット補正
値を保持するレジスタＲＥＧ１〜ＲＥＧ４が設けられて
おり、各アンプの入力端子間を短絡した状態でアンプか
ら出力される信号のレベル差すなわちオフセット電圧が
ＡＤ変換された値に基づいて、その差（オフセット電
圧）を「０」とするような補正値を決定して対応するレ
ジスタに保持する。さらに、前記制御回路３４０内に
は、ベースバンド回路３００から供給されるプログラマ
ブル・ゲイン・アンプのゲインを指定するデータを保持
するレジスタが設けられている。
【００１６】この実施例のＰＧＡ回路ブロック３３０に
おいては、スロットとスロットの切り替え時に許容され
ている２０μｓの時間内に、オフセット補正回路ＯＦＣ
１〜ＯＦＣ３によるプログラマブル・ゲイン・アンプＰ
ＧＡ１〜ＰＧＡ３のオフセットキャンセルを行ない、オ
フセット補正回路ＯＦＣ４による最終アンプＦＦＧＡの
オフセットキャンセルはウォームアップモード中に行な
うようになっている。プログラマブル・ゲイン・アンプ
ＰＧＡ１〜ＰＧＡ３のゲインは、受信信号のレベル（強
度）によって変わるので、オフセットキャンセルを毎回
行なう必要があるのに対し、最終アンプＦＦＧＡのゲイ
ンはその出力を受けるベースバンド回路が決まれば固定
されるので、最終アンプＦＦＧＡのオフセットキャンセ
ルは一度行なえば良い。従って、システムの立ち上がり
時に初期設定で最終アンプＦＦＧＡのオフセットキャン
セルを行なっても良いが、この実施例ではウォームアッ
プモード中に行なうようにしている。これにより、温度
変化で特性が変化した場合にもそれに応じた最終アンプ
ＦＦＧＡのオフセットキャンセルが行なえる。
おいては、スロットとスロットの切り替え時に許容され
ている２０μｓの時間内に、オフセット補正回路ＯＦＣ
１〜ＯＦＣ３によるプログラマブル・ゲイン・アンプＰ
ＧＡ１〜ＰＧＡ３のオフセットキャンセルを行ない、オ
フセット補正回路ＯＦＣ４による最終アンプＦＦＧＡの
オフセットキャンセルはウォームアップモード中に行な
うようになっている。プログラマブル・ゲイン・アンプ
ＰＧＡ１〜ＰＧＡ３のゲインは、受信信号のレベル（強
度）によって変わるので、オフセットキャンセルを毎回
行なう必要があるのに対し、最終アンプＦＦＧＡのゲイ
ンはその出力を受けるベースバンド回路が決まれば固定
されるので、最終アンプＦＦＧＡのオフセットキャンセ
ルは一度行なえば良い。従って、システムの立ち上がり
時に初期設定で最終アンプＦＦＧＡのオフセットキャン
セルを行なっても良いが、この実施例ではウォームアッ
プモード中に行なうようにしている。これにより、温度
変化で特性が変化した場合にもそれに応じた最終アンプ
ＦＦＧＡのオフセットキャンセルが行なえる。
【００１７】携帯電話機は、一般に図７に示すように、
受信モードＲＭＤと送信モードＴＭＤと待受け時等ごく
一部の回路のみ動作し少なくとも発振回路２１０を含む
大部分の回路（ＰＧＡ回路ブロック３３０も含まれる）
が停止するスリープ状態となるアイドルモードＩＤＭの
他に、ＰＬＬ回路を起動させたりするウォームアップモ
ードＷＭＤを有しており、受信モードＲＭＤと送信モー
ドＴＭＤとアイドルモードＩＤＭの間で遷移する場合に
必ずウォームアップモードＷＭＤを経由するように制御
される。オフセット補正回路ＯＦＣ４による最終アンプ
ＦＦＧＡのオフセットキャンセルをウォームアップモー
ド中に行なうことにより、すべてのアンプのオフセット
キャンセルを所定の時間内に完了させることができるよ
うになる。なお、最終アンプＦＦＧＡのオフセットキャ
ンセル中、プログラマブル・ゲイン・アンプＰＧＡ１〜
ＰＧＡ３は停止させるようにしても良いが、そのように
すると回路が複雑になるので、この実施例では、ＧＡ１
〜ＰＧＡ３にも電源を供給したまま最終アンプＦＦＧＡ
の差動入力端子間をショートして容量素子を介して所定
の電位を与えるようにしている。プログラマブル・ゲイ
ン・アンプＰＧＡ１〜ＰＧＡ３のオフセットキャンセル
は、図２（Ａ）と同様に、各アンプを直前のスロットで
の受信信号レベルに基づいてベースバンドで決定された
ゲインに調整した状態で、初段のオフセット補正回路Ｏ
ＦＣ１からＯＦＣ２，ＯＦＣ３の順に例えば４μｓずつ
動作させ、その後８μｓ程度の安定化期間をおくことで
完了する。
受信モードＲＭＤと送信モードＴＭＤと待受け時等ごく
一部の回路のみ動作し少なくとも発振回路２１０を含む
大部分の回路（ＰＧＡ回路ブロック３３０も含まれる）
が停止するスリープ状態となるアイドルモードＩＤＭの
他に、ＰＬＬ回路を起動させたりするウォームアップモ
ードＷＭＤを有しており、受信モードＲＭＤと送信モー
ドＴＭＤとアイドルモードＩＤＭの間で遷移する場合に
必ずウォームアップモードＷＭＤを経由するように制御
される。オフセット補正回路ＯＦＣ４による最終アンプ
ＦＦＧＡのオフセットキャンセルをウォームアップモー
ド中に行なうことにより、すべてのアンプのオフセット
キャンセルを所定の時間内に完了させることができるよ
うになる。なお、最終アンプＦＦＧＡのオフセットキャ
ンセル中、プログラマブル・ゲイン・アンプＰＧＡ１〜
ＰＧＡ３は停止させるようにしても良いが、そのように
すると回路が複雑になるので、この実施例では、ＧＡ１
〜ＰＧＡ３にも電源を供給したまま最終アンプＦＦＧＡ
の差動入力端子間をショートして容量素子を介して所定
の電位を与えるようにしている。プログラマブル・ゲイ
ン・アンプＰＧＡ１〜ＰＧＡ３のオフセットキャンセル
は、図２（Ａ）と同様に、各アンプを直前のスロットで
の受信信号レベルに基づいてベースバンドで決定された
ゲインに調整した状態で、初段のオフセット補正回路Ｏ
ＦＣ１からＯＦＣ２，ＯＦＣ３の順に例えば４μｓずつ
動作させ、その後８μｓ程度の安定化期間をおくことで
完了する。
【００１８】前記制御回路３４０内のコントロールレジ
スタＣＲＧは、特に制限されるものでないが、この実施
例では、受信系回路の制御に関し、３ビットの制御ビッ
トＴＲ，ＡＣ，ＡＭを有する。制御回路３４０はこれら
のビットの状態に応じて、受信系回路の制御を行なう。
次の表１には、上記コントロールレジスタＣＲＧの制御
ビットＴＲ，ＡＣ，ＡＭと内部状態との関係が示されて
いる。ＴＲビットは送信／受信を指定するもので、例え
ば“０”が送信、“１”が受信を示す。ＡＣビットはプ
ログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３のオ
フセットキャンセルを指定するもので、例えば“０”が
オフ状態、“１”がオン状態を示す。ＡＭビットは最終
段のプログラマブル・ゲイン・アンプＰＧＡ４のオフセ
ットキャンセルを指定するもので、例えば“０”がオフ
状態、“１”がオン状態を示す。
スタＣＲＧは、特に制限されるものでないが、この実施
例では、受信系回路の制御に関し、３ビットの制御ビッ
トＴＲ，ＡＣ，ＡＭを有する。制御回路３４０はこれら
のビットの状態に応じて、受信系回路の制御を行なう。
次の表１には、上記コントロールレジスタＣＲＧの制御
ビットＴＲ，ＡＣ，ＡＭと内部状態との関係が示されて
いる。ＴＲビットは送信／受信を指定するもので、例え
ば“０”が送信、“１”が受信を示す。ＡＣビットはプ
ログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３のオ
フセットキャンセルを指定するもので、例えば“０”が
オフ状態、“１”がオン状態を示す。ＡＭビットは最終
段のプログラマブル・ゲイン・アンプＰＧＡ４のオフセ
ットキャンセルを指定するもので、例えば“０”がオフ
状態、“１”がオン状態を示す。
【００１９】
【表１】
【００２０】図６には、ＰＧＡ回路ブロック３３０の他
の実施例が示されている。この実施例は、切り替え回路
ＳＷを設けてプログラマブル・ゲイン・アンプＰＧＡ１
〜ＰＧＡ３と最終アンプＦＦＧＡに対応した各オフセッ
ト補正回路ＯＦＣ１〜ＯＦＣ４のＡＤ変換回路ＡＤＣ０
を共用して時分割で動作させるとともに、バッファ回路
ＢＦＦ１ＢＦＦ４のそれぞれにおいて各アンプＰＧＡ１
〜ＰＧＡ３，ＦＦＧＡを構成する電流源に流れる電流値
を、制御回路３４０内のレジスタＲＥＧ１〜ＲＥＧ４に
保持されている値をＤＡ変換回路ＤＡＣ１〜ＤＡＣ４で
ＤＡ変換した電圧で調整することによってオフセットを
補正するようにしたものである。図６において、符号Ｇ
Ｃ１〜ＧＣ４は、制御回路３４０から各アンプＰＧＡ１
〜ＰＧＡ３およびＦＦＧＡに供給されるゲイン調整信号
およびゲイン切り替え信号である。
の実施例が示されている。この実施例は、切り替え回路
ＳＷを設けてプログラマブル・ゲイン・アンプＰＧＡ１
〜ＰＧＡ３と最終アンプＦＦＧＡに対応した各オフセッ
ト補正回路ＯＦＣ１〜ＯＦＣ４のＡＤ変換回路ＡＤＣ０
を共用して時分割で動作させるとともに、バッファ回路
ＢＦＦ１ＢＦＦ４のそれぞれにおいて各アンプＰＧＡ１
〜ＰＧＡ３，ＦＦＧＡを構成する電流源に流れる電流値
を、制御回路３４０内のレジスタＲＥＧ１〜ＲＥＧ４に
保持されている値をＤＡ変換回路ＤＡＣ１〜ＤＡＣ４で
ＤＡ変換した電圧で調整することによってオフセットを
補正するようにしたものである。図６において、符号Ｇ
Ｃ１〜ＧＣ４は、制御回路３４０から各アンプＰＧＡ１
〜ＰＧＡ３およびＦＦＧＡに供給されるゲイン調整信号
およびゲイン切り替え信号である。
【００２１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えば実施例では、ＰＧＡ回路ブロッ
ク３３０を構成するプログラマブル・ゲイン・アンプが
３段設けられているものを説明したが、プログラマブル
・ゲイン・アンプの段数は３段に限定されるものでな
く、２段あるいは４段以上であっても良い。以上の説明
では主として本発明者によってなされた発明をその背景
となった利用分野であるＥＤＧＥ対応の携帯電話機に用
いられる高周波ＬＳＩに適用した場合について説明した
が、本発明はそれに限定されるものでなく、無線通信シ
ステムを構成する高周波処理用半導体集積回路一般に広
く利用することができる。
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えば実施例では、ＰＧＡ回路ブロッ
ク３３０を構成するプログラマブル・ゲイン・アンプが
３段設けられているものを説明したが、プログラマブル
・ゲイン・アンプの段数は３段に限定されるものでな
く、２段あるいは４段以上であっても良い。以上の説明
では主として本発明者によってなされた発明をその背景
となった利用分野であるＥＤＧＥ対応の携帯電話機に用
いられる高周波ＬＳＩに適用した場合について説明した
が、本発明はそれに限定されるものでなく、無線通信シ
ステムを構成する高周波処理用半導体集積回路一般に広
く利用することができる。
【００２２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に従うと、ＰＧＡ回
路ブロックのような増幅回路において、最終段にフィル
タ回路を設けるようにしたので、通過帯域を変えずに高
域での減衰量を多くすることができるとともに、フィル
タ回路を利得可変型アンプの前段に設ける場合よりもＮ
Ｆが良好になる。また、最終アンプを利得切り替え可能
なアンプとしたことにより、通信用半導体集積回路（高
周波ＬＳＩ）に接続されるベースバンド回路の種類に応
じて最適のゲインを選択することができ、通信用半導体
集積回路の汎用性が高くなるとともに、高次数のフィル
タ回路を最終アンプの前段に設けることにより、ダイナ
ミックレンジを満足することができるようになる。さら
に、本発明に従うと、ＥＤＧＥ方式のような振幅変調を
伴なう受信信号を増幅するため最終段に固定ゲインのア
ンプと高次数のロウパス・フィルタを設けた場合にも、
従来のオフセット補正回路を用いて所定の時間内にオフ
セットキャンセル動作を完了することができるようにな
るという効果がある。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に従うと、ＰＧＡ回
路ブロックのような増幅回路において、最終段にフィル
タ回路を設けるようにしたので、通過帯域を変えずに高
域での減衰量を多くすることができるとともに、フィル
タ回路を利得可変型アンプの前段に設ける場合よりもＮ
Ｆが良好になる。また、最終アンプを利得切り替え可能
なアンプとしたことにより、通信用半導体集積回路（高
周波ＬＳＩ）に接続されるベースバンド回路の種類に応
じて最適のゲインを選択することができ、通信用半導体
集積回路の汎用性が高くなるとともに、高次数のフィル
タ回路を最終アンプの前段に設けることにより、ダイナ
ミックレンジを満足することができるようになる。さら
に、本発明に従うと、ＥＤＧＥ方式のような振幅変調を
伴なう受信信号を増幅するため最終段に固定ゲインのア
ンプと高次数のロウパス・フィルタを設けた場合にも、
従来のオフセット補正回路を用いて所定の時間内にオフ
セットキャンセル動作を完了することができるようにな
るという効果がある。
【図１】従来の高周波ＬＳＩにおけるのＰＧＡ回路ブロ
ックの構成例を示すブロック図である。
ックの構成例を示すブロック図である。
【図２】従来のＰＧＡ回路ブロックと本発明において検
討したＰＧＡ回路ブロックのオフセット補正タイミング
を示すタイミングチャートである。
討したＰＧＡ回路ブロックのオフセット補正タイミング
を示すタイミングチャートである。
【図３】本発明に至る過程で検討したＰＧＡ回路ブロッ
クの構成例を示すブロック図である。
クの構成例を示すブロック図である。
【図４】本発明に係る無線通信システムの一例としての
携帯電話機の構成例を示すブロック図である。
携帯電話機の構成例を示すブロック図である。
【図５】本発明を適用したＰＧＡ回路ブロックの好適な
実施例を示すブロック図である。
実施例を示すブロック図である。
【図６】本発明を適用したＰＧＡ回路ブロックの好適な
他の実施例を示すブロック図である。
他の実施例を示すブロック図である。
【図７】本発明を適用して有効な無線通信システムにお
けるモードの遷移状態を示す説明図である。
けるモードの遷移状態を示す説明図である。
【図８】本発明を適用して有効なＧＳＭ方式の無線通信
システムにおけるタイムスロットの例を示す説明図であ
る。
システムにおけるタイムスロットの例を示す説明図であ
る。
【図９】ＧＳＭ方式の無線通信システムにおける信号波
形とＥＤＧＥ方式の信号波形を示す波形図である。
形とＥＤＧＥ方式の信号波形を示す波形図である。
【図１０】ＥＤＧＥ方式の無線通信システムにおける希
望波と妨害波の周波数分布の例を示す説明図である。
望波と妨害波の周波数分布の例を示す説明図である。
【図１１】従来方式の無線通信システムにおいて必要と
されるフィルタの特性とＥＤＧＥ方式の無線通信システ
ムにおいて必要とされるフィルタの特性を示す周波数特
性図である。
されるフィルタの特性とＥＤＧＥ方式の無線通信システ
ムにおいて必要とされるフィルタの特性を示す周波数特
性図である。
ＰＧＡ１〜ＰＧＡ３ プログラマブル・ゲイン・アンプ
ＦＬＴ１〜ＦＬＴ４ フィルタ
ＦＦＧＡ 最終アンプ
ＯＦＣ１〜ＯＦＣ４ オフセット補正回路
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ 高周波電力増幅回路
１３０ 送信用発振器（ＴＸＶＣＯ）
１４０ ループフィルタ
１５０ 高周波発振器（ＲＦＶＣＯ）
１６０ 高周波フィルタ
２００ 高周波ＬＳＩ
２１０ 発振回路
２２０ 分周回路
２３０ 変調回路
２３０ 分周回路
２６０ ミキサ
２７０ 位相検出回路
２８０ チャージポンプ
３００ ベースバンド回路
３１０ ロウノイズ・アンプ
３２０ 受信側ミキサ
３３０ ＰＧＡ回路ブロック
３４０ 制御回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岡坂 明
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 矢萩 孝一
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 坂上 正和
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 ロバート・アストル・ヘンシャウ
イギリス国、ハートフォードシャー エス
ジー８ ６イーイー、ロイストン、メルボ
ルン、ケンブリッジ ロード、メルボルン
サイエンス パーク、ティーティーピー
コム リミテッド内
Ｆターム(参考） 5J100 JA01 LA00 LA11 QA01 SA01
SA02
Claims (11)
- 【請求項１】 受信信号を増幅する複数の利得可変型ア
ンプと複数のフィルタ回路が多段に接続されてなり、受
信信号のレベルに応じて増幅率が可変に構成された増幅
回路を備えた通信用半導体集積回路であって、 上記増幅回路の最終段に、受信信号のレベルに関係なく
利得が設定される最終アンプと、他のフィルタ回路より
も高次数のフィルタ回路を有することを特徴とする通信
用半導体集積回路。 - 【請求項２】 上記最終アンプは利得切り替え可能なア
ンプであることを特徴とする請求項１に記載の通信用半
導体集積回路。 - 【請求項３】 上記高次数のフィルタ回路は最終アンプ
の前段に設けられていることを特徴とする請求項１また
は２に記載の通信用半導体集積回路。 - 【請求項４】 受信信号を増幅する複数の利得可変型ア
ンプと複数のフィルタ回路が多段に接続されてなり最終
段には、受信信号のレベルに関係なく利得が設定される
最終アンプとフィルタ回路が設けられ、受信信号のレベ
ルに応じて増幅率が可変に構成された増幅回路を備えた
通信用半導体集積回路であって、 上記複数の利得可変型アンプおよび最終アンプに対応し
て直流オフセットを補正する複数のオフセット補正回路
を備え、上記最終アンプに対応するオフセット補正回路
はそれ以外のオフセット補正回路とは異なるタイミング
でオフセット補正動作を行なうことを特徴とする通信用
半導体集積回路。 - 【請求項５】 受信信号と合成される所定の周波数の信
号を発生する発振回路を備え、少なくとも該発振回路の
動作が停止される第１動作モードと、上記発振回路を起
動させ発振動作が安定するのを待つ第２動作モードと、
受信信号の増幅及び復調を行なう第３動作モードと、送
信信号の変調及び増幅を行なう第４動作モードを有し、
上記最終アンプに対応するオフセット補正回路は上記第
２動作モードでオフセット補正動作を行なうことを特徴
とする請求項４に記載の通信用半導体集積回路。 - 【請求項６】 所定の時間単位で上記第２動作モードと
第３動作モードと第４動作モードを行なうように構成さ
れた通信用半導体集積回路において、上記最終アンプに
対応するオフセット補正回路以外のオフセット補正回路
は、上記所定の時間単位の切り替わり時にオフセット補
正動作を行なうことを特徴とする請求項５に記載の通信
用半導体集積回路。 - 【請求項７】 上記第１〜第４動作モードを指定するた
めのレジスタと、該レジスタの設定に基づいて上記動作
モードの切り替え制御を行なう制御回路を備えているこ
とを特徴とする請求項５または６に記載の通信用半導体
集積回路。 - 【請求項８】 上記最終アンプは利得切り替え可能なア
ンプであることを特徴とする請求項４〜７のいずれかに
記載の通信用半導体集積回路。 - 【請求項９】 上記受信信号は、ＥＤＧＥ方式で変調さ
れた信号であることを特徴とする請求項４〜８のいずれ
かに記載の通信用半導体集積回路。 - 【請求項１０】 受信信号を増幅する複数の利得可変型
アンプと複数のフィルタ回路が多段に接続されてなり最
終段には、受信信号のレベルに関係なく利得が設定され
る利得切り替え可能な最終アンプとフィルタ回路が設け
られ、受信信号のレベルに応じて増幅率が可変に構成さ
れた増幅回路と、上記複数の利得可変型アンプおよび最
終アンプに対応して直流オフセットを補正する複数のオ
フセット補正回路とを備え、上記最終アンプに対応する
オフセット補正回路はそれ以外のオフセット補正回路と
は異なるタイミングでオフセット補正動作を行なうよう
に構成された通信用半導体集積回路と、 該通信用半導体集積回路によって所望の周波数までダウ
ンコンバートされた受信信号からデータを抽出したり送
信データをＩ，Ｑ信号に変換したりするベースバンド回
路と、 を含む無線通信システムであって、 上記オフセット補正回路によるオフセット補正動作のタ
イミングおよび上記利得可変型アンプと最終アンプの利
得は、上記ベースバンド回路から供給される信号もしく
はデータに基づいて制御されることを特徴とする無線通
信システム。 - 【請求項１１】 上記通信用半導体集積回路は、受信信
号と合成される所定の周波数の信号を発生する発振回路
を備え、少なくとも該発振回路の動作が停止される第１
動作モードと、上記発振回路を起動させ発振動作が安定
するのを待つ第２動作モードと、受信信号の増幅及び復
調を行なう第３動作モードと、送信信号の変調及び増幅
を行なう第４動作モードを有し、上記最終アンプに対応
するオフセット補正回路は上記第２動作モードでオフセ
ット補正動作を行なうとともに、上記第１〜第４動作モ
ードを指定するためのレジスタと、該レジスタの設定に
基づいて上記動作モードの切り替え制御を行なう制御回
路とを備え、上記レジスタは上記ベースバンド回路から
供給されるデータに基づいて設定が行なわれることを特
徴とする請求項１０に記載の無線通信システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0127535.3 | 2001-11-16 | ||
| GBGB0127535.3A GB0127535D0 (en) | 2001-11-16 | 2001-11-16 | A communication semiconductor integrated circuit device and wireless communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003152480A true JP2003152480A (ja) | 2003-05-23 |
Family
ID=9925908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002011049A Pending JP2003152480A (ja) | 2001-11-16 | 2002-01-21 | 通信用半導体集積回路および無線通信システム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20050107056A1 (ja) |
| EP (1) | EP1444778A2 (ja) |
| JP (1) | JP2003152480A (ja) |
| AU (1) | AU2002343018A1 (ja) |
| GB (1) | GB0127535D0 (ja) |
| TW (1) | TW544996B (ja) |
| WO (1) | WO2003044949A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257385B2 (en) | 2003-10-01 | 2007-08-14 | Renesas Technology Corporation | Wireless communication semiconductor integrated circuit device and wireless communication system |
| WO2012120811A1 (ja) * | 2011-03-10 | 2012-09-13 | パナソニック株式会社 | 受信信号処理装置 |
| JP2017158085A (ja) * | 2016-03-03 | 2017-09-07 | 株式会社デンソー | 受信装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2404506B (en) * | 2003-07-31 | 2006-02-22 | Renesas Tech Corp | Method of ramping up output level of power amplifier of radio communication system,communication semiconductor integrated circuit,& radio communication system |
| WO2006010953A2 (en) | 2004-07-30 | 2006-02-02 | Andrew Richardson | A local network node |
| EP3179775B1 (en) | 2004-07-30 | 2019-01-30 | Commscope Technologies LLC | Method and system of setting transmitter power levels |
| US8503342B2 (en) | 2004-07-30 | 2013-08-06 | Airvana Llc | Signal transmission method from a local network node |
| US7835467B2 (en) * | 2006-01-05 | 2010-11-16 | Qualcomm, Incorporated | DC offset correction for high gain complex filter |
| US7805117B2 (en) * | 2006-02-28 | 2010-09-28 | Motorola, Inc. | Method and apparatus for minimizing noise in a transmitter |
| FR2962274B1 (fr) * | 2010-07-02 | 2012-08-10 | Renesas Design France Sas | Procede de suppression de la composante continue inherente a toute chaine radio frequence |
| US8874062B2 (en) | 2011-07-01 | 2014-10-28 | Broadcom Corporation | Apparatus for removing DC components inherent in a radio frequency chain |
| CN106059510A (zh) * | 2016-05-24 | 2016-10-26 | 南京大学 | 一种消除电容耦合放大电路输出直流漂移的装置及方法 |
| US10715358B1 (en) * | 2018-11-29 | 2020-07-14 | Xilinx, Inc. | Circuit for and method of receiving signals in an integrated circuit device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240100B1 (en) * | 1997-07-31 | 2001-05-29 | Motorola, Inc. | Cellular TDMA base station receiver with dynamic DC offset correction |
| DE19904377C1 (de) * | 1999-02-03 | 2000-06-29 | Siemens Ag | Verfahren und Schaltungsanordnung zur Kompensationssteuerung von Offsetspannungen einer in einem Schaltungsbaustein integrierten Funkempfangsschaltung |
| US6826388B1 (en) * | 1999-11-15 | 2004-11-30 | Renesas Technology Corp. | Mobile communication apparatus including dividers in transmitter and receiver |
| JP3479835B2 (ja) * | 2000-09-13 | 2003-12-15 | 日本電気株式会社 | ベースバンド利得制御方法及びベースバンド利得制御回路 |
| GB0027067D0 (en) * | 2000-11-06 | 2000-12-20 | Nokia Networks Oy | Amplifier linearisation |
| JP3979485B2 (ja) * | 2001-01-12 | 2007-09-19 | 株式会社ルネサステクノロジ | 信号処理用半導体集積回路および無線通信システム |
-
2001
- 2001-11-16 GB GBGB0127535.3A patent/GB0127535D0/en not_active Ceased
- 2001-12-31 TW TW090133308A patent/TW544996B/zh not_active IP Right Cessation
-
2002
- 2002-01-21 JP JP2002011049A patent/JP2003152480A/ja active Pending
- 2002-11-13 AU AU2002343018A patent/AU2002343018A1/en not_active Abandoned
- 2002-11-13 WO PCT/GB2002/005126 patent/WO2003044949A2/en not_active Application Discontinuation
- 2002-11-13 EP EP02779678A patent/EP1444778A2/en not_active Withdrawn
- 2002-11-13 US US10/495,628 patent/US20050107056A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257385B2 (en) | 2003-10-01 | 2007-08-14 | Renesas Technology Corporation | Wireless communication semiconductor integrated circuit device and wireless communication system |
| WO2012120811A1 (ja) * | 2011-03-10 | 2012-09-13 | パナソニック株式会社 | 受信信号処理装置 |
| JP2012191436A (ja) * | 2011-03-10 | 2012-10-04 | Panasonic Corp | 受信信号処理装置 |
| US8891697B2 (en) | 2011-03-10 | 2014-11-18 | Panasonic Corporation | Reception signal processing device |
| JP2017158085A (ja) * | 2016-03-03 | 2017-09-07 | 株式会社デンソー | 受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003044949A2 (en) | 2003-05-30 |
| WO2003044949A3 (en) | 2004-02-12 |
| US20050107056A1 (en) | 2005-05-19 |
| AU2002343018A8 (en) | 2003-06-10 |
| EP1444778A2 (en) | 2004-08-11 |
| GB0127535D0 (en) | 2002-01-09 |
| TW544996B (en) | 2003-08-01 |
| AU2002343018A1 (en) | 2003-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7257385B2 (en) | Wireless communication semiconductor integrated circuit device and wireless communication system | |
| US8315579B2 (en) | Semiconductor integrated circuit for communication | |
| JP4118275B2 (ja) | 送信装置および無線通信機器 | |
| JP2003152480A (ja) | 通信用半導体集積回路および無線通信システム | |
| US7085587B2 (en) | Signal processing semiconductor integrated circuit device and wireless communication system | |
| JP2705538B2 (ja) | Ｃｄｍａモード及びｆｍモードの共用受信機 | |
| US8095094B2 (en) | Communication semiconductor integrated circuit, communication electronic component and wireless communication system | |
| JP2004007443A (ja) | 無線通信装置 | |
| WO2004057768A1 (ja) | 送信回路およびそれを用いた送受信機 | |
| JP2002135157A (ja) | マルチバンド携帯無線端末 | |
| JP4406378B2 (ja) | 送信機及びそれを用いた移動体通信端末 | |
| JP2009508449A (ja) | マルチバンド無線周波数変調器 | |
| JP2003530724A (ja) | フィードバックを備えた能動無線周波数ミキサー回路 | |
| JP2000091915A (ja) | Ｐｌｌ回路およびそれを用いた無線通信端末機器 | |
| US20040014450A1 (en) | Signal receiving apparatus and gain control method using analog control AGC and step control AGC | |
| JPWO2008078468A1 (ja) | 送信装置及び通信装置 | |
| US20020168956A1 (en) | Processing received signals | |
| JP4087684B2 (ja) | 通信用半導体集積回路およびアンプのオフセット補正方法 | |
| JP4520458B2 (ja) | 無線送信機 | |
| JPH05102767A (ja) | 無線通信装置の送信電力制御回路 | |
| JP2005020736A (ja) | 半導体集積回路装置および携帯端末システム | |
| JP2008544716A (ja) | Ｒｆ通信機器のための増分利得調整を伴う信号レベル調整器 | |
| JP2001036366A (ja) | 利得可変増幅回路および利得制御回路並びに通信機器 | |
| JP2000165275A (ja) | ラジオ受信機 | |
| JP3481595B2 (ja) | 局部発振回路 |