JP2003150127A - Method for driving active matrix type display device - Google Patents
Method for driving active matrix type display deviceInfo
- Publication number
- JP2003150127A JP2003150127A JP2001350509A JP2001350509A JP2003150127A JP 2003150127 A JP2003150127 A JP 2003150127A JP 2001350509 A JP2001350509 A JP 2001350509A JP 2001350509 A JP2001350509 A JP 2001350509A JP 2003150127 A JP2003150127 A JP 2003150127A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- voltage
- video signal
- electrode
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置の駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving an active matrix type display device.
【０００２】[0002]
【従来の技術】独立した画素電極に薄膜トランジスタ
（ＴＦＴ：Thin Film Transistor）のようなスイッチン
グ素子を介してそれぞれの映像信号を供給するアクティ
ブマトリクス型表示装置において、対向電極及び補助容
量に交流電位を与えるＡＣ駆動を行うことにより、液晶
の劣化を防止すると同時に、ドレインドライバに入力さ
れるビデオ信号の正・負極性間の電位差を小さくし、ド
レインドライバの電流及び電圧を下げることで低消費電
力を実現していた。2. Description of the Related Art In an active matrix display device in which video signals are supplied to independent pixel electrodes via switching elements such as thin film transistors (TFTs), an AC potential is applied to a counter electrode and an auxiliary capacitor. By AC drive, deterioration of the liquid crystal is prevented, and at the same time, the potential difference between positive and negative polarities of the video signal input to the drain driver is reduced, and the current and voltage of the drain driver are reduced to achieve low power consumption. Was.
【０００３】しかし、１水平期間ごとに各ドレインライ
ンに与えるビデオ信号極性を反転する水平反転対極ＡＣ
駆動では、１水平期間ごとに、対向電極及び全補助容量
ラインの電圧の極性を反転させるため、対向電極及び全
補助容量ラインにおける容量性の負荷及びこれらによる
消費電力は依然として大きかった。However, a horizontal inversion counter AC which inverts the polarity of a video signal applied to each drain line every horizontal period.
In the driving, the polarities of the voltages of the counter electrode and all the auxiliary capacitance lines are inverted every horizontal period, so that the capacitive load on the counter electrode and all the auxiliary capacitance lines and the power consumption thereof are still large.
【０００４】そこで、さらなる低消費電力化を実現する
ため、補助容量の電圧の極性を反転させることにより、
対向電極電圧を一定の電圧とすることで消費電力を格段
に低減することができると同時に、ビデオ信号の正・負
極性間の電位差を小さくし、ドレインドライバの電流及
び電圧を下げるという駆動方法（以下、「ＳＣ駆動」と
称する。）が特開平１２−８１６０６号公報に開示され
ている。以下、ＳＣ駆動を用いたアクティブマトリクス
型液晶表示装置について説明する。Therefore, in order to further reduce the power consumption, by inverting the polarity of the voltage of the auxiliary capacitor,
By setting the common electrode voltage to a constant voltage, the power consumption can be significantly reduced, and at the same time, the potential difference between the positive and negative polarities of the video signal can be reduced to reduce the current and voltage of the drain driver ( Hereinafter, it will be referred to as "SC drive") is disclosed in JP-A-12-81606. An active matrix type liquid crystal display device using SC drive will be described below.
【０００５】図１０は、ＳＣ駆動を用いたアクティブマ
トリクス型液晶表示装置における表示パネルの等価回路
図である。ドレインライン１０５とゲートライン１０７
とが交差して配置され、その交差部には、スイッチング
素子であるＴＦＴ１０９と、それぞれ容量電極の一方を
ＴＦＴ１０９に接続した液晶容量１１２及び補助容量１
１０、補助容量１１０の容量電極の他方に接続された補
助容量ライン１０８を有する。補助容量ライン１０８
は、ゲートライン１０７と並設され、同一のゲートライ
ン１０７に接続された補助容量１１０に共通となってい
る。また、液晶容量１１２の容量電極の他方は、ＴＦＴ
１０９が設けられた基板と液晶を挟んだ反対側の基板に
一体的に設けられた対向電極１１１である。FIG. 10 is an equivalent circuit diagram of a display panel in an active matrix type liquid crystal display device using SC driving. Drain line 105 and gate line 107
Are arranged so as to intersect with each other, and a TFT 109 which is a switching element, and a liquid crystal capacitor 112 and an auxiliary capacitor 1 in which one of the capacitor electrodes is connected to the TFT 109 are provided at the intersection.
10 has an auxiliary capacitance line 108 connected to the other of the capacitance electrodes of the auxiliary capacitance 110. Auxiliary capacitance line 108
Are arranged in parallel with the gate line 107 and are common to the auxiliary capacitors 110 connected to the same gate line 107. The other of the capacitance electrodes of the liquid crystal capacitance 112 is a TFT.
The counter electrode 111 is integrally provided on the substrate on the opposite side of the substrate on which the liquid crystal is sandwiched and the substrate on which 109 is provided.
【０００６】図１１は、１つの画素に着目した表示パネ
ルを駆動する信号波形を示したもので、ここには、ゲー
ト電圧ＶG、画素電圧ＶP、ソース電圧ＶS、ビデオ信号
電圧ＶD、補助容量電圧ＶSC、対向電極電圧ＶCOMが示さ
れている。ゲート電圧ＶGは、１フレーム間に一度、Ｏ
Ｎ期間がある。ゲートのＯＮ期間において、ゲートライ
ン１０７に印加されるゲート電圧ＶGが高（以下、「Ｈ
ｉｇｈ」と称する。）レベルになる。この期間中、ＴＦ
Ｔ１０９がオンしてドレイン・ソース間が導通し、ソー
ス電圧ＶSが、ドレインライン１０５に印加されている
ビデオ信号電圧ＶDに追従して同じレベルになり、液晶
容量１１２及び補助容量１１０の一方に印加される。ゲ
ートのＯＦＦ期間になるとゲート電圧ＶGが低（以下、
「Ｌｏｗ」と称する。）レベルとなってＴＦＴ１０９が
オフし、ソース電圧ＶSが決まるとともに、ゲート電圧
ＶGの立ち下がりに伴ってΔＶSだけレベルが降下し、Ｖ
PLとなる。対向電極電圧ＶCOMは一定の電圧で、予めソ
ース電圧ＶSの降下分ΔＶSだけ、ビデオ信号電圧ＶDの
センターレベルＶcよりも低下したレベルにある。FIG. 11 shows signal waveforms for driving a display panel focusing on one pixel. Here, the gate voltage V G , the pixel voltage V P , the source voltage V S , and the video signal voltage V D are shown. , The auxiliary capacitance voltage V SC and the counter electrode voltage V COM are shown. The gate voltage V G is once O during one frame.
There are N periods. During the ON period of the gate, the gate voltage V G applied to the gate line 107 is high (hereinafter, “H
"IG". ) Become a level. During this period, TF
When T109 is turned on and the drain and source are electrically connected, the source voltage V S becomes the same level following the video signal voltage V D applied to the drain line 105, and one of the liquid crystal capacitor 112 and the auxiliary capacitor 110 Applied to. During the OFF period of the gate, the gate voltage V G is low (hereinafter,
It is called "Low". ) Level, the TFT 109 is turned off, the source voltage V S is determined, and the level drops by ΔV S with the fall of the gate voltage V G.
It becomes PL . The counter electrode voltage V COM is a constant voltage, and is at a level lower than the center level Vc of the video signal voltage V D by a drop amount ΔV S of the source voltage V S in advance.
【０００７】各補助容量ライン１０８には、対応するゲ
ートライン１０７に印加されるゲート電圧ＶGの立ち下
がり後に反転する補助容量電圧ＶSCが印加される。補助
容量電圧ＶSCはＶSCH及びＶSCLという高低２つのレベル
で反転し、例えば、ソース電圧ＶSが対向電極電圧ＶCOM
よりも高い正極性期間では、ゲート電圧ＶGの立ち下が
り後に、低いレベルＶSCLから高いレベルＶSCHに立ち上
がる。従って、ゲート電圧ＶGが立ち下がってソース電
圧ＶSがいったん決まり得られた画素電圧ＶPは、補助容
量１１０を介して補助容量電圧ＶSCの立ち上がりの影響
を受けてΔＶPだけ上昇する。このときの画素電圧Ｖ
Pが、ゲートのＯＦＦ期間中、即ち１フレーム間、保持
される。An auxiliary capacitance voltage V SC which is inverted after the gate voltage V G applied to the corresponding gate line 107 falls is applied to each auxiliary capacitance line 108. The auxiliary capacitance voltage V SC is inverted at two levels, V SCH and V SCL, that is, the source voltage V S is the counter electrode voltage V COM.
In the higher positive polarity period, after the gate voltage V G falls, the low level V SCL rises to the high level V SCH . Therefore, the pixel voltage V P , for which the gate voltage V G has fallen and the source voltage V S has once been determined, is increased by ΔV P under the influence of the rise of the auxiliary capacitance voltage V SC via the auxiliary capacitance 110. Pixel voltage V at this time
P is held during the OFF period of the gate, that is, for one frame.
【０００８】補助容量電圧ＶSCの立ち上がりによって、
液晶容量１１２と補助容量１１０間で電荷の再配分が生
じ、画素電圧ＶPは、ΔＶP＝ＶPH−ＶPLだけ上昇する。
ソース電圧ＶSが対向電極電圧ＶCOMよりも低い負極期間
では、逆に、補助容量電圧Ｖ SCは正側から負側へ立ち下
がるので、画素電圧ＶPは、ΔＶPだけ降下する。この結
果、画素電圧ＶPの振幅が大きくなり、液晶容量１１２
に印加される電圧を大きくすることができる。つまり、
補助容量電圧ＶSCを２つのレベルに反転させることによ
って、対向電極電圧ＶCOMを直流電流としても、ビデオ
信号電圧ＶDの振幅を小さくすることができる。Auxiliary capacitance voltage VSCBy the rise of
Charge redistribution occurs between the liquid crystal capacitor 112 and the auxiliary capacitor 110.
The pixel voltage VPIs ΔVP= VPH-VPLOnly rises.
Source voltage VSIs the counter electrode voltage VCOMLower negative period
Then, conversely, the auxiliary capacitance voltage V SCFalls from the positive side to the negative side
Therefore, the pixel voltage VPIs ΔVPJust descend. This conclusion
As a result, pixel voltage VPOf the liquid crystal capacitance 112 increases.
The voltage applied to can be increased. That is,
Auxiliary capacitance voltage VSCBy reversing the two levels
Therefore, the counter electrode voltage VCOMVideo as a direct current
Signal voltage VDThe amplitude of can be reduced.
【０００９】通常、補助容量１１０は、液晶容量１１２
よりも十分大きいため、画素電圧の変化分ΔＶPは、１
ラインの補助容量電圧の変動Ｖ（ＶSCH−ＶSCL）により
制御される。そのため、補助容量ラインに流れる電流が
小さくても、より大きな電圧が液晶容量１１２に印加さ
れる。つまり、補助容量電圧を変動させることによりビ
デオ信号電圧ＶDの振幅を小さくしている。Usually, the auxiliary capacitance 110 is a liquid crystal capacitance 112.
The pixel voltage change ΔV P is 1
It is controlled by the variation V (V SCH -V SCL ) of the line auxiliary capacitance voltage. Therefore, even if the current flowing through the auxiliary capacitance line is small, a larger voltage is applied to the liquid crystal capacitance 112. That is, the amplitude of the video signal voltage V D is reduced by changing the auxiliary capacitance voltage.
【００１０】ところで、現在、画素の増加に伴い、複数
のドレインライン１０５を同時にオンにして、複数の液
晶容量１１２及び補助容量１１０に対し、同時にビデオ
信号電圧ＶDを印加する駆動方法が用いられている。こ
れにより、ドレインライン１０５が液晶容量１１２及び
補助容量１１０に対してビデオ信号電圧ＶDを印加する
時間を十分確保することができる。Now, with the increase in the number of pixels, a driving method is used in which a plurality of drain lines 105 are simultaneously turned on and a video signal voltage V D is simultaneously applied to a plurality of liquid crystal capacitors 112 and auxiliary capacitors 110. ing. This makes it possible to secure a sufficient time for the drain line 105 to apply the video signal voltage V D to the liquid crystal capacitor 112 and the auxiliary capacitor 110.
【００１１】特に、大型または高精細の表示パネルを点
順次駆動するときには、数十本のドレインライン１０５
を同時にオンにして、数十の液晶容量１１２及び補助容
量１１０に対して同時にビデオ信号電圧ＶDを印加す
る。このように、数十本のドレインライン１０５が同時
にオンになると、オンになっているドレインライン１０
５と、補助容量ライン１０８とが重畳する部分におい
て、大きな容量結合が発生する。この容量結合によっ
て、補助容量ライン１０８やゲートライン１０７の電圧
が、ドレインライン１０５の電圧の影響を受けて変動し
てしまう。この電圧変化により、同時にオンになるドレ
インライン１０５を単位に画像のムラが発生することが
ある。In particular, when driving a large-sized or high-definition display panel in a dot-sequential manner, dozens of drain lines 105 are used.
Are simultaneously turned on, and the video signal voltage V D is simultaneously applied to several tens of liquid crystal capacitors 112 and auxiliary capacitors 110. Thus, when several tens of drain lines 105 are turned on at the same time, the drain lines 10 that are turned on
A large capacitive coupling occurs in the portion where 5 and the auxiliary capacitance line 108 overlap. Due to this capacitive coupling, the voltages of the auxiliary capacitance line 108 and the gate line 107 are affected by the voltage of the drain line 105 and fluctuate. Due to this voltage change, image unevenness may occur in units of drain lines 105 that are turned on at the same time.
【００１２】[0012]
【発明が解決しようとしている課題】容量結合及びそれ
に起因する画像のムラを防止するためには、ゲートライ
ン方向に隣り合う画素電極に対して極性が異なる電圧を
印加し、ドレインライン方向に隣り合う画素電極には同
じ極性の電圧を印加する図１２（ａ）のような垂直反転
駆動や図１２（ｂ）のように、上下左右隣り合う画素全
てに逆の極性が印加されるドット反転駆動が考えられ
る。どちらの駆動方法でも、液晶の劣化を防ぐため、１
フレームごとに前のフレームとは逆の極性の電圧を印加
している。より効果的に容量結合を防止するには、隣接
して同じ極性の電圧が印加される画素電極の数をできる
だけ少なくすることが考えられる。そこで、本発明は、
ＳＣ駆動において、隣接する単数または複数の画素電極
ごとに極性の異なる電圧を印加すること、いわゆるドッ
ト反転を実現することを目的とする。In order to prevent capacitive coupling and unevenness of an image caused by the capacitive coupling, voltages having different polarities are applied to pixel electrodes adjacent to each other in the gate line direction and the pixel electrodes adjacent to each other in the drain line direction are applied. Vertical inversion drive as shown in FIG. 12 (a) in which voltages of the same polarity are applied to pixel electrodes and dot inversion drive as shown in FIG. 12 (b) in which opposite polarities are applied to all vertically and horizontally adjacent pixels. Conceivable. In order to prevent the deterioration of the liquid crystal by either driving method, 1
A voltage having a polarity opposite to that of the previous frame is applied to each frame. In order to prevent the capacitive coupling more effectively, it is conceivable to reduce the number of adjacent pixel electrodes to which the voltages of the same polarity are applied as much as possible. Therefore, the present invention is
It is an object of the present invention to apply so-called dot inversion by applying voltages having different polarities to adjacent one or more pixel electrodes in SC driving.
【００１３】[0013]
【課題を解決するための手段】本発明は、上記の目的を
達成するためになされたものであり、第１の基板上に行
列状に配置される複数の画素電極と、前記画素電極それ
ぞれに接続されるスイッチング素子と、前記画素電極が
配置される画素領域ごとにそれぞれ配置される補助容量
電極と、各行の前記画素電極に対応して配置される第１
及び第２の補助容量ラインと、前記第１または第２の補
助容量ラインのいずれかと前記補助容量電極とが対向し
てなる第１及び第２の補助容量とを有し、１フレーム期
間ごとにその極性が反転する第１のビデオ信号電圧もし
くは、前記第１のビデオ信号とは逆の極性を有する第２
のビデオ信号電圧のいずれかを、前記画素電極及び前記
補助容量電極に印加することによって表示を行うアクテ
ィブマトリクス型表示装置の駆動方法において、前記ス
イッチング素子がオフとなる期間にレベルが変化する第
１及び第２の補助容量電圧を、前記第１及び第２の補助
容量ラインにそれぞれ供給することにより、前記第１及
び第２の補助容量が保持する電圧を増幅するアクティブ
マトリクス型表示装置の駆動方法である。The present invention has been made to achieve the above object, and a plurality of pixel electrodes arranged in a matrix on a first substrate and the pixel electrodes are provided respectively. A switching element to be connected, an auxiliary capacitance electrode arranged in each pixel region in which the pixel electrode is arranged, and a first arranged in correspondence with the pixel electrode in each row.
And a second auxiliary capacitance line, and first and second auxiliary capacitances in which either the first or the second auxiliary capacitance line and the auxiliary capacitance electrode are opposed to each other. A first video signal voltage whose polarity is inverted or a second video signal whose polarity is opposite to that of the first video signal.
In a method for driving an active matrix display device that performs display by applying any one of the video signal voltages to the pixel electrode and the auxiliary capacitance electrode, the level changes during a period in which the switching element is off. And a second auxiliary capacitance voltage are supplied to the first and second auxiliary capacitance lines, respectively, thereby amplifying the voltage held by the first and second auxiliary capacitances. Is.
【００１４】または、第１の基板上に行列状に配置され
る複数の画素電極と、前記画素電極それぞれに接続され
るスイッチング素子と、前記画素電極が配置される画素
領域ごとにそれぞれ配置される補助容量電極と、各行の
前記画素電極に対応して配置される第１及び第２の補助
容量ラインと、前記第１または第２の補助容量ラインの
いずれかと前記補助容量電極とが対向してなる第１及び
第２の補助容量とを有し、１フレーム期間ごとにその極
性が反転する第１のビデオ信号電圧もしくは、前記第１
のビデオ信号とは逆の極性を有する第２のビデオ信号電
圧のいずれかを、前記画素電極及び前記補助容量電極に
印加することによって表示を行うアクティブマトリクス
型表示装置の駆動方法において、前記スイッチング素子
がオンとなる期間には、前記第１の補助容量が配置され
る画素電極及び前記第１の補助容量を構成する前記補助
容量電極に対しては前記第１のビデオ信号電圧を供給
し、前記第２の補助容量が配置される画素電極及び前記
第２の補助容量を構成する前記補助容量電極に対しては
前記第２のビデオ信号電圧を供給し、前記スイッチング
素子がオフとなる期間には、前記第１の補助容量ライン
に供給される第１の補助容量電圧が、前記第１のビデオ
信号電圧と同じ極性へレベルが変化し、前記第２の補助
容量ラインに供給される第２の補助容量電圧が、前記第
２のビデオ信号電圧と同じ極性へレベルが変化すること
により、前記第１及び第２の補助容量が保持する電圧を
増幅するアクティブマトリクス型表示装置の駆動方法で
ある。Alternatively, a plurality of pixel electrodes arranged in a matrix on the first substrate, a switching element connected to each of the pixel electrodes, and a pixel region in which the pixel electrodes are arranged are arranged respectively. The auxiliary capacitance electrode, the first and second auxiliary capacitance lines arranged corresponding to the pixel electrodes in each row, and either one of the first or second auxiliary capacitance lines and the auxiliary capacitance electrode face each other. A first video signal voltage whose polarity is inverted every frame period, and the first and second auxiliary capacitors
In the method for driving an active matrix display device, which performs display by applying one of the second video signal voltages having a polarity opposite to that of the video signal to the pixel electrode and the auxiliary capacitance electrode, the switching element Is turned on, the first video signal voltage is supplied to the pixel electrode in which the first auxiliary capacitance is arranged and the auxiliary capacitance electrode forming the first auxiliary capacitance, The second video signal voltage is supplied to the pixel electrode in which the second auxiliary capacitance is arranged and the auxiliary capacitance electrode which constitutes the second auxiliary capacitance, and during the period when the switching element is turned off. The level of the first auxiliary capacitance voltage supplied to the first auxiliary capacitance line changes to the same polarity as the first video signal voltage, and the first auxiliary capacitance voltage is supplied to the second auxiliary capacitance line. The driving of the active matrix display device that amplifies the voltage held by the first and second auxiliary capacitors when the level of the second auxiliary capacitor voltage changes to the same polarity as the second video signal voltage. Is the way.
【００１５】または、第１の基板上に行列状に配置され
る複数の画素電極と、前記画素電極それぞれに接続され
るスイッチング素子と、前記画素電極が形成される画素
領域ごとにそれぞれ配置される補助容量電極と、各行の
前記画素電極に対応して配置される第１及び第２の補助
容量ラインと、前記第１の補助容量ラインと前記補助容
量電極とが対向してなる第１の補助容量と、前記第２の
補助容量ラインと前記補助容量電極とが対向してなる第
２の補助容量とを有し、１フレーム期間ごとにその極性
が反転する第１のビデオ信号電圧もしくは、前記第１の
ビデオ信号とは逆の極性を有する第２のビデオ信号電圧
のいずれかを、前記画素電極に印加することによって表
示を行うアクティブマトリクス型表示装置の駆動方法に
おいて、前記スイッチング素子がオンとなる期間には、
前記第１の補助容量が配置される画素電極及び前記第１
の補助容量を構成する前記補助容量電極に対しては前記
第１のビデオ信号電圧を、前記第１の補助容量ラインに
対しては前記第１のビデオ信号電圧とは逆の極性を有す
る第１の補助容量電圧を供給し、前記第２の補助容量が
配置される画素電極及び前記第２の補助容量を構成する
前記補助容量電極に対しては前記第２のビデオ信号電圧
を、前記第２の補助容量ラインに対しては前記第２のビ
デオ信号電圧とは逆の極性を有する第２の補助容量電圧
を供給し、前記スイッチング素子がオフとなる期間に
は、前記第１の補助容量電圧が前記第１のビデオ信号電
圧と同じ極性へレベルが変化し、前記第２の補助容量電
圧が前記第２のビデオ信号電圧と同じ極性へレベルが変
化することにより、前記第１及び第２の補助容量が保持
する電圧を増幅するアクティブマトリクス型表示装置の
駆動方法である。Alternatively, a plurality of pixel electrodes arranged in a matrix on the first substrate, a switching element connected to each of the pixel electrodes, and a pixel region in which the pixel electrode is formed are respectively arranged. An auxiliary capacitance electrode, first and second auxiliary capacitance lines arranged corresponding to the pixel electrodes in each row, and a first auxiliary in which the first auxiliary capacitance line and the auxiliary capacitance electrode face each other. A first video signal voltage having a capacitance and a second auxiliary capacitance in which the second auxiliary capacitance line and the auxiliary capacitance electrode are opposed to each other, and the polarity of which is inverted every frame period; or In the driving method of the active matrix display device, which performs display by applying one of the second video signal voltages having a polarity opposite to that of the first video signal to the pixel electrode, The period during which the quenching element is turned on,
The pixel electrode on which the first auxiliary capacitance is disposed and the first
The first video signal voltage is applied to the auxiliary capacitance electrode forming the auxiliary capacitance, and the first video signal voltage is applied to the first auxiliary capacitance line and has a polarity opposite to that of the first video signal voltage. Is supplied to the pixel electrode on which the second auxiliary capacitance is arranged and the auxiliary capacitance electrode which constitutes the second auxiliary capacitance, the second video signal voltage is supplied to the pixel electrode. Second auxiliary capacitance voltage having a polarity opposite to that of the second video signal voltage is supplied to the auxiliary capacitance line, and the first auxiliary capacitance voltage is supplied during a period in which the switching element is turned off. Changes to the same polarity as the first video signal voltage, and the second auxiliary capacitance voltage changes to the same polarity as the second video signal voltage, whereby the first and second Amplifies the voltage held by the storage capacitor A driving method of the active matrix display device.
【００１６】さらに、前記アクティブマトリクス型表示
装置には、第２の基板上に共通電極が配置され、前記共
通電極に対して一定の電圧を印加することを特徴とする
上記のアクティブマトリクス型表示装置の駆動方法であ
る。Further, in the active matrix type display device, a common electrode is arranged on a second substrate, and a constant voltage is applied to the common electrode, the active matrix type display device. Is a driving method of.
【００１７】さらに、前記スイッチング素子がオフとな
る期間において、前記スイッチング素子がオフした直後
に、第１及び第２の補助容量電圧のレベルが変化する上
記のアクティブマトリクス型表示装置の駆動方法であ
る。Furthermore, in the driving method of the active matrix display device, the levels of the first and second auxiliary capacitance voltages change immediately after the switching element is turned off during the period when the switching element is turned off. .
【００１８】[0018]
【発明の実施の形態】第１の実施形態について説明す
る。図１は、アクティブマトリクス型表示装置における
表示パネルの平面図であり、図２は、第１の実施形態に
かかる表示パネルの平面図であり、図３はその等価回路
図である。BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment will be described. FIG. 1 is a plan view of a display panel in an active matrix display device, FIG. 2 is a plan view of the display panel according to the first embodiment, and FIG. 3 is an equivalent circuit diagram thereof.
【００１９】まず、図１において、表示パネル１には、
行方向にドレインドライバ２が配置され、列方向にはゲ
ートドライバ３が配置されている。そして、ドレインド
ライバ２及びゲートドライバ３に囲まれるように、映像
表示を行う表示領域４が配置されている。First, referring to FIG. 1, the display panel 1 has
The drain driver 2 is arranged in the row direction, and the gate driver 3 is arranged in the column direction. A display area 4 for displaying an image is arranged so as to be surrounded by the drain driver 2 and the gate driver 3.
【００２０】そして、表示領域４には、図２及び図３に
示されるように、列方向には、ドレインライン５と、列
方向に長い長方形の画素電極６が複数配置され、行方向
には、ゲートライン７と、第１の補助容量ライン８ａ及
び第２の補助容量ライン８ｂが配置されている。各画素
電極６が配置される領域（以下、「画素領域」と称す
る。）には、ＴＦＴ９と、第１の補助容量１０ａもしく
は第２の補助容量１０ｂのいずれかが配置されている。
ＴＦＴ９は、ゲートライン７から延びて形成されたゲー
ト電極９ｇと、ドレインライン５とコンタクトを介して
電気的に接続された半導体層のドレイン領域９ｄと、画
素電極６とコンタクトを介して電気的に接続された半導
体層のソース領域９ｓとで構成されている。第１の補助
容量１０ａは、ＴＦＴ９に接続された半導体層よりなる
補助容量電極１０ｘと、第１の補助容量ライン８ａから
延びて形成された補助容量電極１０ｙで形成されてい
る。第２の補助容量１０ｂは、上記の補助容量電極１０
ｘと、第２の補助容量ライン８ｂから延びて形成された
補助容量電極１０ｚで形成されている。また、ＴＦＴ９
が設けられた基板と液晶を挟んだ反対側の基板に対向電
極１１が設けられ、液晶容量１２の画素電極６に対応す
る補助容量電極を構成している。In the display area 4, as shown in FIGS. 2 and 3, a plurality of drain lines 5 and a plurality of rectangular pixel electrodes 6 which are long in the column direction are arranged in the column direction, and a plurality of pixel electrodes 6 are arranged in the row direction. , A gate line 7, a first auxiliary capacitance line 8a and a second auxiliary capacitance line 8b are arranged. In the area where each pixel electrode 6 is arranged (hereinafter, referred to as “pixel area”), the TFT 9 and either the first auxiliary capacitance 10a or the second auxiliary capacitance 10b are arranged.
The TFT 9 includes a gate electrode 9g extending from the gate line 7, a drain region 9d of a semiconductor layer electrically connected to the drain line 5 via a contact, and a pixel electrode 6 electrically via a contact. The source region 9s of the connected semiconductor layer is formed. The first auxiliary capacitance 10a is formed of an auxiliary capacitance electrode 10x made of a semiconductor layer connected to the TFT 9 and an auxiliary capacitance electrode 10y extending from the first auxiliary capacitance line 8a. The second auxiliary capacitance 10b is the auxiliary capacitance electrode 10 described above.
x and an auxiliary capacitance electrode 10z formed extending from the second auxiliary capacitance line 8b. In addition, TFT9
The counter electrode 11 is provided on the substrate opposite to the substrate on which the liquid crystal is sandwiched, and constitutes an auxiliary capacitance electrode corresponding to the pixel electrode 6 of the liquid crystal capacitance 12.
【００２１】ドレインドライバ２は、図１に図示されて
いるように、互いに逆の極性を持つ第１のビデオ信号電
圧ＶＤａ及び第２のビデオ信号電圧ＶＤｂが入力され、
ドレインライン５を順次選択して第1のビデオ信号電圧
ＶＤａもしくは第２のビデオ信号電圧ＶＤｂのいずれか
を印加していく。ゲートドライバ３は、ゲートライン７
を順次選択して、ゲート信号ＧＶを印加する。表示領域
４は、複数の画素電極６を有し、映像表示を行う領域で
ある。ドレインライン５は、互いに逆の極性を持つ第１
のビデオ信号電圧ＶＤａもしくは第２のビデオ信号電圧
ＶＤｂのいずれかを、コンタクトを介してＴＦＴ９に伝
達する配線である。画素電極６は、表示単位である画素
領域を構成し、対向電極１１と共に、ドレインライン５
からＴＦＴ９を介して伝達されたビデオ信号電圧ＶＤに
よって液晶を駆動する電極である。ゲートライン７は、
ゲートドライバ３によって選択され、ゲート信号ＧＶが
印加されると、接続されているＴＦＴ９をオンする。第
１の補助容量ライン８ａは、ゲートライン７と同じ層
に、行方向に並ぶ補助容量電極１０ｙに一体化して形成
され、各行の第１の補助容量を互いに連結している。第
２の補助容量ライン８ｂは、ゲートライン７と同じ層
に、行方向に並ぶ補助容量電極１０ｚに一体化して、各
行の第２の補助容量を互いに連結している。なお、第１
の補助容量ライン８ａには、第１の補助容量電圧が供給
され、第２の補助容量ライン８ｂには、第１の補助容量
電圧とは逆の極性をもつ第２の補助容量電圧が供給され
る。ＴＦＴ９は、ゲート電極９ｇに電圧が印加されたと
きにだけ、ソース領域９ｓからドレイン領域９ｄへの方
向もしくはドレイン領域９ｄからソース領域９ｓへの方
向のいずれかに、ゲート電極９ｇの直下にある半導体層
のチャネル領域中を電流が流れるスイッチング素子であ
る。第１の補助容量１０ａ及び第２の補助容量１０ｂ
は、ドレインライン５からＴＦＴ９を介して供給された
ビデオ信号電圧ＶＤによる電荷を１フレーム期間保持
し、液晶容量１２の電荷の損失を補う。対向電極１１に
は、一定の電圧が印加され、画素電極６に印加されたビ
デオ信号電圧ＶＤに応じて画素電極６と共に液晶を駆動
する。液晶容量１２は、液晶が保持しているドレインラ
イン５からＴＦＴ９を介して供給されたビデオ信号電圧
ＶＤによる電荷である。しかし、液晶容量１２が保持す
る電荷は、第１の補助容量１０ａや第２の補助容量１０
ｂの保持する電荷に比べて非常に少なく、ＴＦＴ９のオ
フ動作によるリークや液晶中の不純物からのリークによ
って流出しやすいため、第１の補助容量１０ａ及び第２
の補助容量１０ｂの保持する電荷によって電荷を補って
いる。As shown in FIG. 1, the drain driver 2 receives a first video signal voltage VDa and a second video signal voltage VDb having opposite polarities,
The drain line 5 is sequentially selected and either the first video signal voltage VDa or the second video signal voltage VDb is applied. The gate driver 3 has a gate line 7
Are sequentially selected and the gate signal GV is applied. The display area 4 has a plurality of pixel electrodes 6 and is an area for displaying an image. The drain line 5 has a first polarity having opposite polarities.
Of the video signal voltage VDa or the second video signal voltage VDb is transmitted to the TFT 9 through the contact. The pixel electrode 6 constitutes a pixel region which is a display unit, and together with the counter electrode 11, the drain line 5
Is an electrode for driving the liquid crystal by the video signal voltage VD transmitted from the TFT through the TFT 9. Gate line 7
When the gate signal GV is applied by being selected by the gate driver 3, the connected TFT 9 is turned on. The first auxiliary capacitance line 8a is formed in the same layer as the gate line 7 integrally with the auxiliary capacitance electrodes 10y arranged in the row direction, and connects the first auxiliary capacitances in each row to each other. The second auxiliary capacitance line 8b is integrated with the auxiliary capacitance electrodes 10z arranged in the row direction in the same layer as the gate line 7, and connects the second auxiliary capacitances of each row to each other. The first
Is supplied with a first auxiliary capacity voltage, and the second auxiliary capacity line 8b is supplied with a second auxiliary capacity voltage having a polarity opposite to that of the first auxiliary capacity voltage. It The TFT 9 is a semiconductor directly under the gate electrode 9g in either the direction from the source region 9s to the drain region 9d or the direction from the drain region 9d to the source region 9s only when a voltage is applied to the gate electrode 9g. A switching element in which a current flows in the channel region of a layer. First auxiliary capacitance 10a and second auxiliary capacitance 10b
Holds the charge due to the video signal voltage VD supplied from the drain line 5 through the TFT 9 for one frame period, and compensates for the charge loss of the liquid crystal capacitor 12. A constant voltage is applied to the counter electrode 11, and the liquid crystal is driven together with the pixel electrode 6 according to the video signal voltage VD applied to the pixel electrode 6. The liquid crystal capacitance 12 is a charge due to the video signal voltage VD supplied from the drain line 5 held by the liquid crystal through the TFT 9. However, the charges held in the liquid crystal capacitor 12 are not stored in the first auxiliary capacitor 10a or the second auxiliary capacitor 10a.
The charge is extremely smaller than the charge held by b, and easily leaks due to a leak due to an OFF operation of the TFT 9 or a leak from impurities in the liquid crystal, so that the first auxiliary capacitor 10a and the second auxiliary capacitor 10a
The charges are supplemented by the charges held by the auxiliary capacitor 10b.
【００２２】次に、駆動方法について説明する。図４
は、表示パネルにおける各信号の関連を示すタイミング
チャートである。これは、垂直スタート信号ＳＴＶ及び
ゲート信号ＧＶ、水平スタート信号ＳＴＨ及び水平クロ
ック信号ＣＫＨと、第１の補助容量ライン８ａの電位Ｓ
Ｃａ及び第２の補助容量ライン８ｂの電位ＳＣｂにおけ
る電圧変化のタイミングを示している。Next, the driving method will be described. Figure 4
[FIG. 4] is a timing chart showing the relationship between signals on the display panel. This is the vertical start signal STV and the gate signal GV, the horizontal start signal STH and the horizontal clock signal CKH, and the potential S of the first auxiliary capacitance line 8a.
The timing of voltage change in the potential SCb of Ca and the second auxiliary capacitance line 8b is shown.
【００２３】まず、垂直スタート信号ＳＴＶのパルスの
立ち下がりに応じてゲート信号ＧＶ１のパルスが立ち上
がり、１行目のゲートライン７にゲート信号ＧＶ１が供
給されてこれに接続されたＴＦＴ９がオンになる。それ
から、水平スタート信号ＳＴＨのパルスが立ち上がり、
このパルスの立ち下がりに同期して、１行目のゲートラ
イン７が選択される期間で最初の水平クロック信号ＣＫ
Ｈのパルスが立ち上がる。１行目のゲートライン７にゲ
ート信号ＧＶ１が供給されている期間中に、水平クロッ
ク信号ＣＫＨのパルスが順次立ち上がり、これらのパル
スの立ち上がりに同期して、ドレインライン５が順次選
択され、順次ビデオ信号電圧ＶＤが、ＴＦＴ９を介し
て、画素電極６と、第１の補助容量１０ａ及び第２の補
助容量１０ｂに印加されていく。なお、第１のビデオ信
号電圧ＶＤａは、画素電極６及び第１の補助容量１０ａ
に、第２のビデオ信号電圧ＶＤｂは、画素電極６及び第
２の補助容量１０ｂに印加される。全てのドレインライ
ン５にビデオ信号電圧ＶＤが印加されると、１行目のゲ
ートライン７にゲート信号ＧＶ１が供給されなくなり、
これに接続されるＴＦＴ９はオフとなる。そして、順次
ゲート信号ＧＶ２、ゲート信号ＧＶ３のパルスが立ち上
がり、２行目のゲートライン７にはゲート信号ＧＶ２、
３行目のゲートライン７にはゲート信号ＧＶ３、という
具合に、それぞれ印加され、上記の動作を繰り返す。ゲ
ートライン７に接続されたＴＦＴ９がオフ状態、即ち、
ゲートライン７にゲート信号ＧＶが供給されていない期
間中に、第１の補助容量ライン８ａの電位ＳＣａと、第
２の補助容量ライン８ｂの電位ＳＣｂの極性が反転す
る。そして、全てのゲートライン７にゲート信号ＧＶが
供給されると、再び垂直スタート信号ＳＴＶのパルスが
立ち上がり、それに同期して１行目のゲートライン７に
ゲート信号ＧＶが供給され、同様の動作を繰り返す。First, the pulse of the gate signal GV1 rises in response to the fall of the pulse of the vertical start signal STV, the gate signal GV1 is supplied to the gate line 7 of the first row, and the TFT 9 connected thereto is turned on. . Then, the pulse of the horizontal start signal STH rises,
In synchronization with the fall of this pulse, the first horizontal clock signal CK is selected in the period in which the gate line 7 of the first row is selected.
The H pulse rises. While the gate signal GV1 is being supplied to the gate line 7 of the first row, the pulses of the horizontal clock signal CKH sequentially rise, and the drain lines 5 are sequentially selected in synchronization with the rising of these pulses, and the sequential video The signal voltage VD is applied to the pixel electrode 6, the first auxiliary capacitance 10a, and the second auxiliary capacitance 10b via the TFT 9. It should be noted that the first video signal voltage VDa corresponds to the pixel electrode 6 and the first auxiliary capacitance 10a.
In addition, the second video signal voltage VDb is applied to the pixel electrode 6 and the second auxiliary capacitance 10b. When the video signal voltage VD is applied to all the drain lines 5, the gate signal GV1 is not supplied to the gate line 7 of the first row,
The TFT 9 connected to this is turned off. Then, the pulses of the gate signal GV2 and the gate signal GV3 sequentially rise, and the gate signal GV2,
The gate signal GV3 is applied to the gate lines 7 in the third row, and the above operation is repeated. The TFT 9 connected to the gate line 7 is in the off state, that is,
During a period in which the gate signal GV is not supplied to the gate line 7, the polarities of the potential SCa of the first auxiliary capacitance line 8a and the potential SCb of the second auxiliary capacitance line 8b are inverted. Then, when the gate signal GV is supplied to all the gate lines 7, the pulse of the vertical start signal STV rises again, and the gate signal GV is supplied to the gate line 7 of the first row in synchronization therewith, and the same operation is performed. repeat.
【００２４】図５は、第１の実施形態にかかる表示装置
の駆動方法を示す信号波形図であり、ゲートライン方向
に隣り合う画素領域における１フレーム間の信号波形を
示している。図５（ａ）は、第１の補助容量１０ａの信
号波形を示し、図５（ｂ）は、第２の補助容量１０ｂの
信号波形を示すこととする。図５（ａ）に示す信号波形
は図１１とほぼ同様であるが、図５（ｂ）に示す信号波
形は、ちょうど図１１と極性が反転したものである。FIG. 5 is a signal waveform diagram showing a driving method of the display device according to the first embodiment, and shows a signal waveform during one frame in pixel regions adjacent in the gate line direction. 5A shows the signal waveform of the first auxiliary capacitance 10a, and FIG. 5B shows the signal waveform of the second auxiliary capacitance 10b. The signal waveform shown in FIG. 5 (a) is almost the same as that in FIG. 11, but the signal waveform shown in FIG. 5 (b) has the polarity exactly inverted from that in FIG.
【００２５】本実施形態におけるアクティブマトリクス
型表示装置は、画素電極が形成される画素領域ごとに配
置される補助容量と、行方向に並ぶ複数の画素電極に一
体化して形成され、行方向に並ぶ補助容量電極を一つお
きに連結する第１及び第２の補助容量ラインとを有し、
１フレーム期間ごとにその極性が反転する第１のビデオ
信号電圧と、第１のビデオ信号電圧とは逆の極性を有す
る第２のビデオ信号電圧のいずれかを、スイッチング素
子を介して画素電極に印加することによって表示を行う
ことにより、補助容量ラインによる、いわゆるドット反
転駆動を実現することができる。そして、このアクティ
ブマトリクス型表示装置は、スイッチング素子がオンと
なる期間、第１の補助容量ラインを有する第１の補助容
量には、第１のビデオ信号電圧を供給すると同時に、第
２の補助容量ラインを有する第２の補助容量には第２の
ビデオ信号電圧を供給するが、スイッチング素子がオフ
となる動作を行うときに、第１及び第２の補助容量に供
給された電圧が流出してしまう。しかし、このアクティ
ブマトリクス型表示装置は、スイッチング素子がオフと
なる期間、第１の補助容量ラインには、第１の補助容量
が保持する電圧の極性へレベルが変化する第１の補助容
量電圧を供給し、第２の補助容量ラインには、第１の補
助容量電圧とは逆の極性を有し、第１の補助容量が保持
する電圧の極性へレベルが変化する第２の補助容量電圧
を供給することにより、スイッチング素子のオフ動作に
よって変動した第１及び第２の補助容量の電圧を補填す
ることができ、さらに、第１及び第２の補助容量に供給
された電圧を増幅することができる。The active matrix display device according to the present embodiment is formed integrally with an auxiliary capacitor arranged in each pixel region in which a pixel electrode is formed and a plurality of pixel electrodes arranged in the row direction, and arranged in the row direction. First and second auxiliary capacitance lines connecting every other auxiliary capacitance electrode,
Either the first video signal voltage whose polarity is inverted every one frame period or the second video signal voltage having the opposite polarity to the first video signal voltage is applied to the pixel electrode through the switching element. By performing display by applying the voltage, so-called dot inversion drive by the auxiliary capacitance line can be realized. The active matrix type display device supplies the first video signal voltage to the first auxiliary capacitance having the first auxiliary capacitance line at the same time as the second auxiliary capacitance while the switching element is on. A second video signal voltage is supplied to the second auxiliary capacitor having a line, but when the switching element is turned off, the voltage supplied to the first and second auxiliary capacitors flows out. I will end up. However, in this active matrix display device, the first auxiliary capacitance voltage whose level changes to the polarity of the voltage held by the first auxiliary capacitance is applied to the first auxiliary capacitance line while the switching element is off. The second auxiliary capacitance line is supplied with a second auxiliary capacitance voltage having a polarity opposite to that of the first auxiliary capacitance voltage and changing in level to the polarity of the voltage held by the first auxiliary capacitance. By supplying the voltage, it is possible to compensate for the voltages of the first and second auxiliary capacitors that have changed due to the OFF operation of the switching element, and further to amplify the voltage supplied to the first and second auxiliary capacitors. it can.
【００２６】本実施形態では、ドット反転駆動を行うこ
とにより、隣接するビデオ信号電圧による影響を解消し
て、容量結合による画像のムラを防ぐ。さらに、スイッ
チング素子がオフとなる期間に第１及び第２の補助容量
ラインに対し、第１もしくは第２の補助容量電圧のいず
れかをそれぞれ印加することによって、ビデオ信号電圧
の振幅を狭くすることもできるため、消費電力を削減す
ることができる。In the present embodiment, the dot inversion drive is performed to eliminate the influence of the adjacent video signal voltage and prevent the image unevenness due to the capacitive coupling. Further, the amplitude of the video signal voltage is narrowed by applying either the first or second auxiliary capacitance voltage to the first and second auxiliary capacitance lines during the period when the switching element is off. Therefore, power consumption can be reduced.
【００２７】なお、本実施形態では、できるだけ画像の
ムラやフリッカを小さくするために第１及び第２の補助
容量ラインが、１つの画素電極を単位として、行方向に
おいて交互に補助容量電極を有する構成としていたが、
本発明はこれに限定されることはなく、連続する画素電
極の複数列を単位として、交互に補助容量電極を有する
構成としても構わない。例えば、ＲＧＢの原色を表示す
る３つの画素電極を一つの単位として、この単位ごとに
第１もしくは第２の補助容量ラインのいずれかに補助容
量電極を有する構成としても構わない。In the present embodiment, the first and second auxiliary capacitance lines have auxiliary capacitance electrodes alternately in the row direction with one pixel electrode as a unit in order to reduce image unevenness and flicker as much as possible. Although it was configured,
The present invention is not limited to this, and a plurality of columns of continuous pixel electrodes may be used as a unit to alternately have auxiliary capacitance electrodes. For example, three pixel electrodes displaying the RGB primary colors may be set as one unit, and each unit may have an auxiliary capacitance electrode on either the first or second auxiliary capacitance line.
【００２８】ところで、本実施形態においては、図２に
示されるように、第１の補助容量ライン８ａ及び第２の
補助容量ライン８ｂが、全ての補助容量電極１０ｘに重
畳して形成されている。そして、第２の補助容量ライン
８ｂと第２の補助容量１０ｂを形成する補助容量電極１
０ｚが存在する画素領域にのみ、第１の補助容量ライン
８ａと補助容量電極１０ｚと連続する半導体層とが重畳
する重畳部分１３に寄生容量ＣPARが発生する。By the way, in this embodiment, as shown in FIG. 2, the first auxiliary capacitance line 8a and the second auxiliary capacitance line 8b are formed so as to overlap all the auxiliary capacitance electrodes 10x. . Then, the auxiliary capacitance electrode 1 forming the second auxiliary capacitance line 8b and the second auxiliary capacitance 10b.
Only in the pixel region where 0z exists, a parasitic capacitance C PAR is generated in the overlapping portion 13 where the first auxiliary capacitance line 8a and the semiconductor layer continuous with the auxiliary capacitance electrode 10z overlap.
【００２９】そこで、第２の実施の形態について説明す
る。第２の実施形態は、寄生容量Ｃ PARが第２の補助容
量１０ｂにのみ形成されていることに起因する問題を解
決するものである。図６は、第２の実施形態にかかる表
示パネルの平面図であり、図７は、その等価回路図であ
る。第１の実施形態と同様の構成については、同じ番号
を付し、説明を省略する。Therefore, the second embodiment will be described.
It In the second embodiment, the parasitic capacitance C PARIs the second auxiliary
Solve the problem caused by being formed only in quantity 10b
To decide. FIG. 6 is a table according to the second embodiment.
8 is a plan view of the display panel, and FIG. 7 is an equivalent circuit diagram thereof.
It The same numbers are used for the same configurations as in the first embodiment.
Is attached and the description is omitted.
【００３０】本実施形態が、第１の実施形態と異なる点
は、補助容量電極１０ｙを有する画素領域内に、補助容
量電極１０ｙから延びて形成され、第２の補助容量ライ
ン８ｂに重畳するダミー配線１４が設けられている点で
ある。このダミー配線１４は、補助容量を形成しない第
２の補助容量ライン８ｂとの重畳部分１３’を形成する
ことにより、補助容量電極１０ｚと第１の補助容量ライ
ン８ａとの重畳部分１３における寄生容量ＣPARと等し
い寄生容量ＣPAR'を形成する。The present embodiment is different from the first embodiment in that a dummy is formed in the pixel region having the auxiliary capacitance electrode 10y so as to extend from the auxiliary capacitance electrode 10y and overlaps with the second auxiliary capacitance line 8b. The point is that the wiring 14 is provided. The dummy wiring 14 forms the overlapping portion 13 ′ with the second auxiliary capacitance line 8 b that does not form the auxiliary capacitance, so that the parasitic capacitance in the overlapping portion 13 with the auxiliary capacitance electrode 10 z and the first auxiliary capacitance line 8 a. forming an equal C PAR parasitic capacitance C PAR '.
【００３１】第１の実施形態においては、補助容量電極
１０ｚと第１の補助容量ライン８ａとの重畳部分１３に
のみ寄生容量ＣPARが発生することにより、補助容量電
極１０ｚを有する第２の補助容量１０ｂの電位のみが低
下していた。そのため、補助容量電極１０ｙが存在する
画素領域と、補助容量電極１０ｚが存在する画素領域と
の間に、各画素領域内の画素電極６に最適な対向電極電
圧の大きさに差が生じ、コントラストのばらつきやフリ
ッカが発生していた。しかし、本実施形態では、第１の
補助容量電極１０ｘにダミー配線１４を形成することに
より、第１の補助容量電極１０ｘとは補助容量を形成し
ない第２の補助容量ライン８ｂとダミー配線１４が重畳
する重畳部分１３’を形成し、そこで寄生容量ＣPAR'を
発生させた。その結果、第１の補助容量１０ａ及び第２
の補助容量１０ｂの間で極性のバランスを取ることによ
り、各画素電極６に最適な対向電極電圧の大きさの差を
なくすことができ、この差に起因するコントラストのば
らつきやフリッカを解消することができる。In the first embodiment, the parasitic capacitance C PAR is generated only in the overlapping portion 13 of the auxiliary capacitance electrode 10z and the first auxiliary capacitance line 8a, so that the second auxiliary electrode having the auxiliary capacitance electrode 10z is formed. Only the potential of the capacitor 10b was lowered. Therefore, a difference occurs in the magnitude of the optimum counter electrode voltage for the pixel electrode 6 in each pixel region between the pixel region in which the auxiliary capacitance electrode 10y is present and the pixel region in which the auxiliary capacitance electrode 10z is present. There were variations and flicker. However, in the present embodiment, by forming the dummy wiring 14 on the first auxiliary capacitance electrode 10x, the second auxiliary capacitance line 8b and the dummy wiring 14 which do not form an auxiliary capacitance with the first auxiliary capacitance electrode 10x are formed. An overlapping portion 13 ′ that overlaps was formed, and a parasitic capacitance C PAR ′ was generated there. As a result, the first auxiliary capacitance 10a and the second auxiliary capacitance 10a
By balancing the polarities among the auxiliary capacitors 10b, it is possible to eliminate the difference in the magnitude of the counter electrode voltage that is optimal for each pixel electrode 6, and eliminate the variations in contrast and flicker due to this difference. You can
【００３２】次に、第３の実施形態について説明する。
図８は、第３の実施形態にかかる表示パネルの平面図で
あり、図９は、その等価回路図である。第１の実施形態
と同様の構成については、同じ番号を付し、説明を省略
する。本実施形態において、ドレインライン５及び画素
電極６の配置は第１及び第２の実施形態と同様である。Next, a third embodiment will be described.
FIG. 8 is a plan view of the display panel according to the third embodiment, and FIG. 9 is an equivalent circuit diagram thereof. The same numbers are given to the same configurations as those in the first embodiment, and the description thereof will be omitted. In this embodiment, the arrangement of the drain line 5 and the pixel electrode 6 is the same as in the first and second embodiments.
【００３３】本実施形態が、第１及び第２の実施形態と
異なる点は、ゲートライン７が、画素電極の中央部分
に、第１の補助容量ライン８ａ及び第２の補助容量ライ
ン８ｂの間に挟まれるように配置されているという点で
ある。また、各画素領域において、ゲートライン７と一
体的に形成され、ＴＦＴ９を構成するゲート電極は、ゲ
ートライン７を境界線として、補助容量電極１０ｘが配
置されている方の領域に形成されている。The present embodiment is different from the first and second embodiments in that the gate line 7 is located in the central portion of the pixel electrode between the first auxiliary capacitance line 8a and the second auxiliary capacitance line 8b. It is arranged so that it is sandwiched between. In each pixel region, the gate electrode that is integrally formed with the gate line 7 and forms the TFT 9 is formed in the region where the auxiliary capacitance electrode 10x is arranged with the gate line 7 as a boundary line. .
【００３４】第２の実施形態では、本来必要な補助容量
電極に加えてダミー配線が設けられていたため、パター
ンの複雑化及び開口率の低下を招いていた。しかし、本
実施形態では、ゲートライン７が第１の補助容量ライン
８ａ及び第２の補助容量ライン８ｂの間に配置されてい
ることにより、全ての補助容量電極１０ｘが、補助容量
を構成する第１の補助容量ライン８ａもしくは第２の補
助容量ライン８ｂのいずれかにのみ重畳するため、重畳
部分１３及び重畳部分１３’そのものをなくし、重畳部
分に発生する寄生容量ＣPARをも解消することができ
る。さらに、本実施形態では、第２の補助容量ライン８
ｂとＴＦＴ９との間の距離を短縮して配線抵抗を小さく
することができる。そして、第１の実施形態における補
助容量電極１０ｚや第２の実施形態におけるダミー配線
１４の形成に要する半導体層の面積を削減することがで
きるため、開口率が向上する。In the second embodiment, since dummy wirings are provided in addition to the originally necessary auxiliary capacitance electrodes, the pattern is complicated and the aperture ratio is lowered. However, in this embodiment, since the gate line 7 is arranged between the first auxiliary capacitance line 8a and the second auxiliary capacitance line 8b, all the auxiliary capacitance electrodes 10x form the auxiliary capacitance. Since it is superposed only on either the first auxiliary capacitance line 8a or the second auxiliary capacitance line 8b, it is possible to eliminate the superposed portion 13 and the superposed portion 13 'themselves and eliminate the parasitic capacitance C PAR generated in the superposed portion. it can. Further, in the present embodiment, the second auxiliary capacitance line 8
It is possible to reduce the wiring resistance by shortening the distance between b and the TFT 9. Since the area of the semiconductor layer required for forming the auxiliary capacitance electrode 10z in the first embodiment and the dummy wiring 14 in the second embodiment can be reduced, the aperture ratio is improved.
【００３５】なお、各実施形態において、ダブルゲート
型のＴＦＴを例示したが、本発明はこれに限定されず、
ゲート電極は１つでもそれ以上でも構わない。また、補
助容量ラインをゲートラインと同じ層に形成していた
が、補助容量ラインをゲートラインと別の層に形成して
も、本発明を実施することができる。In each embodiment, the double gate type TFT is illustrated, but the present invention is not limited to this.
The number of gate electrodes may be one or more. Further, although the auxiliary capacitance line is formed in the same layer as the gate line, the present invention can be implemented by forming the auxiliary capacitance line in a different layer from the gate line.
【００３６】さらに、各実施形態において、アクティブ
マトリクス型液晶表示装置を例示してきたが、本発明は
これに限定されず、アクティブマトリクス型のＥＬ表示
装置にも適用することができる。Further, although the active matrix type liquid crystal display device has been illustrated in each of the embodiments, the present invention is not limited to this, and can be applied to an active matrix type EL display device.
【００３７】[0037]
【発明の効果】 本発明は、アクティブマトリクス型表
示装置を、第１の基板上に形成される画素電極と、画素
電極に接続されるスイッチング素子と、画素電極が形成
される画素領域ごとに配置される補助容量電極と、複数
の画素電極に対応して配置される第１の補助容量ライン
とが対向してなる第１の補助容量と、複数の画素電極に
対応して配置される第２の補助容量ラインと、補助容量
電極とが対向してなる第２の補助容量とを有する構成と
し、１フレーム期間ごとにその極性が反転する第１のビ
デオ信号電圧もしくは、第１のビデオ信号とは逆の極性
を有する第２のビデオ信号電圧のいずれかを、画素電極
に印加することによって表示を行うことにより、補助容
量ラインによる、いわゆるドット反転駆動を実現するこ
とができるアクティブマトリクス型表示装置の駆動方法
である。そして、スイッチング素子がオンとなる期間に
は、第１の補助容量を構成する補助容量電極に対して、
第１のビデオ信号電圧を供給すると同時に、第２の補助
容量を構成する補助容量電極に対して、第２のビデオ信
号電圧を供給するが、スイッチング素子がオフとなる動
作を行うときに、第１及び第２の補助容量に供給された
電圧が流出してしまう。しかし、スイッチング素子がオ
フとなる期間には、第１の補助容量ラインに対して、第
１の補助容量が保持する電圧の極性へレベルが変化する
第１の補助容量電圧を供給すると同時に、補助容量電極
に対向する第２の補助容量ラインに対して、第１の補助
容量電圧とは逆の極性を有し、第１の補助容量が保持す
る電圧の極性へレベルが変化する第２の補助容量電圧を
供給することにより、スイッチング素子のオフ動作によ
って変動した第１及び第２の補助容量が保持する電圧を
補填し、増幅することができる。According to the present invention, an active matrix type display device is arranged in each pixel area in which a pixel electrode formed on a first substrate, a switching element connected to the pixel electrode, and the pixel electrode is formed. A first auxiliary capacitance formed by opposing a first auxiliary capacitance line arranged corresponding to the plurality of pixel electrodes, and a second auxiliary capacitance arranged corresponding to the plurality of pixel electrodes. And a first video signal voltage or a first video signal whose polarity is inverted every frame period. Is a second video signal voltage having a reverse polarity, which is applied to the pixel electrode to perform display, thereby realizing so-called dot inversion drive by the auxiliary capacitance line. This is a method of driving a bus matrix type display device. Then, during the period when the switching element is turned on, with respect to the auxiliary capacitance electrode that constitutes the first auxiliary capacitance,
At the same time as supplying the first video signal voltage, the second video signal voltage is supplied to the auxiliary capacitance electrode forming the second auxiliary capacitance, but when the switching element is turned off, The voltage supplied to the first and second auxiliary capacitors will flow out. However, while the switching element is off, the first auxiliary capacitance voltage whose level changes to the polarity of the voltage held by the first auxiliary capacitance is supplied to the first auxiliary capacitance line, and at the same time, the auxiliary capacitance is supplied. A second auxiliary having a polarity opposite to that of the first auxiliary capacitance voltage with respect to the second auxiliary capacitance line facing the capacitance electrode, and the level of which changes to the polarity of the voltage held by the first auxiliary capacitance. By supplying the capacitance voltage, it is possible to compensate for and amplify the voltage held by the first and second auxiliary capacitances that has changed due to the OFF operation of the switching element.
【００３８】また、上記の構成のアクティブマトリクス
型表示装置で、１フレーム期間ごとにその極性が反転す
る第１のビデオ信号電圧もしくは、第１のビデオ信号と
は逆の極性を有する第２のビデオ信号電圧のいずれか
を、画素電極及び補助容量電極に印加することによって
表示を行うアクティブマトリクス型表示装置の駆動方法
において、スイッチング素子がオンとなる期間には、第
１の補助容量が配置される画素電極及び第１の補助容量
を構成する補助容量電極に対しては第１のビデオ信号電
圧を供給し、第２の補助容量が配置される画素電極及び
前記第２の補助容量を構成する補助容量電極に対しては
第２のビデオ信号電圧を供給し、スイッチング素子がオ
フとなる期間には、第１の補助容量ラインに供給される
第１の補助容量電圧が、第１のビデオ信号電圧と同じ極
性へレベルが変化し、第２の補助容量ラインにされる第
２の補助容量電圧が、第２のビデオ信号電圧と同じ極性
へレベルが変化することによって、スイッチング素子の
オフ動作によって変動した第１及び第２の補助容量が保
持する電圧を補填し、さらに増幅することができる。In the active matrix type display device having the above-mentioned structure, the first video signal voltage whose polarity is inverted every frame period or the second video signal having a polarity opposite to that of the first video signal. In a method of driving an active matrix display device which performs display by applying one of signal voltages to a pixel electrode and an auxiliary capacitance electrode, a first auxiliary capacitance is arranged during a period when a switching element is turned on. A first video signal voltage is supplied to the pixel electrode and the auxiliary capacitance electrode forming the first auxiliary capacitance, and the pixel electrode on which the second auxiliary capacitance is arranged and the auxiliary capacitance forming the second auxiliary capacitance. A second video signal voltage is supplied to the capacitance electrode, and a first auxiliary capacitance voltage is supplied to the first auxiliary capacitance line during a period in which the switching element is off. , By changing the level to the same polarity as the first video signal voltage and changing the level of the second auxiliary capacitance voltage applied to the second auxiliary capacitance line to the same polarity as the second video signal voltage, The voltages held by the first and second auxiliary capacitors that have changed due to the OFF operation of the switching element can be compensated for and further amplified.
【００３９】また、上記の構成のアクティブマトリクス
型表示装置で、１フレーム期間ごとにその極性が反転す
る第１のビデオ信号電圧もしくは、前記第１のビデオ信
号とは逆の極性を有する第２のビデオ信号電圧のいずれ
かを、画素電極に印加することによって表示を行うアク
ティブマトリクス型表示装置の駆動方法において、スイ
ッチング素子がオンとなる期間には、第１の補助容量が
配置される画素電極及び第１の補助容量を構成する補助
容量電極に対しては第１のビデオ信号電圧を、第１の補
助容量ラインに対しては第１のビデオ信号電圧とは逆の
極性を有する第１の補助容量電圧を供給し、第２の補助
容量が配置される画素電極及び前記第２の補助容量を構
成する補助容量電極に対しては第２のビデオ信号電圧
を、第２の補助容量ラインに対しては第２のビデオ信号
電圧とは逆の極性を有する第２の補助容量電圧を供給
し、スイッチング素子がオフとなる期間には、第１の補
助容量電圧が第１のビデオ信号電圧と同じ極性へレベル
が変化し、第２の補助容量電圧が第２のビデオ信号電圧
と同じ極性へレベルが変化することにより、スイッチン
グ素子のオフ動作によって変動した第１及び第２の補助
容量が保持する電圧を補填した上、さらに増幅すること
ができる。Further, in the active matrix type display device having the above-mentioned structure, the first video signal voltage whose polarity is inverted every one frame period or the second video signal having a polarity opposite to that of the first video signal. In a method for driving an active matrix display device which performs display by applying one of video signal voltages to a pixel electrode, a pixel electrode in which a first auxiliary capacitor is arranged during a period in which a switching element is turned on and A first video signal voltage is applied to the auxiliary capacitance electrode forming the first auxiliary capacitance, and a first auxiliary signal having a polarity opposite to the first video signal voltage is applied to the first auxiliary capacitance line. A second video signal voltage is supplied to the pixel electrode on which the second storage capacitor is arranged and the second storage capacitor which supplies the capacitance voltage and the second storage capacitor. A second auxiliary capacitance voltage having a polarity opposite to that of the second video signal voltage is supplied to IN, and the first auxiliary capacitance voltage is set to the first video signal during a period in which the switching element is off. The level changes to the same polarity as the voltage and the level of the second auxiliary capacitance voltage changes to the same polarity as the second video signal voltage, so that the first and second auxiliary capacitances changed by the OFF operation of the switching element. The voltage held by can be compensated and further amplified.
【００４０】さらに、このアクティブマトリクス型表示
装置には、第２の基板上に共通電極が配置され、この共
通電極に対して一定の電圧を印加することにより、面積
の大きな共通電極の電圧の変動がなくなるため、より低
い電圧及び消費電力によってアクティブマトリクス型表
示装置を駆動することができる。Further, in this active matrix type display device, a common electrode is arranged on the second substrate, and by applying a constant voltage to the common electrode, the voltage of the common electrode having a large area fluctuates. Therefore, the active matrix display device can be driven with lower voltage and power consumption.
【００４１】さらに、スイッチング素子のオフ期間にお
いて、スイッチング素子がオフした直後に、第１及び第
２の補助容量電圧のレベルがすることにより、スイッチ
ング素子のオフ動作による影響を受けにくく、第１及び
第２の補助容量の保持する電圧の変動が少ないうちに変
動した補助容量の電荷を補填することができるため、よ
り多くの電荷を第１及び第２の補助容量の保持する電圧
を増幅するために用いることができる。Further, during the OFF period of the switching element, the levels of the first and second auxiliary capacitance voltages are set immediately after the switching element is turned off, so that the switching element is less likely to be affected by the OFF operation. Since the changed charge of the auxiliary capacitance can be compensated for while the fluctuation of the voltage held by the second auxiliary capacitor is small, more charges are amplified for amplifying the voltage held by the first and second auxiliary capacitors. Can be used for.
【００４２】その結果、低消費電力で、表示品位の高い
アクティブマトリクス型表示装置を提供することができ
る。As a result, it is possible to provide an active matrix type display device with low power consumption and high display quality.
【図１】アクティブマトリクス型表示装置の表示パネル
の平面図である。FIG. 1 is a plan view of a display panel of an active matrix type display device.
【図２】本発明の第１の実施形態にかかる表示パネルの
平面図である。FIG. 2 is a plan view of the display panel according to the first embodiment of the present invention.
【図３】本発明の第１の実施形態にかかる表示パネルの
等価回路図である。FIG. 3 is an equivalent circuit diagram of the display panel according to the first embodiment of the present invention.
【図４】本発明の第１の実施形態にかかる表示パネルに
おける各信号の関係を示すタイミングチャートである。FIG. 4 is a timing chart showing a relationship between signals in the display panel according to the first embodiment of the present invention.
【図５】本発明の第１の実施形態にかかる表示装置の駆
動方法を示す信号波形図である。FIG. 5 is a signal waveform diagram showing a driving method of the display device according to the first embodiment of the present invention.
【図６】本発明の第２の実施形態にかかる表示パネルの
平面図である。FIG. 6 is a plan view of a display panel according to a second embodiment of the present invention.
【図７】本発明の第２の実施形態にかかる表示パネルの
等価回路図である。FIG. 7 is an equivalent circuit diagram of a display panel according to a second embodiment of the present invention.
【図８】本発明の第３の実施形態にかかる表示パネルの
平面図である。FIG. 8 is a plan view of a display panel according to a third embodiment of the present invention.
【図９】本発明の第３の実施形態にかかる表示パネルの
等価回路図である。FIG. 9 is an equivalent circuit diagram of a display panel according to a third embodiment of the present invention.
【図１０】従来の表示パネルの等価回路図である。FIG. 10 is an equivalent circuit diagram of a conventional display panel.
【図１１】従来の表示装置の駆動方法を示す信号波形図
である。FIG. 11 is a signal waveform diagram showing a driving method of a conventional display device.
【図１２】垂直反転駆動及びドット反転駆動を示す概念
図である。FIG. 12 is a conceptual diagram showing vertical inversion drive and dot inversion drive.
１：表示パネル ２：ドレインドライバ ３：ゲートドライバ ４：表示領域 ５：ドレインライン ６：画素電極 ７：ゲートライン ８ａ：第１の補助容量ライン ８ｂ：第２の補助容量ライン ９：ＴＦＴ １０ａ：第１の補助容量 １０ｂ：第２の補助容量 １１：対向電極 １２：液晶容量 １３，１３’：重畳部分 １４：ダミー配線 １０５：ドレインライン １０７：ゲートライン １０８：補助容量ライン １０９：ＴＦＴ １１０：補助容量 １１１：対向電極 １１２：液晶容量 1: Display panel 2: Drain driver 3: Gate driver 4: Display area 5: Drain line 6: Pixel electrode 7: Gate line 8a: First auxiliary capacitance line 8b: second auxiliary capacitance line 9: TFT 10a: first auxiliary capacitance 10b: second auxiliary capacitance 11: Counter electrode 12: Liquid crystal capacity 13, 13 ': superposed portion 14: Dummy wiring 105: drain line 107: Gate line 108: auxiliary capacitance line 109: TFT 110: auxiliary capacity 111: Counter electrode 112: Liquid crystal capacity
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｃ (72)発明者 横山 良一 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H092 GA13 GA17 JA24 JB21 JB62 JB66 JB69 NA01 NA26 PA06 2H093 NA16 NA31 NA43 NC11 NC34 NC35 ND15 ND39 NE03 5C006 AC11 AC25 AC27 AF42 AF43 AF44 AF69 AF71 BB16 BC03 BC12 FA22 FA47 5C080 AA10 BB05 DD05 DD06 DD26 EE28 FF11 JJ02 JJ04 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 624 G09G 3/20 624C (72) Inventor Ryoichi Yokoyama 2-5 Keihanhondori, Moriguchi-shi, Osaka No. 5 Sanyo Electric Co., Ltd. F term (reference) 2H092 GA13 GA17 JA24 JB21 JB62 JB66 JB69 NA01 NA26 PA06 2H093 NA16 NA31 NA43 NC11 NC34 NC35 ND15 ND39 NE03 5C006 AC11 AC25 AC27 AF42 AF43 AF44 AF69 AF71 BB16 BC5 BC080 FA22 FA22 AA10 BB05 DD05 DD06 DD26 EE28 FF11 JJ02 JJ04
Claims (5)
の画素電極と、前記画素電極それぞれに接続されるスイ
ッチング素子と、前記画素電極が配置される画素領域ご
とにそれぞれ配置される補助容量電極と、各行の前記画
素電極に対応して配置される第１及び第２の補助容量ラ
インと、前記第１または第２の補助容量ラインのいずれ
かと前記補助容量電極とが対向してなる第１及び第２の
補助容量とを有し、１フレーム期間ごとにその極性が反
転する第１のビデオ信号電圧もしくは、前記第１のビデ
オ信号とは逆の極性を有する第２のビデオ信号電圧のい
ずれかを、前記画素電極及び前記補助容量電極に印加す
ることによって表示を行うアクティブマトリクス型表示
装置の駆動方法において、前記スイッチング素子がオフ
となる期間にレベルが変化する第１及び第２の補助容量
電圧を、前記第１及び第２の補助容量ラインにそれぞれ
供給することにより、前記第１及び第２の補助容量が保
持する電圧を増幅することを特徴とするアクティブマト
リクス型表示装置の駆動方法。1. A plurality of pixel electrodes arranged in a matrix on a first substrate, a switching element connected to each of the pixel electrodes, and a pixel region in which the pixel electrode is arranged. The auxiliary capacitance electrode, the first and second auxiliary capacitance lines arranged corresponding to the pixel electrodes in each row, and either one of the first or second auxiliary capacitance lines and the auxiliary capacitance electrode face each other. And a second video signal having a polarity opposite to that of the first video signal voltage, the polarity of which is reversed every frame period. In a driving method of an active matrix display device which performs display by applying one of the voltages to the pixel electrode and the auxiliary capacitance electrode, a level is applied during a period in which the switching element is off. Is supplied to the first and second auxiliary capacitance lines, respectively, to amplify the voltage held by the first and second auxiliary capacitances. And method for driving an active matrix display device.
の画素電極と、前記画素電極それぞれに接続されるスイ
ッチング素子と、前記画素電極が配置される画素領域ご
とにそれぞれ配置される補助容量電極と、各行の前記画
素電極に対応して配置される第１及び第２の補助容量ラ
インと、前記第１または第２の補助容量ラインのいずれ
かと前記補助容量電極とが対向してなる第１及び第２の
補助容量とを有し、１フレーム期間ごとにその極性が反
転する第１のビデオ信号電圧もしくは、前記第１のビデ
オ信号とは逆の極性を有する第２のビデオ信号電圧のい
ずれかを、前記画素電極及び前記補助容量電極に印加す
ることによって表示を行うアクティブマトリクス型表示
装置の駆動方法において、前記スイッチング素子がオン
となる期間には、前記第１の補助容量が配置される画素
電極及び前記第１の補助容量を構成する前記補助容量電
極に対しては前記第１のビデオ信号電圧を供給し、前記
第２の補助容量が配置される画素電極及び前記第２の補
助容量を構成する前記補助容量電極に対しては前記第２
のビデオ信号電圧を供給し、前記スイッチング素子がオ
フとなる期間には、前記第１の補助容量ラインに供給さ
れる第１の補助容量電圧が、前記第１のビデオ信号電圧
と同じ極性へレベルが変化し、前記第２の補助容量ライ
ンに供給される第２の補助容量電圧が、前記第２のビデ
オ信号電圧と同じ極性へレベルが変化することにより、
前記第１及び第２の補助容量が保持する電圧を増幅する
ことを特徴とするアクティブマトリクス型表示装置の駆
動方法。2. A plurality of pixel electrodes arranged in a matrix on a first substrate, a switching element connected to each of the pixel electrodes, and a pixel region in which the pixel electrode is arranged. The auxiliary capacitance electrode, the first and second auxiliary capacitance lines arranged corresponding to the pixel electrodes in each row, and either one of the first or second auxiliary capacitance lines and the auxiliary capacitance electrode face each other. And a second video signal having a polarity opposite to that of the first video signal voltage, the polarity of which is reversed every frame period. In a method of driving an active matrix display device which performs display by applying one of the voltages to the pixel electrode and the auxiliary capacitance electrode, a period in which the switching element is turned on is The first video signal voltage is supplied to the pixel electrode where the first auxiliary capacitance is arranged and the auxiliary capacitance electrode which constitutes the first auxiliary capacitance, and the second auxiliary capacitance is arranged. The pixel electrode and the auxiliary capacitance electrode forming the second auxiliary capacitance
Of the video signal voltage and the switching element is turned off, the first auxiliary capacitance voltage supplied to the first auxiliary capacitance line has a level of the same polarity as the first video signal voltage. And the level of the second auxiliary capacitance voltage supplied to the second auxiliary capacitance line changes to the same polarity as the second video signal voltage,
A method for driving an active matrix display device, which comprises amplifying a voltage held by the first and second auxiliary capacitors.
の画素電極と、前記画素電極それぞれに接続されるスイ
ッチング素子と、前記画素電極が形成される画素領域ご
とにそれぞれ配置される補助容量電極と、各行の前記画
素電極に対応して配置される第１及び第２の補助容量ラ
インと、前記第１の補助容量ラインと前記補助容量電極
とが対向してなる第１の補助容量と、前記第２の補助容
量ラインと前記補助容量電極とが対向してなる第２の補
助容量とを有し、１フレーム期間ごとにその極性が反転
する第１のビデオ信号電圧もしくは、前記第１のビデオ
信号とは逆の極性を有する第２のビデオ信号電圧のいず
れかを、前記画素電極に印加することによって表示を行
うアクティブマトリクス型表示装置の駆動方法におい
て、前記スイッチング素子がオンとなる期間には、前記
第１の補助容量が配置される画素電極及び前記第１の補
助容量を構成する前記補助容量電極に対しては前記第１
のビデオ信号電圧を、前記第１の補助容量ラインに対し
ては前記第１のビデオ信号電圧とは逆の極性を有する第
１の補助容量電圧を供給し、前記第２の補助容量が配置
される画素電極及び前記第２の補助容量を構成する前記
補助容量電極に対しては前記第２のビデオ信号電圧を、
前記第２の補助容量ラインに対しては前記第２のビデオ
信号電圧とは逆の極性を有する第２の補助容量電圧を供
給し、前記スイッチング素子がオフとなる期間には、前
記第１の補助容量電圧が前記第１のビデオ信号電圧と同
じ極性へレベルが変化し、前記第２の補助容量電圧が前
記第２のビデオ信号電圧と同じ極性へレベルが変化する
ことにより、前記第１及び第２の補助容量が保持する電
圧を増幅することを特徴とするアクティブマトリクス型
表示装置の駆動方法。3. A plurality of pixel electrodes arranged in a matrix on a first substrate, a switching element connected to each of the pixel electrodes, and a pixel region in which the pixel electrode is formed, respectively. An auxiliary capacitance electrode, first and second auxiliary capacitance lines arranged corresponding to the pixel electrodes in each row, and a first auxiliary in which the first auxiliary capacitance line and the auxiliary capacitance electrode face each other. A first video signal voltage having a capacitance and a second auxiliary capacitance in which the second auxiliary capacitance line and the auxiliary capacitance electrode are opposed to each other, and the polarity of which is inverted every frame period; or In the driving method of the active matrix display device, which performs display by applying one of the second video signal voltages having a polarity opposite to that of the first video signal to the pixel electrode, the switching is performed. In the period in which the element is turned on, the first electrode is provided for the pixel electrode in which the first auxiliary capacitance is arranged and the auxiliary capacitance electrode forming the first auxiliary capacitance.
Is supplied to the first auxiliary capacitance line, a first auxiliary capacitance voltage having a polarity opposite to that of the first video signal voltage is supplied to the first auxiliary capacitance line, and the second auxiliary capacitance is arranged. The second video signal voltage to the pixel electrode and the auxiliary capacitance electrode forming the second auxiliary capacitance,
A second auxiliary capacitance voltage having a polarity opposite to that of the second video signal voltage is supplied to the second auxiliary capacitance line, and the first auxiliary capacitance voltage is supplied during a period in which the switching element is turned off. The level of the auxiliary capacitance voltage changes to the same polarity as that of the first video signal voltage, and the level of the second auxiliary capacitance voltage changes to the same polarity as that of the second video signal voltage. A method for driving an active matrix display device, which comprises amplifying a voltage held by a second storage capacitor.
は、第２の基板上に共通電極が配置され、前記共通電極
に対して一定の電圧を印加することを特徴とする請求項
１乃至請求項３のいずれかに記載のアクティブマトリク
ス型表示装置の駆動方法。4. The active matrix display device according to claim 1, wherein a common electrode is arranged on the second substrate, and a constant voltage is applied to the common electrode. A method for driving an active matrix display device according to any one of 1.
において、前記スイッチング素子がオフした直後に、第
１及び第２の補助容量電圧のレベルが変化することを特
徴とする請求項１乃至請求項４のいずれかに記載のアク
ティブマトリクス型表示装置の駆動方法。5. The level of the first and second auxiliary capacitance voltages changes immediately after the switching element is turned off during the period when the switching element is turned off. A method for driving an active matrix display device according to any one of 1.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001350509A JP3960780B2 (en) | 2001-11-15 | 2001-11-15 | Driving method of active matrix display device |
| TW91137567A TW573291B (en) | 2001-11-15 | 2002-12-27 | Active matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001350509A JP3960780B2 (en) | 2001-11-15 | 2001-11-15 | Driving method of active matrix display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150127A true JP2003150127A (en) | 2003-05-23 |
| JP3960780B2 JP3960780B2 (en) | 2007-08-15 |
Family
ID=19162995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001350509A Expired - Lifetime JP3960780B2 (en) | 2001-11-15 | 2001-11-15 | Driving method of active matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3960780B2 (en) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004040545A1 (en) * | 2002-10-29 | 2004-05-13 | Toshiba Matsushita Display Technology Co., Ltd. | Flat display device |
| JP2005156764A (en) * | 2003-11-25 | 2005-06-16 | Sanyo Electric Co Ltd | Display device |
| JP2005257929A (en) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | Active matrix display device |
| JP2006011392A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Display device |
| JP2006011398A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Liquid crystal display device |
| JP2006011393A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Display device |
| JP2006011405A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Display device |
| JP2006011394A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Display device |
| JP2006145923A (en) * | 2004-11-22 | 2006-06-08 | Sanyo Electric Co Ltd | Display device |
| JP2006154430A (en) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | Display device |
| JP2006154545A (en) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | Liquid crystal display device |
| JP2006154088A (en) * | 2004-11-26 | 2006-06-15 | Sanyo Electric Co Ltd | Active matrix type liquid crystal display device |
| US7079100B2 (en) | 2002-12-20 | 2006-07-18 | Sanyo Electric Co., Ltd. | Active matrix type display |
| JP2006235572A (en) * | 2005-02-23 | 2006-09-07 | Samsung Sdi Co Ltd | Liquid crystal display device performing dot inversion and method of driving the same |
| JP2008058761A (en) * | 2006-09-01 | 2008-03-13 | Epson Imaging Devices Corp | Electrooptical device, driving circuit, and electronic equipment |
| JP2008058762A (en) * | 2006-09-01 | 2008-03-13 | Epson Imaging Devices Corp | Electrooptical device, driving circuit, and electronic equipment |
| JP2008083320A (en) * | 2006-09-27 | 2008-04-10 | Seiko Epson Corp | Electro-optical device, driving method thereof, and electronic device |
| US7417615B2 (en) | 2004-03-04 | 2008-08-26 | Sanyo Electric Co., Ltd. | Active matrix liquid crystal display device |
| CN100437731C (en) * | 2004-05-21 | 2008-11-26 | 三洋电机株式会社 | Display device |
| JP2009053710A (en) * | 2008-10-16 | 2009-03-12 | Epson Imaging Devices Corp | Electro-optical device, drive circuit and electronic equipment |
| JP2010008576A (en) * | 2008-06-25 | 2010-01-14 | Toshiba Mobile Display Co Ltd | Liquid crystal display, and method of driving liquid crystal display |
| US7920117B2 (en) | 2004-05-21 | 2011-04-05 | Sanyo Electric Co., Ltd. | Liquid crystal display apparatus |
| JP2011191773A (en) * | 2011-04-28 | 2011-09-29 | Sanyo Electric Co Ltd | Display device |
| WO2013031552A1 (en) * | 2011-08-26 | 2013-03-07 | シャープ株式会社 | Liquid-crystal display device and method for driving same |
| WO2014192763A1 (en) * | 2013-05-29 | 2014-12-04 | 堺ディスプレイプロダクト株式会社 | Display device |
| JP2016200833A (en) * | 2009-12-25 | 2016-12-01 | 株式会社半導体エネルギー研究所 | Display device |
| JP2017033024A (en) * | 2006-09-29 | 2017-02-09 | 株式会社半導体エネルギー研究所 | Display device |
-
2001
- 2001-11-15 JP JP2001350509A patent/JP3960780B2/en not_active Expired - Lifetime
Cited By (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7133004B2 (en) | 2002-10-29 | 2006-11-07 | Toshiba Matsushita Display Technology Co., Ltd. | Flat display device |
| WO2004040545A1 (en) * | 2002-10-29 | 2004-05-13 | Toshiba Matsushita Display Technology Co., Ltd. | Flat display device |
| JPWO2004040545A1 (en) * | 2002-10-29 | 2006-03-02 | 東芝松下ディスプレイテクノロジー株式会社 | Flat panel display |
| US7079100B2 (en) | 2002-12-20 | 2006-07-18 | Sanyo Electric Co., Ltd. | Active matrix type display |
| JP2005156764A (en) * | 2003-11-25 | 2005-06-16 | Sanyo Electric Co Ltd | Display device |
| US7417615B2 (en) | 2004-03-04 | 2008-08-26 | Sanyo Electric Co., Ltd. | Active matrix liquid crystal display device |
| US7633479B2 (en) | 2004-03-10 | 2009-12-15 | Sanyo Electric Co., Ltd. | Active matrix liquid crystal display device |
| JP2005257929A (en) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | Active matrix display device |
| CN100390839C (en) * | 2004-03-10 | 2008-05-28 | 三洋电机株式会社 | Active matrix liquid crystal display device |
| JP2006011398A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Liquid crystal display device |
| JP2006011394A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Display device |
| CN100437731C (en) * | 2004-05-21 | 2008-11-26 | 三洋电机株式会社 | Display device |
| JP2006011405A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Display device |
| JP2006011393A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Display device |
| JP2006011392A (en) * | 2004-05-21 | 2006-01-12 | Sanyo Electric Co Ltd | Display device |
| JP4738055B2 (en) * | 2004-05-21 | 2011-08-03 | 三洋電機株式会社 | Liquid crystal display |
| US7920117B2 (en) | 2004-05-21 | 2011-04-05 | Sanyo Electric Co., Ltd. | Liquid crystal display apparatus |
| JP2006145923A (en) * | 2004-11-22 | 2006-06-08 | Sanyo Electric Co Ltd | Display device |
| JP2006154088A (en) * | 2004-11-26 | 2006-06-15 | Sanyo Electric Co Ltd | Active matrix type liquid crystal display device |
| US7777737B2 (en) | 2004-11-26 | 2010-08-17 | Sanyo Electric Co., Ltd. | Active matrix type liquid crystal display device |
| US7728805B2 (en) * | 2004-11-30 | 2010-06-01 | Sanyo Electric Co., Ltd. | Liquid crystal display capable of making flicker difficult to be observed and reducing power consumption |
| JP2006154545A (en) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | Liquid crystal display device |
| JP2006154430A (en) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | Display device |
| JP2006235572A (en) * | 2005-02-23 | 2006-09-07 | Samsung Sdi Co Ltd | Liquid crystal display device performing dot inversion and method of driving the same |
| JP2008058761A (en) * | 2006-09-01 | 2008-03-13 | Epson Imaging Devices Corp | Electrooptical device, driving circuit, and electronic equipment |
| JP2008058762A (en) * | 2006-09-01 | 2008-03-13 | Epson Imaging Devices Corp | Electrooptical device, driving circuit, and electronic equipment |
| US8013850B2 (en) | 2006-09-01 | 2011-09-06 | Sony Corporation | Electrooptic device, driving circuit, and electronic device |
| JP2008083320A (en) * | 2006-09-27 | 2008-04-10 | Seiko Epson Corp | Electro-optical device, driving method thereof, and electronic device |
| JP2017033024A (en) * | 2006-09-29 | 2017-02-09 | 株式会社半導体エネルギー研究所 | Display device |
| US11237445B2 (en) | 2006-09-29 | 2022-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US10527902B2 (en) | 2006-09-29 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US10048558B2 (en) | 2006-09-29 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2010008576A (en) * | 2008-06-25 | 2010-01-14 | Toshiba Mobile Display Co Ltd | Liquid crystal display, and method of driving liquid crystal display |
| JP2009053710A (en) * | 2008-10-16 | 2009-03-12 | Epson Imaging Devices Corp | Electro-optical device, drive circuit and electronic equipment |
| JP2016200833A (en) * | 2009-12-25 | 2016-12-01 | 株式会社半導体エネルギー研究所 | Display device |
| US9852703B2 (en) | 2009-12-25 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
| JP2019003222A (en) * | 2009-12-25 | 2019-01-10 | 株式会社半導体エネルギー研究所 | Display device |
| US10255868B2 (en) | 2009-12-25 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
| JP2019194736A (en) * | 2009-12-25 | 2019-11-07 | 株式会社半導体エネルギー研究所 | Display device |
| JP2011191773A (en) * | 2011-04-28 | 2011-09-29 | Sanyo Electric Co Ltd | Display device |
| WO2013031552A1 (en) * | 2011-08-26 | 2013-03-07 | シャープ株式会社 | Liquid-crystal display device and method for driving same |
| US20160012793A1 (en) * | 2013-05-29 | 2016-01-14 | Sakai Display Products Corporation | Display Apparatus |
| US9754547B2 (en) * | 2013-05-29 | 2017-09-05 | Sakai Display Products Corporation | Display apparatus |
| WO2014192763A1 (en) * | 2013-05-29 | 2014-12-04 | 堺ディスプレイプロダクト株式会社 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3960780B2 (en) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3960780B2 (en) | Driving method of active matrix display device | |
| CN101669162B (en) | Liquid crystal display | |
| JP3960781B2 (en) | Active matrix display device | |
| US5526012A (en) | Method for driving active matris liquid crystal display panel | |
| US7903072B2 (en) | Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size | |
| KR100668544B1 (en) | Liquid crystal display device | |
| KR101026802B1 (en) | Liquid crystal display and driving method thereof | |
| KR101018755B1 (en) | Liquid crystal display | |
| US7928941B2 (en) | Electro-optical device, driving circuit and electronic apparatus | |
| JPH075852A (en) | Method for removal of cross talk in liquid-crystal display device and liquid-crystal display device | |
| JPH10171412A (en) | Active matrix type liquid crystal display device | |
| JP2006085131A (en) | Liquid crystal display | |
| US8299998B2 (en) | Liquid crystal display device with first and second image signals about a middle voltage | |
| JP3063670B2 (en) | Matrix display device | |
| KR100595798B1 (en) | Liquid crystal display device | |
| JP2007025644A (en) | Liquid crystal display panel driving method, liquid crystal display panel using this driving method and driving module used for driving this liquid crystal display panel | |
| JPH07318901A (en) | Active matrix liquid crystal display device and its driving method | |
| JPH07181927A (en) | Image display device | |
| US20050046620A1 (en) | Thin film transistor LCD structure and driving method thereof | |
| JP3128965B2 (en) | Active matrix liquid crystal display | |
| US7079100B2 (en) | Active matrix type display | |
| JP2005128101A (en) | Liquid crystal display device | |
| KR100965587B1 (en) | The liquid crystal display device and the method for driving the same | |
| KR100538720B1 (en) | Active matrix display device | |
| JP5418388B2 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3960780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |