JP2003143831A - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JP2003143831A JP2003143831A JP2001340793A JP2001340793A JP2003143831A JP 2003143831 A JP2003143831 A JP 2003143831A JP 2001340793 A JP2001340793 A JP 2001340793A JP 2001340793 A JP2001340793 A JP 2001340793A JP 2003143831 A JP2003143831 A JP 2003143831A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transistor
- signal
- terminal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ＩＧＢＴ，ＭＯＳＦＥＴなどの絶縁ゲート形ト
ランジスタをスイッチングさせるために好適なゲート駆
動回路を提供する。 【解決手段】ゲート駆動回路３５を駆動電源部３１，コ
ンプリメンタルバッファ部３２，ゲート抵抗３３，信号
生成部３６で構成し、この信号生成部３６により、外部
から指令されるオン，オフ信号のうち、微小期間のオフ
信号の後のオン信号のときのＩＧＢＴ１１のターンオン
時間を長くし、これにより対向アームの主スイッチのフ
リーホイールダイオードの逆回復責務を軽減して、該ダ
イオードの破損を防止する。
ランジスタをスイッチングさせるために好適なゲート駆
動回路を提供する。 【解決手段】ゲート駆動回路３５を駆動電源部３１，コ
ンプリメンタルバッファ部３２，ゲート抵抗３３，信号
生成部３６で構成し、この信号生成部３６により、外部
から指令されるオン，オフ信号のうち、微小期間のオフ
信号の後のオン信号のときのＩＧＢＴ１１のターンオン
時間を長くし、これにより対向アームの主スイッチのフ
リーホイールダイオードの逆回復責務を軽減して、該ダ
イオードの破損を防止する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体電力変換
回路に用いられるＩＧＢＴ，ＭＯＳＦＥＴ等の絶縁ゲー
ト形トランジスタをスイッチングさせるためのゲート駆
動回路に関する。
回路に用いられるＩＧＢＴ，ＭＯＳＦＥＴ等の絶縁ゲー
ト形トランジスタをスイッチングさせるためのゲート駆
動回路に関する。
【０００２】
【従来の技術】図６は、この種のゲート駆動回路の従来
例を示す回路構成図であり、１０は絶縁ゲート形トラン
ジスタとしてのＩＧＢＴ１１とダイオード（フリーホイ
ールダイオードとも称する）１２とを逆並列接続してな
る主スイッチ、３０はＩＧＢＴ１１をスイッチングさせ
るためのゲート駆動回路である。
例を示す回路構成図であり、１０は絶縁ゲート形トラン
ジスタとしてのＩＧＢＴ１１とダイオード（フリーホイ
ールダイオードとも称する）１２とを逆並列接続してな
る主スイッチ、３０はＩＧＢＴ１１をスイッチングさせ
るためのゲート駆動回路である。
【０００３】このゲート駆動回路３０には順バイアス電
圧を供給する順バイアス電源３１ａと逆バイアス電圧を
供給する逆バイアス電源３１ｂとを直列接続してなる駆
動電源部３１と、ＮＰＮトランジスタ３２ａとＰＮＰト
ランジスタ３２ｂとをコンプリメンタリー接続してなる
コンプリメンタルバッファ部３２と、ゲート抵抗３３
と、ＮＰＮトランジスタ３４ａと抵抗３４ｂとからなる
信号伝達部３４とを備えている。
圧を供給する順バイアス電源３１ａと逆バイアス電圧を
供給する逆バイアス電源３１ｂとを直列接続してなる駆
動電源部３１と、ＮＰＮトランジスタ３２ａとＰＮＰト
ランジスタ３２ｂとをコンプリメンタリー接続してなる
コンプリメンタルバッファ部３２と、ゲート抵抗３３
と、ＮＰＮトランジスタ３４ａと抵抗３４ｂとからなる
信号伝達部３４とを備えている。
【０００４】この信号伝達部３４は外部から指令される
オン，オフ信号のうち、該オン信号に基づきコンプリメ
ンタルバッファ部３２のＮＰＮトランジスタ３２ａをオ
ンさせると共にＰＮＰトランジスタ３２ｂをオフさせ、
また、前記オフ信号に基づきコンプリメンタルバッファ
部３２のＮＰＮトランジスタ３２ａをオフさせると共に
ＰＮＰトランジスタ３２ｂをオンさせる動作をする。
オン，オフ信号のうち、該オン信号に基づきコンプリメ
ンタルバッファ部３２のＮＰＮトランジスタ３２ａをオ
ンさせると共にＰＮＰトランジスタ３２ｂをオフさせ、
また、前記オフ信号に基づきコンプリメンタルバッファ
部３２のＮＰＮトランジスタ３２ａをオフさせると共に
ＰＮＰトランジスタ３２ｂをオンさせる動作をする。
【０００５】図７（イ），（ロ）は、図６の動作を説明
する波形図である。
する波形図である。
【０００６】すなわち、図７（イ）は、外部から指令さ
れるオン，オフ信号のうち、オフ信号の期間が十分に長
いときのオン，オフ信号とＩＧＢＴ１１のゲート−エミ
ッタ電圧（ＶGE）との関係を示し、時刻ｔ1でオン信号
からオフ信号に変化すると、ＶGEは順バイアス電圧から
スレッショルド電圧まで滑らかに低下し、一旦、前記ス
レッショルド電圧の状態を継続し、その後、ＶGEは逆バ
イアス電圧まで滑らかに低下する。次に、時刻ｔ2でオ
フ信号からオン信号に変化すると、ＶGEは逆バイアス電
圧からスレッショルド電圧まで滑らかに上昇し、一旦、
前記スレッショルド電圧の状態を継続し、その後、ＶGE
は順バイアス電圧まで滑らかに上昇する。
れるオン，オフ信号のうち、オフ信号の期間が十分に長
いときのオン，オフ信号とＩＧＢＴ１１のゲート−エミ
ッタ電圧（ＶGE）との関係を示し、時刻ｔ1でオン信号
からオフ信号に変化すると、ＶGEは順バイアス電圧から
スレッショルド電圧まで滑らかに低下し、一旦、前記ス
レッショルド電圧の状態を継続し、その後、ＶGEは逆バ
イアス電圧まで滑らかに低下する。次に、時刻ｔ2でオ
フ信号からオン信号に変化すると、ＶGEは逆バイアス電
圧からスレッショルド電圧まで滑らかに上昇し、一旦、
前記スレッショルド電圧の状態を継続し、その後、ＶGE
は順バイアス電圧まで滑らかに上昇する。
【０００７】また図７（ロ）は、前記オン，オフ信号の
うち、オフ信号期間が微小のときの該オン，オフ信号と
ＩＧＢＴ１１のゲート−エミッタ電圧（ＶGE）との関係
を示し、時刻ｔ1でオン信号からオフ信号に変化する
と、ＶGEは順バイアス電圧からスレッショルド電圧まで
滑らかに低下し、一旦、前記スレッショルド電圧の状態
を継続する。この継続期間中の時刻ｔ3で前記オン，オ
フ信号がオフ信号からオン信号に変化すると、ＶGEは、
一旦、前記スレッショルド電圧の状態を継続し、その
後、順バイアス電圧まで滑らかに上昇する。
うち、オフ信号期間が微小のときの該オン，オフ信号と
ＩＧＢＴ１１のゲート−エミッタ電圧（ＶGE）との関係
を示し、時刻ｔ1でオン信号からオフ信号に変化する
と、ＶGEは順バイアス電圧からスレッショルド電圧まで
滑らかに低下し、一旦、前記スレッショルド電圧の状態
を継続する。この継続期間中の時刻ｔ3で前記オン，オ
フ信号がオフ信号からオン信号に変化すると、ＶGEは、
一旦、前記スレッショルド電圧の状態を継続し、その
後、順バイアス電圧まで滑らかに上昇する。
【０００８】図７（ロ）に示した如きオン，オフ信号の
タイミングでは、時刻ｔ3直後には、上述の如く、ＶGE
が前記スレッショルド電圧であることから、このスレッ
ショルド電圧から順バイアス電圧までＶGEが上昇する際
の変化速度は、図７（イ）のときに比して速くなり、従
って、このときにはＩＧＢＴ１１のターンオン時間も短
くなることが知られている。
タイミングでは、時刻ｔ3直後には、上述の如く、ＶGE
が前記スレッショルド電圧であることから、このスレッ
ショルド電圧から順バイアス電圧までＶGEが上昇する際
の変化速度は、図７（イ）のときに比して速くなり、従
って、このときにはＩＧＢＴ１１のターンオン時間も短
くなることが知られている。
【０００９】
【発明が解決しようとする課題】図８は、図６に示した
主スイッチ及びゲート駆動回路と同様構成の主スイッチ
１０，２０とゲート駆動回路３０，４０とからなるイン
バータの１相分の回路構成図であり、図示のリアクトル
Ｌは配線のインダクタンス成分を示している。
主スイッチ及びゲート駆動回路と同様構成の主スイッチ
１０，２０とゲート駆動回路３０，４０とからなるイン
バータの１相分の回路構成図であり、図示のリアクトル
Ｌは配線のインダクタンス成分を示している。
【００１０】図９は、図８に示した回路構成におけるケ
ート駆動回路３０が図７（ロ）に示す状態で動作すると
きの各部の波形図である。
ート駆動回路３０が図７（ロ）に示す状態で動作すると
きの各部の波形図である。
【００１１】図９において、主スイッチ２０側（以下、
Ｕ相側とも称する）のゲート−エミッタ電圧ＶGE（Ｕ）
が逆バイアス電圧の状態で、ゲート駆動回路３０へのオ
ン，オフ信号Ｓが、例えば、５マイクロ秒程度の微小期
間オンからオフに変化すると、主スイッチ１０側（以
下、Ｘ相側とも称する）のゲート−エミッタ電圧Ｖ
GE（Ｘ）が順バイアス電圧の状態からスレッショルド電
圧まで滑らかに低下し、一旦、このスレッショルド電圧
の状態を継続する。前記スレッショルド電圧の期間中に
主スイッチ１０のＩＧＢＴ１１がターンオフを開始する
のでコレクタ−エミッタ電圧ＶCE（Ｘ）が増大し、電流
Ｉ（Ｘ）が減少すると共に、コレクタ−エミッタ電圧Ｖ
CE（Ｕ）が減少し、電流Ｉ（Ｕ）が増大する。このＶCE
（Ｕ）は主スイッチ２０のフリーホイールダイオードに
かかる電圧であり、Ｉ（Ｕ）は前記フライホイールダイ
オードの順方向に流れる転流電流である。
Ｕ相側とも称する）のゲート−エミッタ電圧ＶGE（Ｕ）
が逆バイアス電圧の状態で、ゲート駆動回路３０へのオ
ン，オフ信号Ｓが、例えば、５マイクロ秒程度の微小期
間オンからオフに変化すると、主スイッチ１０側（以
下、Ｘ相側とも称する）のゲート−エミッタ電圧Ｖ
GE（Ｘ）が順バイアス電圧の状態からスレッショルド電
圧まで滑らかに低下し、一旦、このスレッショルド電圧
の状態を継続する。前記スレッショルド電圧の期間中に
主スイッチ１０のＩＧＢＴ１１がターンオフを開始する
のでコレクタ−エミッタ電圧ＶCE（Ｘ）が増大し、電流
Ｉ（Ｘ）が減少すると共に、コレクタ−エミッタ電圧Ｖ
CE（Ｕ）が減少し、電流Ｉ（Ｕ）が増大する。このＶCE
（Ｕ）は主スイッチ２０のフリーホイールダイオードに
かかる電圧であり、Ｉ（Ｕ）は前記フライホイールダイ
オードの順方向に流れる転流電流である。
【００１２】次に、主スイッチ２０のフライホイールダ
イオード２２に電流が流れており、上述のオン，オフ信
号Ｓがオンからオフに変化してスレッショルド電圧にな
っている期間中に、前記信号Ｓがオフからオンに変化す
ると、ＶGE（Ｘ）は、一旦、前記スレッショルド電圧の
状態を継続し、その後、順バイアス電圧まで滑らかに上
昇する。このＶGE（Ｘ）が滑らかに上昇するタイミング
から、主スイッチ１０のＩＧＢＴ１１がターンオンを開
始するのでコレクタ−エミッタ電圧ＶCE（Ｘ）が減少
し、電流Ｉ（Ｘ）が増大すると共に、コレクタ−エミッ
タ電圧ＶCE（Ｕ）が増大し、電流Ｉ（Ｕ）が減少する。
このＩ（Ｘ）は主スイッチ１０のＩＧＢＴ１１に流れる
ターンオン電流である。このとき、ＶGE（Ｘ）が前記ス
レッショルド電圧からゲート抵抗３３とＩＧＢＴ１１の
入力静電容量によって決まるエクスポネンシャルカーブ
にて順バイアス電圧まで上昇する。この時、ＩＧＢＴ１
１の入力静電容量に電荷が残留した状態から順バイアス
電圧が印加されるためＩＧＢＴ１１のターンオン速度も
速くなる。従って、このときにはＩＧＢＴ１１のターン
オン時間も短くなり、その結果、図８に示したリアクト
ルＬやＩＧＢＴ１１のターンオン時の大きなｄＶ／ｄｔ
などに起因して、ＶCE（Ｕ）に振動現象が発生すると共
に、前記フリーホイールダイオードの電流の逆回復電流
も大きくなる。
イオード２２に電流が流れており、上述のオン，オフ信
号Ｓがオンからオフに変化してスレッショルド電圧にな
っている期間中に、前記信号Ｓがオフからオンに変化す
ると、ＶGE（Ｘ）は、一旦、前記スレッショルド電圧の
状態を継続し、その後、順バイアス電圧まで滑らかに上
昇する。このＶGE（Ｘ）が滑らかに上昇するタイミング
から、主スイッチ１０のＩＧＢＴ１１がターンオンを開
始するのでコレクタ−エミッタ電圧ＶCE（Ｘ）が減少
し、電流Ｉ（Ｘ）が増大すると共に、コレクタ−エミッ
タ電圧ＶCE（Ｕ）が増大し、電流Ｉ（Ｕ）が減少する。
このＩ（Ｘ）は主スイッチ１０のＩＧＢＴ１１に流れる
ターンオン電流である。このとき、ＶGE（Ｘ）が前記ス
レッショルド電圧からゲート抵抗３３とＩＧＢＴ１１の
入力静電容量によって決まるエクスポネンシャルカーブ
にて順バイアス電圧まで上昇する。この時、ＩＧＢＴ１
１の入力静電容量に電荷が残留した状態から順バイアス
電圧が印加されるためＩＧＢＴ１１のターンオン速度も
速くなる。従って、このときにはＩＧＢＴ１１のターン
オン時間も短くなり、その結果、図８に示したリアクト
ルＬやＩＧＢＴ１１のターンオン時の大きなｄＶ／ｄｔ
などに起因して、ＶCE（Ｕ）に振動現象が発生すると共
に、前記フリーホイールダイオードの電流の逆回復電流
も大きくなる。
【００１３】上述の如く微小期間のＩＧＢＴ１１のオフ
動作からオン動作になる状態では、ＩＧＢＴ１１のター
ンオン時間が速くなり、従って、主スイッチ１０のアー
ムと対抗するアームの主スイッチ２０のフリーホイール
ダイオード２２の逆回復する際の電圧変化（ｄＶ／ｄ
ｔ）及び跳ね上がり電圧が、図７（イ）に示したオン，
オフ信号のときより大きくなり、その結果、フリーホイ
ールダイドード（図８の例では、ダイオード２２）に過
電圧が印加され、この過電圧と前述の逆回復電流とによ
り短絡破壊をする恐れがある。
動作からオン動作になる状態では、ＩＧＢＴ１１のター
ンオン時間が速くなり、従って、主スイッチ１０のアー
ムと対抗するアームの主スイッチ２０のフリーホイール
ダイオード２２の逆回復する際の電圧変化（ｄＶ／ｄ
ｔ）及び跳ね上がり電圧が、図７（イ）に示したオン，
オフ信号のときより大きくなり、その結果、フリーホイ
ールダイドード（図８の例では、ダイオード２２）に過
電圧が印加され、この過電圧と前述の逆回復電流とによ
り短絡破壊をする恐れがある。
【００１４】このダイオード２２が短絡破壊をすると、
付随的にアーム短絡が発生し、従って、主スイッチ１
０，２０全体が破損する恐れがあった。
付随的にアーム短絡が発生し、従って、主スイッチ１
０，２０全体が破損する恐れがあった。
【００１５】この発明の目的は、前記オン，オフ信号を
生成するためのＰＷＭ演算やノイズなどに起因した上述
の如き微小なオフ信号期間の後に続くオン信号期間に生
ずる対向アームのフリーホイールダイオードの厳しい逆
回復責務を軽減し、該ダイドードの破損を防止できるゲ
ート駆動回路を提供することにある。
生成するためのＰＷＭ演算やノイズなどに起因した上述
の如き微小なオフ信号期間の後に続くオン信号期間に生
ずる対向アームのフリーホイールダイオードの厳しい逆
回復責務を軽減し、該ダイドードの破損を防止できるゲ
ート駆動回路を提供することにある。
【００１６】
【課題を解決するための手段】第１の発明は、絶縁ゲー
ト形トランジスタをスイッチングさせるためのゲート駆
動回路において、外部から指令されるオン，オフ信号の
うち、オン信号に基づく前記絶縁ゲート形トランジスタ
のターンオン時のゲート電圧の変化率を低減する機能を
具備したことを特徴とする。
ト形トランジスタをスイッチングさせるためのゲート駆
動回路において、外部から指令されるオン，オフ信号の
うち、オン信号に基づく前記絶縁ゲート形トランジスタ
のターンオン時のゲート電圧の変化率を低減する機能を
具備したことを特徴とする。
【００１７】第２の発明は前記第１の発明のゲート駆動
回路において、前記ゲート駆動回路は順バイアス電源と
逆バイアス電源とを直列接続した駆動電源部と、この駆
動電源部の中間接続点と前記絶縁ゲート形トランジスタ
のエミッタ端子またはソース端子とを接続する接続線
と、前記駆動電源部の両端に接続されるＮＰＮ，ＰＮＰ
のコンプリメンタルバッファ部と、このコンプリメンタ
ルバッファ部の出力端と前記絶縁ゲート形トランジスタ
のゲート端子との間に接続されるゲート抵抗と、前記オ
ン信号に基づき前記絶縁ゲート形トランジスタのターン
オン時のゲート電圧の変化率を低減するための前記コン
プリメンタルバッファ部への入力信号を生成する信号生
成部とを備えたことを特徴とする。
回路において、前記ゲート駆動回路は順バイアス電源と
逆バイアス電源とを直列接続した駆動電源部と、この駆
動電源部の中間接続点と前記絶縁ゲート形トランジスタ
のエミッタ端子またはソース端子とを接続する接続線
と、前記駆動電源部の両端に接続されるＮＰＮ，ＰＮＰ
のコンプリメンタルバッファ部と、このコンプリメンタ
ルバッファ部の出力端と前記絶縁ゲート形トランジスタ
のゲート端子との間に接続されるゲート抵抗と、前記オ
ン信号に基づき前記絶縁ゲート形トランジスタのターン
オン時のゲート電圧の変化率を低減するための前記コン
プリメンタルバッファ部への入力信号を生成する信号生
成部とを備えたことを特徴とする。
【００１８】第３の発明は前記第１の発明のゲート駆動
回路において、前記ゲート駆動回路は順バイアス電源と
逆バイアス電源とを直列接続した駆動電源部と、この駆
動電源部の中間接続点と前記絶縁ゲート形トランジスタ
のエミッタ端子またはソース端子とを接続する接続線
と、前記駆動電源部の順バイアス電源端にコレクタ端子
が接続される第１から第ｎ（ｎ≧２）のＮＰＮトランジ
スタと、前記第２から第ｎのＮＰＮトランジスタそれぞ
れのベース端子より、これらのＮＰＮトランジスタを前
記オン信号が発せられてから互いに異なる遅延時間の後
オンさせる前記（ｎ−１）個の遅延回路部と、前記それ
ぞれのＮＰＮトランジスタのエミッタ端子と前記絶縁ゲ
ート形トランジスタのゲート端子との間にそれぞれ接続
される前記ｎ個のオンゲート抵抗と、前記駆動電源部の
逆バイアス電源端にコレクタ端子が接続されるＰＮＰト
ランジスタと、前記ＰＮＰトランジスタのエミッタ端子
と前記絶縁ゲート形トランジスタのゲート端子との間に
接続されるオフゲート抵抗と、前記オン，オフ信号を、
前記第１のＮＰＮトランジスタおよびＰＮＰトランジス
タのベース端子と前記（ｎ−１）個の遅延回路部それぞ
れの入力端の並列接続点とに伝達する信号伝達部とを備
えたことを特徴とする。
回路において、前記ゲート駆動回路は順バイアス電源と
逆バイアス電源とを直列接続した駆動電源部と、この駆
動電源部の中間接続点と前記絶縁ゲート形トランジスタ
のエミッタ端子またはソース端子とを接続する接続線
と、前記駆動電源部の順バイアス電源端にコレクタ端子
が接続される第１から第ｎ（ｎ≧２）のＮＰＮトランジ
スタと、前記第２から第ｎのＮＰＮトランジスタそれぞ
れのベース端子より、これらのＮＰＮトランジスタを前
記オン信号が発せられてから互いに異なる遅延時間の後
オンさせる前記（ｎ−１）個の遅延回路部と、前記それ
ぞれのＮＰＮトランジスタのエミッタ端子と前記絶縁ゲ
ート形トランジスタのゲート端子との間にそれぞれ接続
される前記ｎ個のオンゲート抵抗と、前記駆動電源部の
逆バイアス電源端にコレクタ端子が接続されるＰＮＰト
ランジスタと、前記ＰＮＰトランジスタのエミッタ端子
と前記絶縁ゲート形トランジスタのゲート端子との間に
接続されるオフゲート抵抗と、前記オン，オフ信号を、
前記第１のＮＰＮトランジスタおよびＰＮＰトランジス
タのベース端子と前記（ｎ−１）個の遅延回路部それぞ
れの入力端の並列接続点とに伝達する信号伝達部とを備
えたことを特徴とする。
【００１９】第４の発明は、絶縁ゲート形トランジスタ
をスイッチングさせるためのゲート駆動回路において、
外部から指令されるオン，オフ信号のうち、オフ信号が
予め定めた期間より短いときに、その直後のオン信号に
基づく前記絶縁ゲート形トランジスタのターンオン時の
ゲート電圧の変化率を低減する機能を具備したことを特
徴とする。
をスイッチングさせるためのゲート駆動回路において、
外部から指令されるオン，オフ信号のうち、オフ信号が
予め定めた期間より短いときに、その直後のオン信号に
基づく前記絶縁ゲート形トランジスタのターンオン時の
ゲート電圧の変化率を低減する機能を具備したことを特
徴とする。
【００２０】第５の発明は前記第４の発明のゲート駆動
回路において、前記ゲート駆動回路は順バイアス電源と
逆バイアス電源とを直列接続した駆動電源部と、この駆
動電源部の中間接続点と前記絶縁ゲート形トランジスタ
のエミッタ端子またはソース端子とを接続する接続線
と、前記駆動電源部の順バイアス電源端にコレクタ端子
が接続される第１および第２のＮＰＮトランジスタと、
第２のＮＰＮトランジスタのベース端子より、該ＮＰＮ
トランジスタを前記オン信号が発せられてから予め定め
た遅延時間の後オンさせる遅延回路部と、前記それぞれ
のＮＰＮトランジスタのエミッタ端子と前記絶縁ゲート
形トランジスタのゲート端子との間にそれぞれ接続され
る前記２個のオンゲート抵抗と、前記駆動電源部の逆バ
イアス電源端にコレクタ端子が接続されるＰＮＰトラン
ジスタと、前記ＰＮＰトランジスタのエミッタ端子と前
記絶縁ゲート形トランジスタのゲート端子との間に接続
されるオフゲート抵抗と、前記オン，オフ信号を第１の
ＮＰＮトランジスタおよびＰＮＰトランジスタのベース
端子と前記遅延回路部の入力とに伝達する信号伝達部
と、前記オフ信号が予め定めた期間より長いときに、前
記遅延回路部の動作をバイパスさせるバイパススイッチ
部とを備えたことを特徴とする。
回路において、前記ゲート駆動回路は順バイアス電源と
逆バイアス電源とを直列接続した駆動電源部と、この駆
動電源部の中間接続点と前記絶縁ゲート形トランジスタ
のエミッタ端子またはソース端子とを接続する接続線
と、前記駆動電源部の順バイアス電源端にコレクタ端子
が接続される第１および第２のＮＰＮトランジスタと、
第２のＮＰＮトランジスタのベース端子より、該ＮＰＮ
トランジスタを前記オン信号が発せられてから予め定め
た遅延時間の後オンさせる遅延回路部と、前記それぞれ
のＮＰＮトランジスタのエミッタ端子と前記絶縁ゲート
形トランジスタのゲート端子との間にそれぞれ接続され
る前記２個のオンゲート抵抗と、前記駆動電源部の逆バ
イアス電源端にコレクタ端子が接続されるＰＮＰトラン
ジスタと、前記ＰＮＰトランジスタのエミッタ端子と前
記絶縁ゲート形トランジスタのゲート端子との間に接続
されるオフゲート抵抗と、前記オン，オフ信号を第１の
ＮＰＮトランジスタおよびＰＮＰトランジスタのベース
端子と前記遅延回路部の入力とに伝達する信号伝達部
と、前記オフ信号が予め定めた期間より長いときに、前
記遅延回路部の動作をバイパスさせるバイパススイッチ
部とを備えたことを特徴とする。
【００２１】この発明によれば、絶縁ゲート形トランジ
スタをスイッチングさせるためのゲート駆動回路に外部
から指令されるオン，オフ信号のうち、オン信号に基づ
く前記絶縁ゲート形トランジスタのターンオン時のゲー
ト電圧の変化率を低減することにより、微小なオフ信号
が与えられた後のオン信号のときにも対向アームのフリ
ーホイールダイオードの動作責務が過大になるのを抑制
し、該ダイオードの破損を防止することができる。
スタをスイッチングさせるためのゲート駆動回路に外部
から指令されるオン，オフ信号のうち、オン信号に基づ
く前記絶縁ゲート形トランジスタのターンオン時のゲー
ト電圧の変化率を低減することにより、微小なオフ信号
が与えられた後のオン信号のときにも対向アームのフリ
ーホイールダイオードの動作責務が過大になるのを抑制
し、該ダイオードの破損を防止することができる。
【００２２】
【発明の実施の形態】図１は、この発明の第１の実施例
を示すゲート駆動回路の回路構成図であり、図６に示し
た従来例回路と同一機能を有するものには同一符号を付
している。
を示すゲート駆動回路の回路構成図であり、図６に示し
た従来例回路と同一機能を有するものには同一符号を付
している。
【００２３】すなわち、図1に示したゲート駆動回路３
５には、図６に示した従来のゲート駆動回路３０におけ
る信号伝達部３４に代えて、ＮＰＮトランジスタ３６ａ
と抵抗３６ｂとコンデンサ３６ｃとからなる信号生成部
３６を備えている。
５には、図６に示した従来のゲート駆動回路３０におけ
る信号伝達部３４に代えて、ＮＰＮトランジスタ３６ａ
と抵抗３６ｂとコンデンサ３６ｃとからなる信号生成部
３６を備えている。
【００２４】この信号生成部３６は外部から指令される
オン，オフ信号がオフ信号からオン信号に変化したとき
にはＮＰＮトランジスタ３６ａはオンからオフに変わ
り、コンデンサ３６ｃの端子電圧は、ＮＰＮトランジス
タ３６ａがオフした直後から抵抗３６ｂとコンデンサ３
６ｃの時定数に従って、エクスポネンシャルカーブにて
上昇する。この上昇するコンデンサ３６ｃの端子電圧が
コンプリメンタルバッファ部３２に入力されることか
ら、コンプリメンタルバッファ部３２の出力電圧は前記
逆バイアス電圧から抵抗３６ｂとコンデンサ３６ｃの時
定数に基づくエクスポネンシャルカーブにて前記順バイ
アス電圧まで上昇する。このときのＩＧＢＴ１１のベー
ス−エミッタ電圧（ＶGE）は、ＩＧＢＴ１１のゲートの
入力静電容量がゲート抵抗３３を介してコンデンサ３６
ｃの上昇する端子電圧、すなわち、コンプリメンタルバ
ッファ部３２のエクスポネンシャルカーブにて上昇する
出力電圧によって充電される電圧であるから、無段階で
緩やかに上昇する。また、前記オン，オフ信号がオン信
号からオフ信号に変化し、コンプリメンタルバッファ部
３２のＮＰＮトランジスタ３２ａをオフさせると共にＰ
ＮＰトランジスタ３２ｂをオンさせるときには、コンデ
ンサ３６ｃの蓄積電荷をオンしたＮＰＮトランジスタ３
６ａにより速やかに放電することから、従来のゲート駆
動回路３０と同じ動作をする。
オン，オフ信号がオフ信号からオン信号に変化したとき
にはＮＰＮトランジスタ３６ａはオンからオフに変わ
り、コンデンサ３６ｃの端子電圧は、ＮＰＮトランジス
タ３６ａがオフした直後から抵抗３６ｂとコンデンサ３
６ｃの時定数に従って、エクスポネンシャルカーブにて
上昇する。この上昇するコンデンサ３６ｃの端子電圧が
コンプリメンタルバッファ部３２に入力されることか
ら、コンプリメンタルバッファ部３２の出力電圧は前記
逆バイアス電圧から抵抗３６ｂとコンデンサ３６ｃの時
定数に基づくエクスポネンシャルカーブにて前記順バイ
アス電圧まで上昇する。このときのＩＧＢＴ１１のベー
ス−エミッタ電圧（ＶGE）は、ＩＧＢＴ１１のゲートの
入力静電容量がゲート抵抗３３を介してコンデンサ３６
ｃの上昇する端子電圧、すなわち、コンプリメンタルバ
ッファ部３２のエクスポネンシャルカーブにて上昇する
出力電圧によって充電される電圧であるから、無段階で
緩やかに上昇する。また、前記オン，オフ信号がオン信
号からオフ信号に変化し、コンプリメンタルバッファ部
３２のＮＰＮトランジスタ３２ａをオフさせると共にＰ
ＮＰトランジスタ３２ｂをオンさせるときには、コンデ
ンサ３６ｃの蓄積電荷をオンしたＮＰＮトランジスタ３
６ａにより速やかに放電することから、従来のゲート駆
動回路３０と同じ動作をする。
【００２５】このゲート駆動回路３５の動作を図２，図
３に示す波形図を参照しつつ、以下に説明をする。
３に示す波形図を参照しつつ、以下に説明をする。
【００２６】図２は、外部から指令されるオン，オフ信
号のうち、オフ信号期間が微小のときの該オン，オフ信
号とＩＧＢＴ１１のゲート−エミッタ電圧（ＶGE）との
関係を示し、時刻ｔ1でオン信号からオフ信号に変化す
ると、ＶGEは順バイアス電圧からスレッショルド電圧ま
で滑らかに低下し、一旦、前記スレッショルド電圧の状
態を継続する。この継続期間中の時刻ｔ2で前記オン，
オフ信号がオフ信号からオン信号に変化すると、抵抗３
６ｂとコンデンサ３６ｃの時定数によるエクスポネンシ
ャルカーブにて上昇するコンデンサ３６ｃの端子電圧が
逆バイアス電圧から前記スレッショルド電圧まで上昇す
る僅かな期間、ＶGEは前記スレッショルド電圧を継続
し、その後、コンデンサ３６ｃの端子電圧、すなわち、
コンプリメンタルバッファ部３２のエクスポネンシャル
カーブにて上昇する出力電圧に応じて、ＶGEは無段階で
緩やかに、順バイアス電圧まで上昇する。図２におい
て、破線の曲線は従来のゲート駆動回路３０における動
作波形、すなわち、順バイアス電圧からオン状態のＮＰ
Ｎトランジスタ３２ａとゲート抵抗３３とを介したＩＧ
ＢＴ１１の入力静電容量への充電電圧波形である。
号のうち、オフ信号期間が微小のときの該オン，オフ信
号とＩＧＢＴ１１のゲート−エミッタ電圧（ＶGE）との
関係を示し、時刻ｔ1でオン信号からオフ信号に変化す
ると、ＶGEは順バイアス電圧からスレッショルド電圧ま
で滑らかに低下し、一旦、前記スレッショルド電圧の状
態を継続する。この継続期間中の時刻ｔ2で前記オン，
オフ信号がオフ信号からオン信号に変化すると、抵抗３
６ｂとコンデンサ３６ｃの時定数によるエクスポネンシ
ャルカーブにて上昇するコンデンサ３６ｃの端子電圧が
逆バイアス電圧から前記スレッショルド電圧まで上昇す
る僅かな期間、ＶGEは前記スレッショルド電圧を継続
し、その後、コンデンサ３６ｃの端子電圧、すなわち、
コンプリメンタルバッファ部３２のエクスポネンシャル
カーブにて上昇する出力電圧に応じて、ＶGEは無段階で
緩やかに、順バイアス電圧まで上昇する。図２におい
て、破線の曲線は従来のゲート駆動回路３０における動
作波形、すなわち、順バイアス電圧からオン状態のＮＰ
Ｎトランジスタ３２ａとゲート抵抗３３とを介したＩＧ
ＢＴ１１の入力静電容量への充電電圧波形である。
【００２７】すなわち、図２に示した如きオン，オフ信
号のタイミングでも、微小オフ信号期間からオン信号に
変化する時刻ｔ2以降の前記スレッショルド電圧から順
バイアス電圧までＶGEが上昇する際の電圧の変化率を、
従来に比して小さくでき、その結果、ＩＧＢＴ１１のタ
ーンオン時間が短くなることを防止できる。
号のタイミングでも、微小オフ信号期間からオン信号に
変化する時刻ｔ2以降の前記スレッショルド電圧から順
バイアス電圧までＶGEが上昇する際の電圧の変化率を、
従来に比して小さくでき、その結果、ＩＧＢＴ１１のタ
ーンオン時間が短くなることを防止できる。
【００２８】また図３は、外部から指令されるオン，オ
フ信号のうち、オフ信号の期間が十分に長いときのオ
ン，オフ信号とＩＧＢＴ１１のゲート−エミッタ電圧
（ＶGE）との関係を示し、十分長く継続しているオフ信
号の期間の時刻ｔ1でオフ信号からオン信号に変化した
直後には、抵抗３６ｂとコンデンサ３６ｃの時定数によ
るエクスポネンシャルカーブにて上昇するコンデンサ３
６ｃの端子電圧が逆バイアス電圧にあり、前のオフ信号
期間も十分長かったため、ＶGEも前記逆バイアス電圧に
あることから、以後のコンデンサ３６ｃの端子電圧の上
述の上昇に応じて、コンプリメンタルバッファ部３２の
出力電圧も上昇し、その結果、ＩＧＢＴ１１のベース−
エミッタ電圧（ＶGE）は、逆バイアス電圧からスレッシ
ョルド電圧まで、無段階で緩やかに上昇し、一旦、前記
スレッショルド電圧の状態を継続する。この時までに、
抵抗３６ｂとコンデンサ３６ｃの時定数によるコンプリ
メンタルバッファ部３２の出力電圧が順バイアス電圧ま
でほぼ上昇し終えているので、その後は、ゲート抵抗３
３とＩＧＢＴ１１の入力静電容量とによるエクスポネン
シャルカーブに基づく電圧の変化率に基づき、ＶGEは順
バイア電圧まで滑らかに上昇する。図３において、破線
の曲線は従来のゲート駆動回路３０における動作波形を
示し、特に、前記スレッショルド電圧に達した後のゲー
ト駆動回路３５の動作波形は、従来のゲート駆動回路３
０とほぼ同じであり、従って、ＩＧＢＴ１１のターンオ
ン動作は、時間遅れはあるものの、その立ち上がりの傾
斜等は従来のゲート駆動回路３０を用いたときとほぼ同
じになる。
フ信号のうち、オフ信号の期間が十分に長いときのオ
ン，オフ信号とＩＧＢＴ１１のゲート−エミッタ電圧
（ＶGE）との関係を示し、十分長く継続しているオフ信
号の期間の時刻ｔ1でオフ信号からオン信号に変化した
直後には、抵抗３６ｂとコンデンサ３６ｃの時定数によ
るエクスポネンシャルカーブにて上昇するコンデンサ３
６ｃの端子電圧が逆バイアス電圧にあり、前のオフ信号
期間も十分長かったため、ＶGEも前記逆バイアス電圧に
あることから、以後のコンデンサ３６ｃの端子電圧の上
述の上昇に応じて、コンプリメンタルバッファ部３２の
出力電圧も上昇し、その結果、ＩＧＢＴ１１のベース−
エミッタ電圧（ＶGE）は、逆バイアス電圧からスレッシ
ョルド電圧まで、無段階で緩やかに上昇し、一旦、前記
スレッショルド電圧の状態を継続する。この時までに、
抵抗３６ｂとコンデンサ３６ｃの時定数によるコンプリ
メンタルバッファ部３２の出力電圧が順バイアス電圧ま
でほぼ上昇し終えているので、その後は、ゲート抵抗３
３とＩＧＢＴ１１の入力静電容量とによるエクスポネン
シャルカーブに基づく電圧の変化率に基づき、ＶGEは順
バイア電圧まで滑らかに上昇する。図３において、破線
の曲線は従来のゲート駆動回路３０における動作波形を
示し、特に、前記スレッショルド電圧に達した後のゲー
ト駆動回路３５の動作波形は、従来のゲート駆動回路３
０とほぼ同じであり、従って、ＩＧＢＴ１１のターンオ
ン動作は、時間遅れはあるものの、その立ち上がりの傾
斜等は従来のゲート駆動回路３０を用いたときとほぼ同
じになる。
【００２９】図４は、この発明の第２の実施例を示すゲ
ート駆動回路の回路構成図であり、図６に示した従来例
回路と同一機能を有するものには同一符号を付してい
る。
ート駆動回路の回路構成図であり、図６に示した従来例
回路と同一機能を有するものには同一符号を付してい
る。
【００３０】すなわち、図４に示したゲート駆動回路５
０は前記ｎをｎ＝２とし、このゲート駆動回路５０には
図６に示した従来のゲート駆動回路３０におけるコンプ
リメンタルバッファ部３２，ゲート抵抗３３に代えて、
第１のＮＰＮトランジスタとしてのＮＰＮトランジスタ
５１，オンゲート抵抗５２，遅延回路部５３，第２のＮ
ＰＮトランジスタとしてのＮＰＮトランジスタ５４，オ
ンゲート抵抗５５，ＰＮＰトランジスタ５６，オフゲー
ト抵抗５７を備えている。
０は前記ｎをｎ＝２とし、このゲート駆動回路５０には
図６に示した従来のゲート駆動回路３０におけるコンプ
リメンタルバッファ部３２，ゲート抵抗３３に代えて、
第１のＮＰＮトランジスタとしてのＮＰＮトランジスタ
５１，オンゲート抵抗５２，遅延回路部５３，第２のＮ
ＰＮトランジスタとしてのＮＰＮトランジスタ５４，オ
ンゲート抵抗５５，ＰＮＰトランジスタ５６，オフゲー
ト抵抗５７を備えている。
【００３１】このゲート駆動回路５０において、外部か
ら指令されるオン，オフ信号がオフ信号からオン信号に
変化すると、信号伝達部３４を介してＮＰＮトランジス
タ５１がオンし、遅延回路部５３が起動し、ＰＮＰトラ
ンジスタ５６がオフする。その後、オフ状態にあるＮＰ
Ｎトランジスタ５４が、遅延回路部５３に設定された所
定の遅延時間、例えば数マイクロ秒程度を経過すること
でオンになる。
ら指令されるオン，オフ信号がオフ信号からオン信号に
変化すると、信号伝達部３４を介してＮＰＮトランジス
タ５１がオンし、遅延回路部５３が起動し、ＰＮＰトラ
ンジスタ５６がオフする。その後、オフ状態にあるＮＰ
Ｎトランジスタ５４が、遅延回路部５３に設定された所
定の遅延時間、例えば数マイクロ秒程度を経過すること
でオンになる。
【００３２】すなわち、オンゲート抵抗５２とオンゲー
ト抵抗５５の並列抵抗値を従来のゲート抵抗３３とほぼ
等しい値に設定すると、前記オン，オフ信号がオフ信号
からオン信号に変化した直後のＩＧＢＴ１１のゲート−
エミッタ電圧は、ゲート抵抗５２のみの小さいゲート電
流で充電されるため緩やかに上昇することから、ＩＧＢ
Ｔ１１のターンオン時間を長くすることができ、その
後、前記遅延時間を過ぎると、オンゲート抵抗５２とオ
ンゲート抵抗５５の並列抵抗でのゲート電流で充電され
るため速く上昇する。すなわち、図２に示した前記オ
ン，オフ信号のタイミングでも、ＩＧＢＴ１１のゲート
−エミッタ電圧は、図２と同様の動作波形で順バイアス
電圧まで上昇する。
ト抵抗５５の並列抵抗値を従来のゲート抵抗３３とほぼ
等しい値に設定すると、前記オン，オフ信号がオフ信号
からオン信号に変化した直後のＩＧＢＴ１１のゲート−
エミッタ電圧は、ゲート抵抗５２のみの小さいゲート電
流で充電されるため緩やかに上昇することから、ＩＧＢ
Ｔ１１のターンオン時間を長くすることができ、その
後、前記遅延時間を過ぎると、オンゲート抵抗５２とオ
ンゲート抵抗５５の並列抵抗でのゲート電流で充電され
るため速く上昇する。すなわち、図２に示した前記オ
ン，オフ信号のタイミングでも、ＩＧＢＴ１１のゲート
−エミッタ電圧は、図２と同様の動作波形で順バイアス
電圧まで上昇する。
【００３３】また、オフゲート抵抗５７の抵抗値を従来
のゲート抵抗３３と等しい値に設定することにより、こ
のゲート駆動回路５０の動作を図１に示したゲート駆動
回路３５とほぼ同じ動作にすることができる。
のゲート抵抗３３と等しい値に設定することにより、こ
のゲート駆動回路５０の動作を図１に示したゲート駆動
回路３５とほぼ同じ動作にすることができる。
【００３４】図５は、この発明の第３の実施例を示すゲ
ート駆動回路の回路構成図であり、図４に示した実施例
回路と同一機能を有するものには同一符号を付してい
る。
ート駆動回路の回路構成図であり、図４に示した実施例
回路と同一機能を有するものには同一符号を付してい
る。
【００３５】すなわち、図５に示したゲート駆動回路６
０には図４に示したゲート駆動回路５０におけるＮＰＮ
トランジスタ５１，オンゲート抵抗５２，遅延回路部５
３，ＮＰＮトランジスタ５４，オンゲート抵抗５５それ
ぞれと同一機能のＮＰＮトランジスタ６２，オンゲート
抵抗６３，遅延回路部６４，ＮＰＮトランジスタ６５，
オンゲート抵抗６６の他に、バイパススイッチ部６１が
追加されている。
０には図４に示したゲート駆動回路５０におけるＮＰＮ
トランジスタ５１，オンゲート抵抗５２，遅延回路部５
３，ＮＰＮトランジスタ５４，オンゲート抵抗５５それ
ぞれと同一機能のＮＰＮトランジスタ６２，オンゲート
抵抗６３，遅延回路部６４，ＮＰＮトランジスタ６５，
オンゲート抵抗６６の他に、バイパススイッチ部６１が
追加されている。
【００３６】このゲート駆動回路６０ではバイパススイ
ッチ部６１により、外部から指令されるオン，オフ信号
のうち、オフ信号の継続期間が短いとき、すなわち、図
２に示す如き前記オン，オフ信号のタイミング以内のと
きにはバイパススイッチ６１を構成するスイッチ６１ａ
は図示の上側接点（遅延回路部６４側）に閉路すること
により、図４に示したゲート駆動回路５０と同様に、前
記オン，オフ信号がオフ信号からオン信号に変化した直
後のＩＧＢＴ１１のゲート−エミッタ電圧は、ゲート抵
抗６３のみ小さなゲート電流でゆっくり上昇するので、
ＩＧＢＴ１１のターンオン時間を長くすることができ、
その後、遅延回路部６４の遅延時間を過ぎると、ＩＧＢ
Ｔ１１のゲート−エミッタ電圧はオンゲート抵抗６３と
オンゲート抵抗６６の並列抵抗での大きなゲート電流で
充電されることとなり、図２と同様の動作波形で順バイ
アス電圧まで上昇する。
ッチ部６１により、外部から指令されるオン，オフ信号
のうち、オフ信号の継続期間が短いとき、すなわち、図
２に示す如き前記オン，オフ信号のタイミング以内のと
きにはバイパススイッチ６１を構成するスイッチ６１ａ
は図示の上側接点（遅延回路部６４側）に閉路すること
により、図４に示したゲート駆動回路５０と同様に、前
記オン，オフ信号がオフ信号からオン信号に変化した直
後のＩＧＢＴ１１のゲート−エミッタ電圧は、ゲート抵
抗６３のみ小さなゲート電流でゆっくり上昇するので、
ＩＧＢＴ１１のターンオン時間を長くすることができ、
その後、遅延回路部６４の遅延時間を過ぎると、ＩＧＢ
Ｔ１１のゲート−エミッタ電圧はオンゲート抵抗６３と
オンゲート抵抗６６の並列抵抗での大きなゲート電流で
充電されることとなり、図２と同様の動作波形で順バイ
アス電圧まで上昇する。
【００３７】また前記オン，オフ信号のうち、オフ信号
の継続期間が長いときには、バイパススイッチ部６１の
スイッチ６１ａは図示の下側接点（ＮＰＮトランジスタ
６５側）に閉路し、信号伝達部３４の出力が直接ＮＰＮ
トランジスタ６５のベース端子へ入力されることとな
り、従って、前記オン，オフ信号がオフ信号からオン信
号に変化したときには、オンゲート抵抗６３とオンゲー
ト抵抗６６の並列抵抗値でＩＧＢＴ１１のゲート−エミ
ッタ電圧が逆バイアス電圧から充電されることとなり、
このときの動作波形は図７（イ）に示した時刻ｔ2以降
とほぼ同じになる。
の継続期間が長いときには、バイパススイッチ部６１の
スイッチ６１ａは図示の下側接点（ＮＰＮトランジスタ
６５側）に閉路し、信号伝達部３４の出力が直接ＮＰＮ
トランジスタ６５のベース端子へ入力されることとな
り、従って、前記オン，オフ信号がオフ信号からオン信
号に変化したときには、オンゲート抵抗６３とオンゲー
ト抵抗６６の並列抵抗値でＩＧＢＴ１１のゲート−エミ
ッタ電圧が逆バイアス電圧から充電されることとなり、
このときの動作波形は図７（イ）に示した時刻ｔ2以降
とほぼ同じになる。
【００３８】さらに、前記オン，オフ信号がオン信号か
らオフ信号に変化したときには、図７（イ）の時刻ｔ1
以降と同様に、ＩＧＢＴ１１のゲート−エミッタ電圧は
順バイアス電圧からスレッショルド電圧まで滑らかに低
下し、一旦、前記スレッショルド電圧の状態を継続し、
その後、逆バイアス電圧まで滑らかに低下する。
らオフ信号に変化したときには、図７（イ）の時刻ｔ1
以降と同様に、ＩＧＢＴ１１のゲート−エミッタ電圧は
順バイアス電圧からスレッショルド電圧まで滑らかに低
下し、一旦、前記スレッショルド電圧の状態を継続し、
その後、逆バイアス電圧まで滑らかに低下する。
【００３９】
【発明の効果】この発明のゲート駆動回路によれば、ノ
イズなどに起因した上述の如き微小なオフ信号期間後に
生ずる絶縁ゲート形トランジスタの通常より速いターン
オンを抑制できるので、対向アームの主スイッチを構成
するフリーホイールダイオードの厳しい逆回復責務を軽
減して該ダイドードの破損を防止し、半導体電力変換装
置の動作信頼性をより向上させることができる。
イズなどに起因した上述の如き微小なオフ信号期間後に
生ずる絶縁ゲート形トランジスタの通常より速いターン
オンを抑制できるので、対向アームの主スイッチを構成
するフリーホイールダイオードの厳しい逆回復責務を軽
減して該ダイドードの破損を防止し、半導体電力変換装
置の動作信頼性をより向上させることができる。
【図１】この発明の第１の実施例を示すゲート駆動回路
の回路構成図
の回路構成図
【図２】図１の動作を説明する波形図
【図３】図１の動作を説明する波形図
【図４】この発明の第２の実施例を示すゲート駆動回路
の回路構成図
の回路構成図
【図５】この発明の第３の実施例を示すゲート駆動回路
の回路構成図
の回路構成図
【図６】従来例を示すゲート駆動回路の回路構成図
【図７】図６の動作を説明する波形図
【図８】インバータの１相分の回路構成図
【図９】図８の動作を説明する波形図
１０，２０…主スイッチ、１１…ＩＧＢＴ、１２…ダイ
オード、３０，３５，４０，５０，６０…ゲート駆動回
路、３１…駆動電源部、３２…コンプリメンタルバッフ
ァ部、３３…ゲート抵抗、３４…信号伝達部、３６…信
号伝達部、５１…ＮＰＮトランジスタ、５２…オンゲー
ト抵抗、５３…遅延回路部、５４…ＮＰＮトランジス
タ、５５…オンゲート抵抗、５６…ＰＮＰトランジス
タ、５７…オフゲート抵抗、６１…バイパススイッチ
部、６２…ＮＰＮトランジスタ、６３…オンゲート抵
抗、６４…遅延回路部、６５…ＮＰＮトランジスタ、６
６…オンゲート抵抗。
オード、３０，３５，４０，５０，６０…ゲート駆動回
路、３１…駆動電源部、３２…コンプリメンタルバッフ
ァ部、３３…ゲート抵抗、３４…信号伝達部、３６…信
号伝達部、５１…ＮＰＮトランジスタ、５２…オンゲー
ト抵抗、５３…遅延回路部、５４…ＮＰＮトランジス
タ、５５…オンゲート抵抗、５６…ＰＮＰトランジス
タ、５７…オフゲート抵抗、６１…バイパススイッチ
部、６２…ＮＰＮトランジスタ、６３…オンゲート抵
抗、６４…遅延回路部、６５…ＮＰＮトランジスタ、６
６…オンゲート抵抗。
Claims (5)
- 【請求項１】 絶縁ゲート形トランジスタをスイッチン
グさせるためのゲート駆動回路において、 外部から指令されるオン，オフ信号のうち、オン信号に
基づく前記絶縁ゲート形トランジスタのターンオン時の
ゲート電圧の変化率を低減する機能を具備したことを特
徴とするゲート駆動回路。 - 【請求項２】 請求項１に記載のゲート駆動回路におい
て、 前記ゲート駆動回路は順バイアス電源と逆バイアス電源
とを直列接続した駆動電源部と、 この駆動電源部の中間接続点と前記絶縁ゲート形トラン
ジスタのエミッタ端子またはソース端子とを接続する接
続線と、 前記駆動電源部の両端に接続されるＮＰＮ，ＰＮＰのコ
ンプリメンタルバッファ部と、 このコンプリメンタルバッファ部の出力端と前記絶縁ゲ
ート形トランジスタのゲート端子との間に接続されるゲ
ート抵抗と、 前記オン信号に基づき前記絶縁ゲート形トランジスタの
ターンオン時のゲート電圧の変化率を低減するための前
記コンプリメンタルバッファ部への入力信号を生成する
信号生成部とを備えたことを特徴とするゲート駆動回
路。 - 【請求項３】 請求項１に記載のゲート駆動回路におい
て、 前記ゲート駆動回路は順バイアス電源と逆バイアス電源
とを直列接続した駆動電源部と、 この駆動電源部の中間接続点と前記絶縁ゲート形トラン
ジスタのエミッタ端子またはソース端子とを接続する接
続線と、 前記駆動電源部の順バイアス電源端にコレクタ端子が接
続される第１から第ｎ（ｎ≧２）のＮＰＮトランジスタ
と、 前記第２から第ｎのＮＰＮトランジスタそれぞれのベー
ス端子より、これらのＮＰＮトランジスタを前記オン信
号が発せられてから互いに異なる遅延時間の後オンさせ
る前記（ｎ−１）個の遅延回路部と、 前記それぞれのＮＰＮトランジスタのエミッタ端子と前
記絶縁ゲート形トランジスタのゲート端子との間にそれ
ぞれ接続される前記ｎ個のオンゲート抵抗と、 前記駆動電源部の逆バイアス電源端にコレクタ端子が接
続されるＰＮＰトランジスタと、 前記ＰＮＰトランジスタのエミッタ端子と前記絶縁ゲー
ト形トランジスタのゲート端子との間に接続されるオフ
ゲート抵抗と、 前記オン，オフ信号を、前記第１のＮＰＮトランジスタ
およびＰＮＰトランジスタのベース端子と前記（ｎ−
１）個の遅延回路部それぞれの入力端の並列接続点とに
伝達する信号伝達部とを備えたことを特徴とするゲート
駆動回路。 - 【請求項４】 絶縁ゲート形トランジスタをスイッチン
グさせるためのゲート駆動回路において、 外部から指令されるオン，オフ信号のうち、オフ信号が
予め定めた期間より短いときに、その直後のオン信号に
基づく前記絶縁ゲート形トランジスタのターンオン時の
ゲート電圧の変化率を低減する機能を具備したことを特
徴とするゲート駆動回路。 - 【請求項５】 請求項４に記載のゲート駆動回路におい
て、 前記ゲート駆動回路は順バイアス電源と逆バイアス電源
とを直列接続した駆動電源部と、 この駆動電源部の中間接続点と前記絶縁ゲート形トラン
ジスタのエミッタ端子またはソース端子とを接続する接
続線と、 前記駆動電源部の順バイアス電源端にコレクタ端子が接
続される第１および第２のＮＰＮトランジスタと、 第２のＮＰＮトランジスタのベース端子より、該ＮＰＮ
トランジスタを前記オン信号が発せられてから予め定め
た遅延時間の後オンさせる遅延回路部と、 前記それぞれのＮＰＮトランジスタのエミッタ端子と前
記絶縁ゲート形トランジスタのゲート端子との間にそれ
ぞれ接続される前記２個のオンゲート抵抗と、 前記駆動電源部の逆バイアス電源端にコレクタ端子が接
続されるＰＮＰトランジスタと、 前記ＰＮＰトランジスタのエミッタ端子と前記絶縁ゲー
ト形トランジスタのゲート端子との間に接続されるオフ
ゲート抵抗と、 前記オン，オフ信号を第１のＮＰＮトランジスタおよび
ＰＮＰトランジスタのベース端子と前記遅延回路部の入
力とに伝達する信号伝達部と、 前記オフ信号が予め定めた期間より長いときに、前記遅
延回路部の動作をバイパスさせるバイパススイッチ部と
を備えたことを特徴とするゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340793A JP2003143831A (ja) | 2001-11-06 | 2001-11-06 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340793A JP2003143831A (ja) | 2001-11-06 | 2001-11-06 | ゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003143831A true JP2003143831A (ja) | 2003-05-16 |
Family
ID=19154940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001340793A Pending JP2003143831A (ja) | 2001-11-06 | 2001-11-06 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003143831A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226845A (ja) * | 2009-03-23 | 2010-10-07 | Canon Inc | コンバータ、スイッチング電源及び画像形成装置 |
| WO2011125945A1 (ja) * | 2010-04-01 | 2011-10-13 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
| CN103117737A (zh) * | 2013-02-02 | 2013-05-22 | 上海双电电气有限公司 | 一种用于igbt驱动器的信号隔离电路 |
| CN107565942A (zh) * | 2017-10-16 | 2018-01-09 | 云南电网有限责任公司电力科学研究院 | 一种用于mosfet的保护电路 |
| CN108696267A (zh) * | 2017-04-12 | 2018-10-23 | 赤多尼科两合股份有限公司 | 一种场效应管驱动装置、驱动方法以及供电装置 |
-
2001
- 2001-11-06 JP JP2001340793A patent/JP2003143831A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226845A (ja) * | 2009-03-23 | 2010-10-07 | Canon Inc | コンバータ、スイッチング電源及び画像形成装置 |
| WO2011125945A1 (ja) * | 2010-04-01 | 2011-10-13 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
| CN102844973A (zh) * | 2010-04-01 | 2012-12-26 | 日立汽车系统株式会社 | 电力转换装置 |
| JP5538523B2 (ja) * | 2010-04-01 | 2014-07-02 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
| CN102844973B (zh) * | 2010-04-01 | 2016-01-06 | 日立汽车系统株式会社 | 电力转换装置 |
| CN103117737A (zh) * | 2013-02-02 | 2013-05-22 | 上海双电电气有限公司 | 一种用于igbt驱动器的信号隔离电路 |
| CN108696267A (zh) * | 2017-04-12 | 2018-10-23 | 赤多尼科两合股份有限公司 | 一种场效应管驱动装置、驱动方法以及供电装置 |
| CN107565942A (zh) * | 2017-10-16 | 2018-01-09 | 云南电网有限责任公司电力科学研究院 | 一种用于mosfet的保护电路 |
| CN107565942B (zh) * | 2017-10-16 | 2024-04-19 | 云南电网有限责任公司电力科学研究院 | 一种用于mosfet的保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP5186095B2 (ja) | ゲート駆動回路 | |
| JP3598933B2 (ja) | 電力変換装置 | |
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| EP0593628B1 (en) | Power mosfet driver with cross-conduction current reduction | |
| JP3614519B2 (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP6617571B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| EP1250741B1 (en) | Inrush current limiting circuit, power source device and power conversion device | |
| US20080303560A1 (en) | Drive circuit for voltage driven electronic element | |
| JP2001094406A (ja) | ドライブ回路 | |
| JP5993749B2 (ja) | 半導体装置のゲート駆動回路およびそれを用いた電力変換装置 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP3052792B2 (ja) | インバータ装置 | |
| JP4991446B2 (ja) | 電力変換装置 | |
| JP3430878B2 (ja) | Ｍｏｓゲート形素子の駆動回路 | |
| JP4161737B2 (ja) | 半導体装置の駆動方法および装置 | |
| JP3564893B2 (ja) | 電圧制御形スイッチング素子のゲート駆動回路 | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP2003143831A (ja) | ゲート駆動回路 | |
| JP7262945B2 (ja) | ゲート駆動回路および電圧駆動型ワイドギャップ半導体の駆動方法 | |
| JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP6847641B2 (ja) | ゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060223 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060629 |