JP2003142520A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003142520A
JP2003142520A JP2001341344A JP2001341344A JP2003142520A JP 2003142520 A JP2003142520 A JP 2003142520A JP 2001341344 A JP2001341344 A JP 2001341344A JP 2001341344 A JP2001341344 A JP 2001341344A JP 2003142520 A JP2003142520 A JP 2003142520A
Authority
JP
Japan
Prior art keywords
semiconductor chip
tab
bonding
bonding stage
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001341344A
Other languages
English (en)
Inventor
Takashi Wada
和田　　隆
Kazunari Suzuki
一成 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001341344A priority Critical patent/JP2003142520A/ja
Publication of JP2003142520A publication Critical patent/JP2003142520A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 小タブ構造の半導体装置におけるワイヤボン
ディング時の圧着不良を防止する。 【解決手段】 ヒートステージ１２に吸引孔１２ａが設
けられたことにより、ワイヤボンディング時に、ヒート
ステージ１２によってタブ４ｄを支持するとともに、半
導体チップ１の裏面１ｃにおけるタブ４ｄの外側の領域
をヒートステージ１２に設けられた吸引孔１２ａを介し
て吸引することができ、半導体チップ１の裏面１ｃとヒ
ートステージ１２とを密着させてワイヤボンディングを
行えるため、その結果、半導体チップ１全体を均一に加
熱することができ、ワイヤの圧着不良を防止することが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小タブ構造の半導体装置のワイヤボンディ
ング時の圧着不良の対策に適用して有効な技術に関す
る。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】リードフレームの共通化を図る技術の１つ
として、タブの大きさが半導体チップより小さいものが
あり、この構造を小タブ構造と呼んでいる。
【０００４】すなわち、小タブのリードフレームを用い
た場合、１種類のリードフレームで様々の大きさの半導
体チップを搭載することができ、リードフレームの共通
化を図ることができる。
【０００５】なお、一連の組み立て工程では、小タブ構
造の半導体装置においても大タブの場合の半導体製造装
置と同じものが使用される。
【０００６】ここで、小タブ構造の半導体装置用の組立
装置としては、例えば、特開平８−３３０３４８号公報
にその記載がある。
【０００７】
【発明が解決しようとする課題】ところが、前記した技
術の小タブ構造の半導体装置では、そのワイヤボンディ
ング工程において、ワイヤボンダのボンディングステー
ジにリードフレームを配置した際、ボンディングステー
ジでタブを支持すると、タブからその水平方向に突出し
た半導体チップの裏面がボンディングステージから浮い
ているため、ボンディングステージからタブを介して半
導体チップに伝わる熱が不均一となる。
【０００８】つまり、タブが半導体チップの中央付近に
のみ配置されているため、半導体チップの中央付近には
熱が十分に伝わるものの、半導体チップの外周部には熱
がつたわりにくい。さらに、半導体チップの表面電極
は、外周パッド配列であるため、熱が半導体チップの外
周部に十分に伝わらない結果、ワイヤボンディングの圧
着が不安定となり、圧着不良を招くことが問題となる。
【０００９】さらに、半導体チップの表面電極の裏面側
がボンディングステージから浮いてそこに隙間が形成さ
れていると、ワイヤボンディング時のキャピラリからの
超音波が逃げてしまい、同様に、圧着不良を招くことが
問題となる。
【００１０】また、特開平８−３３０３４８号公報に記
載された半導体組立装置でワイヤボンディングを行う
と、タブの裏面側が何も支持されていないため、半導体
チップに対しての熱の伝わりが不十分で、この場合も圧
着不良を引き起こすものと思われる。
【００１１】本発明の目的は、ワイヤボンディング時の
圧着不良を防止する半導体装置の製造方法を提供するこ
とにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明は、リードフレームのタ
ブに半導体チップをその外周部を前記タブから突出させ
て搭載する工程と、ワイヤボンダのボンディングステー
ジ上に前記リードフレームを配置する工程と、前記ボン
ディングステージによって前記タブを支持するととも
に、前記半導体チップの裏面における前記タブの外側の
領域を前記ボンディングステージに設けられた吸引孔を
介して吸引することにより、前記半導体チップの裏面と
前記ボンディングステージとを密着させてワイヤボンデ
ィングを行う工程とを有するものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１６】図１は本発明の実施の形態の半導体装置の
製造方法で用いられるワイヤボンダの主要部の構造の一
例を示す斜視図、図２は本発明の実施の形態の半導体装
置の製造方法によって組み立てられる半導体装置の一例
であるＱＦＰの構造を示す断面図、図３は図２に示すＱ
ＦＰの組み立てに用いられるリードフレームの構造の一
例を示す部分平面図、図４は本発明の実施の形態の半導
体装置の製造方法におけるダイボンディング後の組み立
て状態の一例を示す部分平面図、図５は本発明の実施の
形態の半導体装置の製造方法におけるワイヤボンディン
グ時のチップ吸着状態の一例を示す部分断面図、図６は
図５に示すワイヤボンディング時のチップ吸着状態の一
例を示す部分平面図、図７は本発明の実施の形態の半導
体装置の製造方法におけるワイヤボンディング後の組み
立て状態の一例を示す部分平面図、図８は図２のＱＦＰ
の組み立て手順の一例を示す製造プロセスフロー図であ
る。
【００１７】図１に示す本実施の形態の半導体装置の製
造方法で用いられるワイヤボンディング装置であるワイ
ヤボンダ１８は、半導体製造工程のワイヤボンディング
工程において、半導体集積回路が形成された図２に示す
半導体チップ１の表面電極であるパッド１ａと、これに
対応するのインナリード４ａとを金などからなる金属細
線（銅やアルミニウムなどでもよい）であるボンディン
グ用のワイヤ２によって電気的に接続するものである。
【００１８】なお、本実施の形態で説明するワイヤボン
ダ１８は、ボンディング時にキャピラリ３に超音波を印
加する超音波熱圧着法のワイヤボンディング方式のもの
であるが、ただし、超音波を印加しない熱圧着法だけの
ものであってもよい。
【００１９】ワイヤボンダ１８は、ボンディング処理部
５を有しており、このボンディング処理部５で、ワイヤ
２を用いて半導体チップ１のパッド１ａとこれに対応す
るインナリード４ａとの電気的接続が行われる。
【００２０】ワイヤボンダ１８の構成について説明する
と、ワークであるダイボンド済み（半導体チップ１搭載
後）のリードフレーム４をボンディング処理部５に向け
て送り出すローダ８と、ワイヤボンディングを終えて搬
送されたリードフレーム４を受け取るアンローダ９と、
リードフレーム４をローダ８からボンディング処理部５
に、かつボンディング処理部５からアンローダ９に搬送
するフィーダ部１０と、ボンディングに関わるツールを
搭載したボンディングヘッド１１と、ボンディング処理
部５においてリードフレーム４を支持する加熱ブロック
であるヒートステージ（ボンディングステージ）１２と
を備えている。
【００２１】なお、本実施の形態のワイヤボンダ１８
は、小タブ構造（半導体チップ１を支持するタブ４ｄが
半導体チップ１より小さい構造）の半導体装置のワイヤ
ボンディングに対応しているものである。
【００２２】すなわち、図５に示すように、ヒートステ
ージ１２には、そのワーク支持面１２ｄに、タブ４ｄが
収まる程度の溝部１２ｃが形成され、さらに、このワー
ク支持面１２ｄに開口する４つの吸引孔１２ａが形成さ
れている。
【００２３】なお、溝部１２ｃ内にタブ４ｄを配置して
ワイヤボンディングを行う際には、タブ４ｄの裏面４ｅ
が溝部１２ｃの底面に接触する。つまり、タブ４ｄは、
ヒートステージ１２によって支持され、半導体チップ１
は、ヒートステージ１２によってタブ４ｄを介して加熱
される。
【００２４】また、ワイヤボンディング時には、吸引孔
１２ａから半導体チップ１の裏面１ｃ（主面１ｂと反対
側の面）のタブ４ｄの外側の領域を吸引して半導体チッ
プ１の裏面１ｃとヒートステージ１２のワーク支持面１
２ｄとを密着させる。
【００２５】つまり、ワイヤボンダ１８に設けられた吸
引部１９からヒートステージ１２内の排気通路である吸
引経路１２ｂおよび吸引孔１２ａを介して真空排気を行
うことにより、ワイヤボンディング時に、半導体チップ
１をヒートステージ１２側に吸引して半導体チップ１の
裏面１ｃとヒートステージ１２とを密着させるものであ
る。
【００２６】なお、吸引孔１２ａからの吸引を行ってい
ない時には、半導体チップ１とヒートステージ１２のワ
ーク支持面１２ｄとの間には隙間が形成されるが、この
隙間はごく僅かなものであるため、吸引時には、ヒート
ステージ１２のワーク支持面１２ｄと半導体チップ１の
裏面１ｃとを十分に密着させることができる。
【００２７】したがって、ワイヤボンディング時には、
半導体チップ１の外周部付近全周を十分に加熱すること
ができ、タブ４ｄを介して伝わるチップ中央付近の熱と
合わせて、ワイヤボンディング時に半導体チップ１全体
を均一に、かつ十分加熱することが可能になる。
【００２８】さらに、ワイヤボンディング時に、半導体
チップ１はその裏面１ｃ、特に裏面１ｃの外周部付近の
全周がヒートステージ１２のワーク支持面１２ｄによっ
て確実に支持されるため、キャピラリ３から付与される
超音波を逃がすことなく半導体チップ１のパッド１ａに
伝えることができる。
【００２９】なお、吸引孔１２ａは、半導体チップ１の
裏面１ｃのタブ４ｄの外側領域を吸引するために用いら
れる孔であるため、図２に示すＱＦＰ（Quad Flat Pack
age)６の場合、図６に示すように、４つの吊りリード４
ｃによって仕切られて形成される４つの領域に対応した
ヒートステージ１２の４つの領域それぞれに少なくとも
１つずつの吸引孔１２ａが設けられていることが望まし
い。
【００３０】言い換えると、隣り合った吊りリード４ｃ
と吊りリード４ｃの間の領域に対応したヒートステージ
１２の各領域に少なくとも１つの吸引孔１２ａが設けら
れていることが望ましい。
【００３１】ただし、隣り合った吊りリード４ｃ間、本
実施の形態では、４つの領域それぞれに複数の吸引孔１
２ａが設けられていてもよい。
【００３２】また、隣り合った吊りリード４ｃ間全てに
必ずしも吸引孔１２ａは設けられていなくてもよく、半
導体チップ１の裏面１ｃとヒートステージ１２との密着
を十分に行うことが可能であれば、隣り合った吊りリー
ド４ｃ間全てに必ずしも吸引孔１２ａが設けられていな
くてもよい。
【００３３】例えば、図６において、４つの吊りリード
４ｃによって仕切られて形成される４つの領域に対応し
たヒートステージ１２の４つの領域全てに吸引孔１２ａ
が設けられていなくてもよく、４つの領域のうち対向す
る何れか２つの領域に各１つずつまたは複数の吸引孔１
２ａが設けられていてもよい。
【００３４】また、吸引孔１２ａの大きさについては、
半導体チップ１の吸引を十分に行える程度の大きさであ
ればよく、かつ他の大きさの半導体チップ１を同一種類
のフレームに搭載することが可能になるように、吸引孔
１２ａの直径は、大き過ぎない方がよい。
【００３５】したがって、直径１ｍｍ以上、好ましくは
直径１〜1.５ｍｍ程度の孔径であるが、ただし、これら
の数値に限定されるものではない。
【００３６】次に、ワイヤボンダ１８のボンディングヘ
ッド１１は、その先端にキャピラリ３が取り付けられた
ＵＳ（Ultra-Sonic)ホーン（超音波ホーン）１３を上下
に動かし、このボンディングヘッド１１が載るＸＹテー
ブル１４との動作制御により、ワイヤ２を接続し、その
結果、ワイヤ２のループを形成する。
【００３７】また、キャピラリ３は、ワイヤ２を半導体
チップ１の各パッド１ａや各インナリード４ａ上に案内
するとともに、ワイヤ２を半導体チップ１やインナリー
ド４ａに押し付けるものである。
【００３８】さらに、ＵＳホーン１３は、キャピラリ３
に超音波振動を印加するものでもある。
【００３９】なお、キャピラリ３の上方にはワイヤ２を
挟んで引っ張り、かつ切断するクランパ１７が設けられ
ている。
【００４０】また、ボンディングの際には、ボンディン
グヘッド１１に搭載されたカメラ１５が、リードフレー
ム４とその上にダイボンディングされた半導体チップ１
との相対位置を検出し、所定の箇所にワイヤ２を圧着し
て接続する。前記カメラ１５が撮影した映像はモニタ１
６に出力される。
【００４１】次に、図１に示すワイヤボンダ１８によっ
てワイヤボンディングが行われて組み立てられた半導体
装置の構成について説明する。
【００４２】なお、本実施の形態では、前記半導体装置
の一例として、図２に示すような小タブ構造のＱＦＰ６
（Quad Flat Package)を取り上げて説明する。
【００４３】ＱＦＰ６の構成は、半導体集積回路が形成
され、かつ主面１ｂにアルミニウムからなるパッド１ａ
が設けられた半導体チップ１と、この半導体チップ１よ
り小さく、かつ半導体チップ１を支持するチップ搭載部
であるタブ４ｄと、半導体チップ１のパッド１ａに応じ
て配置されたインナリード４ａと、半導体チップ１のパ
ッド１ａとこれに対応するインナリード４ａとを電気的
に接続する金線であるワイヤ２と、インナリード４ａと
一体で外部に突出したＱＦＰ６の外部端子であるアウタ
リード４ｂと、半導体チップ１、タブ４ｄ、複数のワイ
ヤ２および複数のインナリード４ａを樹脂封止して形成
された樹脂封止体７とからなる。
【００４４】すなわち、ＱＦＰ６は、その組み立てのワ
イヤボンディング工程で、図１に示すワイヤボンダ１８
によってワイヤボンディングが行われて組み立てられた
ものであり、かつアウタリード４ｂがガルウィング状に
外側に向けて曲げ成形されたものである。
【００４５】なお、半導体チップ１は、例えば、銀ペー
ストなどのダイボンド材によってタブ４ｄに固着されて
いる。
【００４６】また、樹脂封止体７を形成する封止用樹脂
は、例えば、エポキシ系の熱硬化性樹脂であり、樹脂封
止体７は、樹脂モールドによって形成されたものであ
る。
【００４７】また、タブ４ｄ、吊りリード４ｃ、インナ
リード４ａおよびアウタリード４ｂを有する図３に示す
リードフレーム４は、ＱＦＰ６の組み立てに用いられる
ものであり、例えば、鉄−ニッケル合金や銅合金などに
よって形成された薄板状のものである。
【００４８】なお、図４に示すリードフレーム４は、１
つのパッケージ領域が単列（１列）に複数並んで形成さ
れた単列フレームであり、１つのパッケージ領域が枠部
４ｈによって囲まれている。
【００４９】さらに、リードフレーム４には、その外側
の枠部４ｈに、ワイヤボンダ１８などのそれぞれの製造
装置で位置決めされる際に用いられる位置決め孔４ｆ
や、フィードの際に案内となるガイド用長孔４ｇが形成
されている。
【００５０】次に、本実施の形態の半導体装置（ＱＦＰ
６）の製造方法を図８に示す製造プロセスフロー図にし
たがって説明する。
【００５１】まず、搭載される半導体チップ１より小さ
なタブ４ｄと、このタブ４ｄを支持する４つの吊りリー
ド４ｃと、複数のインナリード４ａおよびアウタリード
４ｂを有した図３に示すリードフレーム４を準備する
（ステップＳ１）。
【００５２】続いて、ステップＳ２に示すダイボンディ
ングを行う。
【００５３】ここでは、図４に示すように、リードフレ
ーム４のタブ４ｄに、銀ペーストなどのダイボンド材を
介して半導体チップ１をその外周部をタブ４ｄから水平
方向に突出させて搭載する。
【００５４】その後、ステップＳ３に示すワイヤボンデ
ィングを行う。
【００５５】その際、まず、ローダ８からボンディング
処理部５にフィーダ部１０によってリードフレーム４を
搬送し、その後、図１に示すワイヤボンダ１８のヒート
ステージ１２上に、図６に示すようにリードフレーム４
を配置して、図５に示すように、ヒートステージ１２の
ワーク支持面１２ｄの溝部１２ｃにタブ４ｄを配置す
る。
【００５６】これにより、加熱されたヒートステージ１
２によってタブ４ｄを含むリードフレーム４全体を支持
する。
【００５７】その後、ワイヤボンディングを行う。
【００５８】まず、吸引部１９における真空排気を開始
して、４つの吸引孔１２ａから半導体チップ１の裏面１
ｃにおけるタブ４ｄの外側の領域を吸引し、その結果、
半導体チップ１の裏面１ｃとヒートステージ１２とを密
着させる。
【００５９】これにより、ヒートステージ１２からの直
接の加熱と、タブ４ｄを介した加熱とで半導体チップ１
全体を均一に加熱することができ、この状態でワイヤボ
ンディングを行う。
【００６０】つまり、この状態でＵＳホーン１３からキ
ャピラリ３を介して超音波を半導体チップ１やインナリ
ード４ａに付与すると、半導体チップ１のパッド１ａと
これに対応するインナリード４ａとを、図７に示すよう
にワイヤ２によって電気的に接続できる。
【００６１】その際、半導体チップ１はその裏面１ｃの
外周部付近の全周がヒートステージ１２のワーク支持面
１２ｄによって確実に支持されているため、キャピラリ
３から付与される超音波を逃がすことなく半導体チップ
１のパッド１ａに伝えることができる。
【００６２】ワイヤボンディング終了後、吸引部１９に
よる真空排気を停止し、フィーダ部１０によってボンデ
ィング処理部５からアンローダ９にリードフレーム４を
搬送する。
【００６３】その後、ステップＳ４に示すモールドを行
って、半導体チップ１、タブ４ｄ、複数のワイヤ２およ
びインナリード４ａを樹脂封止して樹脂封止体７を形成
する。
【００６４】その後、ステップＳ５に示す切断（個片
化）を行う。
【００６５】すなわち、リードフレーム４において、樹
脂封止体７から突出する複数のアウタリード４ｂそれぞ
れを切断するとともにガルウィング状に曲げ成形する。
【００６６】これにより、アウタリード４ｂが形成され
る。その後、ＱＦＰ６の所定の検査を行う。
【００６７】その結果、図２に示すＱＦＰ６（半導体装
置）を製造でき、ＱＦＰ６完成（ステップＳ６）とな
る。
【００６８】本実施の形態の半導体装置の製造方法で
は、そのワイヤボンディング時に、ヒートステージ１２
に設けられた吸引孔１２ａを介して半導体チップ１の裏
面１ｃを吸引してチップ裏面とヒートステージ１２とを
密着してワイヤボンディングすることにより、ヒートス
テージ１２からの直接の熱とタブ４ｄを介した熱とが半
導体チップ１に伝わるため、半導体チップ１全体を均一
に加熱することができ、熱が不均一に伝わることによる
ワイヤ２の圧着不良を防止することができる。
【００６９】さらに、ワイヤボンディング時に半導体チ
ップ１がヒートステージ１２に密着するため、ワイヤボ
ンディング時に半導体チップ１全面がヒートステージ１
２によって支えられる。
【００７０】したがって、キャピラリ３からの超音波を
逃がすことなく確実に半導体チップ１に付与することが
でき、超音波が逃げてしまうことによるワイヤ２の圧着
不良を防止することができる。
【００７１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００７２】例えば、前記実施の形態では、ＱＦＰ６の
組み立てに用いられるリードフレーム４として、パッケ
ージ領域が１列に並んだ単列フレームの場合を説明した
が、リードフレーム４は、小タブのものであれば、パッ
ケージ領域がマトリクス配置されたマトリクスフレーム
であってもよい。
【００７３】また、ヒートステージ１２に設けられる吸
引孔１２ａは、半導体チップ１の裏面１ｃのタブ４ｄの
外側の領域に対応したヒートステージ１２の領域に設け
られ、かつ半導体チップ１の裏面１ｃのタブ４ｄの外側
の領域を均一に加熱することができれば、ヒートステー
ジ１２の前記領域内における設置箇所や設置数、さらに
大きさは、前記実施の形態のものに限定されるものでは
ない。
【００７４】また、前記実施の形態では、ワイヤボンダ
１８によってワイヤボンディングされて組み立てられる
半導体装置の一例として、ＱＦＰ６を取り上げて説明し
たが、前記半導体装置は、リードフレーム４を用いて組
み立てられる小タブ構造のものであれば、ＱＦＰ６以外
のＱＦＮ（Quad Flat Non-leaded Package) やＱＦＪ
（Quad Flat J-leaded Package) などであってもよい。
【００７５】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７６】小タブ構造の半導体装置の組み立てにおけ
るワイヤボンディング時に、ボンディングステージに設
けられた吸引孔を介して半導体チップの裏面を吸引する
ことにより、チップ裏面とボンディングステージとを密
着させることができ、ボンディングステージからの直接
の熱とタブを介した熱とが半導体チップに伝わるため、
半導体チップ全体を均一に加熱することができる。その
結果、熱が不均一に伝わることによる圧着不良を防止す
ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法で
用いられるワイヤボンダの主要部の構造の一例を示す斜
視図である。
【図２】本発明の実施の形態の半導体装置の製造方法に
よって組み立てられる半導体装置の一例であるＱＦＰの
構造を示す断面図である。
【図３】図２に示すＱＦＰの組み立てに用いられるリー
ドフレームの構造の一例を示す部分平面図である。
【図４】本発明の実施の形態の半導体装置の製造方法に
おけるダイボンディング後の組み立て状態の一例を示す
部分平面図である。
【図５】本発明の実施の形態の半導体装置の製造方法に
おけるワイヤボンディング時のチップ吸着状態の一例を
示す部分断面図である。
【図６】図５に示すワイヤボンディング時のチップ吸着
状態の一例を示す部分平面図である。
【図７】本発明の実施の形態の半導体装置の製造方法に
おけるワイヤボンディング後の組み立て状態の一例を示
す部分平面図である。
【図８】図２のＱＦＰの組み立て手順の一例を示す製造
プロセスフロー図である。
【符号の説明】
１ 半導体チップ １ａ パッド １ｂ 主面 １ｃ 裏面（反対側の面） ２ ワイヤ ３ キャピラリ ４ リードフレーム ４ａ インナリード ４ｂ アウタリード ４ｃ 吊りリード ４ｄ タブ ４ｅ 裏面 ４ｆ 位置決め孔 ４ｇ ガイド用長孔 ４ｈ 枠部 ５ ボンディング処理部 ６ ＱＦＰ（半導体装置） ７ 樹脂封止体 ８ ローダ ９ アンローダ １０ フィーダ部 １１ ボンディングヘッド １２ ヒートステージ（ボンディングステージ） １２ａ 吸引孔 １２ｂ 吸引経路 １２ｃ 溝部 １２ｄ ワーク支持面 １３ ＵＳホーン １４ ＸＹテーブル １５ カメラ １６ モニタ １７ クランパ １８ ワイヤボンダ １９ 吸引部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5F044 BB20 BB25 GG07

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 主面とその反対側の裏面とを備えた半導
    体チップを有し、かつ前記半導体チップがこれより小さ
    なタブに搭載された半導体装置の製造方法であって、 前記タブを有したリードフレームの前記タブに前記半導
    体チップをその外周部を前記タブから突出させて搭載す
    る工程と、 ワイヤボンダのボンディングステージ上に前記リードフ
    レームを配置する工程と、 前記ボンディングステージによって前記タブを支持する
    とともに、前記半導体チップの裏面における前記タブの
    外側の領域を前記ボンディングステージに設けられた吸
    引孔を介して吸引することにより、前記半導体チップの
    裏面と前記ボンディングステージとを密着させてワイヤ
    ボンディングを行う工程とを有することを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 主面とその反対側の裏面とを備えた半導
    体チップを有し、かつ前記半導体チップがこれより小さ
    なタブに搭載された半導体装置の製造方法であって、 前記タブおよびこれを支持する複数の吊りリードを有し
    たリードフレームの前記タブに前記半導体チップをその
    外周部を前記タブから突出させて搭載する工程と、 ワイヤボンダのボンディングステージ上に前記リードフ
    レームを配置する工程と、 前記ボンディングステージによって前記タブを支持する
    とともに、前記半導体チップの裏面における前記タブの
    外側の領域を、隣り合った前記吊りリード間に対応した
    前記ボンディングステージの領域に少なくとも１つ設け
    られた吸引孔を介して吸引することにより、前記半導体
    チップの裏面と前記ボンディングステージとを密着させ
    てワイヤボンディングを行う工程とを有することを特徴
    とする半導体装置の製造方法。
  3. 【請求項３】 主面とその反対側の裏面とを備えた半導
    体チップを有し、かつ前記半導体チップがこれより小さ
    なタブに搭載された半導体装置の製造方法であって、 前記タブおよびこれを支持する４つの吊りリードを有し
    たリードフレームの前記タブに前記半導体チップをその
    外周部を前記タブから突出させて搭載する工程と、 ワイヤボンダのボンディングステージ上に前記リードフ
    レームを配置する工程と、 前記ボンディングステージによって前記タブを支持する
    とともに、前記半導体チップの裏面における前記タブの
    外側の領域を、前記４つの吊りリードによって仕切られ
    て形成される４つの領域に対応した前記ボンディングス
    テージの各領域に１つずつ設けられた吸引孔を介して吸
    引することにより、前記半導体チップの裏面と前記ボン
    ディングステージとを密着させてワイヤボンディングを
    行う工程とを有することを特徴とする半導体装置の製造
    方法。
  4. 【請求項４】 主面とその反対側の裏面とを備えた半導
    体チップを有し、かつ前記半導体チップがこれより小さ
    なタブに搭載された半導体装置の製造方法であって、 前記タブを有したリードフレームの前記タブに前記半導
    体チップをその外周部を前記タブから突出させて搭載す
    る工程と、 ワイヤボンダのボンディングステージ上に前記リードフ
    レームを配置する工程と、 前記ボンディングステージによって前記タブを支持する
    とともに、前記半導体チップの裏面における前記タブの
    外側の領域を前記ボンディングステージに設けられた直
    径１ｍｍ以上の吸引孔を介して吸引することにより、前
    記半導体チップの裏面と前記ボンディングステージとを
    密着させてワイヤボンディングを行う工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 主面とその反対側の裏面とを備えた半導
    体チップを有し、かつ前記半導体チップがこれより小さ
    なタブに搭載された半導体装置の製造方法であって、 前記タブおよびこれを支持する４つの吊りリードを有し
    たリードフレームの前記タブに前記半導体チップをその
    外周部を前記タブから突出させて搭載する工程と、 ワイヤボンダのボンディングステージ上に前記リードフ
    レームを配置する工程と、 前記ボンディングステージによって前記タブを支持する
    とともに、前記半導体チップの裏面における前記タブの
    外側の領域を、前記４つの吊りリードによって仕切られ
    て形成される４つの領域に対応した前記ボンディングス
    テージの各領域に１つずつ設けられた直径１〜1.５ｍｍ
    の吸引孔を介して吸引することにより、前記半導体チッ
    プの裏面と前記ボンディングステージとを密着させてワ
    イヤボンディングを行う工程と、 前記半導体チップを樹脂封止して樹脂封止体を形成する
    工程と、 前記樹脂封止体から突出するアウタリードを切断・成形
    する工程とを有することを特徴とする半導体装置の製造
    方法。
JP2001341344A 2001-11-07 2001-11-07 半導体装置の製造方法 Pending JP2003142520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001341344A JP2003142520A (ja) 2001-11-07 2001-11-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001341344A JP2003142520A (ja) 2001-11-07 2001-11-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003142520A true JP2003142520A (ja) 2003-05-16

Family

ID=19155377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001341344A Pending JP2003142520A (ja) 2001-11-07 2001-11-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003142520A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670209A (zh) * 2020-12-23 2021-04-16 杰华特微电子（杭州）有限公司 一种加热治具及引线上芯片封装方法
CN113035725A (zh) * 2021-02-25 2021-06-25 北京时代民芯科技有限公司 一种深腔键合方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670209A (zh) * 2020-12-23 2021-04-16 杰华特微电子（杭州）有限公司 一种加热治具及引线上芯片封装方法
CN112670209B (zh) * 2020-12-23 2023-08-29 杰华特微电子股份有限公司 一种加热治具及引线上芯片封装方法
CN113035725A (zh) * 2021-02-25 2021-06-25 北京时代民芯科技有限公司 一种深腔键合方法
CN113035725B (zh) * 2021-02-25 2024-04-02 北京时代民芯科技有限公司 一种深腔键合方法

Similar Documents

Publication Publication Date Title
US8390133B2 (en) Semiconductor device and manufacturing method thereof
US6764880B2 (en) Semiconductor package and fabricating method thereof
JP4624170B2 (ja) 半導体装置の製造方法
US7180161B2 (en) Lead frame for improving molding reliability and semiconductor package with the lead frame
JP2003037219A (ja) 樹脂封止型半導体装置およびその製造方法
JP2008270270A (ja) 半導体装置の製造方法
JPH08111491A (ja) 半導体装置
JP2002198482A (ja) 半導体装置およびその製造方法
KR20050079145A (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
JP2007134395A (ja) 半導体装置
JP2003142520A (ja) 半導体装置の製造方法
JP4416067B2 (ja) 樹脂封止型半導体装置の製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JPH11145369A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002026192A (ja) リードフレーム
JP4651218B2 (ja) 半導体装置の製造方法
JP3559097B2 (ja) 半導体組立装置及び半導体装置の製造方法
JPH08279575A (ja) 半導体パッケージ
JP3854459B2 (ja) 半導体装置
JP3195515B2 (ja) 半導体装置及びその製造方法
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129