JP2003140962A - 信号送受信システム - Google Patents

信号送受信システム

Info

Publication number
JP2003140962A
JP2003140962A JP2001332059A JP2001332059A JP2003140962A JP 2003140962 A JP2003140962 A JP 2003140962A JP 2001332059 A JP2001332059 A JP 2001332059A JP 2001332059 A JP2001332059 A JP 2001332059A JP 2003140962 A JP2003140962 A JP 2003140962A
Authority
JP
Japan
Prior art keywords
signal
signal line
transmitting
receiving
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001332059A
Other languages
English (en)
Inventor
Takashi Kubo
貴志 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001332059A priority Critical patent/JP2003140962A/ja
Priority to US10/134,574 priority patent/US20030084365A1/en
Publication of JP2003140962A publication Critical patent/JP2003140962A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 スキューおよびレイテンシの問題を発生させ
ない。 【解決手段】 メモリシステムは、制御ブロック110
0と、複数のメモリ1102〜1108とを含む。制御
ブロック1100は、送信部によりメモリ1102〜1
108へデータ引出命令を送信し、受信部によりメモリ
1102〜1108に格納されたデータを受信する。メ
モリシステムは、制御ブロック1100の送信部を始点
とし、受信部を終点とする環状の信号線1200〜12
06と、環状の信号線1200〜1206とメモリ11
02〜1108とを接続する信号線とをさらに含む。環
状の信号線1200〜1206は、一方向にのみ信号を
転送し、制御ブロック1100、メモリ1102〜11
08および環状の信号線1200〜1206は、3次元
空間に展開される面上に配置されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータシス
テムにおける複数の機能ブロック間の信号の送受信に関
し、特に、クロック信号に同期して動作するメモリなど
の機能ブロックにおける信号の送受信システムに関す
る。
【0002】
【従来の技術】クロック信号に同期して動作する既存の
メモリシステムにおいて、クロック信号とデータのタイ
ミングスキューが発生する。図15を参照して、このタ
イミングスキューについて説明する。図15は、一般的
はメモリバスシステムの構成を示す。メモリバスシステ
ムは、予め定められた周波数のクロックを発生するクロ
ック発生器100と、第1のメモリ112、第2のメモ
リ114、第3のメモリ116および第4のメモリ11
8を制御してメモリにデータを書込んだりメモリからデ
ータを読出したりするコントローラ110と、クロック
信号線120と、コマンド信号線122と、データ信号
線124とを含む。
【0003】このメモリシステムによると、コントロー
ラ110から発せられたリード命令は、クロック発生器
100が発生したクロックに同期して、メモリに取込ま
れる。メモリ内部での読出し動作が実行された後に、メ
モリからコントローラに向かってデータが転送される。
このとき、メモリから転送されるデータがコントローラ
110に到達する時間は、コントローラ110近端の第
1のメモリ112と遠端の第4のメモリ118とで異な
る。逆に、コントローラ110から送出されたライト命
令は、クロック発生器100が発生したクロックに同期
して、メモリに取込まれる。ライト命令から予め定めら
れたクロック周期後に、コントローラ110からメモリ
に向かってデータが転送される。このとき、コントロー
ラ110から転送されるデータがメモリに到達する時間
は、コントローラ110近端の第1のメモリ112と遠
端の第4のメモリ118とで異なる。
【0004】図16にこの状態を表わすタイミングチャ
ートを示す。図16に示すように、ライト命令およびリ
ード命令のいずれの場合においても、コントローラ11
0とメモリとの距離が遠くなると、クロック信号とデー
タとのタイミングスキューが大きくなる。このようなタ
イミングスキューの発生は、回路の大規模化によるタイ
ミングスキューの増大化と、クロックの高速化とによ
り、タイミングスキューが1クロックを上回る場合が発
生する。このような場合、動作の同期を取ることが非常
に困難になり、同期を取ることができても回路が非常に
複雑になる。
【0005】このようなタイミングスキューの問題を解
決するために、図17に示すように、コマンドとライト
データとは行きのクロックに、リードデータは戻りのク
ロックに同期させてデータを転送するメモリシステムが
ある。このメモリシステムは、コントローラ130とメ
モリとを接続する、コマンド信号線140、データ信号
線142、戻りクロック信号線144、および行きクロ
ック信号線146とを含む。
【0006】このメモリシステムによると、前述のタイ
ミングスキューの発生は抑制できるが、以下のような問
題が生じる。図18に示すように、コントローラ130
から遠端にある第4のメモリ118はリード命令を受信
してからデータを出力するまでの時間、すなわちリード
のレイテンシが、近端の第1のメモリ112に比較して
短くなる。
【0007】特開平10−143424号公報は、この
ようなタイミングスキューおよびレイテンシの問題を解
決するメモリシステムを開示する。この公報に開示され
たメモリシステムの適用例を図19に示す。このメモリ
システムは、コントローラ160とメモリ112〜11
8とを、クロック信号線170、データ信号線172お
よびコマンド信号線174で接続する。これらの信号線
は、コントローラ160の受信部162と送信部164
とを環状に接続する。さらに、これらの信号線は、同じ
方向に信号を転送する。このとき、図20に示すよう
に、平面上に信号線が形成されるため、受信部162と
送信部164とを接続する環状の配線の本数が1種類の
信号あたり、行きと戻りの2本ずつ必要になる。さら
に、図21〜図23に示すように、複数の信号線のそれ
ぞれは、受信部162と送信部164との配線長が等し
くなるように、形成される必要がある。
【0008】このようにして形成されたメモリシステム
のタイミングチャートを図24に示す。図24に示すよ
うに、このメモリシステムによると、コントローラ16
0とメモリ112〜118との距離の相違によるタイミ
ングスキューの発生およびレイテンシの相違は改善され
ている。
【0009】
【発明が解決しようとする課題】しかしながら、上述の
公報に開示された技術の適用例である図19に示すメモ
リシステムでは、図25に示すように、クロックに対し
てコマンドおよびデータが正確に整列していない。これ
は、図21〜図23に示したように、ピン間における全
く等長な信号線を配線することが困難なためである。
【0010】たとえば、図21に示すように、環状の信
号線の外周側と内周側との信号線の長さの差をなくする
ために、内周側に信号線のたるみを持たせることを実現
することは困難である。また、図22に示すように、環
状の信号線の内外周の信号線の長さの差をなくするため
に、プリント配線基板上の貫通ビアホールを用いて信号
線を交差させつつ、内外周の信号線の長さを等しくする
ことを実現することは困難である。また、図23に示す
ように、環状の信号線の内外周の信号線の長さの差をな
くするために、パッケージ168内のチップ166の入
出力ピンの配置を考慮して、内外周の信号線の長さを等
しくすることを実現することは困難である。このような
環状の信号線の内外周の信号線の長さの差をなくするよ
うな信号線の実装は、実現不可能な場合がある。
【0011】本発明は、上述の課題を解決するためにな
されたものであって、複数の機能ブロック間において信
号を転送するシステムにおいて、タイミングスキューの
発生およびレイテンシの相違を抑制して、クロック信号
に同期させて信号を送受信するシステムを提供すること
である。
【0012】
【課題を解決するための手段】第1の発明に係る信号送
受信システムは、第1の装置と、第1の装置に接続され
た複数の第2の装置とを含む。第1の装置は、第2の装
置へ制御信号を送信するための送信手段と、第2の装置
から応答信号を受信するための受信手段と、予め定めら
れた周期で発生させたクロック信号に基づいて、送信手
段と受信手段とを制御するための制御手段とを含む。第
2の装置は、送信手段から送信された制御信号を受信し
たことに応答して、受信手段に応答信号を送信するため
の応答手段を含む。信号送受信システムは、送信手段と
受信手段とに接続され、送信手段を始点とし、受信手段
を終点とする環状の信号線と、環状の信号線と第2の装
置とを接続する信号線とを含む。環状の信号線は、一方
向にのみ信号を転送する。環状の信号線、第1の装置お
よび第2の装置は、3次元空間に展開される面上に配置
されているものである。
【0013】第1の発明によると、第1の装置から複数
の第2の装置の1つに送信される制御信号を転送する環
状の信号線と、複数の第2の装置の1つから第1の装置
に送信される応答信号を転送する環状の信号線とを、3
次元空間に展開される面(たとえば、球体の球面)に設
置する。制御信号(たとえば、メモリに対するリード命
令)を転送する環状の信号線と、応答信号(たとえば、
メモリから読出したデータ)を転送する環状の信号線と
の長さを全く同じすることができる。これにより、信号
を転送する環状の信号線を3次元空間に展開される面上
に構成したため、複数の信号線を全く等長に配線するこ
とを容易に実現できる。その結果、平面上に信号送受信
システムを構成した場合と異なり、タイミングスキュー
の発生およびレイテンシの相違を抑制して、クロック信
号に同期させて信号を送受信するシステムを提供するこ
とができる。
【0014】第2の発明に係る信号送受信システムは、
第1の装置と、第1の装置に接続された複数の第2の装
置と、予め定められた周期でクロック信号を発生させる
第3の装置とを含む。第1の装置は、第2の装置へ制御
信号を送信するための送信手段と、第2の装置から応答
信号を受信するための受信手段と、第3の装置からクロ
ック信号を受信して、受信したクロック信号に基づい
て、送信手段と受信手段とを制御するための制御手段と
を含む。第2の装置は、送信手段から送信された制御信
号を受信したことに応答して、受信手段に応答信号を送
信するための応答手段を含む。信号送受信システムは、
送信手段と受信手段とに接続され、送信手段を始点と
し、受信手段を終点とする環状の信号線と、環状の信号
線と第2の装置とを接続する信号線とを含む。環状の信
号線は、一方向にのみ信号を転送する。環状の信号線、
第1の装置、第2の装置および第3の装置は、3次元空
間に展開される面上に配置されているものである。
【0015】第2の発明によると、第1の装置は、第3
の装置から受信したクロック信号により送信手段と受信
手段とを制御するとともに、送受信システムは、制御信
号を転送する環状の信号線と、応答信号を転送する環状
の信号線との長さを全く同じすることができる。これに
より、信号を転送する環状の信号線を3次元空間に展開
される面上に構成したため、複数の信号線を全く等長に
配線することを容易に実現できる。
【0016】第3の発明に係る信号送受信システムは、
第1または第2の発明の構成に加えて、第1の装置は、
メモリコントローラであり、第2の装置は、メモリ装置
である。
【0017】第3の発明によると、メモリコントローラ
からメモリ装置へのリード命令を転送する環状の信号線
と、メモリ装置からメモリコントローラへのデータを転
送する環状の信号線との長さを全く同じすることができ
る。これにより、信号を転送する環状の信号線を3次元
空間に展開される面上に構成したため、複数の信号線を
全く等長に配線することを容易に実現できる。その結
果、平面上に信号送受信システムを構成した場合と異な
り、タイミングスキューの発生およびレイテンシの相違
を抑制して、クロック信号に同期させて信号を送受信す
るメモリシステムを提供することができる。
【0018】第4の発明に係る信号送受信システムは、
第1〜第3のいずれかの発明の構成に加えて、3次元空
間に展開される面は、球体の曲面であるものである。
【0019】第4の発明によると、球体形状を有する第
1の装置および第2の装置を含む半導体装置において、
タイミングスキューの発生およびレイテンシの相違を抑
制して、クロック信号に同期させて、第1の装置と第2
の装置との間において信号を送受信することができる。
【0020】第5の発明に係る信号送受信システムは、
第1〜第3のいずれかの発明の構成に加えて、3次元空
間に展開される面は、円柱体の曲面であるものである。
【0021】第5の発明によると、円筒形状を有する第
1の装置および第2の装置を含む半導体装置において、
タイミングスキューの発生およびレイテンシの相違を抑
制して、クロック信号に同期させて、第1の装置と第2
の装置との間において信号を送受信することができる。
【0022】第6の発明に係る信号送受信システムは、
第1〜第3のいずれかの発明の構成に加えて、3次元空
間に展開される面は、プリント配線基板の表面と裏面と
により形成される面であるものである。
【0023】第6の発明によると、プリント配線基板の
表面と裏面とにより形成される形状を有する第1の装置
および第2の装置を含む半導体装置において、タイミン
グスキューの発生およびレイテンシの相違を抑制して、
クロック信号に同期させて、第1の装置と第2の装置と
の間において信号を送受信することができる。
【0024】第7の発明に係る信号送受信システムは、
第1の発明の構成に加えて、第1の装置は、クロック信
号を、環状の信号線に出力するための出力手段と、環状
の信号線からクロック信号を入力するための入力手段
と、出力手段から出力されるクロック信号と、入力手段
に入力されるクロック信号との位相差を調整するための
位相調整手段とをさらに含む。
【0025】第7の発明によると、位相調整手段により
位相差が調整されるため、第1の装置における入力手段
と出力手段との同期を容易に取ることができる。
【0026】第8の発明に係る信号送受信システムは、
第2の発明の構成に加えて、第3の装置は、クロック信
号を、環状の信号線に出力するための出力手段を含む。
第1の装置は、環状の信号線からクロック信号を入力す
るための入力手段と、出力手段から出力されるクロック
信号と、入力手段に入力されるクロック信号との位相差
を調整するための位相調整手段とをさらに含む。
【0027】第8の発明によると、位相調整手段により
位相差が調整されるため、第1の装置における入力手段
と出力手段との同期を容易に取ることができる。
【0028】第9の発明に係る信号送受信システムは、
第7または第8の発明の構成に加えて、位相調整手段
は、位相差が予め定められた周期の整数倍または予め定
められた周期の半周期の整数倍になるように、位相差を
調整するための手段を含む。
【0029】第9の発明によると、位相調整手段により
位相差が予め定められた周期の整数倍等に調整されるた
め、第1の装置における入力手段と出力手段との同期を
容易に取ることができる。
【0030】
【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施の形態について説明する。以下の説明では、同一
の部品には同一の符号を付してある。それらの名称およ
び機能も同じである。したがってそれらについての詳細
な説明は繰返さない。
【0031】<第1の実施の形態>図1を参照して、本
発明の第1の実施の形態について説明する。図1に示す
半導体装置は、球状の半導体装置1000であって、そ
の球体の表面に制御ブロック1100と、制御ブロック
1100からの制御信号に応答して応答信号を制御ブロ
ック1100に送信する第1の機能ブロック1102、
第2の機能ブロック1104、第3の機能ブロック11
06および第4の機能ブロック1108とを配置したも
のである。制御ブロック1100と機能ブロック110
2〜1108とは、クロック信号を転送するためのクロ
ック信号線1200、格納データ(WDn)および引出
データ(RDn)を転送するための送受信信号線120
2、データの格納命令(Wn)およびデータの引出命令
(Rn)を転送するための送信信号線1204および引
出データ準備信号(RDYn)を転送する受信信号線1
206とにより接続されている。これらの信号線120
0〜1206は、球面上に設けられ、制御ブロック11
00を始端または終端としている。
【0032】図2に、図1の半導体装置1000の平面
展開図を示す。図2に示す平面展開図は、図1の断面2
において平面に展開したものである。図2に示すよう
に、信号線1200〜1206は全て同じ方向に信号を
転送する。送信部1400に接続された送信信号線12
04は、受信部1300には接続されず、終端部121
0に接続される。受信部1300に接続された受信信号
線1206は、送信部1400には接続されず、終端部
1220に接続される。
【0033】制御ブロック1100は、n番目の機能ブ
ロックに対して、データの格納命令(Wn)を送信信号
線1204に送出し、その1クロック後に格納データ
(WDn)を送受信信号線1202に送出する。機能ブ
ロックは、データの格納命令(Wn)を受信したことに
応答して、格納データ(WDn)を機能ブロック110
2〜1108の内部回路に格納する。
【0034】制御ブロック1100は、n番目の機能ブ
ロックに対して、データの引出命令(Rn)を送信信号
線1204に送出する。機能ブロックは、前もって行な
われた格納命令によって格納されたデータがあれば、引
出命令(Rn)から1クロック後に引出データ準備信号
(RDYn)を受信信号線1206に送出する。さら
に、その2クロック後に引出データ(RDn)を送受信
信号線1202に送出する。
【0035】このような送受信システムにおける信号の
タイムチャートを図3に示す。図3に示すように、制御
ブロック1100は、第1の機能ブロック1102に対
するデータの格納命令(W1)を、送信信号線1204
を介して第1の機能ブロック1102に転送する。第1
の機能ブロック1102は、第1の機能ブロック110
2におけるクロック信号に同期されたデータの格納命令
(W1)と、その1クロック後に格納データ(WD1)
とを、制御ブロック1100から受信する。第1の機能
ブロックは、受信した格納データ(WD1)を内部回路
により処理する。
【0036】制御ブロック1100は、第4の機能ブロ
ック1108に対するデータの格納命令(W4)を、送
信信号線1204を介して第4の機能ブロック1108
に転送する。第4の機能ブロック1108は、第4の機
能ブロック1108におけるクロック信号に同期された
データの格納命令(W4)と、その1クロック後に格納
データ(WD4)とを、制御ブロック1100から受信
する。第4の機能ブロックは、受信した格納データ(W
D4)を内部回路により処理する。
【0037】制御ブロック1100は、第1の機能ブロ
ック1102に対するデータの引出命令(R1)を、送
信信号線1204を介して第1の機能ブロック1102
に転送する。第1の機能ブロック1102は、引出命令
に対応するデータを記憶していると、第1の機能ブロッ
ク1102におけるクロック信号に同期されたデータの
引出命令(R1)から1クロック後に引出データ準備信
号(RDY1)を、制御ブロック1100に送信する。
第1の機能ブロックは、引出データ準備信号(RDY
1)から2クロック後に、引出データ(RD1)を送受
信信号線1202に送出する。制御ブロック1100
は、引出データ準備信号(RDY1)から2クロック後
に受信した引出データ(RD1)を内部回路により処理
する。
【0038】制御ブロック1100は、第4の機能ブロ
ック1108に対するデータの引出命令(R4)を、送
信信号線1204を介して第4の機能ブロック1108
に転送する。第4の機能ブロック1108は、引出命令
に対応するデータを記憶していると、第4の機能ブロッ
ク1108におけるクロック信号に同期されたデータの
引出命令(R4)から1クロック後に引出データ準備信
号(RDY4)を、制御ブロック1100に送信する。
第4の機能ブロックは、引出データ準備信号(RDY
4)から2クロック後に、引出データ(RD4)を送受
信信号線1202に送出する。制御ブロック1100
は、引出データ準備信号(RDY4)から2クロック後
に受信した引出データ(RD4)を内部回路により処理
する。
【0039】図3に示すタイミングチャートから明らか
なように、制御ブロックと第1の機能ブロック1102
および第4の機能ブロック1108との距離の相違に基
づく、タイミングスキューの発生およびレイテンシの相
違が抑制され、クロック信号と命令信号およびデータ信
号とは同期していることがわかる。
【0040】以上のようにして、本実施の形態に係る半
導体装置によると、制御ブロックと複数の機能ブロック
とを接続する環状の信号線を、3次元空間に形成される
面上に設けた。これにより、環状の信号線は、全く等長
に構成することが可能になり、タイミングスキューの発
生およびレイテンシの相違が抑制され、クロック信号と
送信信号(命令)とが同期し、クロック信号と送受信信
号(データ)とが同期して動作するようにできる。
【0041】<第1の実施の形態 第1の変形例>図4
を参照して、第1の変形例について説明する。この変形
例において、前述の第1の実施の形態と同じ部分につい
ては、同じ参照符号を付してある。また、それらについ
ての機能も同じである。したがって、それらについての
詳細な説明は繰返さない。
【0042】図4に示す第1の変形例は、制御ブロック
1101は、その内部にクロック発生器を有さず、その
外部にクロック発生器1500を有する。制御ブロック
1101は、受信部1301と送信部1401とを含
む。クロック発生器1500から出力されたクロック信
号は、クロック信号線1201により、第1の機能ブロ
ック1102、第2の機能ブロック1104、第3の機
能ブロック1106および第4の機能ブロック1108
に入力される。また、クロック発生器1500から出力
されたクロック信号は受信部1301に入力されるとと
もに、環状のクロック信号線1201により環状の信号
線を一周した後のクロック信号が受信部1301に入力
される。
【0043】この変形例によると、制御ブロック110
1がその内部にクロック発生器1500を有していない
場合であっても、前述の第1の実施の形態と同様、タイ
ミングスキューの発生およびレイテンシの相違が抑制さ
れ、クロック信号と送信信号(命令)とが同期し、クロ
ック信号と送受信信号(データ)とが同期して動作す
る。
【0044】<第1の実施の形態 第2の変形例>図5
を参照して、第2の変形例について説明する。この変形
例において、前述の第1の実施の形態および第1の変形
例と同じ部分については、同じ参照符号を付してある。
また、それらについての機能も同じである。したがっ
て、それらについての詳細な説明は繰返さない。
【0045】図5に示す第2の変形例は、制御ブロック
1103は、その内部にクロック発生器を有さず、その
外部にクロック発生器1500を有する。制御ブロック
1103は、受信部1303と送信部1403とを含
む。クロック発生器1500から出力されたクロック信
号は、クロック信号線1203により、受信部1303
0に入力される。受信部1303に入力されたクロック
信号は、クロック信号線1200により、第1の機能ブ
ロック1102、第2の機能ブロック1104、第3の
機能ブロック1106および第4の機能ブロック110
8に入力される。また、制御ブロック1100から出力
されたクロック信号は受信部1303に入力されるとと
もに、環状のクロック信号線1200により環状の信号
線を一周した後のクロック信号が受信部1303に入力
される。
【0046】この変形例によると、制御ブロック110
1がその内部にクロック発生器1500を有していない
場合であっても、前述の第1の実施の形態と同様、タイ
ミングスキューの発生およびレイテンシの相違が抑制さ
れ、クロック信号と送信信号(命令)とが同期し、クロ
ック信号と送受信信号(データ)とが同期して動作す
る。
【0047】<第1の実施の形態 他の実装例>図6〜
図10を参照して、半導体装置における制御ブロック、
機能ブロックおよび環状の信号線の他の実装例について
説明する。この実装例において、前述の第1の実施の形
態と同じ部分については、同じ参照符号を付してある。
また、それらについての機能も同じである。したがっ
て、それらについての詳細な説明は繰返さない。
【0048】図6に、他の実装例として、円筒状の半導
体装置2000の外観図を示す。図6に示す半導体装置
は、円筒状の半導体装置2000であって、その円筒面
の曲面に制御ブロック1100と、制御ブロック110
0からの制御信号に応答して応答信号を制御ブロック1
100に送信する第1の機能ブロック1102、第2の
機能ブロック1104、第3の機能ブロック1106お
よび第4の機能ブロック1108とを配置したものであ
る。制御ブロック1100と機能ブロック1102〜1
108とは、クロック信号線1200、送受信信号線1
202、送信信号線1204および受信信号線1206
とにより接続されている。これらの信号線1200〜1
206は、円筒の曲面上に設けられ、制御ブロック11
00を始端または終端としている。
【0049】この図6に示す円筒状の半導体装置200
0においても、平面上に展開すると、図2のようにな
り、前述の第1の実施の形態と同様の動作を実現でき
る。
【0050】図7を参照して、さらに他の実装例とし
て、プリント配線基板上に実装された半導体装置300
0の側面図を示す。図7に示す半導体装置3000は、
受信部と送信部とを有する制御LSI(Large Scale In
tegrated circuit)3100と、第1の被制御LSI3
102、第2の被制御LSI3104、第3の被制御L
SI3106および第4の被制御LSI3108とを含
む。これらの制御LSI3100および被制御LSI3
102〜3108とは、配線層3200に設けれた環状
の信号線により接続されている。この環状の信号線は、
第1の実施の形態におけるクロック信号線、送受信信号
線、送信信号線および受信信号線である。また、プリン
ト配線基板には、貫通ビアホール3010、3012が
設けられ、この貫通ビアホールに信号線が通されて、プ
リント配線基板の表面と裏面とから構成される3次元空
間に形成される曲面に環状の信号線が設けられている。
【0051】この図7に示すプリント配線基板上に実装
された半導体装置3000においても、平面上に展開す
ると、図2のようになり、前述の第1の実施の形態と同
様の動作を実現できる。
【0052】図8および図9を参照して、さらに他の実
装例として、プリント配線基板上に実装された半導体装
置4000および半導体装置5000の側面図を示す。
図8に示す半導体装置4000および図9に示す半導体
装置5000は、前述の半導体装置3000において第
1の被制御LSI3102、第2の被制御LSI310
4、第3の被制御LSI3106および第4の被制御L
SI3108とが、プリント配線基板の表面側に設けら
れた場合である。図8と図9とでは、制御LSIと被制
御LSIとの配置が異なる。図8に示すように、貫通ビ
アホール4010、4012に信号線を通して、3次元
空間において環状になるように、配線層4200に信号
線が配置され、図9に示すように、貫通ビアホール50
10、5012に信号線が通されて、3次元空間におい
て環状になるように、配線層5200に信号線が設けら
れている。
【0053】この図8および図9に示すプリント配線基
板上に実装された半導体装置4000および半導体装置
5000においても、平面上に展開すると、図2のよう
になり、前述の第1の実施の形態と同様の動作を実現で
きる。
【0054】図10を参照して、さらに他の実装例とし
て、プリント配線基板上に実装された半導体装置600
0の側面図を示す。図10に示す半導体装置6000
は、制御LSI3100、第1の被制御LSI310
2、第2の被制御LSI3104、第3の被制御LSI
3106および第4の被制御LSI3108とが、複数
のプリント配線基板に設けられた場合である。貫通ビア
ホール6010、6012、6014に信号線が通され
て、3次元空間において環状になるように、配線層62
00に信号線が設けられている。複数のプリント配線基
板はソケット6300により連結されている。
【0055】この図10に示すプリント配線基板上に実
装された半導体装置6000においても、平面上に展開
すると、図2のようになり、前述の第1の実施の形態と
同様の動作を実現できる。
【0056】<第2の実施の形態>第2の実施の形態に
係る半導体装置は、前述の第1の実施の形態における半
導体装置に、クロック信号の位相を調整する機能を加え
たものである。これ以外についての前述の第1の実施の
形態と同じ部分については、同じ参照符号を付してあ
る。また、それらについての機能も同じである。したが
って、それらについての詳細な説明は繰返さない。
【0057】制御ブロックにおいては、クロック信号
(第1のクロック信号)が出力されるとともに、環状の
クロック信号線を1周したクロック信号(第2のクロッ
ク信号)が入力される。この第1のクロック信号と、第
2のクロック信号とは、同じ位相であるとは限らない。
本実施の形態に係る半導体装置の制御ブロックでは、こ
の位相のずれを検知して、同じ位相になるように調整す
る。
【0058】図11に、図2に対応する制御ブロック1
100の構成図を、図12に、図4に対応する制御ブロ
ック1101の構成図を、図13に、図5に対応する制
御ブロック1103の構成図を示す。
【0059】図11を参照して、制御ブロック1100
は、受信部1300と送信部1400と位相比較器16
00とを含む。
【0060】受信部1300は、クロック信号線120
0に接続された入力バッファ1310と、入力バッファ
1310に接続された可変遅延回路1312と、送受信
信号線1202に接続された入力バッファ1320と、
入力バッファ1320に接続された可変遅延回路132
2と、受信信号線1206に接続された入力バッファ1
330と、入力バッファ1330に接続された可変遅延
回路1332とを含む。
【0061】可変遅延回路1322は、可変遅延回路1
332に接続されている。可変遅延回路1312は、可
変遅延回路1322と位相比較器1600とに接続され
ている。
【0062】送信部1400は、クロック信号線120
0に接続された出力バッファ1410と、出力バッファ
1410に接続されたクロック発生器1500と、送受
信信号線1202に接続された出力バッファ1420
と、送信信号線1204に接続された出力バッファ14
30とを含む。クロック発生器1440は、位相比較器
1500に接続される。
【0063】位相比較器1600は、クロック発生器1
500から入力された第1のクロック信号の位相と、入
力バッファ1310を介して入力された第2のクロック
信号との位相を比較して、比較した位相から位相差を算
出し、その位相差が、クロック信号の周期の整数倍また
はクロック信号の半周期の整数倍になるように、第2の
クロック信号を遅延させるための調整信号を生成する。
生成された調整信号は、可変遅延回路1312に送信さ
れる。可変遅延回路1312、1322、1332は、
調整信号に基づいて、入力信号の位相を遅延させる。
【0064】図12を参照して、制御ブロック1101
は、制御ブロック1100とは、クロック発生器150
0を制御ブロックの外部に有し、クロック発生器150
0が直接機能ブロックにクロック信号を送信する点が異
なる。これ以外についての制御ブロック1100と同じ
であるため、それらについての詳細な説明は繰返さな
い。
【0065】図13を参照して、制御ブロック1103
は、制御ブロック1101とは、クロック発生器150
0が送信部1403を介して機能ブロックにクロック信
号を送信する点が異なる。これ以外についての制御ブロ
ック1101と同じであるため、それらについての詳細
な説明は繰返さない。
【0066】以上のような構造を有する制御ブロック1
100、1101、1103は、環状のクロック信号線
を1周して再び制御ブロック1100、1101、11
03に入力されたクロック信号の位相を調整する。この
とき、位相差が、クロック信号の周期の整数倍になるよ
うに、またはクロック信号の半周期の整数倍になるよう
に、位相が遅延させられる。このときの信号のタイミン
グチャートを図14に示す。図14に示すように、環状
の信号線を通るクロックの同期を取ることにより、入力
系統と出力系統との回路動作を1つの位相のクロック信
号で行なうことができる。
【0067】本実施の形態に係る半導体装置によると、
制御ブロックの入力系統と出力系統とを同じ位相のクロ
ック信号で処理できるため、半導体装置全体としての動
作が簡略化できる。
【0068】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態に係る球状の半導
体装置の外観図である。
【図2】 図1の半導体装置の平面展開図である。
【図3】 本発明の第1の実施の形態に係る半導体装置
における信号のタイミングチャートである。
【図4】 本発明の第1の実施の形態に係る半導体装置
の第1の変形例である。
【図5】 本発明の第1の実施の形態に係る半導体装置
の第2の変形例である。
【図6】 本発明の第1の実施の形態に係る半導体装置
の他の実装例(その1)である。
【図7】 本発明の第1の実施の形態に係る半導体装置
の他の実装例(その2)である。
【図8】 本発明の第1の実施の形態に係る半導体装置
の他の実装例(その3)である。
【図9】 本発明の第1の実施の形態に係る半導体装置
の他の実装例(その4)である。
【図10】 本発明の第1の実施の形態に係る半導体装
置の他の実装例(その5)である。
【図11】 本発明の第2の実施の形態に係る半導体装
置における制御ブロックの構成図(その1)である。
【図12】 本発明の第2の実施の形態に係る半導体装
置における制御ブロックの構成図(その2)である。
【図13】 本発明の第2の実施の形態に係る半導体装
置における制御ブロックの構成図(その3)である。
【図14】 本発明の第2の実施の形態に係る半導体装
置における信号のタイミングチャートである。
【図15】 本発明に関連する半導体装置の構成図(そ
の1)である。
【図16】 図15に示す半導体装置における信号のタ
イミングチャートである。
【図17】 本発明に関連する半導体装置の構成図(そ
の2)である。
【図18】 図16に示す半導体装置における信号のタ
イミングチャートである。
【図19】 本発明に関連する半導体装置の構成図(そ
の2)である。
【図20】 本発明に関連する半導体装置の構成を表わ
す詳細図(その1)である。
【図21】 本発明に関連する半導体装置の構成を表わ
す詳細図(その2)である。
【図22】 本発明に関連する半導体装置の構成を表わ
す詳細図(その3)である。
【図23】 本発明に関連する半導体装置の構成を表わ
す詳細図(その4)である。
【図24】 図19に示す半導体装置における信号のタ
イミングチャートである。
【図25】 図24に示すタイミングチャートの詳細図
である。
【符号の説明】
1000 球状の半導体装置、1100、1101、1
103 制御ブロック、1102 第1の機能ブロッ
ク、1104 第2の機能ブロック、1106第3の機
能ブロック、1108 第4の機能ブロック、120
0、1201、1203、2200 クロック信号線、
1202 送受信号線、1204 送信号線、1206
受信号線、1210、1220 終端部、1300、
1301、1303 送信部、1310、1320、1
330、1340、1341 入力バッファ、131
2、1322、1332 可変遅延回路、1400、1
401、1403 受信部、1410、1411、14
20、1430 出力バッファ、1440、1500
クロック発生器、1600 位相比較器、2000 円
筒状の半導体装置、3102 第1の被制御LSI、3
104 第2の被制御LSI、3106 第3の被制御
LSI、3108 第4の被制御LSI、3000、4
000、5000、6000 プリント基盤実装半導
体、3010、3012、4010、4012、501
0、5012、6010、6012、6014 貫通ビ
アホール、3200、4200、5200、6200
配線層、6300 ソケット。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 第1の装置と、前記第1の装置に接続さ
    れた複数の第2の装置とを含む信号送受信システムであ
    って、 前記第1の装置は、 前記第2の装置へ制御信号を送信するための送信手段
    と、 前記第2の装置から応答信号を受信するための受信手段
    と、 予め定められた周期で発生させたクロック信号に基づい
    て、前記送信手段と前記受信手段とを制御するための制
    御手段とを含み、 前記第2の装置は、前記送信手段から送信された制御信
    号を受信したことに応答して、前記受信手段に応答信号
    を送信するための応答手段を含み、 前記信号送受信システムは、 前記送信手段と前記受信手段とに接続され、前記送信手
    段を始点とし、前記受信手段を終点とする環状の信号線
    と、 前記環状の信号線と前記第2の装置とを接続する信号線
    とを含み、 前記環状の信号線は、一方向にのみ信号を転送し、 前記環状の信号線、前記第1の装置および前記第2の装
    置は、3次元空間に展開される面上に配置されている信
    号送受信システム。
  2. 【請求項2】 第1の装置と、前記第1の装置に接続さ
    れた複数の第2の装置と、予め定められた周期でクロッ
    ク信号を発生させる第3の装置とを含む信号送受信シス
    テムであって、 前記第1の装置は、 前記第2の装置へ制御信号を送信するための送信手段
    と、 前記第2の装置から応答信号を受信するための受信手段
    と、 前記第3の装置から前記クロック信号を受信して、受信
    したクロック信号に基づいて、前記送信手段と前記受信
    手段とを制御するための制御手段とを含み、 前記第2の装置は、前記送信手段から送信された制御信
    号を受信したことに応答して、前記受信手段に応答信号
    を送信するための応答手段を含み、 前記信号送受信システムは、 前記送信手段と前記受信手段とに接続され、前記送信手
    段を始点とし、前記受信手段を終点とする環状の信号線
    と、 前記環状の信号線と前記第2の装置とを接続する信号線
    とを含み、 前記環状の信号線は、一方向にのみ信号を転送し、 前記環状の信号線、前記第1の装置、前記第2の装置お
    よび前記第3の装置は、3次元空間に展開される面上に
    配置されている信号送受信システム。
  3. 【請求項3】 前記第1の装置は、メモリコントローラ
    であり、 前記第2の装置は、メモリ装置である、請求項1または
    2に記載の信号送受信システム。
  4. 【請求項4】 前記3次元空間に展開される面は、球体
    の曲面である、請求項1〜3のいずれかに記載の信号送
    受信システム。
  5. 【請求項5】 前記3次元空間に展開される面は、円柱
    体の曲面である、請求項1〜3のいずれかに記載の信号
    送受信システム。
  6. 【請求項6】 前記3次元空間に展開される面は、プリ
    ント配線基板の表面と裏面とにより形成される面であ
    る、請求項1〜3のいずれかに記載の信号送受信システ
    ム。
  7. 【請求項7】 前記第1の装置は、 前記クロック信号を、前記環状の信号線に出力するため
    の出力手段と、 前記環状の信号線から前記クロック信号を入力するため
    の入力手段と、 前記出力手段から出力されるクロック信号と、前記入力
    手段に入力されるクロック信号との位相差を調整するた
    めの位相調整手段とをさらに含む、請求項1に記載の信
    号送受信システム。
  8. 【請求項8】 前記第3の装置は、前記クロック信号
    を、前記環状の信号線に出力するための出力手段を含
    み、 前記第1の装置は、 前記環状の信号線から前記クロック信号を入力するため
    の入力手段と、 前記出力手段から出力されるクロック信号と、前記入力
    手段に入力されるクロック信号との位相差を調整するた
    めの位相調整手段とをさらに含む、請求項2に記載の信
    号送受信システム。
  9. 【請求項9】 前記位相調整手段は、前記位相差が予め
    定められた周期の整数倍または予め定められた周期の半
    周期の整数倍になるように、位相差を調整するための手
    段を含む、請求項7または8に記載の信号送受信システ
    ム。
JP2001332059A 2001-10-30 2001-10-30 信号送受信システム Withdrawn JP2003140962A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001332059A JP2003140962A (ja) 2001-10-30 2001-10-30 信号送受信システム
US10/134,574 US20030084365A1 (en) 2001-10-30 2002-04-30 Signal transmitting/receiving system reducing timing skew between clock signal and data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001332059A JP2003140962A (ja) 2001-10-30 2001-10-30 信号送受信システム

Publications (1)

Publication Number Publication Date
JP2003140962A true JP2003140962A (ja) 2003-05-16

Family

ID=19147536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001332059A Withdrawn JP2003140962A (ja) 2001-10-30 2001-10-30 信号送受信システム

Country Status (2)

Country Link
US (1) US20030084365A1 (ja)
JP (1) JP2003140962A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008386A (ja) * 2008-09-30 2013-01-10 Mosaid Technologies Inc 出力遅延調整によるシリアル接続のメモリシステム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4543981B2 (ja) * 2005-03-22 2010-09-15 日本電気株式会社 時間差調整回路及び方法
TWI327822B (en) * 2006-08-24 2010-07-21 Realtek Semiconductor Corp Signal delivering system with unequal lengths of connecting paths and method thereof
JP5449032B2 (ja) * 2009-05-28 2014-03-19 パナソニック株式会社 メモリシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
JPH10143424A (ja) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp メモリシステム
US20020144397A1 (en) * 2000-01-21 2002-10-10 Morris Terrel L. Subtractive process for fabricating cylindrical printed circuit boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008386A (ja) * 2008-09-30 2013-01-10 Mosaid Technologies Inc 出力遅延調整によるシリアル接続のメモリシステム

Also Published As

Publication number Publication date
US20030084365A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
KR102450296B1 (ko) 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
JP3856696B2 (ja) 2倍データ速度同期式動的ランダムアクセスメモリのための構成可能同期装置
KR101110469B1 (ko) 2가지 모드의 데이터 스트로브를 구비한 집적 회로
US8458507B2 (en) Bus frequency adjustment circuitry for use in a dynamic random access memory device
KR20190084755A (ko) 모바일 장치 및 그것의 인터페이싱 방법
EP1686488A1 (en) Synchronous data transfer circuit, computer system and memory system
US8442075B2 (en) Disparate clock domain synchronization
JP2009527829A (ja) 複数のプロセッサコア用の共通アナログインターフェイス
JPH11175313A (ja) デュアルポートバッファ
JPH0711797B2 (ja) 回路モジユ−ル
CN100377062C (zh) 具有两条时钟线和存储装置的存储系统
JP2003140962A (ja) 信号送受信システム
EP2006773A9 (en) Integrated circuit, and integrated circuit system
US6788109B2 (en) Asynchronous data transfer between logic box with synchronization circuit
CN111221769A (zh) 单线读写通讯方法
US20020144171A1 (en) Multiple clock domain de-skewing technique
US8531896B2 (en) Semiconductor system, semiconductor memory apparatus, and method for input/output of data using the same
US6978391B2 (en) Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method
JP4952177B2 (ja) 記憶装置
JP5482471B2 (ja) モジュール
WO2008056468A1 (fr) Circuit intégré à semiconducteur et sa technique d'implantation
CN115560752B (zh) 微机电惯性导航系统用小型一体化电路
US11687472B2 (en) Interface for semiconductor device and interfacing method thereof
JP2003203046A (ja) 回路構成
EP1019839A1 (en) A bus arrangement and associated method in a computer system

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104