JP2003140962A - 信号送受信システム - Google Patents

Abstract

(57)【要約】 【課題】 スキューおよびレイテンシの問題を発生させ
ない。 【解決手段】 メモリシステムは、制御ブロック１１０
０と、複数のメモリ１１０２〜１１０８とを含む。制御
ブロック１１００は、送信部によりメモリ１１０２〜１
１０８へデータ引出命令を送信し、受信部によりメモリ
１１０２〜１１０８に格納されたデータを受信する。メ
モリシステムは、制御ブロック１１００の送信部を始点
とし、受信部を終点とする環状の信号線１２００〜１２
０６と、環状の信号線１２００〜１２０６とメモリ１１
０２〜１１０８とを接続する信号線とをさらに含む。環
状の信号線１２００〜１２０６は、一方向にのみ信号を
転送し、制御ブロック１１００、メモリ１１０２〜１１
０８および環状の信号線１２００〜１２０６は、３次元
空間に展開される面上に配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータシス
テムにおける複数の機能ブロック間の信号の送受信に関
し、特に、クロック信号に同期して動作するメモリなど
の機能ブロックにおける信号の送受信システムに関す
る。

【０００２】

【従来の技術】クロック信号に同期して動作する既存の
メモリシステムにおいて、クロック信号とデータのタイ
ミングスキューが発生する。図１５を参照して、このタ
イミングスキューについて説明する。図１５は、一般的
はメモリバスシステムの構成を示す。メモリバスシステ
ムは、予め定められた周波数のクロックを発生するクロ
ック発生器１００と、第１のメモリ１１２、第２のメモ
リ１１４、第３のメモリ１１６および第４のメモリ１１
８を制御してメモリにデータを書込んだりメモリからデ
ータを読出したりするコントローラ１１０と、クロック
信号線１２０と、コマンド信号線１２２と、データ信号
線１２４とを含む。

【０００３】このメモリシステムによると、コントロー
ラ１１０から発せられたリード命令は、クロック発生器
１００が発生したクロックに同期して、メモリに取込ま
れる。メモリ内部での読出し動作が実行された後に、メ
モリからコントローラに向かってデータが転送される。
このとき、メモリから転送されるデータがコントローラ
１１０に到達する時間は、コントローラ１１０近端の第
１のメモリ１１２と遠端の第４のメモリ１１８とで異な
る。逆に、コントローラ１１０から送出されたライト命
令は、クロック発生器１００が発生したクロックに同期
して、メモリに取込まれる。ライト命令から予め定めら
れたクロック周期後に、コントローラ１１０からメモリ
に向かってデータが転送される。このとき、コントロー
ラ１１０から転送されるデータがメモリに到達する時間
は、コントローラ１１０近端の第１のメモリ１１２と遠
端の第４のメモリ１１８とで異なる。

【０００４】図１６にこの状態を表わすタイミングチャ
ートを示す。図１６に示すように、ライト命令およびリ
ード命令のいずれの場合においても、コントローラ１１
０とメモリとの距離が遠くなると、クロック信号とデー
タとのタイミングスキューが大きくなる。このようなタ
イミングスキューの発生は、回路の大規模化によるタイ
ミングスキューの増大化と、クロックの高速化とによ
り、タイミングスキューが１クロックを上回る場合が発
生する。このような場合、動作の同期を取ることが非常
に困難になり、同期を取ることができても回路が非常に
複雑になる。

【０００５】このようなタイミングスキューの問題を解
決するために、図１７に示すように、コマンドとライト
データとは行きのクロックに、リードデータは戻りのク
ロックに同期させてデータを転送するメモリシステムが
ある。このメモリシステムは、コントローラ１３０とメ
モリとを接続する、コマンド信号線１４０、データ信号
線１４２、戻りクロック信号線１４４、および行きクロ
ック信号線１４６とを含む。

【０００６】このメモリシステムによると、前述のタイ
ミングスキューの発生は抑制できるが、以下のような問
題が生じる。図１８に示すように、コントローラ１３０
から遠端にある第４のメモリ１１８はリード命令を受信
してからデータを出力するまでの時間、すなわちリード
のレイテンシが、近端の第１のメモリ１１２に比較して
短くなる。

【０００７】特開平１０−１４３４２４号公報は、この
ようなタイミングスキューおよびレイテンシの問題を解
決するメモリシステムを開示する。この公報に開示され
たメモリシステムの適用例を図１９に示す。このメモリ
システムは、コントローラ１６０とメモリ１１２〜１１
８とを、クロック信号線１７０、データ信号線１７２お
よびコマンド信号線１７４で接続する。これらの信号線
は、コントローラ１６０の受信部１６２と送信部１６４
とを環状に接続する。さらに、これらの信号線は、同じ
方向に信号を転送する。このとき、図２０に示すよう
に、平面上に信号線が形成されるため、受信部１６２と
送信部１６４とを接続する環状の配線の本数が１種類の
信号あたり、行きと戻りの２本ずつ必要になる。さら
に、図２１〜図２３に示すように、複数の信号線のそれ
ぞれは、受信部１６２と送信部１６４との配線長が等し
くなるように、形成される必要がある。

【０００８】このようにして形成されたメモリシステム
のタイミングチャートを図２４に示す。図２４に示すよ
うに、このメモリシステムによると、コントローラ１６
０とメモリ１１２〜１１８との距離の相違によるタイミ
ングスキューの発生およびレイテンシの相違は改善され
ている。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
公報に開示された技術の適用例である図１９に示すメモ
リシステムでは、図２５に示すように、クロックに対し
てコマンドおよびデータが正確に整列していない。これ
は、図２１〜図２３に示したように、ピン間における全
く等長な信号線を配線することが困難なためである。

【００１０】たとえば、図２１に示すように、環状の信
号線の外周側と内周側との信号線の長さの差をなくする
ために、内周側に信号線のたるみを持たせることを実現
することは困難である。また、図２２に示すように、環
状の信号線の内外周の信号線の長さの差をなくするため
に、プリント配線基板上の貫通ビアホールを用いて信号
線を交差させつつ、内外周の信号線の長さを等しくする
ことを実現することは困難である。また、図２３に示す
ように、環状の信号線の内外周の信号線の長さの差をな
くするために、パッケージ１６８内のチップ１６６の入
出力ピンの配置を考慮して、内外周の信号線の長さを等
しくすることを実現することは困難である。このような
環状の信号線の内外周の信号線の長さの差をなくするよ
うな信号線の実装は、実現不可能な場合がある。

【００１１】本発明は、上述の課題を解決するためにな
されたものであって、複数の機能ブロック間において信
号を転送するシステムにおいて、タイミングスキューの
発生およびレイテンシの相違を抑制して、クロック信号
に同期させて信号を送受信するシステムを提供すること
である。

【００１２】

【課題を解決するための手段】第１の発明に係る信号送
受信システムは、第１の装置と、第１の装置に接続され
た複数の第２の装置とを含む。第１の装置は、第２の装
置へ制御信号を送信するための送信手段と、第２の装置
から応答信号を受信するための受信手段と、予め定めら
れた周期で発生させたクロック信号に基づいて、送信手
段と受信手段とを制御するための制御手段とを含む。第
２の装置は、送信手段から送信された制御信号を受信し
たことに応答して、受信手段に応答信号を送信するため
の応答手段を含む。信号送受信システムは、送信手段と
受信手段とに接続され、送信手段を始点とし、受信手段
を終点とする環状の信号線と、環状の信号線と第２の装
置とを接続する信号線とを含む。環状の信号線は、一方
向にのみ信号を転送する。環状の信号線、第１の装置お
よび第２の装置は、３次元空間に展開される面上に配置
されているものである。

【００１３】第１の発明によると、第１の装置から複数
の第２の装置の１つに送信される制御信号を転送する環
状の信号線と、複数の第２の装置の１つから第１の装置
に送信される応答信号を転送する環状の信号線とを、３
次元空間に展開される面（たとえば、球体の球面）に設
置する。制御信号（たとえば、メモリに対するリード命
令）を転送する環状の信号線と、応答信号（たとえば、
メモリから読出したデータ）を転送する環状の信号線と
の長さを全く同じすることができる。これにより、信号
を転送する環状の信号線を３次元空間に展開される面上
に構成したため、複数の信号線を全く等長に配線するこ
とを容易に実現できる。その結果、平面上に信号送受信
システムを構成した場合と異なり、タイミングスキュー
の発生およびレイテンシの相違を抑制して、クロック信
号に同期させて信号を送受信するシステムを提供するこ
とができる。

【００１４】第２の発明に係る信号送受信システムは、
第１の装置と、第１の装置に接続された複数の第２の装
置と、予め定められた周期でクロック信号を発生させる
第３の装置とを含む。第１の装置は、第２の装置へ制御
信号を送信するための送信手段と、第２の装置から応答
信号を受信するための受信手段と、第３の装置からクロ
ック信号を受信して、受信したクロック信号に基づい
て、送信手段と受信手段とを制御するための制御手段と
を含む。第２の装置は、送信手段から送信された制御信
号を受信したことに応答して、受信手段に応答信号を送
信するための応答手段を含む。信号送受信システムは、
送信手段と受信手段とに接続され、送信手段を始点と
し、受信手段を終点とする環状の信号線と、環状の信号
線と第２の装置とを接続する信号線とを含む。環状の信
号線は、一方向にのみ信号を転送する。環状の信号線、
第１の装置、第２の装置および第３の装置は、３次元空
間に展開される面上に配置されているものである。

【００１５】第２の発明によると、第１の装置は、第３
の装置から受信したクロック信号により送信手段と受信
手段とを制御するとともに、送受信システムは、制御信
号を転送する環状の信号線と、応答信号を転送する環状
の信号線との長さを全く同じすることができる。これに
より、信号を転送する環状の信号線を３次元空間に展開
される面上に構成したため、複数の信号線を全く等長に
配線することを容易に実現できる。

【００１６】第３の発明に係る信号送受信システムは、
第１または第２の発明の構成に加えて、第１の装置は、
メモリコントローラであり、第２の装置は、メモリ装置
である。

【００１７】第３の発明によると、メモリコントローラ
からメモリ装置へのリード命令を転送する環状の信号線
と、メモリ装置からメモリコントローラへのデータを転
送する環状の信号線との長さを全く同じすることができ
る。これにより、信号を転送する環状の信号線を３次元
空間に展開される面上に構成したため、複数の信号線を
全く等長に配線することを容易に実現できる。その結
果、平面上に信号送受信システムを構成した場合と異な
り、タイミングスキューの発生およびレイテンシの相違
を抑制して、クロック信号に同期させて信号を送受信す
るメモリシステムを提供することができる。

【００１８】第４の発明に係る信号送受信システムは、
第１〜第３のいずれかの発明の構成に加えて、３次元空
間に展開される面は、球体の曲面であるものである。

【００１９】第４の発明によると、球体形状を有する第
１の装置および第２の装置を含む半導体装置において、
タイミングスキューの発生およびレイテンシの相違を抑
制して、クロック信号に同期させて、第１の装置と第２
の装置との間において信号を送受信することができる。

【００２０】第５の発明に係る信号送受信システムは、
第１〜第３のいずれかの発明の構成に加えて、３次元空
間に展開される面は、円柱体の曲面であるものである。

【００２１】第５の発明によると、円筒形状を有する第
１の装置および第２の装置を含む半導体装置において、
タイミングスキューの発生およびレイテンシの相違を抑
制して、クロック信号に同期させて、第１の装置と第２
の装置との間において信号を送受信することができる。

【００２２】第６の発明に係る信号送受信システムは、
第１〜第３のいずれかの発明の構成に加えて、３次元空
間に展開される面は、プリント配線基板の表面と裏面と
により形成される面であるものである。

【００２３】第６の発明によると、プリント配線基板の
表面と裏面とにより形成される形状を有する第１の装置
および第２の装置を含む半導体装置において、タイミン
グスキューの発生およびレイテンシの相違を抑制して、
クロック信号に同期させて、第１の装置と第２の装置と
の間において信号を送受信することができる。

【００２４】第７の発明に係る信号送受信システムは、
第１の発明の構成に加えて、第１の装置は、クロック信
号を、環状の信号線に出力するための出力手段と、環状
の信号線からクロック信号を入力するための入力手段
と、出力手段から出力されるクロック信号と、入力手段
に入力されるクロック信号との位相差を調整するための
位相調整手段とをさらに含む。

【００２５】第７の発明によると、位相調整手段により
位相差が調整されるため、第１の装置における入力手段
と出力手段との同期を容易に取ることができる。

【００２６】第８の発明に係る信号送受信システムは、
第２の発明の構成に加えて、第３の装置は、クロック信
号を、環状の信号線に出力するための出力手段を含む。
第１の装置は、環状の信号線からクロック信号を入力す
るための入力手段と、出力手段から出力されるクロック
信号と、入力手段に入力されるクロック信号との位相差
を調整するための位相調整手段とをさらに含む。

【００２７】第８の発明によると、位相調整手段により
位相差が調整されるため、第１の装置における入力手段
と出力手段との同期を容易に取ることができる。

【００２８】第９の発明に係る信号送受信システムは、
第７または第８の発明の構成に加えて、位相調整手段
は、位相差が予め定められた周期の整数倍または予め定
められた周期の半周期の整数倍になるように、位相差を
調整するための手段を含む。

【００２９】第９の発明によると、位相調整手段により
位相差が予め定められた周期の整数倍等に調整されるた
め、第１の装置における入力手段と出力手段との同期を
容易に取ることができる。

【００３０】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施の形態について説明する。以下の説明では、同一
の部品には同一の符号を付してある。それらの名称およ
び機能も同じである。したがってそれらについての詳細
な説明は繰返さない。

【００３１】＜第１の実施の形態＞図１を参照して、本
発明の第１の実施の形態について説明する。図１に示す
半導体装置は、球状の半導体装置１０００であって、そ
の球体の表面に制御ブロック１１００と、制御ブロック
１１００からの制御信号に応答して応答信号を制御ブロ
ック１１００に送信する第１の機能ブロック１１０２、
第２の機能ブロック１１０４、第３の機能ブロック１１
０６および第４の機能ブロック１１０８とを配置したも
のである。制御ブロック１１００と機能ブロック１１０
２〜１１０８とは、クロック信号を転送するためのクロ
ック信号線１２００、格納データ（ＷＤｎ）および引出
データ（ＲＤｎ）を転送するための送受信信号線１２０
２、データの格納命令（Ｗｎ）およびデータの引出命令
（Ｒｎ）を転送するための送信信号線１２０４および引
出データ準備信号（ＲＤＹｎ）を転送する受信信号線１
２０６とにより接続されている。これらの信号線１２０
０〜１２０６は、球面上に設けられ、制御ブロック１１
００を始端または終端としている。

【００３２】図２に、図１の半導体装置１０００の平面
展開図を示す。図２に示す平面展開図は、図１の断面２
において平面に展開したものである。図２に示すよう
に、信号線１２００〜１２０６は全て同じ方向に信号を
転送する。送信部１４００に接続された送信信号線１２
０４は、受信部１３００には接続されず、終端部１２１
０に接続される。受信部１３００に接続された受信信号
線１２０６は、送信部１４００には接続されず、終端部
１２２０に接続される。

【００３３】制御ブロック１１００は、ｎ番目の機能ブ
ロックに対して、データの格納命令（Ｗｎ）を送信信号
線１２０４に送出し、その１クロック後に格納データ
（ＷＤｎ）を送受信信号線１２０２に送出する。機能ブ
ロックは、データの格納命令（Ｗｎ）を受信したことに
応答して、格納データ（ＷＤｎ）を機能ブロック１１０
２〜１１０８の内部回路に格納する。

【００３４】制御ブロック１１００は、ｎ番目の機能ブ
ロックに対して、データの引出命令（Ｒｎ）を送信信号
線１２０４に送出する。機能ブロックは、前もって行な
われた格納命令によって格納されたデータがあれば、引
出命令（Ｒｎ）から１クロック後に引出データ準備信号
（ＲＤＹｎ）を受信信号線１２０６に送出する。さら
に、その２クロック後に引出データ（ＲＤｎ）を送受信
信号線１２０２に送出する。

【００３５】このような送受信システムにおける信号の
タイムチャートを図３に示す。図３に示すように、制御
ブロック１１００は、第１の機能ブロック１１０２に対
するデータの格納命令（Ｗ１）を、送信信号線１２０４
を介して第１の機能ブロック１１０２に転送する。第１
の機能ブロック１１０２は、第１の機能ブロック１１０
２におけるクロック信号に同期されたデータの格納命令
（Ｗ１）と、その１クロック後に格納データ（ＷＤ１）
とを、制御ブロック１１００から受信する。第１の機能
ブロックは、受信した格納データ（ＷＤ１）を内部回路
により処理する。

【００３６】制御ブロック１１００は、第４の機能ブロ
ック１１０８に対するデータの格納命令（Ｗ４）を、送
信信号線１２０４を介して第４の機能ブロック１１０８
に転送する。第４の機能ブロック１１０８は、第４の機
能ブロック１１０８におけるクロック信号に同期された
データの格納命令（Ｗ４）と、その１クロック後に格納
データ（ＷＤ４）とを、制御ブロック１１００から受信
する。第４の機能ブロックは、受信した格納データ（Ｗ
Ｄ４）を内部回路により処理する。

【００３７】制御ブロック１１００は、第１の機能ブロ
ック１１０２に対するデータの引出命令（Ｒ１）を、送
信信号線１２０４を介して第１の機能ブロック１１０２
に転送する。第１の機能ブロック１１０２は、引出命令
に対応するデータを記憶していると、第１の機能ブロッ
ク１１０２におけるクロック信号に同期されたデータの
引出命令（Ｒ１）から１クロック後に引出データ準備信
号（ＲＤＹ１）を、制御ブロック１１００に送信する。
第１の機能ブロックは、引出データ準備信号（ＲＤＹ
１）から２クロック後に、引出データ（ＲＤ１）を送受
信信号線１２０２に送出する。制御ブロック１１００
は、引出データ準備信号（ＲＤＹ１）から２クロック後
に受信した引出データ（ＲＤ１）を内部回路により処理
する。

【００３８】制御ブロック１１００は、第４の機能ブロ
ック１１０８に対するデータの引出命令（Ｒ４）を、送
信信号線１２０４を介して第４の機能ブロック１１０８
に転送する。第４の機能ブロック１１０８は、引出命令
に対応するデータを記憶していると、第４の機能ブロッ
ク１１０８におけるクロック信号に同期されたデータの
引出命令（Ｒ４）から１クロック後に引出データ準備信
号（ＲＤＹ４）を、制御ブロック１１００に送信する。
第４の機能ブロックは、引出データ準備信号（ＲＤＹ
４）から２クロック後に、引出データ（ＲＤ４）を送受
信信号線１２０２に送出する。制御ブロック１１００
は、引出データ準備信号（ＲＤＹ４）から２クロック後
に受信した引出データ（ＲＤ４）を内部回路により処理
する。

【００３９】図３に示すタイミングチャートから明らか
なように、制御ブロックと第１の機能ブロック１１０２
および第４の機能ブロック１１０８との距離の相違に基
づく、タイミングスキューの発生およびレイテンシの相
違が抑制され、クロック信号と命令信号およびデータ信
号とは同期していることがわかる。

【００４０】以上のようにして、本実施の形態に係る半
導体装置によると、制御ブロックと複数の機能ブロック
とを接続する環状の信号線を、３次元空間に形成される
面上に設けた。これにより、環状の信号線は、全く等長
に構成することが可能になり、タイミングスキューの発
生およびレイテンシの相違が抑制され、クロック信号と
送信信号（命令）とが同期し、クロック信号と送受信信
号（データ）とが同期して動作するようにできる。

【００４１】＜第１の実施の形態 第１の変形例＞図４
を参照して、第１の変形例について説明する。この変形
例において、前述の第１の実施の形態と同じ部分につい
ては、同じ参照符号を付してある。また、それらについ
ての機能も同じである。したがって、それらについての
詳細な説明は繰返さない。

【００４２】図４に示す第１の変形例は、制御ブロック
１１０１は、その内部にクロック発生器を有さず、その
外部にクロック発生器１５００を有する。制御ブロック
１１０１は、受信部１３０１と送信部１４０１とを含
む。クロック発生器１５００から出力されたクロック信
号は、クロック信号線１２０１により、第１の機能ブロ
ック１１０２、第２の機能ブロック１１０４、第３の機
能ブロック１１０６および第４の機能ブロック１１０８
に入力される。また、クロック発生器１５００から出力
されたクロック信号は受信部１３０１に入力されるとと
もに、環状のクロック信号線１２０１により環状の信号
線を一周した後のクロック信号が受信部１３０１に入力
される。

【００４３】この変形例によると、制御ブロック１１０
１がその内部にクロック発生器１５００を有していない
場合であっても、前述の第１の実施の形態と同様、タイ
ミングスキューの発生およびレイテンシの相違が抑制さ
れ、クロック信号と送信信号（命令）とが同期し、クロ
ック信号と送受信信号（データ）とが同期して動作す
る。

【００４４】＜第１の実施の形態 第２の変形例＞図５
を参照して、第２の変形例について説明する。この変形
例において、前述の第１の実施の形態および第１の変形
例と同じ部分については、同じ参照符号を付してある。
また、それらについての機能も同じである。したがっ
て、それらについての詳細な説明は繰返さない。

【００４５】図５に示す第２の変形例は、制御ブロック
１１０３は、その内部にクロック発生器を有さず、その
外部にクロック発生器１５００を有する。制御ブロック
１１０３は、受信部１３０３と送信部１４０３とを含
む。クロック発生器１５００から出力されたクロック信
号は、クロック信号線１２０３により、受信部１３０３
０に入力される。受信部１３０３に入力されたクロック
信号は、クロック信号線１２００により、第１の機能ブ
ロック１１０２、第２の機能ブロック１１０４、第３の
機能ブロック１１０６および第４の機能ブロック１１０
８に入力される。また、制御ブロック１１００から出力
されたクロック信号は受信部１３０３に入力されるとと
もに、環状のクロック信号線１２００により環状の信号
線を一周した後のクロック信号が受信部１３０３に入力
される。

【００４６】この変形例によると、制御ブロック１１０
１がその内部にクロック発生器１５００を有していない
場合であっても、前述の第１の実施の形態と同様、タイ
ミングスキューの発生およびレイテンシの相違が抑制さ
れ、クロック信号と送信信号（命令）とが同期し、クロ
ック信号と送受信信号（データ）とが同期して動作す
る。

【００４７】＜第１の実施の形態 他の実装例＞図６〜
図１０を参照して、半導体装置における制御ブロック、
機能ブロックおよび環状の信号線の他の実装例について
説明する。この実装例において、前述の第１の実施の形
態と同じ部分については、同じ参照符号を付してある。
また、それらについての機能も同じである。したがっ
て、それらについての詳細な説明は繰返さない。

【００４８】図６に、他の実装例として、円筒状の半導
体装置２０００の外観図を示す。図６に示す半導体装置
は、円筒状の半導体装置２０００であって、その円筒面
の曲面に制御ブロック１１００と、制御ブロック１１０
０からの制御信号に応答して応答信号を制御ブロック１
１００に送信する第１の機能ブロック１１０２、第２の
機能ブロック１１０４、第３の機能ブロック１１０６お
よび第４の機能ブロック１１０８とを配置したものであ
る。制御ブロック１１００と機能ブロック１１０２〜１
１０８とは、クロック信号線１２００、送受信信号線１
２０２、送信信号線１２０４および受信信号線１２０６
とにより接続されている。これらの信号線１２００〜１
２０６は、円筒の曲面上に設けられ、制御ブロック１１
００を始端または終端としている。

【００４９】この図６に示す円筒状の半導体装置２００
０においても、平面上に展開すると、図２のようにな
り、前述の第１の実施の形態と同様の動作を実現でき
る。

【００５０】図７を参照して、さらに他の実装例とし
て、プリント配線基板上に実装された半導体装置３００
０の側面図を示す。図７に示す半導体装置３０００は、
受信部と送信部とを有する制御ＬＳＩ（Large Scale In
tegrated circuit）３１００と、第１の被制御ＬＳＩ３
１０２、第２の被制御ＬＳＩ３１０４、第３の被制御Ｌ
ＳＩ３１０６および第４の被制御ＬＳＩ３１０８とを含
む。これらの制御ＬＳＩ３１００および被制御ＬＳＩ３
１０２〜３１０８とは、配線層３２００に設けれた環状
の信号線により接続されている。この環状の信号線は、
第１の実施の形態におけるクロック信号線、送受信信号
線、送信信号線および受信信号線である。また、プリン
ト配線基板には、貫通ビアホール３０１０、３０１２が
設けられ、この貫通ビアホールに信号線が通されて、プ
リント配線基板の表面と裏面とから構成される３次元空
間に形成される曲面に環状の信号線が設けられている。

【００５１】この図７に示すプリント配線基板上に実装
された半導体装置３０００においても、平面上に展開す
ると、図２のようになり、前述の第１の実施の形態と同
様の動作を実現できる。

【００５２】図８および図９を参照して、さらに他の実
装例として、プリント配線基板上に実装された半導体装
置４０００および半導体装置５０００の側面図を示す。
図８に示す半導体装置４０００および図９に示す半導体
装置５０００は、前述の半導体装置３０００において第
１の被制御ＬＳＩ３１０２、第２の被制御ＬＳＩ３１０
４、第３の被制御ＬＳＩ３１０６および第４の被制御Ｌ
ＳＩ３１０８とが、プリント配線基板の表面側に設けら
れた場合である。図８と図９とでは、制御ＬＳＩと被制
御ＬＳＩとの配置が異なる。図８に示すように、貫通ビ
アホール４０１０、４０１２に信号線を通して、３次元
空間において環状になるように、配線層４２００に信号
線が配置され、図９に示すように、貫通ビアホール５０
１０、５０１２に信号線が通されて、３次元空間におい
て環状になるように、配線層５２００に信号線が設けら
れている。

【００５３】この図８および図９に示すプリント配線基
板上に実装された半導体装置４０００および半導体装置
５０００においても、平面上に展開すると、図２のよう
になり、前述の第１の実施の形態と同様の動作を実現で
きる。

【００５４】図１０を参照して、さらに他の実装例とし
て、プリント配線基板上に実装された半導体装置６００
０の側面図を示す。図１０に示す半導体装置６０００
は、制御ＬＳＩ３１００、第１の被制御ＬＳＩ３１０
２、第２の被制御ＬＳＩ３１０４、第３の被制御ＬＳＩ
３１０６および第４の被制御ＬＳＩ３１０８とが、複数
のプリント配線基板に設けられた場合である。貫通ビア
ホール６０１０、６０１２、６０１４に信号線が通され
て、３次元空間において環状になるように、配線層６２
００に信号線が設けられている。複数のプリント配線基
板はソケット６３００により連結されている。

【００５５】この図１０に示すプリント配線基板上に実
装された半導体装置６０００においても、平面上に展開
すると、図２のようになり、前述の第１の実施の形態と
同様の動作を実現できる。

【００５６】＜第２の実施の形態＞第２の実施の形態に
係る半導体装置は、前述の第１の実施の形態における半
導体装置に、クロック信号の位相を調整する機能を加え
たものである。これ以外についての前述の第１の実施の
形態と同じ部分については、同じ参照符号を付してあ
る。また、それらについての機能も同じである。したが
って、それらについての詳細な説明は繰返さない。

【００５７】制御ブロックにおいては、クロック信号
（第１のクロック信号）が出力されるとともに、環状の
クロック信号線を１周したクロック信号（第２のクロッ
ク信号）が入力される。この第１のクロック信号と、第
２のクロック信号とは、同じ位相であるとは限らない。
本実施の形態に係る半導体装置の制御ブロックでは、こ
の位相のずれを検知して、同じ位相になるように調整す
る。

【００５８】図１１に、図２に対応する制御ブロック１
１００の構成図を、図１２に、図４に対応する制御ブロ
ック１１０１の構成図を、図１３に、図５に対応する制
御ブロック１１０３の構成図を示す。

【００５９】図１１を参照して、制御ブロック１１００
は、受信部１３００と送信部１４００と位相比較器１６
００とを含む。

【００６０】受信部１３００は、クロック信号線１２０
０に接続された入力バッファ１３１０と、入力バッファ
１３１０に接続された可変遅延回路１３１２と、送受信
信号線１２０２に接続された入力バッファ１３２０と、
入力バッファ１３２０に接続された可変遅延回路１３２
２と、受信信号線１２０６に接続された入力バッファ１
３３０と、入力バッファ１３３０に接続された可変遅延
回路１３３２とを含む。

【００６１】可変遅延回路１３２２は、可変遅延回路１
３３２に接続されている。可変遅延回路１３１２は、可
変遅延回路１３２２と位相比較器１６００とに接続され
ている。

【００６２】送信部１４００は、クロック信号線１２０
０に接続された出力バッファ１４１０と、出力バッファ
１４１０に接続されたクロック発生器１５００と、送受
信信号線１２０２に接続された出力バッファ１４２０
と、送信信号線１２０４に接続された出力バッファ１４
３０とを含む。クロック発生器１４４０は、位相比較器
１５００に接続される。

【００６３】位相比較器１６００は、クロック発生器１
５００から入力された第１のクロック信号の位相と、入
力バッファ１３１０を介して入力された第２のクロック
信号との位相を比較して、比較した位相から位相差を算
出し、その位相差が、クロック信号の周期の整数倍また
はクロック信号の半周期の整数倍になるように、第２の
クロック信号を遅延させるための調整信号を生成する。
生成された調整信号は、可変遅延回路１３１２に送信さ
れる。可変遅延回路１３１２、１３２２、１３３２は、
調整信号に基づいて、入力信号の位相を遅延させる。

【００６４】図１２を参照して、制御ブロック１１０１
は、制御ブロック１１００とは、クロック発生器１５０
０を制御ブロックの外部に有し、クロック発生器１５０
０が直接機能ブロックにクロック信号を送信する点が異
なる。これ以外についての制御ブロック１１００と同じ
であるため、それらについての詳細な説明は繰返さな
い。

【００６５】図１３を参照して、制御ブロック１１０３
は、制御ブロック１１０１とは、クロック発生器１５０
０が送信部１４０３を介して機能ブロックにクロック信
号を送信する点が異なる。これ以外についての制御ブロ
ック１１０１と同じであるため、それらについての詳細
な説明は繰返さない。

【００６６】以上のような構造を有する制御ブロック１
１００、１１０１、１１０３は、環状のクロック信号線
を１周して再び制御ブロック１１００、１１０１、１１
０３に入力されたクロック信号の位相を調整する。この
とき、位相差が、クロック信号の周期の整数倍になるよ
うに、またはクロック信号の半周期の整数倍になるよう
に、位相が遅延させられる。このときの信号のタイミン
グチャートを図１４に示す。図１４に示すように、環状
の信号線を通るクロックの同期を取ることにより、入力
系統と出力系統との回路動作を１つの位相のクロック信
号で行なうことができる。

【００６７】本実施の形態に係る半導体装置によると、
制御ブロックの入力系統と出力系統とを同じ位相のクロ
ック信号で処理できるため、半導体装置全体としての動
作が簡略化できる。

【００６８】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態に係る球状の半導
体装置の外観図である。

【図２】 図１の半導体装置の平面展開図である。

【図３】 本発明の第１の実施の形態に係る半導体装置
における信号のタイミングチャートである。

【図４】 本発明の第１の実施の形態に係る半導体装置
の第１の変形例である。

【図５】 本発明の第１の実施の形態に係る半導体装置
の第２の変形例である。

【図６】 本発明の第１の実施の形態に係る半導体装置
の他の実装例（その１）である。

【図７】 本発明の第１の実施の形態に係る半導体装置
の他の実装例（その２）である。

【図８】 本発明の第１の実施の形態に係る半導体装置
の他の実装例（その３）である。

【図９】 本発明の第１の実施の形態に係る半導体装置
の他の実装例（その４）である。

【図１０】 本発明の第１の実施の形態に係る半導体装
置の他の実装例（その５）である。

【図１１】 本発明の第２の実施の形態に係る半導体装
置における制御ブロックの構成図（その１）である。

【図１２】 本発明の第２の実施の形態に係る半導体装
置における制御ブロックの構成図（その２）である。

【図１３】 本発明の第２の実施の形態に係る半導体装
置における制御ブロックの構成図（その３）である。

【図１４】 本発明の第２の実施の形態に係る半導体装
置における信号のタイミングチャートである。

【図１５】 本発明に関連する半導体装置の構成図（そ
の１）である。

【図１６】 図１５に示す半導体装置における信号のタ
イミングチャートである。

【図１７】 本発明に関連する半導体装置の構成図（そ
の２）である。

【図１８】 図１６に示す半導体装置における信号のタ
イミングチャートである。

【図１９】 本発明に関連する半導体装置の構成図（そ
の２）である。

【図２０】 本発明に関連する半導体装置の構成を表わ
す詳細図（その１）である。

【図２１】 本発明に関連する半導体装置の構成を表わ
す詳細図（その２）である。

【図２２】 本発明に関連する半導体装置の構成を表わ
す詳細図（その３）である。

【図２３】 本発明に関連する半導体装置の構成を表わ
す詳細図（その４）である。

【図２４】 図１９に示す半導体装置における信号のタ
イミングチャートである。

【図２５】 図２４に示すタイミングチャートの詳細図
である。

【符号の説明】

１０００ 球状の半導体装置、１１００、１１０１、１
１０３ 制御ブロック、１１０２ 第１の機能ブロッ
ク、１１０４ 第２の機能ブロック、１１０６第３の機
能ブロック、１１０８ 第４の機能ブロック、１２０
０、１２０１、１２０３、２２００ クロック信号線、
１２０２ 送受信号線、１２０４ 送信号線、１２０６
受信号線、１２１０、１２２０ 終端部、１３００、
１３０１、１３０３ 送信部、１３１０、１３２０、１
３３０、１３４０、１３４１ 入力バッファ、１３１
２、１３２２、１３３２ 可変遅延回路、１４００、１
４０１、１４０３ 受信部、１４１０、１４１１、１４
２０、１４３０ 出力バッファ、１４４０、１５００
クロック発生器、１６００ 位相比較器、２０００ 円
筒状の半導体装置、３１０２ 第１の被制御ＬＳＩ、３
１０４ 第２の被制御ＬＳＩ、３１０６ 第３の被制御
ＬＳＩ、３１０８ 第４の被制御ＬＳＩ、３０００、４
０００、５０００、６０００ プリント基盤実装半導
体、３０１０、３０１２、４０１０、４０１２、５０１
０、５０１２、６０１０、６０１２、６０１４ 貫通ビ
アホール、３２００、４２００、５２００、６２００
配線層、６３００ ソケット。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 第１の装置と、前記第１の装置に接続さ
   れた複数の第２の装置とを含む信号送受信システムであ
   って、 前記第１の装置は、 前記第２の装置へ制御信号を送信するための送信手段
   と、 前記第２の装置から応答信号を受信するための受信手段
   と、 予め定められた周期で発生させたクロック信号に基づい
   て、前記送信手段と前記受信手段とを制御するための制
   御手段とを含み、 前記第２の装置は、前記送信手段から送信された制御信
   号を受信したことに応答して、前記受信手段に応答信号
   を送信するための応答手段を含み、 前記信号送受信システムは、 前記送信手段と前記受信手段とに接続され、前記送信手
   段を始点とし、前記受信手段を終点とする環状の信号線
   と、 前記環状の信号線と前記第２の装置とを接続する信号線
   とを含み、 前記環状の信号線は、一方向にのみ信号を転送し、 前記環状の信号線、前記第１の装置および前記第２の装
   置は、３次元空間に展開される面上に配置されている信
   号送受信システム。
2. 【請求項２】 第１の装置と、前記第１の装置に接続さ
   れた複数の第２の装置と、予め定められた周期でクロッ
   ク信号を発生させる第３の装置とを含む信号送受信シス
   テムであって、 前記第１の装置は、 前記第２の装置へ制御信号を送信するための送信手段
   と、 前記第２の装置から応答信号を受信するための受信手段
   と、 前記第３の装置から前記クロック信号を受信して、受信
   したクロック信号に基づいて、前記送信手段と前記受信
   手段とを制御するための制御手段とを含み、 前記第２の装置は、前記送信手段から送信された制御信
   号を受信したことに応答して、前記受信手段に応答信号
   を送信するための応答手段を含み、 前記信号送受信システムは、 前記送信手段と前記受信手段とに接続され、前記送信手
   段を始点とし、前記受信手段を終点とする環状の信号線
   と、 前記環状の信号線と前記第２の装置とを接続する信号線
   とを含み、 前記環状の信号線は、一方向にのみ信号を転送し、 前記環状の信号線、前記第１の装置、前記第２の装置お
   よび前記第３の装置は、３次元空間に展開される面上に
   配置されている信号送受信システム。
3. 【請求項３】 前記第１の装置は、メモリコントローラ
   であり、 前記第２の装置は、メモリ装置である、請求項１または
   ２に記載の信号送受信システム。
4. 【請求項４】 前記３次元空間に展開される面は、球体
   の曲面である、請求項１〜３のいずれかに記載の信号送
   受信システム。
5. 【請求項５】 前記３次元空間に展開される面は、円柱
   体の曲面である、請求項１〜３のいずれかに記載の信号
   送受信システム。
6. 【請求項６】 前記３次元空間に展開される面は、プリ
   ント配線基板の表面と裏面とにより形成される面であ
   る、請求項１〜３のいずれかに記載の信号送受信システ
   ム。
7. 【請求項７】 前記第１の装置は、 前記クロック信号を、前記環状の信号線に出力するため
   の出力手段と、 前記環状の信号線から前記クロック信号を入力するため
   の入力手段と、 前記出力手段から出力されるクロック信号と、前記入力
   手段に入力されるクロック信号との位相差を調整するた
   めの位相調整手段とをさらに含む、請求項１に記載の信
   号送受信システム。
8. 【請求項８】 前記第３の装置は、前記クロック信号
   を、前記環状の信号線に出力するための出力手段を含
   み、 前記第１の装置は、 前記環状の信号線から前記クロック信号を入力するため
   の入力手段と、 前記出力手段から出力されるクロック信号と、前記入力
   手段に入力されるクロック信号との位相差を調整するた
   めの位相調整手段とをさらに含む、請求項２に記載の信
   号送受信システム。
9. 【請求項９】 前記位相調整手段は、前記位相差が予め
   定められた周期の整数倍または予め定められた周期の半
   周期の整数倍になるように、位相差を調整するための手
   段を含む、請求項７または８に記載の信号送受信システ
   ム。