JP2003133911A - フィルタ演算装置 - Google Patents
フィルタ演算装置Info
- Publication number
- JP2003133911A JP2003133911A JP2001325916A JP2001325916A JP2003133911A JP 2003133911 A JP2003133911 A JP 2003133911A JP 2001325916 A JP2001325916 A JP 2001325916A JP 2001325916 A JP2001325916 A JP 2001325916A JP 2003133911 A JP2003133911 A JP 2003133911A
- Authority
- JP
- Japan
- Prior art keywords
- data
- coefficient
- filter operation
- storage unit
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路規模を増大させることなく、精度を上げ
ることができるフィルタ演算装置を実現することを目的
にする。 【解決手段】 本発明は、ＦＩＲフィルタ演算を行うフ
ィルタ演算装置に改良を加えたものである。本装置は、
上位係数データ、下位係数データを記憶する係数記憶部
と、データを記憶するデータ記憶部と、係数記憶部の上
位係数データまたは下位係数データと、データ記憶部の
データとにより、ＦＩＲフィルタ演算を行うフィルタ演
算部と、フィルタ演算部の上位係数による演算結果と下
位係数による演算結果とを加算する加算手段とを有する
ことを特徴とする装置である。
ることができるフィルタ演算装置を実現することを目的
にする。 【解決手段】 本発明は、ＦＩＲフィルタ演算を行うフ
ィルタ演算装置に改良を加えたものである。本装置は、
上位係数データ、下位係数データを記憶する係数記憶部
と、データを記憶するデータ記憶部と、係数記憶部の上
位係数データまたは下位係数データと、データ記憶部の
データとにより、ＦＩＲフィルタ演算を行うフィルタ演
算部と、フィルタ演算部の上位係数による演算結果と下
位係数による演算結果とを加算する加算手段とを有する
ことを特徴とする装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＩＲフィルタ演
算を行うフィルタ演算装置に関し、回路規模を増大させ
ることなく、精度を上げることができるフィルタ演算装
置に関するものである。
算を行うフィルタ演算装置に関し、回路規模を増大させ
ることなく、精度を上げることができるフィルタ演算装
置に関するものである。
【０００２】
【従来の技術】ＩＣテスタは、デバイスに試験信号を与
え、デバイスの出力を測定することにより、デバイスの
良否の判定を行っている。このような装置を図３に示し
説明する。
え、デバイスの出力を測定することにより、デバイスの
良否の判定を行っている。このような装置を図３に示し
説明する。
【０００３】図３において、デイバス１は、例えば、Ｉ
Ｃ、ＬＳＩ等で、図示しない装置からの試験信号に基づ
いて、出力を行う。Ａ／Ｄ変換器２は、デバイス１の出
力をデジタルデータ（波形データ）に変換する。メモリ
３は、Ａ／Ｄ変換器２の出力を格納すると共に、係数デ
ータを記憶している。フィルタ演算部４は、メモリ３の
波形データ、係数データにより、ＦＩＲ（有限インパル
ス応答）フィルタ演算を行い、メモリ３に格納する。
Ｃ、ＬＳＩ等で、図示しない装置からの試験信号に基づ
いて、出力を行う。Ａ／Ｄ変換器２は、デバイス１の出
力をデジタルデータ（波形データ）に変換する。メモリ
３は、Ａ／Ｄ変換器２の出力を格納すると共に、係数デ
ータを記憶している。フィルタ演算部４は、メモリ３の
波形データ、係数データにより、ＦＩＲ（有限インパル
ス応答）フィルタ演算を行い、メモリ３に格納する。
【０００４】さらに、フィルタ演算部４の構成を図４に
示し説明する。図４において、レジスタ４１は、メモリ
３からの１６ビットの波形データを保持する。レジスタ
４２は、メモリ３からの８ビットの係数データを保持す
る。畳込演算部４３は、レジスタ４１からの波形データ
とレジスタ４２の係数データとにより、畳み込み演算を
行い、メモリ３に演算結果を格納する。
示し説明する。図４において、レジスタ４１は、メモリ
３からの１６ビットの波形データを保持する。レジスタ
４２は、メモリ３からの８ビットの係数データを保持す
る。畳込演算部４３は、レジスタ４１からの波形データ
とレジスタ４２の係数データとにより、畳み込み演算を
行い、メモリ３に演算結果を格納する。
【０００５】このような装置の動作を以下に説明する。
図示しない装置からの試験信号に基づいて、デバイス１
は出力する。この出力をＡ／Ｄ変換器２はデジタルデー
タに変換し、メモリ３に格納する。そして、フィルタ演
算部４がメモリ３の波形データ、係数データにより、Ｆ
ＩＲフィルタ演算を行い、ノイズ除去や復調して、メモ
リ３に格納する。このメモリ３に格納されたフィルタ演
算結果により、デイバイス１の良否の判定を行ってい
た。
図示しない装置からの試験信号に基づいて、デバイス１
は出力する。この出力をＡ／Ｄ変換器２はデジタルデー
タに変換し、メモリ３に格納する。そして、フィルタ演
算部４がメモリ３の波形データ、係数データにより、Ｆ
ＩＲフィルタ演算を行い、ノイズ除去や復調して、メモ
リ３に格納する。このメモリ３に格納されたフィルタ演
算結果により、デイバイス１の良否の判定を行ってい
た。
【０００６】
【発明が解決しようとする課題】このような装置では、
波形データが１６ビット、係数データが８ビットで演算
を行っているので、フィルタ演算後の波形データの精度
が下がってしまう。そこで、係数データのビット長を長
くすると、精度は向上するが、フィルタ演算部４の回路
規模が増大し、実装面積が大きくなってしまうという問
題点があった。
波形データが１６ビット、係数データが８ビットで演算
を行っているので、フィルタ演算後の波形データの精度
が下がってしまう。そこで、係数データのビット長を長
くすると、精度は向上するが、フィルタ演算部４の回路
規模が増大し、実装面積が大きくなってしまうという問
題点があった。
【０００７】そこで、本発明の目的は、回路規模を増大
させることなく、精度を上げることができるフィルタ演
算装置を実現することにある。
させることなく、精度を上げることができるフィルタ演
算装置を実現することにある。
【０００８】
【課題を解決するための手段】請求項１記載の本発明
は、ＦＩＲフィルタ演算を行うフィルタ演算装置におい
て、上位係数データ、下位係数データを記憶する係数記
憶部と、データを記憶するデータ記憶部と、前記係数記
憶部の上位係数データまたは下位係数データと、前記デ
ータ記憶部のデータとにより、ＦＩＲフィルタ演算を行
うフィルタ演算部と、前記フィルタ演算部の上位係数に
よる演算結果と下位係数による演算結果とを加算する加
算手段とを有することを特徴とするものである。
は、ＦＩＲフィルタ演算を行うフィルタ演算装置におい
て、上位係数データ、下位係数データを記憶する係数記
憶部と、データを記憶するデータ記憶部と、前記係数記
憶部の上位係数データまたは下位係数データと、前記デ
ータ記憶部のデータとにより、ＦＩＲフィルタ演算を行
うフィルタ演算部と、前記フィルタ演算部の上位係数に
よる演算結果と下位係数による演算結果とを加算する加
算手段とを有することを特徴とするものである。
【０００９】請求項２記載の本発明は、請求項１記載の
本発明において、上位係数データ、下位係数データはＮ
（自然数）ビット、データは２Ｎビットであることを特
徴とするものである。
本発明において、上位係数データ、下位係数データはＮ
（自然数）ビット、データは２Ｎビットであることを特
徴とするものである。
【００１０】
【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した構成
図である。
形態を説明する。図１は本発明の一実施例を示した構成
図である。
【００１１】図１において、係数記憶部５は、図２に示
す係数データを、Ｎ（自然数）ビットの上位係数デー
タ、Ｎビットの下位係数データとして記憶する。データ
記憶部６は、Ｍビットの波形データを記憶する。ここ
で、Ｍ＝２Ｎである。フィルタ演算部７は、係数記憶部
５の上位係数データまたは下位係数データと、データ記
憶部６の波形データとにより、ＦＩＲフィルタ演算を行
う。記憶部８は、フィルタ演算部７の上位係数による演
算結果（上位演算結果）と、下位係数による演算結果
（下位演算結果）と、フィルタ演算結果を記憶する。加
算部９は、記憶部８の上位演算結果と下位演算結果とを
加算し、記憶部８にフィルタ演算結果として記憶する。
す係数データを、Ｎ（自然数）ビットの上位係数デー
タ、Ｎビットの下位係数データとして記憶する。データ
記憶部６は、Ｍビットの波形データを記憶する。ここ
で、Ｍ＝２Ｎである。フィルタ演算部７は、係数記憶部
５の上位係数データまたは下位係数データと、データ記
憶部６の波形データとにより、ＦＩＲフィルタ演算を行
う。記憶部８は、フィルタ演算部７の上位係数による演
算結果（上位演算結果）と、下位係数による演算結果
（下位演算結果）と、フィルタ演算結果を記憶する。加
算部９は、記憶部８の上位演算結果と下位演算結果とを
加算し、記憶部８にフィルタ演算結果として記憶する。
【００１２】このような装置の動作を以下で説明する。
フィルタ演算部７は、係数記憶部５の上位係数データと
データ記憶部６の波形データとにより、ＦＩＲフィルタ
演算を一括して行い、上位演算結果として記憶部８に格
納する。続いて、フィルタ演算部７は、係数記憶部５の
下位係数データとデータ記憶部６の波形データにより、
ＦＩＲフィルタ演算を一括して行い、下位演算結果とし
て、記憶部８に格納する。そして、加算部９が、記憶部
８の上位演算結果をＮビット上位側にシフトさせ、記憶
部８の下位演算結果と加算し、フィルタ演算結果とし
て、記憶部８に格納する。
フィルタ演算部７は、係数記憶部５の上位係数データと
データ記憶部６の波形データとにより、ＦＩＲフィルタ
演算を一括して行い、上位演算結果として記憶部８に格
納する。続いて、フィルタ演算部７は、係数記憶部５の
下位係数データとデータ記憶部６の波形データにより、
ＦＩＲフィルタ演算を一括して行い、下位演算結果とし
て、記憶部８に格納する。そして、加算部９が、記憶部
８の上位演算結果をＮビット上位側にシフトさせ、記憶
部８の下位演算結果と加算し、フィルタ演算結果とし
て、記憶部８に格納する。
【００１３】このように、フィルタ演算部７が、Ｎビッ
トの上位係数データ、Ｎビットの下位係数データで、２
Ｎビットの波形データと２回フィルタ演算を行い、演算
結果を加算部９で加算を行うので、回路規模を大きくす
ることなく、フィルタ演算結果の精度を上げることがで
きる。
トの上位係数データ、Ｎビットの下位係数データで、２
Ｎビットの波形データと２回フィルタ演算を行い、演算
結果を加算部９で加算を行うので、回路規模を大きくす
ることなく、フィルタ演算結果の精度を上げることがで
きる。
【００１４】なお、本発明はこれに限定されるものでは
なく、係数記憶部５、データ記憶部６、記憶部８を別々
の構成を示したが、１つのメモリで構成してもよい。ま
た、記憶部８は、各演算結果を別々のメモリに格納する
構成にしてもよい。
なく、係数記憶部５、データ記憶部６、記憶部８を別々
の構成を示したが、１つのメモリで構成してもよい。ま
た、記憶部８は、各演算結果を別々のメモリに格納する
構成にしてもよい。
【００１５】
【発明の効果】本発明によれば、フィルタ演算部が、上
位係数データ、下位係数データで、データと２回フィル
タ演算を行い、演算結果を加算部で加算を行うので、回
路規模を大きくすることなく、フィルタ演算結果の精度
を上げることができる。
位係数データ、下位係数データで、データと２回フィル
タ演算を行い、演算結果を加算部で加算を行うので、回
路規模を大きくすることなく、フィルタ演算結果の精度
を上げることができる。
【図１】本発明の一実施例を示した構成図である。
【図２】係数データの構成を示した図である。
【図３】ＩＣテスタの構成を示した図である。
【図４】図３に示す装置のフィルタ演算部４の構成を示
した図である。
した図である。
５ 係数記憶部
６ データ記憶部
７ フィルタ演算部
９ 加算部
Claims (2)
- 【請求項１】 ＦＩＲフィルタ演算を行うフィルタ演算
装置において、 上位係数データ、下位係数データを記憶する係数記憶部
と、 データを記憶するデータ記憶部と、 前記係数記憶部の上位係数データまたは下位係数データ
と、前記データ記憶部のデータとにより、ＦＩＲフィル
タ演算を行うフィルタ演算部と、 前記フィルタ演算部の上位係数による演算結果と下位係
数による演算結果とを加算する加算手段とを有すること
を特徴とするフィルタ演算装置。 - 【請求項２】 上位係数データ、下位係数データはＮ
（自然数）ビット、データは２Ｎビットであることを特
徴とする請求項１記載のフィルタ演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325916A JP2003133911A (ja) | 2001-10-24 | 2001-10-24 | フィルタ演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325916A JP2003133911A (ja) | 2001-10-24 | 2001-10-24 | フィルタ演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133911A true JP2003133911A (ja) | 2003-05-09 |
Family
ID=19142386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001325916A Withdrawn JP2003133911A (ja) | 2001-10-24 | 2001-10-24 | フィルタ演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133911A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006068196A1 (ja) * | 2004-12-24 | 2006-06-29 | Advantest Corporation | 畳み込み演算回路 |
-
2001
- 2001-10-24 JP JP2001325916A patent/JP2003133911A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006068196A1 (ja) * | 2004-12-24 | 2006-06-29 | Advantest Corporation | 畳み込み演算回路 |
| JP2006186425A (ja) * | 2004-12-24 | 2006-07-13 | Advantest Corp | 畳み込み演算回路 |
| JP4630056B2 (ja) * | 2004-12-24 | 2011-02-09 | 株式会社アドバンテスト | 畳み込み演算回路 |
| US7945610B2 (en) | 2004-12-24 | 2011-05-17 | Advantest Corporation | Convolution operation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017211704A (ja) | 相関演算回路および半導体装置 | |
| JP2001188600A5 (ja) | ||
| JP2003133911A (ja) | フィルタ演算装置 | |
| JP3003467B2 (ja) | 演算装置 | |
| JP2008141470A (ja) | １ビットのビットストリームをマルチビットデジタル信号に変換する装置およびプログラム | |
| JP4575609B2 (ja) | データ変換装置 | |
| JPH0981541A (ja) | 累算器 | |
| JP6505546B2 (ja) | 音響効果付与装置 | |
| JP2550597B2 (ja) | ２乗器 | |
| JP6688550B2 (ja) | 楽音信号処理装置およびプログラム | |
| JPH06195079A (ja) | ディジタルフィルタ装置付波形データ出力装置 | |
| JPH06123757A (ja) | 試験装置 | |
| JP6455973B2 (ja) | 楽音信号処理装置およびプログラム | |
| WO2001004789A1 (fr) | Dispositif de generation de donnees sur forme d'onde a fonction d'echantillonnage | |
| JPH10322164A (ja) | ディジタルフィルタ | |
| JP3479999B2 (ja) | 波形データ発生装置 | |
| JPH11205300A (ja) | ユニークワード検出装置及びユニークワード検出方法 | |
| JP3837014B2 (ja) | ディジタルアナログ変換装置 | |
| JP2773434B2 (ja) | 測定データ記憶装置 | |
| JP3245617B2 (ja) | 波形発生装置 | |
| JPH06202752A (ja) | 指数関数データの補間装置 | |
| JPH02267595A (ja) | 楽音合成装置 | |
| JPH0526960A (ja) | Ｌｓｉテスタ | |
| JPH04284541A (ja) | Ｃｒｃ符号の生成及び検査方法並びにその回路 | |
| JPH0125445B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040913 |