JP2003124917A - 可変サンプリング・データ出力回路 - Google Patents
可変サンプリング・データ出力回路Info
- Publication number
- JP2003124917A JP2003124917A JP2001300556A JP2001300556A JP2003124917A JP 2003124917 A JP2003124917 A JP 2003124917A JP 2001300556 A JP2001300556 A JP 2001300556A JP 2001300556 A JP2001300556 A JP 2001300556A JP 2003124917 A JP2003124917 A JP 2003124917A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- basic
- signal sequences
- signal
- frequency shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】周波数変動に柔軟に対処することが可能なサン
プリング・データ出力回路を提供すること。 【解決手段】本発明によるサンプリング・データ出力回
路は、入力されるデータ信号（４０２）をオーバー・サ
ンプリング周波数でサンプリングし、複数の基本信号系
列（ｐ１，ｐ２，ｐ３，ｐ４）を並列に出力する変換部
と、複数の基本信号系列を入力し、基本サンプリング周
波数より高い（低い）周波数を有する複数の第１（第
２）周波数偏移信号系列を出力する第１（第２）循環シ
フタとを備える。第１および第２循環シフタは、位相ズ
レ積算カウンタからのカウント値および周波数偏移に関
する所定の規則に従って、入力された基本信号系列の中
から信号サンプルを選択することによって各々の信号系
列を作成する。
プリング・データ出力回路を提供すること。 【解決手段】本発明によるサンプリング・データ出力回
路は、入力されるデータ信号（４０２）をオーバー・サ
ンプリング周波数でサンプリングし、複数の基本信号系
列（ｐ１，ｐ２，ｐ３，ｐ４）を並列に出力する変換部
と、複数の基本信号系列を入力し、基本サンプリング周
波数より高い（低い）周波数を有する複数の第１（第
２）周波数偏移信号系列を出力する第１（第２）循環シ
フタとを備える。第１および第２循環シフタは、位相ズ
レ積算カウンタからのカウント値および周波数偏移に関
する所定の規則に従って、入力された基本信号系列の中
から信号サンプルを選択することによって各々の信号系
列を作成する。
Description
【０００１】
【発明の属する技術分野】本発明は一般にデータ通信の
技術分野で使用されるデータ・サンプリング回路に関
し、特に、周波数変動に柔軟に対処することが可能なサ
ンプリング・データ出力回路に関する。
技術分野で使用されるデータ・サンプリング回路に関
し、特に、周波数変動に柔軟に対処することが可能なサ
ンプリング・データ出力回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】無線
データ通信システムでは、無線周波数で伝送されてきた
信号をベース・バンド周波数にダウンコンバートし、サ
ンプリング等の信号処理を経て所望の信号を得ている。
この種の無線システムには、一般に同期システムと非同
期システムとがある。プリアンブル同期信号を利用し
て、送信側および受信側の同期を確保して位相を合わせ
る同期システムでは、同期を確保するまでの期間（トレ
ーニング期間）が用途によっては非常に長くなってしま
い、コスト的にも不利であるという問題点が生じ得る。
これに対して、非同期システムではプリアンブル同期信
号を利用することなく、位相調整を行うことが可能であ
る。
データ通信システムでは、無線周波数で伝送されてきた
信号をベース・バンド周波数にダウンコンバートし、サ
ンプリング等の信号処理を経て所望の信号を得ている。
この種の無線システムには、一般に同期システムと非同
期システムとがある。プリアンブル同期信号を利用し
て、送信側および受信側の同期を確保して位相を合わせ
る同期システムでは、同期を確保するまでの期間（トレ
ーニング期間）が用途によっては非常に長くなってしま
い、コスト的にも不利であるという問題点が生じ得る。
これに対して、非同期システムではプリアンブル同期信
号を利用することなく、位相調整を行うことが可能であ
る。
【０００３】図１はそのような非同期システムで使用さ
れるサンプリング・データ出力回路（１００）の概略ブ
ロック図を示す。この回路（１００）は、入力信号（１
０２）を受信し、サンプリング周波数の４倍であるオー
バー・サンプリング周波数（ＣＬＫ４Ｘ）でサンプリン
グを行うオーバー・サンプリング部（１０４）より成り、
このオーバー・サンプリング部（１０４）は４つの遅延
素子（１０６）より成る。各遅延素子（１０６）の出力
は、それぞれ第１ないし第４位相出力部（１１２ないし
１１８）に接続され、さらにエラー検出部（図示せず）
に接続される。
れるサンプリング・データ出力回路（１００）の概略ブ
ロック図を示す。この回路（１００）は、入力信号（１
０２）を受信し、サンプリング周波数の４倍であるオー
バー・サンプリング周波数（ＣＬＫ４Ｘ）でサンプリン
グを行うオーバー・サンプリング部（１０４）より成り、
このオーバー・サンプリング部（１０４）は４つの遅延
素子（１０６）より成る。各遅延素子（１０６）の出力
は、それぞれ第１ないし第４位相出力部（１１２ないし
１１８）に接続され、さらにエラー検出部（図示せず）
に接続される。
【０００４】図２は、図１のシステム（１００）の動作
を説明するためのタイミング・チャートを示す。入力信
号（１０２）は、まずオーバー・サンプリング部（１０
４）でサンプリングされ、オーバー・サンプリング・クロ
ック（ＣＬＫ４Ｘ）にあわせて遅延素子（１０６）に順
に格納される。これら遅延素子（１０６）からの出力は
第１ないし第４位相出力部（１１２ないし１１８）の入
力部（１１０）に供給され、サンプリング・クロック
（ＣＬＫ）にあわせて各位相出力部から出力される。こ
れらの出力信号は互いに位相のずれた信号系列であり、
第２図中のｐ１，ｐ２，ｐ３，ｐ４で示されるような位
相のタイミングで入力信号（１０２）をサンプリングし
たものに相当する。そして、エラー検出部（図示せず）
によるエラーチェックを経て所望の信号系列が選択され
る。このようなシステムは、サンプリング・クロック
（ＣＬＫ）およびこれを逓倍して得られるオーバー・サ
ンプリング・クロック（ＣＬＫ４Ｘ）が、送信側および
受信側で同一であることを前提としている。
を説明するためのタイミング・チャートを示す。入力信
号（１０２）は、まずオーバー・サンプリング部（１０
４）でサンプリングされ、オーバー・サンプリング・クロ
ック（ＣＬＫ４Ｘ）にあわせて遅延素子（１０６）に順
に格納される。これら遅延素子（１０６）からの出力は
第１ないし第４位相出力部（１１２ないし１１８）の入
力部（１１０）に供給され、サンプリング・クロック
（ＣＬＫ）にあわせて各位相出力部から出力される。こ
れらの出力信号は互いに位相のずれた信号系列であり、
第２図中のｐ１，ｐ２，ｐ３，ｐ４で示されるような位
相のタイミングで入力信号（１０２）をサンプリングし
たものに相当する。そして、エラー検出部（図示せず）
によるエラーチェックを経て所望の信号系列が選択され
る。このようなシステムは、サンプリング・クロック
（ＣＬＫ）およびこれを逓倍して得られるオーバー・サ
ンプリング・クロック（ＣＬＫ４Ｘ）が、送信側および
受信側で同一であることを前提としている。
【０００５】しかしながら、通信装置（特にクロック周
波数に関する部分）の製造上のばらつき、経年変化、温
度変化その他の使用環境等の影響により、送信および受
信側の周波数は必ずしも同一ではない。クロックまたは
周波数がずれていると次に述べるような問題が生じる。
例えば、受信側の周波数が送信側の周波数よりも０．５
％高いとすると、データのサンプリング点が、１００サ
ンプルごとに０．５サンプル（１００＊０．００５＝
０．５サンプル）、２００サンプルで完全に１サンプル
ずれてしまう（図２）。したがって、伝送されるパケッ
トのデータ長が１００サンプル程度であれば、サンプリ
ング点のズレは高々０．５サンプルなので、４種類の位
相候補のうちいずれかを選択することによってエラーの
ないデータを求めることが可能である。しかし、パケッ
ト長が２００サンプル以上になると、サンプリング点が
完全に１サンプル以上ずれてしまうので、いずれの位相
候補を採用してもエラーになってしまう。パケット長を
短くすれば、この例では１００サンプル長程度に制限す
れば、周波数ズレに関する問題に対処することは理論上
可能である。しかし、伝送すべきデータ長は非常に長い
のが一般的であり、パケット長が短いと元の長いデータ
を再構成するための処理が煩雑になってしまうという問
題点もある。
波数に関する部分）の製造上のばらつき、経年変化、温
度変化その他の使用環境等の影響により、送信および受
信側の周波数は必ずしも同一ではない。クロックまたは
周波数がずれていると次に述べるような問題が生じる。
例えば、受信側の周波数が送信側の周波数よりも０．５
％高いとすると、データのサンプリング点が、１００サ
ンプルごとに０．５サンプル（１００＊０．００５＝
０．５サンプル）、２００サンプルで完全に１サンプル
ずれてしまう（図２）。したがって、伝送されるパケッ
トのデータ長が１００サンプル程度であれば、サンプリ
ング点のズレは高々０．５サンプルなので、４種類の位
相候補のうちいずれかを選択することによってエラーの
ないデータを求めることが可能である。しかし、パケッ
ト長が２００サンプル以上になると、サンプリング点が
完全に１サンプル以上ずれてしまうので、いずれの位相
候補を採用してもエラーになってしまう。パケット長を
短くすれば、この例では１００サンプル長程度に制限す
れば、周波数ズレに関する問題に対処することは理論上
可能である。しかし、伝送すべきデータ長は非常に長い
のが一般的であり、パケット長が短いと元の長いデータ
を再構成するための処理が煩雑になってしまうという問
題点もある。
【０００６】本発明は、上記のような問題点の少なくと
も１つを解決するためになされたものである。
も１つを解決するためになされたものである。
【０００７】
【発明の実施の形態】図３は、互いに周波数の異なる３
つのサンプリング・タイミングを表すタイミング図を示
す。図中、最上部のデータ系列は、サンプリング周波数
（ｆｓ）の４逓倍周波数であるオーバー・サンプリング
周波数を利用して、入力信号をサンプリングした場合に
得られるデータ系列（Ｓｎ）を示す。このデータ系列
（Ｓｎ）の内容は、図１の一連の遅延素子群（１０６）
に格納されているものに相当する。データ系列（Ｓｎ）
の次に示されているものは、サンプリング周波数（ｆ
ｓ）よりも高い周波数（ｆＨ）、サンプリング周波数
（ｆｓ）およびサンプリング周波数より低い周波数（ｆ
Ｌ）における各サンプリング点を表す。この例では、基
本周波数（ｆｓ）のサンプリングのタイミングの間隔は
４オーバー・サンプル期間であり、高い周波数（ｆＨ）
では３オーバー・サンプル期間、低い周波数（ｆＬ）で
は５オーバー・サンプル期間となっている。すなわち、
高い周波数（ｆＨ）を利用してサンプリングを行うと、
｛Ｓ１，Ｓ４，Ｓ７，Ｓ１０，．．．｝という信号系列
が得られ、基本周波数（ｆｓ）を利用してサンプリング
を行うと、｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝とい
う信号系列が得られ、低い周波数（ｆＬ）を利用してサ
ンプリングを行うと、｛Ｓ１，Ｓ６，Ｓ１１，．．．｝
という信号系列が得られる。言い換えれば、オーバー・
サンプリングされたデータ系列｛Ｓｎ｝に対して、｛Ｓ
１，Ｓ４，Ｓ７，Ｓ１０，．．．｝という信号系列を求
めることができれば、基本周波数（ｆｓ）よりも高い周
波数（ｆＨ）でサンプリングしたことと等価である。同
様に、｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝という信
号系列を求めることができれば、基本周波数（ｆｓ）よ
りも低い周波数（ｆＬ）でサンプリングしたことと等価
である。
つのサンプリング・タイミングを表すタイミング図を示
す。図中、最上部のデータ系列は、サンプリング周波数
（ｆｓ）の４逓倍周波数であるオーバー・サンプリング
周波数を利用して、入力信号をサンプリングした場合に
得られるデータ系列（Ｓｎ）を示す。このデータ系列
（Ｓｎ）の内容は、図１の一連の遅延素子群（１０６）
に格納されているものに相当する。データ系列（Ｓｎ）
の次に示されているものは、サンプリング周波数（ｆ
ｓ）よりも高い周波数（ｆＨ）、サンプリング周波数
（ｆｓ）およびサンプリング周波数より低い周波数（ｆ
Ｌ）における各サンプリング点を表す。この例では、基
本周波数（ｆｓ）のサンプリングのタイミングの間隔は
４オーバー・サンプル期間であり、高い周波数（ｆＨ）
では３オーバー・サンプル期間、低い周波数（ｆＬ）で
は５オーバー・サンプル期間となっている。すなわち、
高い周波数（ｆＨ）を利用してサンプリングを行うと、
｛Ｓ１，Ｓ４，Ｓ７，Ｓ１０，．．．｝という信号系列
が得られ、基本周波数（ｆｓ）を利用してサンプリング
を行うと、｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝とい
う信号系列が得られ、低い周波数（ｆＬ）を利用してサ
ンプリングを行うと、｛Ｓ１，Ｓ６，Ｓ１１，．．．｝
という信号系列が得られる。言い換えれば、オーバー・
サンプリングされたデータ系列｛Ｓｎ｝に対して、｛Ｓ
１，Ｓ４，Ｓ７，Ｓ１０，．．．｝という信号系列を求
めることができれば、基本周波数（ｆｓ）よりも高い周
波数（ｆＨ）でサンプリングしたことと等価である。同
様に、｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝という信
号系列を求めることができれば、基本周波数（ｆｓ）よ
りも低い周波数（ｆＬ）でサンプリングしたことと等価
である。
【０００８】図４は、本願実施例によるサンプリング・
データ出力回路（４００）の概略ブロック図を示す。図
１と同様の要素には３桁目が４であることを除いて同様
の参照番号が付されている。更に、この回路（４００）
は、第１ないし第４位相出力部（４１２ないし４１８）
に結合された高周波調整用の循環シフタ（４２０）と低
周波数調整用の循環シフタ（４２２）とを備える。
データ出力回路（４００）の概略ブロック図を示す。図
１と同様の要素には３桁目が４であることを除いて同様
の参照番号が付されている。更に、この回路（４００）
は、第１ないし第４位相出力部（４１２ないし４１８）
に結合された高周波調整用の循環シフタ（４２０）と低
周波数調整用の循環シフタ（４２２）とを備える。
【０００９】入力信号（４０２）は、オーバー・サンプ
リング・クロック（ＣＬＫ４Ｘ）にあわせてサンプリン
グされて遅延素子（４０６）に順に格納される。これら
遅延素子（４０６）からの出力は第１ないし第４位相出
力部（４１２ないし４１８）の入力部（４１０）に供給
され、サンプリング・クロック（ＣＬＫ）にあわせて各
々の位相出力部から出力される。これらの出力信号は互
いに位相のずれた信号系列｛ｐ１｝，｛ｐ２｝，｛ｐ
３｝，｛ｐ４｝であり、エラー検出部（図示せず）に供
給される。ここまでは従来と同様である。
リング・クロック（ＣＬＫ４Ｘ）にあわせてサンプリン
グされて遅延素子（４０６）に順に格納される。これら
遅延素子（４０６）からの出力は第１ないし第４位相出
力部（４１２ないし４１８）の入力部（４１０）に供給
され、サンプリング・クロック（ＣＬＫ）にあわせて各
々の位相出力部から出力される。これらの出力信号は互
いに位相のずれた信号系列｛ｐ１｝，｛ｐ２｝，｛ｐ
３｝，｛ｐ４｝であり、エラー検出部（図示せず）に供
給される。ここまでは従来と同様である。
【００１０】第１ないし第４位相出力部（４１２ないし
４１８）からの出力信号は、高周波調整用の循環シフタ
（４２０）にも与えられる。この循環シフタ（４２０）
は、信号系列｛ｐ１｝，｛ｐ２｝，｛ｐ３｝，｛ｐ４｝
に基づいて、基本周波数（ｆｓ）よりも高い周波数（ｆ
Ｈ）でサンプリングを行った場合に得られる信号系列
｛ｐＨ１｝，｛ｐＨ２｝，｛ｐＨ３｝，｛ｐＨ４｝を出
力する。図３の説明で使用した数値例を使用すると、
｛ｐ１｝が｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝のよ
うな信号系列を与え、｛ｐＨ１｝が｛Ｓ１，Ｓ４，Ｓ
７，Ｓ１０，．．．｝のような信号系列を与える。他の
信号系列｛ｐＨ２｝等についても同様である。さらに、
第１ないし第４位相出力部（４１２ないし４１８）から
の出力信号は、低周波調整用の循環シフタ（４２２）に
も与えられる。この循環シフタ（４２２）は、信号系列
｛ｐ１｝，｛ｐ２｝，｛ｐ３｝，｛ｐ４｝に基づいて、
基本周波数（ｆｓ）よりも低い周波数（ｆＬ）でサンプ
リングを行った場合に得られる信号系列｛ｐＬ１｝，
｛ｐＬ２｝，｛ｐＬ３｝，｛ｐＬ４｝を出力する。図３
の説明で使用した数値例を使用すると、｛ｐＬ１｝は
｛Ｓ１，Ｓ６，Ｓ１１，Ｓ１６，．．．｝のような信号
系列を与える。他の信号系列｛ｐＬ２｝等についても同
様である。３つの周波数（ｆｓ，ｆＨ，ｆＬ）の各々に
ついて４つの位相シフトを考慮することにより、合計１
２通りの信号系列が得られる。そして、エラー検出部
（図示せず）によるエラーチェックを経て所望の信号系
列が選択される。
４１８）からの出力信号は、高周波調整用の循環シフタ
（４２０）にも与えられる。この循環シフタ（４２０）
は、信号系列｛ｐ１｝，｛ｐ２｝，｛ｐ３｝，｛ｐ４｝
に基づいて、基本周波数（ｆｓ）よりも高い周波数（ｆ
Ｈ）でサンプリングを行った場合に得られる信号系列
｛ｐＨ１｝，｛ｐＨ２｝，｛ｐＨ３｝，｛ｐＨ４｝を出
力する。図３の説明で使用した数値例を使用すると、
｛ｐ１｝が｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝のよ
うな信号系列を与え、｛ｐＨ１｝が｛Ｓ１，Ｓ４，Ｓ
７，Ｓ１０，．．．｝のような信号系列を与える。他の
信号系列｛ｐＨ２｝等についても同様である。さらに、
第１ないし第４位相出力部（４１２ないし４１８）から
の出力信号は、低周波調整用の循環シフタ（４２２）に
も与えられる。この循環シフタ（４２２）は、信号系列
｛ｐ１｝，｛ｐ２｝，｛ｐ３｝，｛ｐ４｝に基づいて、
基本周波数（ｆｓ）よりも低い周波数（ｆＬ）でサンプ
リングを行った場合に得られる信号系列｛ｐＬ１｝，
｛ｐＬ２｝，｛ｐＬ３｝，｛ｐＬ４｝を出力する。図３
の説明で使用した数値例を使用すると、｛ｐＬ１｝は
｛Ｓ１，Ｓ６，Ｓ１１，Ｓ１６，．．．｝のような信号
系列を与える。他の信号系列｛ｐＬ２｝等についても同
様である。３つの周波数（ｆｓ，ｆＨ，ｆＬ）の各々に
ついて４つの位相シフトを考慮することにより、合計１
２通りの信号系列が得られる。そして、エラー検出部
（図示せず）によるエラーチェックを経て所望の信号系
列が選択される。
【００１１】図５は、図４に示すサンプリング・データ
出力回路（４００）のうち、主に、第１ないし第４位相
出力部（４１２ないし４１８）と、高周波調整用の循環
シフタ（４２０）に関係する部分のブロック図である。
循環シフタは、各信号系列どうしの相対的な遅延量を調
整する部分と、必要とするデータを選択するセレクタの
部分に分けられる。低周波調整用の循環シフタ（４２
２）も同様にして構成することが可能であるので、その
説明を省略する。
出力回路（４００）のうち、主に、第１ないし第４位相
出力部（４１２ないし４１８）と、高周波調整用の循環
シフタ（４２０）に関係する部分のブロック図である。
循環シフタは、各信号系列どうしの相対的な遅延量を調
整する部分と、必要とするデータを選択するセレクタの
部分に分けられる。低周波調整用の循環シフタ（４２
２）も同様にして構成することが可能であるので、その
説明を省略する。
【００１２】図中、左下部分に示されている第１位相出
力部（４１２）は一連の遅延素子（５０２）より成り、
最右端の遅延素子（５０２）の出力が出力ノード（Ａ）
を介して第１セレクタ（５１２）の第１入力に結合され
る。他の遅延素子（５０２）の出力も第１セレクタ（５
１２）の第２，第３および第４入力にそれぞれ結合され
る。第１セレクタ（５１２）の出力は、第１遅延素子
（５２２）および第２遅延素子（５３２）を介して第２
セレクタ（５４２）の一方の入力（ａ）に結合される。
第１遅延素子（５２２）の出力は第２セレクタ（５４
２）の他方の入力（ｂ）に結合される。第２セレクタ
（５４２）の出力は第３セレクタ（５５２）の一方の入
力（ａ）に結合される。さらに、第３セレクタ（５５
２）の出力は第４セレクタ（５６２）の一方の入力
（ａ）に結合される。第４セレクタ（５６２）の出力
は、基本周波数（ｆｓ）よりも高い周波数（ｆＨ）でサ
ンプリングを行った場合に得られる信号系列｛ｐＨ１｝
を出力する。
力部（４１２）は一連の遅延素子（５０２）より成り、
最右端の遅延素子（５０２）の出力が出力ノード（Ａ）
を介して第１セレクタ（５１２）の第１入力に結合され
る。他の遅延素子（５０２）の出力も第１セレクタ（５
１２）の第２，第３および第４入力にそれぞれ結合され
る。第１セレクタ（５１２）の出力は、第１遅延素子
（５２２）および第２遅延素子（５３２）を介して第２
セレクタ（５４２）の一方の入力（ａ）に結合される。
第１遅延素子（５２２）の出力は第２セレクタ（５４
２）の他方の入力（ｂ）に結合される。第２セレクタ
（５４２）の出力は第３セレクタ（５５２）の一方の入
力（ａ）に結合される。さらに、第３セレクタ（５５
２）の出力は第４セレクタ（５６２）の一方の入力
（ａ）に結合される。第４セレクタ（５６２）の出力
は、基本周波数（ｆｓ）よりも高い周波数（ｆＨ）でサ
ンプリングを行った場合に得られる信号系列｛ｐＨ１｝
を出力する。
【００１３】同様に、第２位相出力部（４１４）内の最
右端の遅延素子（５０４）の出力が出力ノード（Ｂ）を
介して第１セレクタ（５１４）の第１入力に結合され
る。他の遅延素子（５０４）の出力も第１セレクタ（５
１４）の第２，第３および第４入力にそれぞれ結合され
る。第１セレクタ（５１４）の出力は、第１遅延素子
（５２４）および第２遅延素子（５３４）を介して第２
セレクタ（５４４）の一方の入力（ａ）に結合される。
第１遅延素子（５２４）の出力は第２セレクタ（５４
４）の他方の入力（ｂ）に結合される。第３セレクタ
（５５４）の一方の入力（ａ）は第２セレクタ（５４
４）からの出力に、他方の入力（ｂ）は第１位相に関す
る第２セレクタ（５４２）の出力に結合される。第３セ
レクタ（５５４）の出力は第４セレクタ（５６４）の一
方の入力（ａ）に結合される。第４セレクタ（５６４）
の出力は、基本周波数（ｆｓ）よりも高い周波数（ｆ
Ｈ）でサンプリングを行った場合に得られる信号系列で
あって、信号系列｛ｐＨ１｝とは位相のずれた関係にあ
る信号系列｛ｐＨ２｝を出力する。
右端の遅延素子（５０４）の出力が出力ノード（Ｂ）を
介して第１セレクタ（５１４）の第１入力に結合され
る。他の遅延素子（５０４）の出力も第１セレクタ（５
１４）の第２，第３および第４入力にそれぞれ結合され
る。第１セレクタ（５１４）の出力は、第１遅延素子
（５２４）および第２遅延素子（５３４）を介して第２
セレクタ（５４４）の一方の入力（ａ）に結合される。
第１遅延素子（５２４）の出力は第２セレクタ（５４
４）の他方の入力（ｂ）に結合される。第３セレクタ
（５５４）の一方の入力（ａ）は第２セレクタ（５４
４）からの出力に、他方の入力（ｂ）は第１位相に関す
る第２セレクタ（５４２）の出力に結合される。第３セ
レクタ（５５４）の出力は第４セレクタ（５６４）の一
方の入力（ａ）に結合される。第４セレクタ（５６４）
の出力は、基本周波数（ｆｓ）よりも高い周波数（ｆ
Ｈ）でサンプリングを行った場合に得られる信号系列で
あって、信号系列｛ｐＨ１｝とは位相のずれた関係にあ
る信号系列｛ｐＨ２｝を出力する。
【００１４】同様に、第３位相出力部（４１６）内の最
右端の遅延素子（５０６）の出力が出力ノード（Ｃ）を
介して第１セレクタ（５１６）の第１入力に結合され
る。他の遅延素子（５０６）の出力も第１セレクタ（５
１６）の第２，第３および第４入力にそれぞれ結合され
る。第１セレクタ（５１６）の出力は、第１遅延素子
（５２６）および第２遅延素子（５３６）を介して第２
セレクタ（５４６）の一方の入力（ａ）に結合される。
第１遅延素子（５２６）の出力は第２セレクタ（５４
６）の他方の入力（ｂ）に結合される。第３セレクタ
（５５６）の一方の入力（ａ）は第２セレクタ（５４
６）からの出力に、他方の入力（ｂ）は第２位相に関す
る第２セレクタ（５４４）の出力に結合される。第４セ
レクタ（５６６）の一方の入力（ａ）は第３セレクタ
（５５６）からの出力に結合され、他方の入力（ｂ）は
第１位相に関する第３セレクタ（５５２）からの出力に
結合される。第４セレクタ（５６６）の出力は、基本周
波数（ｆｓ）よりも高い周波数（ｆＨ）でサンプリング
を行った場合に得られる信号系列であって、信号系列
｛ｐＨ１｝および｛ｐＨ２｝とは位相のずれた関係にあ
る信号系列｛ｐＨ３｝を出力する。
右端の遅延素子（５０６）の出力が出力ノード（Ｃ）を
介して第１セレクタ（５１６）の第１入力に結合され
る。他の遅延素子（５０６）の出力も第１セレクタ（５
１６）の第２，第３および第４入力にそれぞれ結合され
る。第１セレクタ（５１６）の出力は、第１遅延素子
（５２６）および第２遅延素子（５３６）を介して第２
セレクタ（５４６）の一方の入力（ａ）に結合される。
第１遅延素子（５２６）の出力は第２セレクタ（５４
６）の他方の入力（ｂ）に結合される。第３セレクタ
（５５６）の一方の入力（ａ）は第２セレクタ（５４
６）からの出力に、他方の入力（ｂ）は第２位相に関す
る第２セレクタ（５４４）の出力に結合される。第４セ
レクタ（５６６）の一方の入力（ａ）は第３セレクタ
（５５６）からの出力に結合され、他方の入力（ｂ）は
第１位相に関する第３セレクタ（５５２）からの出力に
結合される。第４セレクタ（５６６）の出力は、基本周
波数（ｆｓ）よりも高い周波数（ｆＨ）でサンプリング
を行った場合に得られる信号系列であって、信号系列
｛ｐＨ１｝および｛ｐＨ２｝とは位相のずれた関係にあ
る信号系列｛ｐＨ３｝を出力する。
【００１５】さらに、第４位相出力部（４１８）内の最
右端の遅延素子（５０８）の出力が出力ノード（Ｄ）を
介して第１セレクタ（５１８）の第１入力に結合され
る。他の遅延素子（５０８）の出力も第１セレクタ（５
１８）の第２，第３および第４入力に結合される。第１
セレクタ（５１８）の出力は、第１遅延素子（５２８）
および第２遅延素子（５３８）を介して第２セレクタ
（５４８）の一方の入力（ａ）に結合される。第１遅延
素子（５２８）の出力は第２セレクタ（５４８）の他方
の入力（ｂ）に結合される。第３セレクタ（５５８）の
一方の入力（ａ）は第２セレクタ（５４８）からの出力
に結合され、他方の入力（ｂ）は第３位相に関する第２
セレクタ（５４６）からの出力に結合される。第２セレ
クタ（５４８）の出力は、第１位相の第３セレクタ（５
５２）の他方の入力（ｂ）にも結合される。第４セレク
タ（５６８）の一方の入力（ａ）は第３セレクタ（５５
８）からの出力に結合され、他方の入力（ｂ）は第２位
相に関する第３セレクタ（５５４）からの出力に結合さ
れる。第４セレクタ（５６８）の出力は、基本周波数
（ｆｓ）よりも高い周波数（ｆＨ）でサンプリングを行
った場合に得られる信号系列であって、信号系列｛ｐＨ
１｝，｛ｐＨ２｝および｛ｐＨ３｝とは位相のずれた関
係にある信号系列｛ｐＨ４｝を出力する。
右端の遅延素子（５０８）の出力が出力ノード（Ｄ）を
介して第１セレクタ（５１８）の第１入力に結合され
る。他の遅延素子（５０８）の出力も第１セレクタ（５
１８）の第２，第３および第４入力に結合される。第１
セレクタ（５１８）の出力は、第１遅延素子（５２８）
および第２遅延素子（５３８）を介して第２セレクタ
（５４８）の一方の入力（ａ）に結合される。第１遅延
素子（５２８）の出力は第２セレクタ（５４８）の他方
の入力（ｂ）に結合される。第３セレクタ（５５８）の
一方の入力（ａ）は第２セレクタ（５４８）からの出力
に結合され、他方の入力（ｂ）は第３位相に関する第２
セレクタ（５４６）からの出力に結合される。第２セレ
クタ（５４８）の出力は、第１位相の第３セレクタ（５
５２）の他方の入力（ｂ）にも結合される。第４セレク
タ（５６８）の一方の入力（ａ）は第３セレクタ（５５
８）からの出力に結合され、他方の入力（ｂ）は第２位
相に関する第３セレクタ（５５４）からの出力に結合さ
れる。第４セレクタ（５６８）の出力は、基本周波数
（ｆｓ）よりも高い周波数（ｆＨ）でサンプリングを行
った場合に得られる信号系列であって、信号系列｛ｐＨ
１｝，｛ｐＨ２｝および｛ｐＨ３｝とは位相のずれた関
係にある信号系列｛ｐＨ４｝を出力する。
【００１６】位相ズレ積算カウンタ（５２０）は、各位
相に関する第１セレクタ（５１２，５１４，５１６，５
１８），第２セレクタ（５４２，５４４，５４６，５４
８），第３セレクタ（５５２，５５４，５５６，５５
８）および第４セレクタ（５６２，５６４，５６６，５
６８）に結合されている。
相に関する第１セレクタ（５１２，５１４，５１６，５
１８），第２セレクタ（５４２，５４４，５４６，５４
８），第３セレクタ（５５２，５５４，５５６，５５
８）および第４セレクタ（５６２，５６４，５６６，５
６８）に結合されている。
【００１７】動作を次に説明する。各遅延素子にはクロ
ックに応じてオーバー・サンプリングされたデータ（Ｓ
ｎ）が順次格納されて行く。例えば、出力ノード（Ａ）
からは第１位相の信号系列｛ｐ１｝が得られ、これは具
体的には古い順に、Ｓ１，Ｓ５，Ｓ９，Ｓ１３である。
このようにして入力されてくるサンプル・データに対し
て、積算カウンタ（５２０）のカウント値および周波数
偏移に関する一定の規則に従って各セレクタを適切に切
り替えて所望の信号系列｛ｐＨ１｝，．．．，｛ｐＨ
４｝を求める。例えば、出力信号系列｛ｐＨ１｝は、Ｓ
１，Ｓ４，Ｓ７，Ｓ１０，．．．であるが、基本周波数
の信号系列｛ｐ１｝＝Ｓ１，Ｓ５，Ｓ９，Ｓ１
３，．．．と比べると、４オーバー・サンプル毎に１サ
ンプルの割合で偏移している。しかも、Ｓ４，Ｓ７，Ｓ
１０のようなデータは、信号系列｛ｐ１｝内には含まれ
ていないが、他の信号系列｛ｐ２｝，｛ｐ３｝または
｛ｐ４｝には含まれている。このような関係を利用する
ことによって、周波数の異なる所望の信号系列を既存の
信号系列｛ｐ１｝ないし｛ｐ４｝に基づいて構築するこ
とが可能である。４つの位相のうち、どの位相のデータ
を選択すべきかについては、周波数偏移に関する規則性
に従って第３（５５２，５５４，５５６，５５８）およ
び第４セレクタ（５６２，５６４，５６６，５６８）を
適宜選択することによって決定される。さらに、各位相
に関する信号系列どうしの相対的な遅延量を調整するの
は、第１セレクタ（５１２，５１４，５１６，５１
８）、第１遅延素子（５２２，５２４，５２６，５２
８）、第２遅延素子（５３２，５３４，５３６，５３
８）および第２セレクタ（５４２，５４４，５４６，５
４８）の部分である。
ックに応じてオーバー・サンプリングされたデータ（Ｓ
ｎ）が順次格納されて行く。例えば、出力ノード（Ａ）
からは第１位相の信号系列｛ｐ１｝が得られ、これは具
体的には古い順に、Ｓ１，Ｓ５，Ｓ９，Ｓ１３である。
このようにして入力されてくるサンプル・データに対し
て、積算カウンタ（５２０）のカウント値および周波数
偏移に関する一定の規則に従って各セレクタを適切に切
り替えて所望の信号系列｛ｐＨ１｝，．．．，｛ｐＨ
４｝を求める。例えば、出力信号系列｛ｐＨ１｝は、Ｓ
１，Ｓ４，Ｓ７，Ｓ１０，．．．であるが、基本周波数
の信号系列｛ｐ１｝＝Ｓ１，Ｓ５，Ｓ９，Ｓ１
３，．．．と比べると、４オーバー・サンプル毎に１サ
ンプルの割合で偏移している。しかも、Ｓ４，Ｓ７，Ｓ
１０のようなデータは、信号系列｛ｐ１｝内には含まれ
ていないが、他の信号系列｛ｐ２｝，｛ｐ３｝または
｛ｐ４｝には含まれている。このような関係を利用する
ことによって、周波数の異なる所望の信号系列を既存の
信号系列｛ｐ１｝ないし｛ｐ４｝に基づいて構築するこ
とが可能である。４つの位相のうち、どの位相のデータ
を選択すべきかについては、周波数偏移に関する規則性
に従って第３（５５２，５５４，５５６，５５８）およ
び第４セレクタ（５６２，５６４，５６６，５６８）を
適宜選択することによって決定される。さらに、各位相
に関する信号系列どうしの相対的な遅延量を調整するの
は、第１セレクタ（５１２，５１４，５１６，５１
８）、第１遅延素子（５２２，５２４，５２６，５２
８）、第２遅延素子（５３２，５３４，５３６，５３
８）および第２セレクタ（５４２，５４４，５４６，５
４８）の部分である。
【００１８】例えば、図示している例において、第１ク
ロックにおいて、第１セレクタ（５１２，５１４，５１
６，５１８）が総て第１入力を選択し、他の２入力セレ
クタの総てが一方の入力（ａ）を選択しているとする
と、この期間に｛ｐＨ１｝のデータとして出力されるの
はＳ１である。同様に、｛ｐＨ２｝にはＳ２が、｛ｐＨ
３｝にはＳ３が、｛ｐＨ４｝にはＳ４が出力される。第
２クロックにおいて、第２セレクタ（５４２，５４４，
５４６，５４８）が他方の入力（ｂ）を選択し、第３セ
レクタ（５５２，５５４，５５６，５５８）も他方の入
力（ｂ）を選択し、第４セレクタ（５６２，５６４，５
６６，５６８）が一方の入力（ａ）を選択すると、｛ｐ
Ｈ１｝にはＳ４が、｛ｐＨ２｝にはＳ５が、｛ｐＨ３｝
にはＳ６が、｛ｐＨ４｝にはＳ７が出力される。第３ク
ロックにおいて、第１セレクタ（５１２，５１４）が第
２入力を選択すると、第１位相の第２遅延素子（５３
２）にＳ５が、第１遅延素子にＳ９が、第２位相の第２
遅延素子（５３４）にＳ６が、第１遅延素子（５２４）
にＳ１０がそれぞれ格納される。こうして、第１および
第２位相の信号系列をシフトさせることによって、各信
号系列どうしの遅延量を調整する。さらに、第２セレク
タ（５４２，５４４，５４６，５４８）が他方の入力
（ｂ）を選択し、第３セレクタ（５５２，５５４，５５
６，５５８）が一方の入力（ａ）を選択し、第４セレク
タ（５６２，５６４，５６６，５６８）が他方の入力
（ｂ）を選択すると、｛ｐＨ１｝にはＳ７が、｛ｐＨ
２｝にはＳ８が、｛ｐＨ３｝にはＳ９が、｛ｐＨ４｝に
はＳ１０が出力される。第４クロックにおいて、第１位
相の第１セレクタ（５１２）が第３入力を選択し、第３
および第４位相の第１セレクタ（５１６，５１８）が第
２入力を選択すると、第２遅延素子（５３２）にはＳ９
が、第１遅延素子（５２２）にはＳ１３が、第２遅延素
子（５３６）にはＳ７が、第１遅延素子（５２６）には
Ｓ１１が、第２遅延素子（５３８）にはＳ８が、第１遅
延素子（５２８）にはＳ１２が、それぞれ格納される。
こうして、各信号系列どうしの遅延量がさらに調整され
る。さらに、他の２入力セレクタの総てが他方の入力
（ｂ）を選択すると、｛ｐＨ１｝にはＳ１０が、｛ｐＨ
２｝にはＳ１１が、｛ｐＨ３｝にはＳ１２が、｛ｐＨ
４｝にはＳ１３が出力される。このようにして、クロッ
クにあわせてデータ・サンプルを適宜シフトさせながら、
各セレクタを適宜選択すると、所望の信号系列が得られ
る。
ロックにおいて、第１セレクタ（５１２，５１４，５１
６，５１８）が総て第１入力を選択し、他の２入力セレ
クタの総てが一方の入力（ａ）を選択しているとする
と、この期間に｛ｐＨ１｝のデータとして出力されるの
はＳ１である。同様に、｛ｐＨ２｝にはＳ２が、｛ｐＨ
３｝にはＳ３が、｛ｐＨ４｝にはＳ４が出力される。第
２クロックにおいて、第２セレクタ（５４２，５４４，
５４６，５４８）が他方の入力（ｂ）を選択し、第３セ
レクタ（５５２，５５４，５５６，５５８）も他方の入
力（ｂ）を選択し、第４セレクタ（５６２，５６４，５
６６，５６８）が一方の入力（ａ）を選択すると、｛ｐ
Ｈ１｝にはＳ４が、｛ｐＨ２｝にはＳ５が、｛ｐＨ３｝
にはＳ６が、｛ｐＨ４｝にはＳ７が出力される。第３ク
ロックにおいて、第１セレクタ（５１２，５１４）が第
２入力を選択すると、第１位相の第２遅延素子（５３
２）にＳ５が、第１遅延素子にＳ９が、第２位相の第２
遅延素子（５３４）にＳ６が、第１遅延素子（５２４）
にＳ１０がそれぞれ格納される。こうして、第１および
第２位相の信号系列をシフトさせることによって、各信
号系列どうしの遅延量を調整する。さらに、第２セレク
タ（５４２，５４４，５４６，５４８）が他方の入力
（ｂ）を選択し、第３セレクタ（５５２，５５４，５５
６，５５８）が一方の入力（ａ）を選択し、第４セレク
タ（５６２，５６４，５６６，５６８）が他方の入力
（ｂ）を選択すると、｛ｐＨ１｝にはＳ７が、｛ｐＨ
２｝にはＳ８が、｛ｐＨ３｝にはＳ９が、｛ｐＨ４｝に
はＳ１０が出力される。第４クロックにおいて、第１位
相の第１セレクタ（５１２）が第３入力を選択し、第３
および第４位相の第１セレクタ（５１６，５１８）が第
２入力を選択すると、第２遅延素子（５３２）にはＳ９
が、第１遅延素子（５２２）にはＳ１３が、第２遅延素
子（５３６）にはＳ７が、第１遅延素子（５２６）には
Ｓ１１が、第２遅延素子（５３８）にはＳ８が、第１遅
延素子（５２８）にはＳ１２が、それぞれ格納される。
こうして、各信号系列どうしの遅延量がさらに調整され
る。さらに、他の２入力セレクタの総てが他方の入力
（ｂ）を選択すると、｛ｐＨ１｝にはＳ１０が、｛ｐＨ
２｝にはＳ１１が、｛ｐＨ３｝にはＳ１２が、｛ｐＨ
４｝にはＳ１３が出力される。このようにして、クロッ
クにあわせてデータ・サンプルを適宜シフトさせながら、
各セレクタを適宜選択すると、所望の信号系列が得られ
る。
【００１９】本実施例によれば、サンプリング・データ信
号に関する位相のズレだけでなく、送信側および受信側
の周波数偏移にも対応することが可能である。このた
め、適切に伝送することの可能なパケット長は従来より
も長くすることができる。基本周波数（ｆｓ）に関する
信号系列｛ｐ１｝等とは異なる信号系列を得る観点から
は、循環シフタ（４２０）または（４２２）の一方のみ
を設けることで足りる。ただし、双方向の通信を良好に
行えるようにするには、双方の無線端末が高周波用と低
周波用の周波数ズレに対処できなければならない。この
点、本願実施例の装置は極めて有利である。
号に関する位相のズレだけでなく、送信側および受信側
の周波数偏移にも対応することが可能である。このた
め、適切に伝送することの可能なパケット長は従来より
も長くすることができる。基本周波数（ｆｓ）に関する
信号系列｛ｐ１｝等とは異なる信号系列を得る観点から
は、循環シフタ（４２０）または（４２２）の一方のみ
を設けることで足りる。ただし、双方向の通信を良好に
行えるようにするには、双方の無線端末が高周波用と低
周波用の周波数ズレに対処できなければならない。この
点、本願実施例の装置は極めて有利である。
【００２０】説明の便宜上、上記の例では４サンプル毎
に１サンプルずれるような極端な状況を想定したが、こ
のことは本願の動作原理を制限するものではない。使用
する通信環境に応じて具体的な数値その他のパラメータ
を適宜選択することが可能である。また、設定する周波
数ズレは固定値でも可変値（プログラマブル）でもよ
い。採用する周波数の種類および位相の種類の数も使用
環境に応じて適宜選択することができる。
に１サンプルずれるような極端な状況を想定したが、こ
のことは本願の動作原理を制限するものではない。使用
する通信環境に応じて具体的な数値その他のパラメータ
を適宜選択することが可能である。また、設定する周波
数ズレは固定値でも可変値（プログラマブル）でもよ
い。採用する周波数の種類および位相の種類の数も使用
環境に応じて適宜選択することができる。
【図面の簡単な説明】
【図１】 通信システムで使用されるサンプリング・デ
ータ出力回路（１００）の概略ブロック図を示す。
ータ出力回路（１００）の概略ブロック図を示す。
【図２】 図１のシステム（１００）の動作を説明する
ためのタイミング・チャートを示す。
ためのタイミング・チャートを示す。
【図３】 互いに周波数の異なる３つのサンプリング・
タイミングを表すタイミング図を示す。
タイミングを表すタイミング図を示す。
【図４】 本願実施例によるサンプリング・データ出力
回路（４００）の概略ブロック図を示す。
回路（４００）の概略ブロック図を示す。
【図５】 図４に示すサンプリング・データ出力回路
（４００）の主要部分に関する部分ブロック図である。
（４００）の主要部分に関する部分ブロック図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 村山 謙太朗
東京都港区南麻布３丁目20番１号 モトロ
ーラ株式会社内
(72)発明者 近藤 眞紀雄
東京都港区南麻布３丁目20番１号 モトロ
ーラ株式会社内
Ｆターム(参考） 5K014 AA01 AA05 BA05 EA07 HA02
5K029 HH13 HH16
5K047 AA05 LL05 MM38 MM56
Claims (3)
- 【請求項１】 入力されるデータ信号（４０２）をオー
バー・サンプリング周波数を利用してサンプリングし、
複数の基本信号系列（ｐ１，ｐ２，ｐ３，ｐ４）を並列
に出力する変換部であって、前記複数の基本信号系列の
各々は同一の基本サンプリング周波数（ｆｓ）を有する
が互いの位相は異なるところの変換部と、 前記複数の基本信号系列を入力し、複数の周波数偏移信
号系列（ｐＨ１，ｐＨ２，ｐＨ３，ｐＨ４）を出力する
循環シフタであって、前記複数の周波数偏移信号系列の
各々に共通する周波数は基本サンプリング周波数とは異
なり、前記複数の周波数偏移信号系列の各々は互いに位
相が異なるところの循環シフタとを備え、前記循環シフ
タは、位相ズレ積算カウンタからのカウント値および周
波数偏移に関する所定の規則に従って、入力された基本
信号系列の中から所望の信号サンプルを選択することに
よって周波数偏移信号系列を作成し、 少なくとも１つの基本信号系列および少なくとも１つの
周波数偏移信号系列に関し、誤り検出器において誤りの
有無を調べることによって所望の信号系列が得られるこ
とを特徴とする可変サンプリング・データ出力回路。 - 【請求項２】 入力されるデータ信号（４０２）をオー
バー・サンプリング周波数を利用してサンプリングし、
複数の基本信号系列（ｐ１，ｐ２，ｐ３，ｐ４）を並列
に出力する変換部であって、前記複数の基本信号系列の
各々は同一の基本サンプリング周波数（ｆｓ）を有する
が互いの位相は異なるところの変換部と、 前記複数の基本信号系列を入力し、複数の第１周波数偏
移信号系列（ｐＨ１，ｐＨ２，ｐＨ３，ｐＨ４）を出力
する第１循環シフタであって、前記複数の周波数偏移信
号系列の各々に共通する周波数は基本サンプリング周波
数よりも高く、前記複数の第１周波数偏移信号系列の各
々は互いに位相の異なるところの第１循環シフタと、 前記複数の基本信号系列を入力し、複数の第２周波数偏
移信号系列（ｐＬ１，ｐＬ２，ｐＬ３，ｐＬ４）を出力
する第２循環シフタであって、前記複数の周波数偏移信
号系列の各々に共通する周波数は基本サンプリング周波
数よりも低く、前記複数の第２周波数偏移信号系列の各
々は互いに位相の異なるところの第２循環シフタとを備
え、前記第１および第２循環シフタは、位相ズレ積算カ
ウンタからのカウント値および周波数偏移に関する所定
の規則に従って、入力された基本信号系列の中から所望
の信号サンプルを選択することによって各々の周波数偏
移信号系列を作成し、 少なくとも１つの基本信号系列、少なくとも１つの第１
周波数偏移信号系列および少なくとも１つの第２周波数
偏移信号系列に関し、誤り検出器において誤りの有無を
調べることによって所望の信号系列が得られることを特
徴とする可変サンプリング・データ出力回路。 - 【請求項３】 入力されるデータ信号（４０２）をオー
バー・サンプリング周波数を利用してサンプリングし、
複数の基本信号系列（ｐ１，ｐ２，ｐ３，ｐ４）を並列
に出力する変換部であって、前記複数の基本信号系列の
各々は同一の基本サンプリング周波数（ｆｓ）を有する
が互いの位相は異なるところの変換部と、 出力された複数の基本信号系列（ｐ１，ｐ２，ｐ３，ｐ
４）どうしの相対的な遅延量を調整した複数の調整信号
系列を出力する遅延調整部と、 複数の調整信号系列を入力し、複数の周波数偏移信号系
列（ｐＨ１，ｐＨ２，ｐＨ３，ｐＨ４）を出力する循環
シフタであって、前記複数の周波数偏移信号系列のおの
おのに共通する周波数は基本サンプリング周波数と異な
り、互いの位相も異なるところの循環シフタを備え、前
記循環シフタは、位相ズレ積算カウンタからのカウント
値および周波数偏移に関する所定の規則に従って、入力
された調整信号系列の中から所望の信号サンプルを選択
することによって前記複数の周波数偏移信号系列を作成
し、 少なくとも１つの基本信号系列および少なくとも１つの
周波数偏移信号系列に関し、誤り検出器において誤りの
有無を調べることによって所望の信号系列が得られるこ
とを特徴とする可変サンプリング・データ出力回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300556A JP4969746B2 (ja) | 2001-09-28 | 2001-09-28 | 可変サンプリング・データ出力回路 |
| US10/236,377 US7123677B2 (en) | 2001-09-28 | 2002-09-05 | Variable sampling data output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300556A JP4969746B2 (ja) | 2001-09-28 | 2001-09-28 | 可変サンプリング・データ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124917A true JP2003124917A (ja) | 2003-04-25 |
| JP4969746B2 JP4969746B2 (ja) | 2012-07-04 |
Family
ID=19121109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300556A Expired - Lifetime JP4969746B2 (ja) | 2001-09-28 | 2001-09-28 | 可変サンプリング・データ出力回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7123677B2 (ja) |
| JP (1) | JP4969746B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177507A (ja) * | 1999-10-25 | 2001-06-29 | Freesystems Pte Ltd | 無線赤外線デジタル・オーディオ・システム |
| US6363175B1 (en) * | 1997-04-02 | 2002-03-26 | Sonyx, Inc. | Spectral encoding of information |
| US6888888B1 (en) * | 2001-06-26 | 2005-05-03 | Microsoft Corporation | Simultaneous tuning of multiple channels using intermediate frequency sub-sampling |
-
2001
- 2001-09-28 JP JP2001300556A patent/JP4969746B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-05 US US10/236,377 patent/US7123677B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6363175B1 (en) * | 1997-04-02 | 2002-03-26 | Sonyx, Inc. | Spectral encoding of information |
| JP2001177507A (ja) * | 1999-10-25 | 2001-06-29 | Freesystems Pte Ltd | 無線赤外線デジタル・オーディオ・システム |
| US6888888B1 (en) * | 2001-06-26 | 2005-05-03 | Microsoft Corporation | Simultaneous tuning of multiple channels using intermediate frequency sub-sampling |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030063692A1 (en) | 2003-04-03 |
| JP4969746B2 (ja) | 2012-07-04 |
| US7123677B2 (en) | 2006-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0511836B1 (en) | Broadband digital phase aligner | |
| US5689530A (en) | Data recovery circuit with large retime margin | |
| US6791360B2 (en) | Source synchronous interface using variable digital data delay lines | |
| CN108768396B (zh) | 一种用于多通道adc的时钟相位失配校准电路 | |
| US6943595B2 (en) | Synchronization circuit | |
| JP4758311B2 (ja) | 非同期データ保持回路 | |
| CN1870429B (zh) | 半导体集成电路和降低噪声的方法 | |
| US5003561A (en) | Process for the reception of a binary digital signal | |
| US20050223261A1 (en) | Communication clocking conversion techniques | |
| US5592519A (en) | Dual frequency clock recovery using common multitap line | |
| US5726651A (en) | Device for serializing high flow of binary data | |
| JPH04229738A (ja) | ディジタルチャンネルを二重化するシステムのエラーマスキング用ダイナミックスイッチング装置 | |
| US7197053B1 (en) | Serializer with programmable delay elements | |
| CN116032252B (zh) | 一种数模接口时序控制电路 | |
| AU739862B2 (en) | Frame aligner including two buffers | |
| JP2003124917A (ja) | 可変サンプリング・データ出力回路 | |
| RU2003136099A (ru) | Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных | |
| KR20010029434A (ko) | 클럭 선택을 위한 디지탈 스위칭 이행 시의 타임-워킹방지 방법 및 시스템 | |
| US6996201B2 (en) | Data receiving system robust against jitter of clock | |
| US6438155B1 (en) | Decoding chip streams | |
| JPH08274602A (ja) | 可変遅延回路 | |
| WO2024198645A1 (zh) | 一种在数据链路中提供时钟信号的方法及装置 | |
| JPH0779211A (ja) | マルチプレクサのための制御回路 | |
| JPH06244890A (ja) | ディジタル処理型直交検波回路 | |
| CN115425954A (zh) | 多相位时钟信号产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080926 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4969746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |