JP4969746B2 - 可変サンプリング・データ出力回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は一般にデータ通信の技術分野で使用されるデータ・サンプリング回路に関し、特に、周波数変動に柔軟に対処することが可能なサンプリング・データ出力回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
無線データ通信システムでは、無線周波数で伝送されてきた信号をベース・バンド周波数にダウンコンバートし、サンプリング等の信号処理を経て所望の信号を得ている。この種の無線システムには、一般に同期システムと非同期システムとがある。プリアンブル同期信号を利用して、送信側および受信側の同期を確保して位相を合わせる同期システムでは、同期を確保するまでの期間（トレーニング期間）が用途によっては非常に長くなってしまい、コスト的にも不利であるという問題点が生じ得る。これに対して、非同期システムではプリアンブル同期信号を利用することなく、位相調整を行うことが可能である。
【０００３】
図１はそのような非同期システムで使用されるサンプリング・データ出力回路（１００）の概略ブロック図を示す。この回路（１００）は、入力信号（１０２）を受信し、サンプリング周波数の４倍であるオーバー・サンプリング周波数（ＣＬＫ４Ｘ）でサンプリングを行うオーバー・サンプリング部（１０４）より成り、このオーバー・サンプリング部（１０４）は４つの遅延素子（１０６）より成る。各遅延素子（１０６）の出力は、それぞれ第１ないし第４位相出力部（１１２ないし１１８）に接続され、さらにエラー検出部（図示せず）に接続される。
【０００４】
図２は、図１のシステム（１００）の動作を説明するためのタイミング・チャートを示す。入力信号（１０２）は、まずオーバー・サンプリング部（１０４）でサンプリングされ、オーバー・サンプリング・クロック（ＣＬＫ４Ｘ）にあわせて遅延素子（１０６）に順に格納される。これら遅延素子（１０６）からの出力は第１ないし第４位相出力部（１１２ないし１１８）の入力部（１１０）に供給され、サンプリング・クロック（ＣＬＫ）にあわせて各位相出力部から出力される。これらの出力信号は互いに位相のずれた信号系列であり、第２図中のｐ１，ｐ２，ｐ３，ｐ４で示されるような位相のタイミングで入力信号（１０２）をサンプリングしたものに相当する。そして、エラー検出部（図示せず）によるエラーチェックを経て所望の信号系列が選択される。このようなシステムは、サンプリング・クロック（ＣＬＫ）およびこれを逓倍して得られるオーバー・サンプリング・クロック（ＣＬＫ４Ｘ）が、送信側および受信側で同一であることを前提としている。
【０００５】
しかしながら、通信装置（特にクロック周波数に関する部分）の製造上のばらつき、経年変化、温度変化その他の使用環境等の影響により、送信および受信側の周波数は必ずしも同一ではない。クロックまたは周波数がずれていると次に述べるような問題が生じる。例えば、受信側の周波数が送信側の周波数よりも０．５％高いとすると、データのサンプリング点が、１００サンプルごとに０．５サンプル（１００＊０．００５＝０．５サンプル）、２００サンプルで完全に１サンプルずれてしまう（図２）。したがって、伝送されるパケットのデータ長が１００サンプル程度であれば、サンプリング点のズレは高々０．５サンプルなので、４種類の位相候補のうちいずれかを選択することによってエラーのないデータを求めることが可能である。しかし、パケット長が２００サンプル以上になると、サンプリング点が完全に１サンプル以上ずれてしまうので、いずれの位相候補を採用してもエラーになってしまう。パケット長を短くすれば、この例では１００サンプル長程度に制限すれば、周波数ズレに関する問題に対処することは理論上可能である。しかし、伝送すべきデータ長は非常に長いのが一般的であり、パケット長が短いと元の長いデータを再構成するための処理が煩雑になってしまうという問題点もある。
【０００６】
本発明は、上記のような問題点の少なくとも１つを解決するためになされたものである。
【０００７】
【発明の実施の形態】
図３は、互いに周波数の異なる３つのサンプリング・タイミングを表すタイミング図を示す。図中、最上部のデータ系列は、サンプリング周波数（ｆｓ）の４逓倍周波数であるオーバー・サンプリング周波数を利用して、入力信号をサンプリングした場合に得られるデータ系列（Ｓｎ）を示す。このデータ系列（Ｓｎ）の内容は、図１の一連の遅延素子群（１０６）に格納されているものに相当する。データ系列（Ｓｎ）の次に示されているものは、サンプリング周波数（ｆｓ）よりも高い周波数（ｆＨ）、サンプリング周波数（ｆｓ）およびサンプリング周波数より低い周波数（ｆＬ）における各サンプリング点を表す。この例では、基本周波数（ｆｓ）のサンプリングのタイミングの間隔は４オーバー・サンプル期間であり、高い周波数（ｆＨ）では３オーバー・サンプル期間、低い周波数（ｆＬ）では５オーバー・サンプル期間となっている。すなわち、高い周波数（ｆＨ）を利用してサンプリングを行うと、｛Ｓ１，Ｓ４，Ｓ７，Ｓ１０，．．．｝という信号系列が得られ、基本周波数（ｆｓ）を利用してサンプリングを行うと、｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝という信号系列が得られ、低い周波数（ｆＬ）を利用してサンプリングを行うと、｛Ｓ１，Ｓ６，Ｓ１１，．．．｝という信号系列が得られる。言い換えれば、オーバー・サンプリングされたデータ系列｛Ｓｎ｝に対して、｛Ｓ１，Ｓ４，Ｓ７，Ｓ１０，．．．｝という信号系列を求めることができれば、基本周波数（ｆｓ）よりも高い周波数（ｆＨ）でサンプリングしたことと等価である。同様に、｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝という信号系列を求めることができれば、基本周波数（ｆｓ）よりも低い周波数（ｆＬ）でサンプリングしたことと等価である。
【０００８】
図４は、本願実施例によるサンプリング・データ出力回路（４００）の概略ブロック図を示す。図１と同様の要素には３桁目が４であることを除いて同様の参照番号が付されている。更に、この回路（４００）は、第１ないし第４位相出力部（４１２ないし４１８）に結合された高周波調整用の循環シフタ（４２０）と低周波数調整用の循環シフタ（４２２）とを備える。
【０００９】
入力信号（４０２）は、オーバー・サンプリング・クロック（ＣＬＫ４Ｘ）にあわせてサンプリングされて遅延素子（４０６）に順に格納される。これら遅延素子（４０６）からの出力は第１ないし第４位相出力部（４１２ないし４１８）の入力部（４１０）に供給され、サンプリング・クロック（ＣＬＫ）にあわせて各々の位相出力部から出力される。これらの出力信号は互いに位相のずれた信号系列｛ｐ１｝，｛ｐ２｝，｛ｐ３｝，｛ｐ４｝であり、エラー検出部（図示せず）に供給される。ここまでは従来と同様である。
【００１０】
第１ないし第４位相出力部（４１２ないし４１８）からの出力信号は、高周波調整用の循環シフタ（４２０）にも与えられる。この循環シフタ（４２０）は、信号系列｛ｐ１｝，｛ｐ２｝，｛ｐ３｝，｛ｐ４｝に基づいて、基本周波数（ｆｓ）よりも高い周波数（ｆＨ）でサンプリングを行った場合に得られる信号系列｛ｐＨ１｝，｛ｐＨ２｝，｛ｐＨ３｝，｛ｐＨ４｝を出力する。図３の説明で使用した数値例を使用すると、｛ｐ１｝が｛Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．｝のような信号系列を与え、｛ｐＨ１｝が｛Ｓ１，Ｓ４，Ｓ７，Ｓ１０，．．．｝のような信号系列を与える。他の信号系列｛ｐＨ２｝等についても同様である。さらに、第１ないし第４位相出力部（４１２ないし４１８）からの出力信号は、低周波調整用の循環シフタ（４２２）にも与えられる。この循環シフタ（４２２）は、信号系列｛ｐ１｝，｛ｐ２｝，｛ｐ３｝，｛ｐ４｝に基づいて、基本周波数（ｆｓ）よりも低い周波数（ｆＬ）でサンプリングを行った場合に得られる信号系列｛ｐＬ１｝，｛ｐＬ２｝，｛ｐＬ３｝，｛ｐＬ４｝を出力する。図３の説明で使用した数値例を使用すると、｛ｐＬ１｝は｛Ｓ１，Ｓ６，Ｓ１１，Ｓ１６，．．．｝のような信号系列を与える。他の信号系列｛ｐＬ２｝等についても同様である。３つの周波数（ｆｓ，ｆＨ，ｆＬ）の各々について４つの位相シフトを考慮することにより、合計１２通りの信号系列が得られる。そして、エラー検出部（図示せず）によるエラーチェックを経て所望の信号系列が選択される。
【００１１】
図５は、図４に示すサンプリング・データ出力回路（４００）のうち、主に、第１ないし第４位相出力部（４１２ないし４１８）と、高周波調整用の循環シフタ（４２０）に関係する部分のブロック図である。循環シフタは、各信号系列どうしの相対的な遅延量を調整する部分と、必要とするデータを選択するセレクタの部分に分けられる。低周波調整用の循環シフタ（４２２）も同様にして構成することが可能であるので、その説明を省略する。
【００１２】
図中、左下部分に示されている第１位相出力部（４１２）は一連の遅延素子（５０２）より成り、最右端の遅延素子（５０２）の出力が出力ノード（Ａ）を介して第１セレクタ（５１２）の第１入力に結合される。他の遅延素子（５０２）の出力も第１セレクタ（５１２）の第２，第３および第４入力にそれぞれ結合される。第１セレクタ（５１２）の出力は、第１遅延素子（５２２）および第２遅延素子（５３２）を介して第２セレクタ（５４２）の一方の入力（ａ）に結合される。第１遅延素子（５２２）の出力は第２セレクタ（５４２）の他方の入力（ｂ）に結合される。第２セレクタ（５４２）の出力は第３セレクタ（５５２）の一方の入力（ａ）に結合される。さらに、第３セレクタ（５５２）の出力は第４セレクタ（５６２）の一方の入力（ａ）に結合される。第４セレクタ（５６２）の出力は、基本周波数（ｆｓ）よりも高い周波数（ｆＨ）でサンプリングを行った場合に得られる信号系列｛ｐＨ１｝を出力する。
【００１３】
同様に、第２位相出力部（４１４）内の最右端の遅延素子（５０４）の出力が出力ノード（Ｂ）を介して第１セレクタ（５１４）の第１入力に結合される。他の遅延素子（５０４）の出力も第１セレクタ（５１４）の第２，第３および第４入力にそれぞれ結合される。第１セレクタ（５１４）の出力は、第１遅延素子（５２４）および第２遅延素子（５３４）を介して第２セレクタ（５４４）の一方の入力（ａ）に結合される。第１遅延素子（５２４）の出力は第２セレクタ（５４４）の他方の入力（ｂ）に結合される。第３セレクタ（５５４）の一方の入力（ａ）は第２セレクタ（５４４）からの出力に、他方の入力（ｂ）は第１位相に関する第２セレクタ（５４２）の出力に結合される。第３セレクタ（５５４）の出力は第４セレクタ（５６４）の一方の入力（ａ）に結合される。第４セレクタ（５６４）の出力は、基本周波数（ｆｓ）よりも高い周波数（ｆＨ）でサンプリングを行った場合に得られる信号系列であって、信号系列｛ｐＨ１｝とは位相のずれた関係にある信号系列｛ｐＨ２｝を出力する。
【００１４】
同様に、第３位相出力部（４１６）内の最右端の遅延素子（５０６）の出力が出力ノード（Ｃ）を介して第１セレクタ（５１６）の第１入力に結合される。他の遅延素子（５０６）の出力も第１セレクタ（５１６）の第２，第３および第４入力にそれぞれ結合される。第１セレクタ（５１６）の出力は、第１遅延素子（５２６）および第２遅延素子（５３６）を介して第２セレクタ（５４６）の一方の入力（ａ）に結合される。第１遅延素子（５２６）の出力は第２セレクタ（５４６）の他方の入力（ｂ）に結合される。第３セレクタ（５５６）の一方の入力（ａ）は第２セレクタ（５４６）からの出力に、他方の入力（ｂ）は第２位相に関する第２セレクタ（５４４）の出力に結合される。第４セレクタ（５６６）の一方の入力（ａ）は第３セレクタ（５５６）からの出力に結合され、他方の入力（ｂ）は第１位相に関する第３セレクタ（５５２）からの出力に結合される。第４セレクタ（５６６）の出力は、基本周波数（ｆｓ）よりも高い周波数（ｆＨ）でサンプリングを行った場合に得られる信号系列であって、信号系列｛ｐＨ１｝および｛ｐＨ２｝とは位相のずれた関係にある信号系列｛ｐＨ３｝を出力する。
【００１５】
さらに、第４位相出力部（４１８）内の最右端の遅延素子（５０８）の出力が出力ノード（Ｄ）を介して第１セレクタ（５１８）の第１入力に結合される。他の遅延素子（５０８）の出力も第１セレクタ（５１８）の第２，第３および第４入力に結合される。第１セレクタ（５１８）の出力は、第１遅延素子（５２８）および第２遅延素子（５３８）を介して第２セレクタ（５４８）の一方の入力（ａ）に結合される。第１遅延素子（５２８）の出力は第２セレクタ（５４８）の他方の入力（ｂ）に結合される。第３セレクタ（５５８）の一方の入力（ａ）は第２セレクタ（５４８）からの出力に結合され、他方の入力（ｂ）は第３位相に関する第２セレクタ（５４６）からの出力に結合される。第２セレクタ（５４８）の出力は、第１位相の第３セレクタ（５５２）の他方の入力（ｂ）にも結合される。第４セレクタ（５６８）の一方の入力（ａ）は第３セレクタ（５５８）からの出力に結合され、他方の入力（ｂ）は第２位相に関する第３セレクタ（５５４）からの出力に結合される。第４セレクタ（５６８）の出力は、基本周波数（ｆｓ）よりも高い周波数（ｆＨ）でサンプリングを行った場合に得られる信号系列であって、信号系列｛ｐＨ１｝，｛ｐＨ２｝および｛ｐＨ３｝とは位相のずれた関係にある信号系列｛ｐＨ４｝を出力する。
【００１６】
位相ズレ積算カウンタ（５２０）は、各位相に関する第１セレクタ（５１２，５１４，５１６，５１８），第２セレクタ（５４２，５４４，５４６，５４８），第３セレクタ（５５２，５５４，５５６，５５８）および第４セレクタ（５６２，５６４，５６６，５６８）に結合されている。
【００１７】
動作を次に説明する。各遅延素子にはクロックに応じてオーバー・サンプリングされたデータ（Ｓｎ）が順次格納されて行く。例えば、出力ノード（Ａ）からは第１位相の信号系列｛ｐ１｝が得られ、これは具体的には古い順に、Ｓ１，Ｓ５，Ｓ９，Ｓ１３である。このようにして入力されてくるサンプル・データに対して、積算カウンタ（５２０）のカウント値および周波数偏移に関する一定の規則に従って各セレクタを適切に切り替えて所望の信号系列｛ｐＨ１｝，．．．，｛ｐＨ４｝を求める。例えば、出力信号系列｛ｐＨ１｝は、Ｓ１，Ｓ４，Ｓ７，Ｓ１０，．．．であるが、基本周波数の信号系列｛ｐ１｝＝Ｓ１，Ｓ５，Ｓ９，Ｓ１３，．．．と比べると、４オーバー・サンプル毎に１サンプルの割合で偏移している。しかも、Ｓ４，Ｓ７，Ｓ１０のようなデータは、信号系列｛ｐ１｝内には含まれていないが、他の信号系列｛ｐ２｝，｛ｐ３｝または｛ｐ４｝には含まれている。このような関係を利用することによって、周波数の異なる所望の信号系列を既存の信号系列｛ｐ１｝ないし｛ｐ４｝に基づいて構築することが可能である。４つの位相のうち、どの位相のデータを選択すべきかについては、周波数偏移に関する規則性に従って第３（５５２，５５４，５５６，５５８）および第４セレクタ（５６２，５６４，５６６，５６８）を適宜選択することによって決定される。さらに、各位相に関する信号系列どうしの相対的な遅延量を調整するのは、第１セレクタ（５１２，５１４，５１６，５１８）、第１遅延素子（５２２，５２４，５２６，５２８）、第２遅延素子（５３２，５３４，５３６，５３８）および第２セレクタ（５４２，５４４，５４６，５４８）の部分である。
【００１８】
例えば、図示している例において、第１クロックにおいて、第１セレクタ（５１２，５１４，５１６，５１８）が総て第１入力を選択し、他の２入力セレクタの総てが一方の入力（ａ）を選択しているとすると、この期間に｛ｐＨ１｝のデータとして出力されるのはＳ１である。同様に、｛ｐＨ２｝にはＳ２が、｛ｐＨ３｝にはＳ３が、｛ｐＨ４｝にはＳ４が出力される。第２クロックにおいて、第２セレクタ（５４２，５４４，５４６，５４８）が他方の入力（ｂ）を選択し、第３セレクタ（５５２，５５４，５５６，５５８）も他方の入力（ｂ）を選択し、第４セレクタ（５６２，５６４，５６６，５６８）が一方の入力（ａ）を選択すると、｛ｐＨ１｝にはＳ４が、｛ｐＨ２｝にはＳ５が、｛ｐＨ３｝にはＳ６が、｛ｐＨ４｝にはＳ７が出力される。第３クロックにおいて、第１セレクタ（５１２，５１４）が第２入力を選択すると、第１位相の第２遅延素子（５３２）にＳ５が、第１遅延素子にＳ９が、第２位相の第２遅延素子（５３４）にＳ６が、第１遅延素子（５２４）にＳ１０がそれぞれ格納される。こうして、第１および第２位相の信号系列をシフトさせることによって、各信号系列どうしの遅延量を調整する。さらに、第２セレクタ（５４２，５４４，５４６，５４８）が他方の入力（ｂ）を選択し、第３セレクタ（５５２，５５４，５５６，５５８）が一方の入力（ａ）を選択し、第４セレクタ（５６２，５６４，５６６，５６８）が他方の入力（ｂ）を選択すると、｛ｐＨ１｝にはＳ７が、｛ｐＨ２｝にはＳ８が、｛ｐＨ３｝にはＳ９が、｛ｐＨ４｝にはＳ１０が出力される。第４クロックにおいて、第１位相の第１セレクタ（５１２）が第３入力を選択し、第３および第４位相の第１セレクタ（５１６，５１８）が第２入力を選択すると、第２遅延素子（５３２）にはＳ９が、第１遅延素子（５２２）にはＳ１３が、第２遅延素子（５３６）にはＳ７が、第１遅延素子（５２６）にはＳ１１が、第２遅延素子（５３８）にはＳ８が、第１遅延素子（５２８）にはＳ１２が、それぞれ格納される。こうして、各信号系列どうしの遅延量がさらに調整される。さらに、他の２入力セレクタの総てが他方の入力（ｂ）を選択すると、｛ｐＨ１｝にはＳ１０が、｛ｐＨ２｝にはＳ１１が、｛ｐＨ３｝にはＳ１２が、｛ｐＨ４｝にはＳ１３が出力される。このようにして、クロックにあわせてデータ・サンプルを適宜シフトさせながら、各セレクタを適宜選択すると、所望の信号系列が得られる。
【００１９】
本実施例によれば、サンプリング・データ信号に関する位相のズレだけでなく、送信側および受信側の周波数偏移にも対応することが可能である。このため、適切に伝送することの可能なパケット長は従来よりも長くすることができる。基本周波数（ｆｓ）に関する信号系列｛ｐ１｝等とは異なる信号系列を得る観点からは、循環シフタ（４２０）または（４２２）の一方のみを設けることで足りる。ただし、双方向の通信を良好に行えるようにするには、双方の無線端末が高周波用と低周波用の周波数ズレに対処できなければならない。この点、本願実施例の装置は極めて有利である。
【００２０】
説明の便宜上、上記の例では４サンプル毎に１サンプルずれるような極端な状況を想定したが、このことは本願の動作原理を制限するものではない。使用する通信環境に応じて具体的な数値その他のパラメータを適宜選択することが可能である。また、設定する周波数ズレは固定値でも可変値（プログラマブル）でもよい。採用する周波数の種類および位相の種類の数も使用環境に応じて適宜選択することができる。
【図面の簡単な説明】
【図１】 通信システムで使用されるサンプリング・データ出力回路（１００）の概略ブロック図を示す。
【図２】 図１のシステム（１００）の動作を説明するためのタイミング・チャートを示す。
【図３】 互いに周波数の異なる３つのサンプリング・タイミングを表すタイミング図を示す。
【図４】 本願実施例によるサンプリング・データ出力回路（４００）の概略ブロック図を示す。
【図５】 図４に示すサンプリング・データ出力回路（４００）の主要部分に関する部分ブロック図である。

Claims (3)

1. 可変サンプリング・データ出力回路であって、
   入力されるデータ信号（４０２）を、オーバー・サンプリング周波数を利用してサンプリングし、複数の基本信号系列（ｐ１，ｐ２，ｐ３，ｐ４）を並列に出力する変換部であって、前記複数の基本信号系列の各々は同一の基本サンプリング周波数（ｆｓ）を有するが互いの位相は異なる、前記変換部と、
   前記複数の基本信号系列を入力し、複数の周波数偏移信号系列（ｐＨ１，ｐＨ２，ｐＨ３，ｐＨ４）を出力する循環シフタであって、前記複数の周波数偏移信号系列の各々に共通する周波数は基本サンプリング周波数とは異なり、前記複数の周波数偏移信号系列の各々は互いに位相が異なる、前記循環シフタとを備え、
   前記循環シフタは、入力された複数の基本信号系列の中から所望の信号サンプルを選択することによって前記複数の周波数偏移信号系列を作成するための複数のセレクタを含み、
   少なくとも１つの基本信号系列および少なくとも１つの周波数偏移信号系列に関し、誤り検出器において誤りの有無を調べることによって所望の信号系列が得られることを特徴とする可変サンプリング・データ出力回路。
2. 可変サンプリング・データ出力回路であって、
   入力されるデータ信号（４０２）を、オーバー・サンプリング周波数を利用してサンプリングし、複数の基本信号系列（ｐ１，ｐ２，ｐ３，ｐ４）を並列に出力する変換部であって、前記複数の基本信号系列の各々は同一の基本サンプリング周波数（ｆｓ）を有するが互いの位相は異なる、前記変換部と、
   前記複数の基本信号系列を入力し、複数の第１周波数偏移信号系列（ｐＨ１，ｐＨ２，ｐＨ３，ｐＨ４）を出力する第１循環シフタであって、前記複数の周波数偏移信号系列の各々に共通する周波数は基本サンプリング周波数よりも高く、前記複数の第１周波数偏移信号系列の各々は互いに位相の異なる、前記第１循環シフタと、
   前記複数の基本信号系列を入力し、複数の第２周波数偏移信号系列（ｐＬ１，ｐＬ２，ｐＬ３，ｐＬ４）を出力する第２循環シフタであって、前記複数の周波数偏移信号系列の各々に共通する周波数は基本サンプリング周波数よりも低く、前記複数の第２周波数偏移信号系列の各々は互いに位相の異なる、前記第２循環シフタとを備え、
   前記第１および第２循環シフタは、入力された複数の基本信号系列の中から所望の信号サンプルを選択することによって前記複数の第１及び第２周波数偏移信号系列を作成するための複数のセレクタを含み、
   少なくとも１つの基本信号系列、少なくとも１つの第１周波数偏移信号系列および少なくとも１つの第２周波数偏移信号系列に関し、誤り検出器において誤りの有無を調べることによって所望の信号系列が得られることを特徴とする可変サンプリング・データ出力回路。
3. 可変サンプリング・データ出力回路であって、
   入力されるデータ信号（４０２）を、オーバー・サンプリング周波数を利用してサンプリングし、複数の基本信号系列（ｐ１，ｐ２，ｐ３，ｐ４）を並列に出力する変換部であって、前記複数の基本信号系列の各々は同一の基本サンプリング周波数（ｆｓ）を有するが互いの位相は異なる、前記変換部と、
   出力された複数の基本信号系列（ｐ１，ｐ２，ｐ３，ｐ４）どうしの相対的な遅延量を調整した複数の調整信号系列を出力する遅延調整部と、
   複数の調整信号系列を入力し、複数の周波数偏移信号系列（ｐＨ１，ｐＨ２，ｐＨ３，ｐＨ４）を出力する循環シフタであって、前記複数の周波数偏移信号系列のおのおのに共通する周波数は基本サンプリング周波数と異なり、互いの位相も異なる、前記循環シフタを備え、
   前記循環シフタは、入力された複数の調整信号系列の中から所望の信号サンプルを選択することによって前記複数の周波数偏移信号系列を作成するための複数のセレクタを含み、
   少なくとも１つの基本信号系列および少なくとも１つの周波数偏移信号系列に関し、誤り検出器において誤りの有無を調べることによって所望の信号系列が得られることを特徴とする可変サンプリング・データ出力回路。

Images