JP2003124195A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003124195A
JP2003124195A JP2001317667A JP2001317667A JP2003124195A JP 2003124195 A JP2003124195 A JP 2003124195A JP 2001317667 A JP2001317667 A JP 2001317667A JP 2001317667 A JP2001317667 A JP 2001317667A JP 2003124195 A JP2003124195 A JP 2003124195A
Authority
JP
Japan
Prior art keywords
etching
specific metal
semiconductor device
manufacturing
pretreatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001317667A
Other languages
English (en)
Other versions
JP3624376B2 (ja
Inventor
Yukihiko Furukawa
幸彦 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2001317667A priority Critical patent/JP3624376B2/ja
Priority to US10/270,239 priority patent/US6723571B2/en
Publication of JP2003124195A publication Critical patent/JP2003124195A/ja
Application granted granted Critical
Publication of JP3624376B2 publication Critical patent/JP3624376B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造方法に関し、エッチングレ
ートの変動を防止して再現性の良好なエッチングを行
う。 【解決手段】 プラズマエッチングの開始から終了まで
の間に、エッチングレートの変動に影響を与える特定金
属の露出段階が含まれ、且つ、エッチング初期には特定
金属が露出していない表面に対してエッチングを行う際
に、エッチングの開始前の前処理として、特定金属4を
プラズマエッチングする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、例えば、ポリイミド層等の層間
絶縁膜を選択エッチングする際のエッチングレートの変
動を防止するための前処理工程に特徴のある半導体装置
の製造方法に関するものである。
【0002】
【従来の技術】近年、半導体デバイスでの高集積化の進
展に伴いパターンの高精度化の要求が高まっており、こ
の様な要請に応えるために更なる高精度で安定したドラ
イエッチング技術が求められている。
【0003】ここで、図4を参照して、従来のエッチン
グ工程を説明するが、ここでは、ICPエッチング装置
を用いた層間絶縁膜のエッチング工程として説明する。 図4(a)参照 まず、エッチングを行うICPエッチング装置をクリー
ニングしたのち、ダミーウェハを用いてランニングを行
う。
【0004】このICPエッチング装置は、プレーナコ
イル43を支持する石英板42及び観察用ポートを構成
する石英窓44を備えたエッチング反応室41を備えて
おり、このエッチング反応室41の内部には試料を載置
する電極を兼ねるステージ45が収容されている。この
エッチング反応室41は接地されるとともに、プレーナ
コイル43には励起用RF電源47からプラズマ励起用
の高周波電力が印加され、一方、ステージ45にはバイ
アス用RF電源46からバイアス電力が印加される。
【0005】このランニング工程においては、ダミーウ
ェハとして目的とするエッチング工程におけるエッチン
グ対象と同じポリイミド層49を設けたダミーウェハ4
8を用い、エッチング反応室41内にO2 ガスを導入
し、励起用RF電力によりプラズマ化してポリイミド層
49のエッチングを行う。
【0006】図4(b)参照 次いで、ダミーウェハ48を取り出したのち、エッチン
グ対象となる半導体ウェハをステージ45上に装着して
層間絶縁膜のポリイミド層59を選択的にエッチングし
てコンタクトホール61を形成する。
【0007】この場合の半導体ウェハとしては、半絶縁
性GaAs基板上にi型AlGaAsバッファ層を介し
て、i型InGaAs電子走行層(いずれも、図示を省
略)、n型AlGaAs電子供給層51、n型GaAs
キャップ層52を順次エピタキシャル成長させたのち、
AuGe層54及びAu層55からなるソース・ドレイ
ン電極53を形成し、次いで、ゲートリセス領域を形成
したのち、Pt層57及びAu層58からなるT型ゲー
ト電極56を形成し、次いで、全面に層間絶縁膜として
ポリイミド層59を設けた半導体ウェハを用いる。
【0008】エッチングに際しては、ポリイミド層59
上に設けたコンタクトホール61に対応する開口部を有
するレジストパターン60をマスクとし、エッチング反
応室41内にO2 ガスを導入して、発生したプラズマに
よってポリイミド層59を選択的にエッチングすること
によってソース・ドレイン電極53に達するコンタクト
ホール61を形成する。
【0009】以降は、バリアメタルとしてのTiW層及
びメッキベース層としてのAu層をスパッタによって形
成したのち、レジストパターンからなるメッキフレーム
を利用してAu配線層を選択メッキで形成することにな
るが、詳細な説明は省略する。
【0010】
【発明が解決しようとする課題】しかし、この様なエッ
チング装置で層間絶縁膜のエッチング回数を重ねると、
エッチング回数の初期に急激にエッチングレートが変化
し、安定なエッチングが困難になるという問題があるの
で、この事情を図5を参照して説明する。
【0011】図5(a)参照 図5(a)は、図4(b)に示した様なエッチング工程
を繰り返した場合のエッチングレートのエッチング回数
依存性を示した図であり、初期においてエッチングレー
トが急減に変化し、その後安定領域に入ることが観測さ
れた。なお、この図は、エッチングを1回につき1分行
った場合の結果を示したものであり、エッチング回数が
10回目で、エッチングレートが初期のエッチングレー
トの約1/2程度となっている。
【0012】図5(b)参照 図5(b)は、比較のためにソース・ドレイン電極の表
面のAu層等が露出しないポリイミド層のエッチング工
程を繰り返した場合のエッチングレートのエッチング回
数依存性を示した図であり、エッチングレートの変動は
殆どみられない。
【0013】この図5(a)と図5(b)の比較から、
エッチングレートの急激な変動は、初期のエッチング工
程におけるAu層55の露出が原因であると考えられ
る。即ち、コンタクトホール61の形成工程において、
Au層55が露出し、この露出時にAuの一部がエッチ
ング反応室41内に飛散することがエッチングレートの
低下の原因と考えられる。また、この様なエッチングレ
ートの変動は、露出する金属が、Pt、Cu、Alの場
合にも、Auと同様の傾向が見られる。
【0014】したがって、本発明は、エッチングレート
の変動を防止して再現性の良好なエッチングを行うこと
を目的とする。
【0015】
【課題を解決するための手段】ここで図1を参照して本
発明における課題を解決するための手段を説明する。 図1参照 (1)上述の課題を解決するために、本発明において
は、プラズマエッチングの開始から終了までの間に、エ
ッチングレートの変動に影響を与える特定金属の露出段
階が含まれ、且つ、エッチング初期には特定金属が露出
していない表面に対してエッチングを行う工程を有する
半導体装置の製造方法において、エッチングの開始前の
前処理として、特定金属4をプラズマエッチングするこ
とを特徴とする。
【0016】この様に、前処理として、特定金属4をプ
ラズマ5を用いてプラズマエッチングすることによっ
て、特定金属4をエッチング反応室2内に飛散させるこ
とができ、それによって、エッチング工程における特定
金属の露出による飛散の影響を緩和してエッチングレー
トを安定化することができるので、再現性の高いエッチ
ングが可能になる。なお、本発明におけるプラズマエッ
チングとは、Ar等のガスをプラズマ化して行うイオン
ミリングも含むものである。
【0017】(2)また、本発明は、上記(1)におい
て、前処理が、ダミー基板3上に設けた特定金属4をプ
ラズマエッチングする工程であることを特徴とする。
【0018】この様に、前処理として特定金属を設けた
ダミー基板3を用いることにより、従来のランニング工
程と同じ工程で特定金属4を飛散させることができ、製
造工程を増やすことなくエッチングレートの安定化が可
能になる。
【0019】(3)また、本発明は、プラズマエッチン
グの開始から終了までの間に、エッチングレートの変動
に影響を与える特定金属の露出段階が含まれ、且つ、エ
ッチング初期には特定金属が露出していない表面に対し
てエッチングを行う工程を有する半導体装置の製造方法
において、エッチングの開始前の前処理として、特定金
属を含有するガスをエッチング反応室2に導入する工程
を含む処理を行うことを特徴とする。
【0020】この様に、エッチング反応室2内への特定
金属の飛散は、特定金属を含有するガスを用いて行って
も良く、それによって、特別のダミーウェハを用意する
必要はなくなる。
【0021】(4)また、本発明は、上記(3)におい
て、前処理において、特定金属を含有するガスをエッチ
ング反応室2に導入したのち、プラズマを発生させるこ
とを特徴とする。
【0022】この様に、特定金属を含有するガスをプラ
ズマ化することによって、エッチング反応室2内への特
定金属の飛散を簡単に行うことができる。
【0023】(5)また、本発明は、上記(1)乃至
(4)のいずれかにおいて、露出対象となる特定金属
と、前処理における特定金属とが、同じ金属であること
を特徴とする。
【0024】(6)また、本発明は、上記(1)乃至
(4)のいずれかにおいて、露出対象となる特定金属
と、前処理における特定金属とが、異なった金属である
ことを特徴とする。
【0025】この様に、前処理する特定金属は、露出対
象となる特定金属と同じであっても、異なっても同様な
エッチングレートの安定化の効果が得られる。
【0026】(7)また、本発明は、上記(5)または
(6)において、特定金属が、Au、Pt、Cu、或い
は、Alのいずれかであることを特徴とする。
【0027】特定金属としては、エッチングレートの急
激な変動が見られる金属全てを対象とするものであり、
今後、新たなエッチング方法において同様の現象が見ら
れた場合に適用されるものであるが、現在のところ、少
なくとも、Au、Pt、Cu、及び、Alのプラズマエ
ッチング工程において見られる現象である。
【0028】(8)また、本発明は、上記(1)乃至
(7)のいずれかにおいて、前処理を、エッチング装置
1のクリーニング工程と、エッチング工程との間に行う
ことを特徴とする。
【0029】この様に、同じロットを処理する場合に
は、エッチング工程に先立つクリーニング工程とエッチ
ング工程との間に前処理を行うことが効果的である。
【0030】(9)また、本発明は、上記(1)乃至
(7)のいずれかにおいて、前処理を、複数回のエッチ
ング工程との間に行うことを特徴とする。
【0031】また、特定金属の露出段階を含まないロッ
ト或いは特定金属を含まないロットを、特定金属の露出
段階を含むロットとを連続的に処理する場合、特定金属
の露出段階を含まないロット或いは特定金属を含まない
ロットのエッチング工程と、特定金属の露出段階を含む
ロットのエッチング工程との間で前処理を行えば良い。
【0032】(10)また、本発明は、上記(1)乃至
(8)のいずれかにおいて、プラズマエッチング工程
が、高密度プラズマエッチング工程であることを特徴と
する。
【0033】(11)また、本発明は、上記(10)に
おいて、高密度プラズマエッチングが、誘導結合型プラ
ズマエッチング、電子サイクロトロン共鳴エッチング、
マグネトロン反応性イオンエッチング、或いは、VHF
エッチングのいずれかであることを特徴とする。
【0034】この様なエッチングレートの急激な変動
は、誘導結合型プラズマエッチング(ICPエッチン
グ)、電子サイクロトロン共鳴エッチング(ECRエッ
チング)、マグネトロン反応性イオンエッチング(MR
IE)、或いは、VHF帯或いはUHF帯を用いたVH
Fエッチング等の高密度プラズマエッチングにおいて顕
著になるので、本発明の方法が有効となる。
【0035】(12)また、本発明は、上記(1)乃至
(11)のいずれかにおいて、前処理後に、プラズマエ
ッチング工程を複数回行うことを特徴とする。
【0036】前処理によって、エッチングレートは比較
的長い間安定になるので、前処理後に複数回のプラズマ
エッチングを行っても再現性の良いエッチングが可能と
なる。
【0037】
【発明の実施の形態】ここで、図2を参照して、本発明
の第1の実施の形態の製造工程を説明する。 図2(a)参照 まず、エッチングを行うICPエッチング装置をクリー
ニングしたのち、Au層19を堆積させたダミーウェハ
18を用いてランニングを行う。この場合のICPエッ
チング装置は、図4(a)に示したICPエッチング装
置と同様であり、プレーナコイル13を支持する石英板
12及び観察用ポートを構成する石英窓14を備えたエ
ッチング反応室11を備えており、このエッチング反応
室11の内部には資料を載置する電極を兼ねるステージ
15が収容されている。なお、このエッチング反応室1
1の内容積は、例えば、約50リットルであり、また、
電極を兼ねるステージ15の面積は80cm2 である。
【0038】このエッチング反応室11は接地されると
ともに、プレーナコイル13には励起用RF電源17か
らプラズマ励起用の高周波電力が印加され、一方、ステ
ージ15にはバイアス用RF電源16からバイアス電力
が印加される。
【0039】このランニング工程において、励起用RF
電源17から例えば、13.56MHzで400Wの高
周波電力を印加するとともに、バイアス用RF電源16
から13.56MHzで50Wのバイアス電力を印加
し、エッチング反応室41内にO2 ガスを導入して、例
えば、2.0Paの圧力下でプラズマを発生させ、一枚
当たり60秒間のプラズマエッチングを10枚行う。
【0040】図2(b)参照 次いで、ダミーウェハ18を取り出したのち、エッチン
グ対象となる半導体ウェハをステージ15上に装着し
て、コンタクトホール31に対応する開口部を有するレ
ジストパターン30をマスクとし、エッチング反応室1
1内にO2 ガスを導入して、発生したプラズマによって
ポリイミド層29を選択的に異方性エッチングすること
によってソース・ドレイン電極23に達するコンタクト
ホール31を形成する。
【0041】この場合の半導体ウェハとしては、半絶縁
性GaAs基板上に厚さが、例えば、200nmのi型
AlGaAsバッファ層を介して、厚さが、例えば、2
5nmのi型InGaAs電子走行層(いずれも、図示
を省略)、厚さが、例えば、25nmで、不純物濃度が
2×1018cm-3のn型AlGaAs電子供給層21、
及び、厚さが、例えば、50nmで、不純物濃度が2×
1018cm-3のn型GaAsキャップ層22を順次エピ
タキシャル成長させたのち、厚さが、例えば、30nm
のAuGe層24及び厚さが、例えば、300nmのA
u層25からなるソース・ドレイン電極23を形成し、
次いで、ゲートリセス領域を形成したのち、厚さが、例
えば、10nmのPt層27及び厚さが、例えば、40
0nmAu層28からなるT型ゲート電極26を形成
し、次いで、全面に層間絶縁膜としてポリイミド層29
を設けた半導体ウェハを用いる。
【0042】以降は、バリアメタルとしてのTiW層及
びメッキベース層としてのAu層をスパッタによって形
成したのち、レジストパターンからなるメッキフレーム
を利用してAu配線層を選択メッキで形成し、次いで、
Au配線層をマスクとして、TiW層及びメッキベース
層の露出部を除去することによってソースドレイン電極
23と電気的に接続する配線層パターンが形成される。
【0043】この本発明の第1の実施の形態において
は、この様なコンタクトホール31の形成工程を300
0枚程度行っても、エッチングの再現性に影響を与える
程度のエッチングレートの急激な変動を見られなかっ
た。
【0044】次に、図3を参照して、本発明の第2に実
施の形態の製造工程を説明する。 図3(a)参照 まず、図2(a)に示したICPエッチング装置のエッ
チング反応室41内に、O2 +N2 ガスからなるクリー
ニングガスにTMAu(トリメチル金)を添加したガス
を導入し、励起用RF電源17から例えば、13.56
MHzで400Wの高周波電力を印加するとともに、バ
イアス用RF電源16から13.56MHzで50Wの
バイアス電力を印加し、例えば、2.0Paの圧力下で
10分間放電してプラズマを発生させる。なお、この場
合のガス流量比は、例えば、O2 :N2 :TMAu=5
0:50:3である。
【0045】図3(b)参照 以降は、図2(b)の場合と全く同様に、同じ半導体ウ
ェハを用いて、同じ条件でコンタクトホール31を形成
する。
【0046】この本発明の第2の実施の形態において
も、この様なコンタクトホール31の形成工程を300
0枚程度行っても、エッチングの再現性に影響を与える
程度のエッチングレートの急激な変動を見られなかっ
た。
【0047】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載された構成・条件に
限られるものではなく、各種の変更が可能である。例え
ば、上記の第1の実施の形態においては、コンタクトホ
ールにおいて露出する金属がAuであるため、Au層を
設けたダミーウェハを用いて前処理を行っているが、こ
の様なエッチングレートに急激な変化は、露出する金属
が、Pt、Cu、或いは、Alの場合にも同様に見られ
るので、その場合には、Pt層、Cu層、或いは、Al
層を設けたダミーウェハを前処理すれば良い。
【0048】さらに、前処理するダミーウェハに設ける
金属は、エッチング工程において露出する金属と同じ金
属である必要はなく、Au、Pt、Cu、或いは、Al
の内のいずれか一つの金属を用いて前処理した場合に
も、露出する金属がAu、Pt、Cu、或いは、Alの
内のいずれであっても、エッチングレートの急激な変動
を抑制することができる。
【0049】また、上記第2の実施の形態においては、
TMAuを用いているが、TMAl等の他の金属を構成
要素とする有機金属をバブリングして、エッチング反応
室内に導入しても良いものである。
【0050】また、上記の各実施の形態においては、I
CPエッチング工程として説明しているが、ICPエッ
チング工程に限られるものではなく、ICPエッチング
工程と同様に高密度プラズマエッチング工程である、E
CRエッチング工程、MRIEエッチング工程、或い
は、VHFエッチング工程等にも適用されるものであ
る。
【0051】また、上記の各実施の形態においては、同
じロットのエッチング工程を前提としているため、クリ
ーニング工程とエッチング工程との間に前処理を行って
いるが、互いに異なったロットをエッチングする場合に
は、複数のエッチング工程の間に前処理を行っても良い
ものである。
【0052】例えば、Au、Pt、Cu、或いは、Al
の露出段階を含まないロット或いはAu、Pt、Cu、
或いは、Alを含まないロットを、Au、Pt、Cu、
或いは、Alの露出段階を含むロットと連続的に処理す
る場合、Au、Pt、Cu、或いは、Alの露出段階を
含まないロット或いはAu、Pt、Cu、或いは、Al
を含まないロットのエッチング工程と、Au、Pt、C
u、或いは、Alの露出段階を含むロットのエッチング
工程との間で前処理を行えば良い。
【0053】また、上記の各実施の形態においては、エ
ッチング対象をポリイミド層としているが、この様な現
象はポリイミドに限られるものではなく、エッチングレ
ートの急激な変動が起こるエッチング工程に適用できる
ものであり、それに伴ってエッチングガスも適宜変更さ
れるものである。
【0054】また、上記の各実施の形態においては、エ
ッチング工程をコンタクトホールの形成工程として説明
しているが、コンタクトホールの形成工程に限られるも
のではなく、エッチングの初期段階でAu、Pt、C
u、或いは、Alが露出することがなく、エッチングの
終了までにAu、Pt、Cu、或いは、Alが露出する
工程を有するエッチング工程全般に適用されるものであ
る。
【0055】また、上記各実施の形態においては、エッ
チング対象となる半導体ウェハをHEMT(高電子移動
度トランジスタ)を形成したIII-V族化合物半導体装置
として説明しているが、他のデバイスを形成したIII-V
族化合物半導体装置にも適用されるものであり、さらに
は、MOSFET等を構成したシリコン半導体装置にも
適用されるものである。
【0056】さらには、本発明は、半導体装置の製造工
程に限られるものではなく、誘電体デバイス等の他の電
子デバイスのエッチング工程或いは実装回路基板にも適
用されるものである。
【0057】
【発明の効果】本発明によれば、特定金属が露出するエ
ッチング工程に先立って、特定金属をエッチング反応室
内に導入するための前処理を行っているので、特定金属
の飛散に起因するエッチングレートの急激な変動を抑制
することができ、再現性の良好な微細加工が可能にな
り、ひいては、半導体装置をはじめとする電子デバイス
の高集積化及び信頼性の向上に寄与するところが大き
い。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の製造工程の説明図
である。
【図3】本発明の第2の実施の形態の製造工程の説明図
である。
【図4】従来のエッチング工程の説明図である。
【図5】従来のエッチング工程における問題点の説明図
である。
【符号の説明】
1 エッチング装置 2 エッチング反応室 3 ダミー基板 4 特定金属 5 プラズマ 11 エッチング反応室 12 石英板 13 プレーナコイル 14 石英窓 15 ステージ 16 バイアス用RF電源 17 励起用RF電源 18 ダミーウェハ 19 Au層 21 n型AlGaAs電子供給層 22 n型GaAsキャップ層 23 ソース・ドレイン電極 24 AuGe層 25 Au層 26 T型ゲート電極 27 Pt層 28 Au層 29 ポリイミド層 30 レジストパターン 31 コンタクトホール 32 TMAuガス 41 エッチング反応室 42 石英板 43 プレーナコイル 44 石英窓 45 ステージ 46 バイアス用RF電源 47 励起用RF電源 48 ダミーウェハ 49 ポリイミド層 51 n型AlGaAs電子供給層 52 n型GaAsキャップ層 53 ソース・ドレイン電極 54 AuGe層 55 Au層 56 T型ゲート電極 57 Pt層 58 Au層 59 ポリイミド層 60 レジストパターン 61 コンタクトホール
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA01 BA04 BA13 BA14 DA25 DA26 DB25 EA21 EB01 FA08 5F033 GG02 HH07 HH08 HH11 HH13 HH23 JJ13 JJ23 KK07 KK08 KK11 KK13 MM05 MM13 MM18 NN06 NN07 PP15 PP27 QQ08 QQ09 QQ12 QQ13 QQ14 QQ27 QQ37 RR22 XX00 XX03 5F102 FA00 GB01 GC01 GJ05 GK06 GL04 GM06 GN05 GQ01 GR04 GS01 GS04 GT03 GV05 HC01 HC15

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 プラズマエッチングの開始から終了まで
    の間に、エッチングレートの変動に影響を与える特定金
    属の露出段階が含まれ、且つ、エッチング初期には前記
    特定金属が露出していない表面に対してエッチングを行
    う工程を有する半導体装置の製造方法において、前記エ
    ッチングの開始前の前処理として、前記特定金属をプラ
    ズマエッチングすることを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】 上記前処理が、ダミー基板上に設けた上
    記特定金属をプラズマエッチングする工程であることを
    特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 プラズマエッチングの開始から終了まで
    の間に、エッチングレートの変動に影響を与える特定金
    属の露出段階が含まれ、且つ、エッチング初期には前記
    特定金属が露出していない表面に対してエッチングを行
    う工程を有する半導体装置の製造方法において、前記エ
    ッチングの開始前の前処理として、前記特定金属を含有
    するガスをエッチング反応室に導入する工程を含む処理
    を行うことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 上記前処理において、上記特定金属を含
    有するガスをエッチング反応室に導入したのち、プラズ
    マを発生させることを特徴とする請求項3記載の半導体
    装置の製造方法。
  5. 【請求項5】 上記露出対象となる特定金属と、上記前
    処理における特定金属とが、同じ金属であることを特徴
    とする請求項1乃至4のいずれか1項に記載の半導体装
    置の製造方法。
  6. 【請求項6】 上記露出対象となる特定金属と、上記前
    処理における特定金属とが、異なった金属であることを
    特徴とする請求項1乃至4のいずれか1項に記載の半導
    体装置の製造方法。
  7. 【請求項7】 上記特定金属が、Au、Pt、Cu、或
    いは、Alのいずれかであることを特徴とする請求項5
    または6に記載の半導体装置の製造方法。
  8. 【請求項8】 上記前処理を、エッチング装置のクリー
    ニング工程と、上記エッチング工程との間に行うことを
    特徴とする請求項1乃至7のいずれか1項に記載の半導
    体装置の製造方法。
  9. 【請求項9】 上記前処理を、複数回のエッチング工程
    の間に行うことを特徴とする請求項1乃至7のいずれか
    1項に記載の半導体装置の製造方法。
  10. 【請求項10】 上記プラズマエッチング工程が、高密
    度プラズマエッチング工程であることを特徴とする請求
    項1乃至9のいずれか1項に記載の半導体装置の製造方
    法。
  11. 【請求項11】 上記高密度プラズマエッチングが、誘
    導結合型プラズマエッチング、電子サイクロトロン共鳴
    エッチング、マグネトロン反応性イオンエッチング、或
    いは、VHFエッチングのいずれかであることを特徴と
    する請求項10記載の半導体装置の製造方法。
  12. 【請求項12】 上記前処理後に、上記プラズマエッチ
    ング工程を複数回行うことを特徴とする請求項1乃至1
    1のいずれか1項に記載の半導体装置の製造方法。
JP2001317667A 2001-10-16 2001-10-16 半導体装置の製造方法 Expired - Lifetime JP3624376B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001317667A JP3624376B2 (ja) 2001-10-16 2001-10-16 半導体装置の製造方法
US10/270,239 US6723571B2 (en) 2001-10-16 2002-10-15 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317667A JP3624376B2 (ja) 2001-10-16 2001-10-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003124195A true JP2003124195A (ja) 2003-04-25
JP3624376B2 JP3624376B2 (ja) 2005-03-02

Family

ID=19135499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001317667A Expired - Lifetime JP3624376B2 (ja) 2001-10-16 2001-10-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6723571B2 (ja)
JP (1) JP3624376B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005153113A (ja) * 2003-11-28 2005-06-16 Ricoh Opt Ind Co Ltd ナノプリントを用いた微細3次元構造体の製造方法及び微細3次元構造体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6776501B2 (ja) 2016-06-28 2020-10-28 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487329A (ja) * 1990-07-31 1992-03-19 Oki Electric Ind Co Ltd ドライエッチング方法
JPH0684851A (ja) * 1992-09-01 1994-03-25 Mitsubishi Electric Corp プラズマエッチング方法およびプラズマ処理装置
JPH07335626A (ja) * 1994-06-10 1995-12-22 Hitachi Ltd プラズマ処理装置およびプラズマ処理方法
JPH11145112A (ja) * 1997-11-07 1999-05-28 Nec Corp パターニング方法
JPH11162943A (ja) * 1997-12-02 1999-06-18 Matsushita Electron Corp 半導体装置の製造方法および製造装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132614A (en) * 1977-10-26 1979-01-02 International Business Machines Corporation Etching by sputtering from an intermetallic target to form negative metallic ions which produce etching of a juxtaposed substrate
JP3598602B2 (ja) * 1995-08-07 2004-12-08 セイコーエプソン株式会社 プラズマエッチング方法、液晶表示パネルの製造方法、及びプラズマエッチング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487329A (ja) * 1990-07-31 1992-03-19 Oki Electric Ind Co Ltd ドライエッチング方法
JPH0684851A (ja) * 1992-09-01 1994-03-25 Mitsubishi Electric Corp プラズマエッチング方法およびプラズマ処理装置
JPH07335626A (ja) * 1994-06-10 1995-12-22 Hitachi Ltd プラズマ処理装置およびプラズマ処理方法
JPH11145112A (ja) * 1997-11-07 1999-05-28 Nec Corp パターニング方法
JPH11162943A (ja) * 1997-12-02 1999-06-18 Matsushita Electron Corp 半導体装置の製造方法および製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005153113A (ja) * 2003-11-28 2005-06-16 Ricoh Opt Ind Co Ltd ナノプリントを用いた微細3次元構造体の製造方法及び微細3次元構造体

Also Published As

Publication number Publication date
US20030077856A1 (en) 2003-04-24
JP3624376B2 (ja) 2005-03-02
US6723571B2 (en) 2004-04-20

Similar Documents

Publication Publication Date Title
US20030217812A1 (en) Plasma etching equipment and method for manufacturing semiconductor device
US7749901B2 (en) Method for forming a tapered via of a semiconductor device
US6392350B1 (en) Plasma processing method
US5783496A (en) Methods and apparatus for etching self-aligned contacts
US7842619B2 (en) Plasma processing method
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
KR100528685B1 (ko) 시료의 표면 가공방법
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
JPH08203908A (ja) メタル成膜工程の前処理方法
JP3624375B2 (ja) 半導体装置の製造方法
JP3624376B2 (ja) 半導体装置の製造方法
JP2002237603A (ja) 半導体装置の製造方法
JP3362093B2 (ja) エッチングダメージの除去方法
JP3865692B2 (ja) 半導体集積回路装置の製造方法
JP3271373B2 (ja) ドライエッチング方法
JP3348504B2 (ja) ドライエッチング方法
JPH03230579A (ja) 半導体装置の製造方法
US7262139B2 (en) Method suitable for batch ion etching of copper
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
CN115172154A (zh) 一种半导体器件制造方法及装置
JP2003045855A (ja) 加工方法及び電子デバイスの製造方法
JP3711350B2 (ja) 半導体装置の製造方法
US7615164B2 (en) Plasma etching methods and contact opening forming methods
JP2002270590A (ja) 電気的固体装置の製造方法及び電圧印加加工工程に供される基板
JPH06140370A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3624376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9