JP2003115545A - 誘電体キャパシタおよびその製造方法 - Google Patents
誘電体キャパシタおよびその製造方法Info
- Publication number
- JP2003115545A JP2003115545A JP2001308501A JP2001308501A JP2003115545A JP 2003115545 A JP2003115545 A JP 2003115545A JP 2001308501 A JP2001308501 A JP 2001308501A JP 2001308501 A JP2001308501 A JP 2001308501A JP 2003115545 A JP2003115545 A JP 2003115545A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric capacitor
- dielectric
- insulating film
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 従来、誘電体キャパシタは、Ａｌ２Ｏ３膜で
被覆すると水素バリア性が改善されることが知られてい
る。Ａｌ２Ｏ３膜は、スパッタ法やＭＯＣＶＤ法により
成膜できるが、スパッタ法を採用した場合、誘電体キャ
パシタのアスペクト比が高くなるとステップカヴァレッ
ジに問題が生じて側壁部の膜厚が薄くなり、水素バリア
性が悪化するという問題点がある。また、誘電体キャパ
シタに直接Ａｌ２Ｏ３膜を成膜しようとすると、膜剥が
れが起きるという問題点もある。 【解決手段】 Ｓｉ基板上に下部電極２と、誘電体層３
と、上部電極４とを順次積層して誘電体キャパシタを
得、さらにこの誘電体キャパシタを、Ｔａ２Ｏ５、Ｙ２
Ｏ３、ＣｅＯ２またはＨｆＯ２の絶縁膜５で被覆し、さ
らに絶縁膜５をＡｌ ２Ｏ３膜６で被覆した。
被覆すると水素バリア性が改善されることが知られてい
る。Ａｌ２Ｏ３膜は、スパッタ法やＭＯＣＶＤ法により
成膜できるが、スパッタ法を採用した場合、誘電体キャ
パシタのアスペクト比が高くなるとステップカヴァレッ
ジに問題が生じて側壁部の膜厚が薄くなり、水素バリア
性が悪化するという問題点がある。また、誘電体キャパ
シタに直接Ａｌ２Ｏ３膜を成膜しようとすると、膜剥が
れが起きるという問題点もある。 【解決手段】 Ｓｉ基板上に下部電極２と、誘電体層３
と、上部電極４とを順次積層して誘電体キャパシタを
得、さらにこの誘電体キャパシタを、Ｔａ２Ｏ５、Ｙ２
Ｏ３、ＣｅＯ２またはＨｆＯ２の絶縁膜５で被覆し、さ
らに絶縁膜５をＡｌ ２Ｏ３膜６で被覆した。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体キャパシタ
およびその製造方法に関するものであり、詳しくは水素
バリア性が改善され、かつ膜剥がれの発生も防止された
誘電体キャパシタおよびその製造方法に関するものであ
る。
およびその製造方法に関するものであり、詳しくは水素
バリア性が改善され、かつ膜剥がれの発生も防止された
誘電体キャパシタおよびその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、誘電体キャパシタの製造におい
て、誘電体キャパシタをＡｌ２Ｏ３膜で被覆することに
より、水素バリア性が改善されることが知られている。
このようなＡｌ２Ｏ３膜は、例えばＡｌ２Ｏ３をターゲ
ットとしたスパッタ法や化学的気相成長法（ＭＯＣＶＤ
法）により成膜することができるが、スパッタ法を採用
した場合、誘電体キャパシタのアスペクト比が高くなる
とステップカヴァレッジに問題が生じて側壁部の膜厚が
薄くなり、水素バリア性が悪化するという問題点があ
る。また、誘電体キャパシタに直接Ａｌ２Ｏ３膜を成膜
しようとすると、膜剥がれが起きるという問題点もあ
る。
て、誘電体キャパシタをＡｌ２Ｏ３膜で被覆することに
より、水素バリア性が改善されることが知られている。
このようなＡｌ２Ｏ３膜は、例えばＡｌ２Ｏ３をターゲ
ットとしたスパッタ法や化学的気相成長法（ＭＯＣＶＤ
法）により成膜することができるが、スパッタ法を採用
した場合、誘電体キャパシタのアスペクト比が高くなる
とステップカヴァレッジに問題が生じて側壁部の膜厚が
薄くなり、水素バリア性が悪化するという問題点があ
る。また、誘電体キャパシタに直接Ａｌ２Ｏ３膜を成膜
しようとすると、膜剥がれが起きるという問題点もあ
る。
【０００３】
【発明が解決しようとする課題】したがって本発明の目
的は、水素バリア性が改善され、かつ膜剥がれの発生も
防止された誘電体キャパシタおよびその製造方法を提供
することにある。
的は、水素バリア性が改善され、かつ膜剥がれの発生も
防止された誘電体キャパシタおよびその製造方法を提供
することにある。
【０００４】
【課題を解決するための手段】本発明は、基板上に下部
電極と、前記下部電極上の誘電体層と、前記誘電体層上
の上部電極とを有してなる誘電体キャパシタにおいて、
前記誘電体キャパシタが、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｃｅ
Ｏ２およびＨｆＯ２からなる群から選択された少なくと
も１種の絶縁膜で被覆され、かつ前記絶縁膜がＡｌ２Ｏ
３膜でさらに被覆されていることを特徴とする誘電体キ
ャパシタを提供するものである。この構成によれば、水
素バリア性が改善され、かつ膜剥がれの発生も防止され
た誘電体キャパシタを提供することができる。
電極と、前記下部電極上の誘電体層と、前記誘電体層上
の上部電極とを有してなる誘電体キャパシタにおいて、
前記誘電体キャパシタが、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｃｅ
Ｏ２およびＨｆＯ２からなる群から選択された少なくと
も１種の絶縁膜で被覆され、かつ前記絶縁膜がＡｌ２Ｏ
３膜でさらに被覆されていることを特徴とする誘電体キ
ャパシタを提供するものである。この構成によれば、水
素バリア性が改善され、かつ膜剥がれの発生も防止され
た誘電体キャパシタを提供することができる。
【０００５】また本発明は、基板上に下部電極と、前記
下部電極上の誘電体層と、前記誘電体層上の上部電極と
を有してなる誘電体キャパシタの製造方法において、前
記誘電体キャパシタを、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＣｅＯ
２およびＨｆＯ２からなる群から選択された少なくとも
１種の絶縁膜で被覆し、続いて前記絶縁膜をＡｌ２Ｏ ３
膜でさらに被覆することを特徴とする誘電体キャパシタ
の製造方法を提供するものである。この構成によれば、
水素バリア性が改善され、かつ膜剥がれの発生も防止さ
れた誘電体キャパシタを製造することができる。
下部電極上の誘電体層と、前記誘電体層上の上部電極と
を有してなる誘電体キャパシタの製造方法において、前
記誘電体キャパシタを、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＣｅＯ
２およびＨｆＯ２からなる群から選択された少なくとも
１種の絶縁膜で被覆し、続いて前記絶縁膜をＡｌ２Ｏ ３
膜でさらに被覆することを特徴とする誘電体キャパシタ
の製造方法を提供するものである。この構成によれば、
水素バリア性が改善され、かつ膜剥がれの発生も防止さ
れた誘電体キャパシタを製造することができる。
【０００６】また本発明は、前記絶縁膜上にＡｌを５ｎ
ｍ〜１００ｎｍの厚さで成膜した後、酸化雰囲気下熱処
理することにより、前記絶縁膜上にＡｌ２Ｏ３膜を成膜
することを特徴とする前記の誘電体キャパシタの製造方
法を提供するものである。この構成によれば、均質なＡ
ｌ２Ｏ３膜を成膜することができ、水素バリア性を一層
向上させることができる。また本発明は、前記絶縁膜お
よびＡｌ２Ｏ３膜を、化学的気相成長法により成膜する
ことを特徴とする前記の誘電体キャパシタの製造方法を
提供するものである。この構成によれば、ステップカヴ
ァレッジを改善することができ、膜厚が薄くても良好な
水素バリア性を得ることができる。
ｍ〜１００ｎｍの厚さで成膜した後、酸化雰囲気下熱処
理することにより、前記絶縁膜上にＡｌ２Ｏ３膜を成膜
することを特徴とする前記の誘電体キャパシタの製造方
法を提供するものである。この構成によれば、均質なＡ
ｌ２Ｏ３膜を成膜することができ、水素バリア性を一層
向上させることができる。また本発明は、前記絶縁膜お
よびＡｌ２Ｏ３膜を、化学的気相成長法により成膜する
ことを特徴とする前記の誘電体キャパシタの製造方法を
提供するものである。この構成によれば、ステップカヴ
ァレッジを改善することができ、膜厚が薄くても良好な
水素バリア性を得ることができる。
【０００７】
【発明の実施の形態】図１は、本発明の誘電体キャパシ
タの一例を説明するための断面図である。図１におい
て、本発明の誘電体キャパシタ１は、基板上に下部電極
２、誘電体層３、上部電極４が順次積層され、かつその
表面がＴａ２Ｏ５、Ｙ２Ｏ３、ＣｅＯ２およびＨｆＯ２
からなる群から選択された少なくとも１種の絶縁膜５で
被覆され、なおかつ絶縁膜５がＡｌ２Ｏ３膜６でさらに
被覆されている。下部電極２および上部電極４は、公知
の材料、例えばＰｔ、Ｉｒ、ＩｒＯ２等から形成するこ
とができる。また誘電体層３も公知の材料、例えばＳＢ
Ｔ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ３）等から形成することができる。また基板は例
えばＳｉ基板が挙げられる。なお基板と下部電極との密
着性を高めるために、例えばＴｉＯ２からなる密着層を
設けてもよい。
タの一例を説明するための断面図である。図１におい
て、本発明の誘電体キャパシタ１は、基板上に下部電極
２、誘電体層３、上部電極４が順次積層され、かつその
表面がＴａ２Ｏ５、Ｙ２Ｏ３、ＣｅＯ２およびＨｆＯ２
からなる群から選択された少なくとも１種の絶縁膜５で
被覆され、なおかつ絶縁膜５がＡｌ２Ｏ３膜６でさらに
被覆されている。下部電極２および上部電極４は、公知
の材料、例えばＰｔ、Ｉｒ、ＩｒＯ２等から形成するこ
とができる。また誘電体層３も公知の材料、例えばＳＢ
Ｔ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔ
ｉ）Ｏ３）等から形成することができる。また基板は例
えばＳｉ基板が挙げられる。なお基板と下部電極との密
着性を高めるために、例えばＴｉＯ２からなる密着層を
設けてもよい。
【０００８】本発明における絶縁膜５は、Ｔａ２Ｏ５、
Ｙ２Ｏ３、ＣｅＯ２およびＨｆＯ２からなる群から選択
された少なくとも１種の膜である。中でもＴａ２Ｏ５が
好ましい。これらの絶縁膜５を形成する化合物は、酸素
との結合力が強く非常に安定した酸化物であり、前記の
Ｐｔ、Ｉｒ、ＩｒＯ２、ＳＢＴ、ＰＺＴ等の材料と、Ａ
ｌ ２Ｏ３膜６との密着性が非常に良好である。したがっ
て、膜剥がれが発生することがなく、良好な水素バリア
性を提供することができる。絶縁膜５の膜厚は、１０ｎ
ｍ〜１００ｎｍが好ましい。Ａｌ２Ｏ３膜６は、水素バ
リア性を主に担うものであり、その膜厚は、１０ｎｍ〜
１００ｎｍが好ましい。
Ｙ２Ｏ３、ＣｅＯ２およびＨｆＯ２からなる群から選択
された少なくとも１種の膜である。中でもＴａ２Ｏ５が
好ましい。これらの絶縁膜５を形成する化合物は、酸素
との結合力が強く非常に安定した酸化物であり、前記の
Ｐｔ、Ｉｒ、ＩｒＯ２、ＳＢＴ、ＰＺＴ等の材料と、Ａ
ｌ ２Ｏ３膜６との密着性が非常に良好である。したがっ
て、膜剥がれが発生することがなく、良好な水素バリア
性を提供することができる。絶縁膜５の膜厚は、１０ｎ
ｍ〜１００ｎｍが好ましい。Ａｌ２Ｏ３膜６は、水素バ
リア性を主に担うものであり、その膜厚は、１０ｎｍ〜
１００ｎｍが好ましい。
【０００９】本発明の誘電体キャパシタ１は、下部電極
２、誘電体層３および上部電極４を、絶縁膜５で被覆
し、続いて絶縁膜５をＡｌ２Ｏ３膜６でさらに被覆する
ことにより得られる。絶縁膜５は、公知のスパッタ法や
化学的気相成長法により成膜することができるが、ステ
ップカヴァレッジを高めるためにＭＯＣＶＤ法のような
化学的気相成長法により成膜するのが好ましい。ＭＯＣ
ＶＤ法を採用する場合、絶縁膜５の原料としては、例え
ばＴａ（ＯＣ３Ｈ７）５、Ｙ（ＤＰＭ）３、Ｈｆ（ＤＰ
Ｍ）４、Ｈｆ（Ｏ−ｔ−Ｃ４Ｈ９）４、Ｃｅ（Ｏ−ｔ−
Ｃ４Ｈ９）４、Ｔａ（Ｏ−ｉ−Ｃ３Ｈ７）４（ｔｈｄ）
等が挙げられる（上記式中、ＤＰＭはジピバロイルメタ
ンを意味し、ｔｈｄはテトラメチルヘプタンジオネート
を意味する）。またＡｌ２Ｏ３膜６は、公知のスパッタ
法や化学的気相成長法により成膜することができるが、
ステップカヴァレッジを高めるためにＭＯＣＶＤ法のよ
うな化学的気相成長法により成膜するのが好ましい。Ｍ
ＯＣＶＤ法を採用する場合、絶縁膜５の原料としては、
例えばＡｌ（Ｏ−Ｃ３Ｈ７）３、Ａｌ（ＣＨ３）３、Ａ
ｌ（ＤＰＭ）３、Ａｌ（ＡｃＡｃ）３等が挙げられる
（上記式中、ＡｃＡｃはアセチルアセトネートを意味す
る）。
２、誘電体層３および上部電極４を、絶縁膜５で被覆
し、続いて絶縁膜５をＡｌ２Ｏ３膜６でさらに被覆する
ことにより得られる。絶縁膜５は、公知のスパッタ法や
化学的気相成長法により成膜することができるが、ステ
ップカヴァレッジを高めるためにＭＯＣＶＤ法のような
化学的気相成長法により成膜するのが好ましい。ＭＯＣ
ＶＤ法を採用する場合、絶縁膜５の原料としては、例え
ばＴａ（ＯＣ３Ｈ７）５、Ｙ（ＤＰＭ）３、Ｈｆ（ＤＰ
Ｍ）４、Ｈｆ（Ｏ−ｔ−Ｃ４Ｈ９）４、Ｃｅ（Ｏ−ｔ−
Ｃ４Ｈ９）４、Ｔａ（Ｏ−ｉ−Ｃ３Ｈ７）４（ｔｈｄ）
等が挙げられる（上記式中、ＤＰＭはジピバロイルメタ
ンを意味し、ｔｈｄはテトラメチルヘプタンジオネート
を意味する）。またＡｌ２Ｏ３膜６は、公知のスパッタ
法や化学的気相成長法により成膜することができるが、
ステップカヴァレッジを高めるためにＭＯＣＶＤ法のよ
うな化学的気相成長法により成膜するのが好ましい。Ｍ
ＯＣＶＤ法を採用する場合、絶縁膜５の原料としては、
例えばＡｌ（Ｏ−Ｃ３Ｈ７）３、Ａｌ（ＣＨ３）３、Ａ
ｌ（ＤＰＭ）３、Ａｌ（ＡｃＡｃ）３等が挙げられる
（上記式中、ＡｃＡｃはアセチルアセトネートを意味す
る）。
【００１０】また次のような方法によりＡｌ２Ｏ３膜６
を成膜するのも好ましい。すなわち、絶縁膜５上にＡｌ
を例えばスパッタ法で５ｎｍ〜１００ｎｍの厚さに成膜
し、酸素雰囲気下、例えば５００〜８００℃で３０分〜
１時間程度熱処理する。このような成膜方法によれば、
均質なＡｌ２Ｏ３膜６を成膜することができ、水素バリ
ア性を一層向上させることができる。
を成膜するのも好ましい。すなわち、絶縁膜５上にＡｌ
を例えばスパッタ法で５ｎｍ〜１００ｎｍの厚さに成膜
し、酸素雰囲気下、例えば５００〜８００℃で３０分〜
１時間程度熱処理する。このような成膜方法によれば、
均質なＡｌ２Ｏ３膜６を成膜することができ、水素バリ
ア性を一層向上させることができる。
【００１１】前記のような本発明の誘電体キャパシタに
よれば、例えば図２に示すように誘電体キャパシタのア
スペクト比が高くなっても（高さ／幅として１〜２）、
ステップカヴァレッジの問題は起こらず、側壁部の膜厚
が薄くなることもなく、水素バリア性が改善される。
よれば、例えば図２に示すように誘電体キャパシタのア
スペクト比が高くなっても（高さ／幅として１〜２）、
ステップカヴァレッジの問題は起こらず、側壁部の膜厚
が薄くなることもなく、水素バリア性が改善される。
【００１２】
【実施例】以下、本発明を実施例によりさらに説明す
る。 （実施例１）図１に示すような誘電体キャパシタを作製
した。すなわち、誘電体キャパシタ１は、Ｓｉ基板上
に、下部電極２として厚さ１００ｎｍのＩｒ、誘電体層
３として厚さ１００ｎｍのＳＢＴ、上部電極４として厚
さ１００ｎｍのＩｒ、基板および下部電極２間の密着層
としてＴｉＯ２（図示せず）を備えてなる。この誘電体
キャパシタの上にＣｅＯ２をスパッタ法で５０ｎｍ成膜
した上にＡｌ２Ｏ３をスパッタ法で３０ｎｍ成膜した。
膜剥がれも発生せず、水素５％、窒素９５％よりなるフ
ォーミングガス中で４５０℃１時間のアニール後のＩ−
Ｖ特性の劣化もなかった。
る。 （実施例１）図１に示すような誘電体キャパシタを作製
した。すなわち、誘電体キャパシタ１は、Ｓｉ基板上
に、下部電極２として厚さ１００ｎｍのＩｒ、誘電体層
３として厚さ１００ｎｍのＳＢＴ、上部電極４として厚
さ１００ｎｍのＩｒ、基板および下部電極２間の密着層
としてＴｉＯ２（図示せず）を備えてなる。この誘電体
キャパシタの上にＣｅＯ２をスパッタ法で５０ｎｍ成膜
した上にＡｌ２Ｏ３をスパッタ法で３０ｎｍ成膜した。
膜剥がれも発生せず、水素５％、窒素９５％よりなるフ
ォーミングガス中で４５０℃１時間のアニール後のＩ−
Ｖ特性の劣化もなかった。
【００１３】（実施例２）実施例１と同様に、基板上に
密着層、下部電極、誘電体層、上部電極を順次設け誘電
体キャパシタを作製した。この誘電体キャパシタの上に
Ｙ２Ｏ３をスパッタ法で５０ｎｍ成膜した上にＡｌ２Ｏ
３をスパッタ法で３０ｎｍ成膜した。膜剥がれも発生せ
ず、水素５％、窒素９５％よりなるフォーミングガス中
で４５０℃１時間のアニール後のＩ−Ｖ特性の劣化もな
かった。
密着層、下部電極、誘電体層、上部電極を順次設け誘電
体キャパシタを作製した。この誘電体キャパシタの上に
Ｙ２Ｏ３をスパッタ法で５０ｎｍ成膜した上にＡｌ２Ｏ
３をスパッタ法で３０ｎｍ成膜した。膜剥がれも発生せ
ず、水素５％、窒素９５％よりなるフォーミングガス中
で４５０℃１時間のアニール後のＩ−Ｖ特性の劣化もな
かった。
【００１４】（実施例３）実施例１と同様に、基板上に
密着層、下部電極、誘電体層、上部電極を順次設け誘電
体キャパシタを作製した。この誘電体キャパシタの上に
ＨｆＯ２をスパッタ法で５０ｎｍ成膜した上にＡｌ２Ｏ
３をスパッタ法で３０ｎｍ成膜した。膜剥がれも発生せ
ず、水素５％、窒素９５％よりなるフォーミングガス中
で４５０℃１時間のアニール後のＩ−Ｖ特性の劣化もな
かった。
密着層、下部電極、誘電体層、上部電極を順次設け誘電
体キャパシタを作製した。この誘電体キャパシタの上に
ＨｆＯ２をスパッタ法で５０ｎｍ成膜した上にＡｌ２Ｏ
３をスパッタ法で３０ｎｍ成膜した。膜剥がれも発生せ
ず、水素５％、窒素９５％よりなるフォーミングガス中
で４５０℃１時間のアニール後のＩ−Ｖ特性の劣化もな
かった。
【００１５】（実施例４）図２に示すような誘電体キャ
パシタを作製した。すなわち、誘電体キャパシタ１は、
Ｓｉ基板上に、下部電極２として厚さ１００ｎｍのＩ
ｒ、誘電体層３として厚さ１００ｎｍのＳＢＴ、上部電
極４として厚さ１００ｎｍのＩｒ、基板および下部電極
２間の密着層としてＴｉＯ２（図示せず）を備えてな
り、下部電極２−上部電極４間でアスペクト比１（高さ
５００ｎｍ、幅５００ｎｍ）を有する。この誘電体キャ
パシタの上にＴａ２Ｏ５をＴａ（Ｏ−Ｃ３Ｈ７）５を原
料にＭＯＣＶＤ法で５５０℃で３０ｎｍ成膜した。その
上にＡｌ２Ｏ３をＡｌ（Ｏ−Ｃ ３Ｈ７）３を原料にＭＯ
ＣＶＤ法で６００℃で５０ｎｍ成膜した。膜剥がれも発
生せず、水素５％、窒素９５％よりなるフォーミングガ
ス中で４５０℃１時間のアニール後のＩ−Ｖ特性の劣化
もなかった。
パシタを作製した。すなわち、誘電体キャパシタ１は、
Ｓｉ基板上に、下部電極２として厚さ１００ｎｍのＩ
ｒ、誘電体層３として厚さ１００ｎｍのＳＢＴ、上部電
極４として厚さ１００ｎｍのＩｒ、基板および下部電極
２間の密着層としてＴｉＯ２（図示せず）を備えてな
り、下部電極２−上部電極４間でアスペクト比１（高さ
５００ｎｍ、幅５００ｎｍ）を有する。この誘電体キャ
パシタの上にＴａ２Ｏ５をＴａ（Ｏ−Ｃ３Ｈ７）５を原
料にＭＯＣＶＤ法で５５０℃で３０ｎｍ成膜した。その
上にＡｌ２Ｏ３をＡｌ（Ｏ−Ｃ ３Ｈ７）３を原料にＭＯ
ＣＶＤ法で６００℃で５０ｎｍ成膜した。膜剥がれも発
生せず、水素５％、窒素９５％よりなるフォーミングガ
ス中で４５０℃１時間のアニール後のＩ−Ｖ特性の劣化
もなかった。
【００１６】（実施例５）実施例４と同様に、基板上に
密着層、下部電極、誘電体層、上部電極を順次設け誘電
体キャパシタを作製した。この誘電体キャパシタの上に
Ｙ２Ｏ３をＹ（ＤＰＭ）３を原料にＭＯＣＶＤ法で６０
０℃で３０ｎｍ成膜した。その上にＡｌ２Ｏ３をＡｌ
（Ｏ−Ｃ３Ｈ７）３を原料にＭＯＣＶＤ法で６００℃で
３０ｎｍ成膜した。膜剥がれも発生せず、水素５％、窒
素９５％よりなるフォーミングガス中で４５０℃１時間
のアニール後のＩ−Ｖ特性の劣化もなかった。
密着層、下部電極、誘電体層、上部電極を順次設け誘電
体キャパシタを作製した。この誘電体キャパシタの上に
Ｙ２Ｏ３をＹ（ＤＰＭ）３を原料にＭＯＣＶＤ法で６０
０℃で３０ｎｍ成膜した。その上にＡｌ２Ｏ３をＡｌ
（Ｏ−Ｃ３Ｈ７）３を原料にＭＯＣＶＤ法で６００℃で
３０ｎｍ成膜した。膜剥がれも発生せず、水素５％、窒
素９５％よりなるフォーミングガス中で４５０℃１時間
のアニール後のＩ−Ｖ特性の劣化もなかった。
【００１７】（実施例６）実施例１と同様に、基板上に
密着層、下部電極、誘電体層、上部電極を順次設け誘電
体キャパシタを作製した。この誘電体キャパシタの上に
ＣｅＯ２をスパッタ法で５０ｎｍ成膜した上にＡｌをス
パッタ法で５０ｎｍ成膜した。続いて、酸素中で７００
℃３０分間熱処理することにより、Ａｌ２Ｏ３を成膜し
た。膜剥がれも発生せず、水素５％、窒素９５％よりな
るフォーミングガス中で４５０℃１時間のアニール後の
Ｉ−Ｖ特性の劣化もなかった。
密着層、下部電極、誘電体層、上部電極を順次設け誘電
体キャパシタを作製した。この誘電体キャパシタの上に
ＣｅＯ２をスパッタ法で５０ｎｍ成膜した上にＡｌをス
パッタ法で５０ｎｍ成膜した。続いて、酸素中で７００
℃３０分間熱処理することにより、Ａｌ２Ｏ３を成膜し
た。膜剥がれも発生せず、水素５％、窒素９５％よりな
るフォーミングガス中で４５０℃１時間のアニール後の
Ｉ−Ｖ特性の劣化もなかった。
【００１８】
【発明の効果】本発明によれば、水素バリア性が改善さ
れ、かつ膜剥がれの発生も防止された誘電体キャパシタ
およびその製造方法が提供される。
れ、かつ膜剥がれの発生も防止された誘電体キャパシタ
およびその製造方法が提供される。
【図１】本発明の誘電体キャパシタの一例を説明するた
めの断面図である。
めの断面図である。
【図２】本発明の誘電体キャパシタの別の例を説明する
ための断面図である。
ための断面図である。
１……誘電体キャパシタ、２……下部電極、３……誘電
体層、４……上部電極、５……絶縁膜、６……Ａｌ２Ｏ
３膜。
体層、４……上部電極、５……絶縁膜、６……Ａｌ２Ｏ
３膜。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 御手洗 俊
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 5F038 AC05 AC15 AC17 AC20 EZ20
5F083 FR01 GA21 GA25 JA15 JA17
JA38 JA43 JA56 NA08 PR33
Claims (4)
- 【請求項１】 基板上に下部電極と、前記下部電極上の
誘電体層と、前記誘電体層上の上部電極とを有してなる
誘電体キャパシタにおいて、 前記誘電体キャパシタが、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｃｅ
Ｏ２およびＨｆＯ２からなる群から選択された少なくと
も１種の絶縁膜で被覆され、かつ前記絶縁膜がＡｌ２Ｏ
３膜でさらに被覆されている、 ことを特徴とする誘電体キャパシタ。 - 【請求項２】 基板上に下部電極と、前記下部電極上の
誘電体層と、前記誘電体層上の上部電極とを有してなる
誘電体キャパシタの製造方法において、 前記誘電体キャパシタを、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｃｅ
Ｏ２およびＨｆＯ２からなる群から選択された少なくと
も１種の絶縁膜で被覆し、 続いて前記絶縁膜をＡｌ２Ｏ３膜でさらに被覆する、 ことを特徴とする誘電体キャパシタの製造方法。 - 【請求項３】 前記絶縁膜上にＡｌを５ｎｍ〜１００ｎ
ｍの厚さで成膜した後、酸素雰囲気下熱処理することに
より、前記絶縁膜上にＡｌ２Ｏ３膜を成膜することを特
徴とする請求項２に記載の誘電体キャパシタの製造方
法。 - 【請求項４】 前記絶縁膜およびＡｌ２Ｏ３膜を、化学
的気相成長法により成膜することを特徴とする請求項２
に記載の誘電体キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308501A JP2003115545A (ja) | 2001-10-04 | 2001-10-04 | 誘電体キャパシタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308501A JP2003115545A (ja) | 2001-10-04 | 2001-10-04 | 誘電体キャパシタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003115545A true JP2003115545A (ja) | 2003-04-18 |
Family
ID=19127802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001308501A Pending JP2003115545A (ja) | 2001-10-04 | 2001-10-04 | 誘電体キャパシタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003115545A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183841A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2006222389A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2006261328A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 容量素子、半導体装置、及び容量素子の製造方法 |
| US7459738B2 (en) | 2004-03-24 | 2008-12-02 | Seiko Epson Corporation | Ferroelectric memory element and method for manufacturing the same |
| US7573084B2 (en) | 2006-09-25 | 2009-08-11 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method for fabricating the same |
| WO2010050606A1 (ja) * | 2008-10-28 | 2010-05-06 | 太陽誘電株式会社 | 薄膜ｍｉｍキャパシタ及びその製造方法 |
| US7910968B2 (en) | 2005-06-17 | 2011-03-22 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
-
2001
- 2001-10-04 JP JP2001308501A patent/JP2003115545A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183841A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7459738B2 (en) | 2004-03-24 | 2008-12-02 | Seiko Epson Corporation | Ferroelectric memory element and method for manufacturing the same |
| JP2006222389A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2006261328A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | 容量素子、半導体装置、及び容量素子の製造方法 |
| US7910968B2 (en) | 2005-06-17 | 2011-03-22 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US7573084B2 (en) | 2006-09-25 | 2009-08-11 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method for fabricating the same |
| WO2010050606A1 (ja) * | 2008-10-28 | 2010-05-06 | 太陽誘電株式会社 | 薄膜ｍｉｍキャパシタ及びその製造方法 |
| JP2010109014A (ja) * | 2008-10-28 | 2010-05-13 | Taiyo Yuden Co Ltd | 薄膜ｍｉｍキャパシタ及びその製造方法 |
| US8907449B2 (en) | 2008-10-28 | 2014-12-09 | Taiyo Yuden Co., Ltd. | Thin film MIM capacitors and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4289641B2 (ja) | 強誘電体キャパシタおよびその製造方法 | |
| US8256077B2 (en) | Method for forming a capacitor dielectric having tetragonal phase | |
| US6335049B1 (en) | Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor | |
| KR100386539B1 (ko) | 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법 | |
| US20020025628A1 (en) | Capacitor fabrication methods and capacitor constructions | |
| US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| JP2002329847A (ja) | ｈｉｇｈ−ｋ絶縁膜を備えた単一トランジスタ強誘電体トランジスタ構造、およびその製造方法 | |
| KR20010063452A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US9159551B2 (en) | Methods of forming capacitors | |
| US20090316331A1 (en) | Manufacture method for semiconductor device having mim capacitor, and semiconductor device | |
| JP2003115545A (ja) | 誘電体キャパシタおよびその製造方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| US6495428B1 (en) | Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials | |
| JP3942159B2 (ja) | 強誘電体デバイスおよびその製造方法 | |
| JP3173451B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
| KR100717824B1 (ko) | 캐패시터 및 그의 제조방법 | |
| KR20010080742A (ko) | 마이크로일렉트로닉 구조물 | |
| KR100437071B1 (ko) | Ｆｒａｍ 및 ｄｒａｍ용 고온 전극 및 배리어 구조 | |
| KR100319880B1 (ko) | 원자층 증착법을 이용한 박막 제조방법 | |
| US20040129964A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR20070111640A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20070089521A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| JP2004158738A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |