JP2010109014A - 薄膜ｍｉｍキャパシタ及びその製造方法 - Google Patents
薄膜ｍｉｍキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2010109014A JP2010109014A JP2008277299A JP2008277299A JP2010109014A JP 2010109014 A JP2010109014 A JP 2010109014A JP 2008277299 A JP2008277299 A JP 2008277299A JP 2008277299 A JP2008277299 A JP 2008277299A JP 2010109014 A JP2010109014 A JP 2010109014A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- base metal
- mim capacitor
- upper electrode
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 223
- 239000003990 capacitor Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000010953 base metal Substances 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 38
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000010408 film Substances 0.000 claims description 29
- 238000001312 dry etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 31
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 24
- 239000001257 hydrogen Substances 0.000 description 24
- 229910052739 hydrogen Inorganic materials 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 21
- 239000012212 insulator Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- 239000004020 conductor Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000009413 insulation Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910010413 TiO 2 Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- -1 Ta 2 O 5 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】 絶縁特性およびリーク電流特性の劣化を防止する効果が充分に得られる薄膜ＭＩＭキャパシタを提案するとともに、その薄膜ＭＩＭキャパシタを製造する方法を提案する。
【解決手段】 薄膜ＭＩＭキャパシタ１は、基板２の上に下部電極３、卑金属薄膜４、誘電体薄膜５および上部電極６が順次積層されている。卑金属薄膜４、誘電体薄膜５および上部電極６は略同じ面積に形成されており、下部電極３は外部との接続部分を形成するために他の薄膜と異なる形状となっている。卑金属薄膜４、誘電体薄膜５および上部電極６の側面は卑金属薄膜４と同じ金属原子を含む卑金属酸化物７で覆われている。
【選択図】 図１
【解決手段】 薄膜ＭＩＭキャパシタ１は、基板２の上に下部電極３、卑金属薄膜４、誘電体薄膜５および上部電極６が順次積層されている。卑金属薄膜４、誘電体薄膜５および上部電極６は略同じ面積に形成されており、下部電極３は外部との接続部分を形成するために他の薄膜と異なる形状となっている。卑金属薄膜４、誘電体薄膜５および上部電極６の側面は卑金属薄膜４と同じ金属原子を含む卑金属酸化物７で覆われている。
【選択図】 図１
Description
本発明は、薄膜ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタとその製造方法に関するものである。
近年、電子機器の小型化が進んでおり、これに用いられるコンデンサ等の回路部品も小型化が進んできている。このような小型化の要求に対応可能な電子部品の一つとして、薄膜ＭＩＭキャパシタに代表される薄膜電子部品がある。図１８に示すような薄膜ＭＩＭキャパシタ３１は、絶縁性の基板３２の上に、スパッタリング法、蒸着法、ＣＶＤ法あるいはゾルゲル法等の薄膜形成プロセスによって下部電極３３、誘電体薄膜３５及び上部電極３６を形成することによって得られる。得られたキャパシタの構造が、金属（下部電極）−絶縁体（誘電体薄膜）−金属（上部電極）となるので、薄膜ＭＩＭキャパシタと呼ばれる。このような薄膜ＭＩＭキャパシタ３１は、厚さが１μｍ以下の誘電体層を形成することが容易なため、高い静電容量が得られるものである。
薄膜ＭＩＭキャパシタ３１は、フォトリソグラフィ技術を用いて、ドライエッチング等の方法で所望の形状に加工される。加工された薄膜ＭＩＭキャパシタのキャパシタ部分の側面は、上部電極３６および下部電極３３がむき出しになっているため、このままでは上部電極３６と下部電極３３とが短絡しやすい状態にある。そのため、薄膜ＭＩＭキャパシタ３１は通常絶縁体３９によって全体が被覆される。この絶縁体３９は薄膜ＭＩＭキャパシタ３１と同様に薄膜形成プロセスによって形成される。絶縁体３９に被覆された薄膜ＭＩＭキャパシタは、該絶縁体３９を貫通して上部電極３６および下部電極３３と接続する引出導体４０および４０’によって静電容量が取り出される。この引出導体４０および４０’は電解メッキ等の方法で形成される。
しかし、この絶縁体３９および引出導体４０、４０’を形成するときに発生する水素によって、薄膜ＭＩＭキャパシタ３１の絶縁特性およびリーク電流特性が劣化してしまうことがあった。そのため、薄膜ＭＩＭキャパシタ３１は絶縁性水素バリア層３８が被覆されている。この絶縁性水素バリア層３８は、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＳｉＮなどの薄膜で構成されている。
絶縁性水素バリア層３８は、スパッタリング法等によって形成される。しかし、薄膜ＭＩＭキャパシタのキャパシタ部分の側面に形成される絶縁性水素バリア層の厚さｔ２は、その他の部分に形成される絶縁性水素バリア層の厚さｔ１と比較して薄くなってしまう傾向がある。そのため、水素バリア性能が充分に発揮されず、絶縁特性およびリーク電流特性の劣化を防止する効果が充分に得られないことがあった。
本発明は、上記のような課題を解決して、絶縁特性およびリーク電流特性の劣化を防止する効果が充分に得られる薄膜ＭＩＭキャパシタを提案するとともに、その薄膜ＭＩＭキャパシタを製造する方法を提案するものである。
本発明では第一の解決手段として、基板と、該基板上に形成された下部電極と、該下部電極上に形成された誘電体層薄膜と、該誘電体薄膜上に形成された上部電極と、を有する薄膜ＭＩＭキャパシタにおいて、前記下部電極と前記誘電体薄膜との間に、卑金属薄膜または卑金属酸化物薄膜が形成されており、前記誘電体薄膜および前記上部電極の側面が、前記卑金属薄膜または前記卑金属酸化物薄膜を構成する金属と同じ金属原子を含む絶縁性の酸化物で覆われている薄膜ＭＩＭキャパシタを提案する。
上記第一の解決手段の薄膜ＭＩＭキャパシタは、側面が絶縁体である卑金属酸化物で覆われるため、その上に形成される絶縁性水素バリア層と合わせて充分な絶縁体の厚さを確保することができる。これにより絶縁特性およびリーク電流特性の劣化を防止する効果が充分に得られるようになる。
また、薄膜ＭＩＭキャパシタの側面の卑金属酸化物は、薄膜ＭＩＭキャパシタを構成する卑金属薄膜または卑金属酸化物薄膜を構成する金属と同じ金属原子を含んでいる。そのため、薄膜ＭＩＭキャパシタの側面の卑金属酸化物と、薄膜ＭＩＭキャパシタの側面と、の密着が良好になる。
また、本発明では第二の解決手段として上記第一の解決手段に加えて、前記卑金属薄膜または前記卑金属酸化物薄膜を構成する金属がＡｌ、ＴｉまたはＴａである薄膜ＭＩＭキャパシタを提案する。Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５は良好な水素バリア性能を有している。上記第二の解決手段によれば、薄膜ＭＩＭキャパシタの側面の卑金属酸化物がＡｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５になるので、薄膜ＭＩＭキャパシタの側面における絶縁性水素バリア層の厚さが厚くなる。これにより絶縁特性およびリーク電流特性の劣化を防止する効果がさらに得られるようになる。
なお、上記第一の解決手段において、前記下部電極を卑金属薄膜で形成しても良い。この場合、薄膜ＭＩＭキャパシタの側面の卑金属酸化物が下部電極を構成する金属と同じ金属を含むことになるので、薄膜ＭＩＭキャパシタの側面の卑金属酸化物と、薄膜ＭＩＭキャパシタの側面と、の密着がより良好になる。
また、本発明では第三の解決手段として、上記第一の解決手段で提案された薄膜ＭＩＭキャパシタの製造方法において、基板上に、下部電極となる金属膜、卑金属薄膜、誘電体薄膜、および上部電極となる金属膜を順次形成するステップと、前記卑金属薄膜、前記誘電体薄膜、および前記上部電極となる金属膜をドライエッチングによって一括して加工するとともに、前記卑金属薄膜、前記誘電体薄膜および前記上部電極の側面に前記卑金属薄膜のエッチング物を再付着させるステップと、前記エッチング物のみ、または前記エッチング物と前記卑金属薄膜の両方、を酸化処理するステップと、を有する薄膜ＭＩＭキャパシタの製造方法を提案する。
上記第三の解決手段によれば、薄膜ＭＩＭキャパシタの側面を覆う卑金属酸化物を、ドライエッチングと同時に形成することができる。このため、薄膜ＭＩＭキャパシタの側面に絶縁体を形成するためのプロセスを新たに設ける必要がなく、簡易な方法で薄膜ＭＩＭキャパシタの側面の絶縁特性およびリーク電流特性を向上させることができる。
本発明によれば、絶縁特性およびリーク電流特性の劣化を防止する効果が充分に得られる薄膜ＭＩＭキャパシタを得ることができる。
本発明の薄膜ＭＩＭキャパシタに係る第一の実施形態について、図面に基づいて説明する。図１は本発明の薄膜ＭＩＭキャパシタの第一の実施形態を示す模式断面図である。
薄膜ＭＩＭキャパシタ１は、基板２の上に下部電極３、卑金属薄膜４、誘電体薄膜５および上部電極６が順次積層されている。卑金属薄膜４、誘電体薄膜５および上部電極６は略同じ面積に形成されており、下部電極３は外部との接続部分を形成するために他の薄膜と異なる形状となっている。卑金属薄膜４、誘電体薄膜５および上部電極６の側面は卑金属酸化物７で覆われている。下部電極３、卑金属薄膜４、誘電体薄膜５、上部電極６および卑金属酸化物７は絶縁性水素バリア層８で被覆され、さらに絶縁体９で覆われている。上部電極６は引出導体１０によって外部と接続され、下部電極３は引出導体１０’によって外部と接続される。なお、基板２がＳｉ基板の場合、絶縁性を確保するため、基板２と下部電極３との間にＳｉＯ２層２’が形成される。
基板２としては、前述のＳｉ基板のほか、アルミナ基板等の絶縁性基板が好適に用いられる。Ｓｉ基板の場合には前述のようにＳｉＯ２層２’を形成するが、アルミナ基板のような絶縁性基板ではその必要は特にない。なお、以下の説明では、薄膜ＭＩＭキャパシタ１を単品のディスクリート部品について説明するため、基板２は部品一個分の大きさで表されている。基板２は実際には、一度に複数のディスクリート部品を製造して後で切断分割できるように集合基板の形で用意されるか、多層基板や半導体装置の基板の一部として用意される。
下部電極３および上部電極６は、Ｐｔ、Ｐｄ、Ａｕ等の貴金属の他、ＲｕＯ２やＩｒＯ２等の導電性酸化物が好適に用いられる。下部電極３と上部電極６は、同じ物質を用いても良いし、異なる物質を用いても良い。下部電極３は外部との接続部分を形成するために、上部電極６とは別々にエッチング加工される。このことを利用して、下部電極３となる金属薄膜を、卑金属薄膜４、誘電体薄膜５および上部電極６を一括してエッチング加工するときのエッチングストップ層とすることもできる。
卑金属薄膜４は、酸化によって絶縁性を有する卑金属が使用可能であるが、Ａｌ、Ｔｉ、Ｔａが好適に用いられる。卑金属薄膜４はここでは下部電極の一部として機能する。卑金属薄膜４は、卑金属薄膜４、誘電体薄膜５および上部電極６の側面を覆う卑金属酸化物７と同じ金属原子を含んでいる。そのため、卑金属酸化物７との密着性が良い。よって卑金属薄膜４は卑金属酸化物７を卑金属薄膜４、誘電体薄膜５および上部電極６の側面により強固に密着させることができる。
誘電体薄膜５は、チタン酸バリウム（ＢａＴｉＯ３：以下ＢＴと略する。）、チタン酸ストロンチウム（ＳｒＴｉＯ３：以下ＳＴと略する。）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３：以下ＢＳＴと略する。）等の誘電体材料で構成されている。特にＢＳＴが好適に用いられる。誘電体薄膜５はその厚さが薄いほど薄膜ＭＩＭキャパシタ１の静電容量を大きくすることができる。誘電体薄膜５は、その厚みが１μｍ以下のｎｍオーダーで形成される。
卑金属酸化物７は、前述のように卑金属薄膜４、誘電体薄膜５および上部電極６の側面を覆っている。この卑金属酸化物７によって薄膜ＭＩＭキャパシタ１の絶縁性を確保することができる。この卑金属酸化物７は、卑金属薄膜４と同じ金属原子を含んでいる。そのため、卑金属薄膜４とより強固に密着し、さらに誘電体薄膜５および上部電極６の側面により強固に密着する。また、卑金属酸化物７を構成する金属原子がＡｌ、Ｔｉ、Ｔａであれば、絶縁性水素バリア層としての働きを持つようになる。これによって、卑金属薄膜４、誘電体薄膜５および上部電極６の側面に形成される絶縁性水素バリア層の厚みを厚くすることができる。
絶縁性水素バリア層８は、後工程の絶縁体９の形成工程や引出導体の形成工程にて発生する水素や、薄膜ＭＩＭキャパシタ１を電子回路に実装するときあるいは実装後に発生する水素が下部電極３、誘電体薄膜５及び上部電極６に侵入しないようにする役割を有している。絶縁性水素バリア層８は、Ａｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＳｉＮなどの材料で形成される。
絶縁層９は必要に応じて絶縁性水素バリア層８を覆うように形成される。絶縁層８の材料としてはＡｌ２Ｏ３、ＳｉＯ２等が好適に用いられる。また、引出導体１０はビアホールを通して上部電極６と接続され、引出導体１０’はビアホールを通して下部電極３と接続される。引出導体１０および１０’は導電率の比較的高いＣｕが好適に用いられる。
次に薄膜ＭＩＭキャパシタの製造プロセスについて説明する。なお、製造条件等は以下の説明の記載内容に限定されることはなく、本発明の範囲内で種々の変更が可能である。
まず図２に示すように、基板２を用意する。ここで基板２はＳｉ基板とする。基板２上には、ＳｉＯ２層２’が形成されている。ＳｉＯ２層２’は、Ｓｉ基板の絶縁性が比較的低いため、絶縁性を良好にするために形成される。このような基板２は、ＳｉＯ２層２’が予め形成されたＳｉ基板を用意するか、または、Ｓｉ基板表面を酸化処理してＳｉＯ２層２’を形成することによって用意する。
続いて図３に示すように、基板２のＳｉＯ２層２’上の全面に、下部電極３となる金属薄膜、卑金属薄膜４、誘電体薄膜５および上部電極６となる金属薄膜を順次形成する。形成方法としては、既存のスパッタリング法、蒸着法、ＣＶＤ法あるいはゾルゲル法等の薄膜形成プロセスが用いられる。
続いて図４に示すように、フォトレジストを用いてパターニングを行う。フォトレジストとしては、露光した部分が溶解除去されるポジ型、または露光した部分がパターンとして残るネガ型、のどちらを用いても良い。フォトレジストを上部電極６となる金属薄膜上の全面に塗布し、露光して現像する。次いで１００℃で熱処理を行い、パターニングされたレジスト膜ＲＧ１を形成する。次にこのレジスト膜ＲＧ１を形成した基板をドライエッチング装置のチャンバーに入れる。通常は薄膜ＭＩＭキャパシタの側面にエッチングで除去された薄膜の粒子すなわちエッチング物が再付着しないようにチャンバー内の温度を２００℃以上に設定する。しかし本発明ではその必要がないので、チャンバー内の温度は常温で良い。
続いてドライエッチングを行い、図５に示すような状態にする。ドライエッチングの方法としては、反応性イオンエッチング法（Ｒｅａｃｔｉｖｅ−Ｉｏｎ−Ｅｔｃｈｉｎｇ：以下ＲＩＥと略する。）が好適に用いられる。ＲＩＥによって上部電極６となる金属薄膜、誘電体薄膜５および卑金属薄膜４を一括してエッチングする。このとき、エッチングによって形成された側面にエッチング物４’が付着する。このエッチング物４’はエッチングによって除去された卑金属薄膜４の粒子が再付着したものである。通常の薄膜ＭＩＭキャパシタではエッチング物が再付着しないように側面を傾斜面に加工する。しかし本発明はこのようなエッチング物を敢えて再付着させることを特徴とするものであるため、側面を傾斜面に加工する必要はない。なお、ＲＩＥの方法としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ−Ｃｏｕｐｌｅｄ−Ｐｌａｚｍａ）型の装置を用いて行う。
続いて図６に示すように、レジスト膜ＲＧ１を除去し、エッチング物４’を酸化処理して卑金属酸化物７を形成する。レジスト膜ＲＧ１は、薬液によって除去する方法の他、酸素プラズマに曝露してアッシング処理によって除去する方法がある。酸素プラズマによるアッシング処理では、エッチング物４’の酸化処理を同時に行うことができる。酸素プラズマによるアッシング処理は、バレル型のアッシング装置を使用し、例えば酸素＝１００ｓｃｃｍ、バイアスパワー２４０Ｗ、圧力１００Ｐａの条件で行う。レジスト膜ＲＧ１を薬液で除去した場合には、アニールによってエッチング物４’を酸化処理する。アニールは、例えば大気中や酸素雰囲気中で６００℃、３０分間の条件で行う。
続いて図７に示すように、卑金属薄膜４、誘電体薄膜５上部電極６および卑金属酸化物７をレジスト膜ＲＧ２で覆い、下部電極３のパターニングを行う。パターニングの方法は前述のレジスト膜ＲＧ１の場合と同様である。続いてＲＩＥを行い、図８に示すように、下部電極３となる金属薄膜の、レジスト膜ＲＧ２に覆われていない部分を除去する。続いて図９に示すように、レジスト膜ＲＧ２を除去して下部電極３を形成する。レジスト膜ＲＧ２を除去する方法は、前述のレジスト膜ＲＧ１の場合と同様である。
なお、エッチング物４’の酸化処理は、レジスト膜ＲＧ２を除去した後あるいはレジスト膜ＲＧ２の除去と同時に行っても良い。すなわち、レジスト膜ＲＧ１の除去は薬液で行い、その後エッチング物４’の酸化処理をせずにレジスト膜ＲＧ２を形成して下部電極３のパターニングを行う。そしてレジスト膜ＲＧ２を除去した後あるいはレジスト膜ＲＧ２の除去と同時にエッチング物４’の酸化処理を行い、卑金属酸化物７を形成する。
続いて図１０に示すように、絶縁性水素バリア層８を形成する。絶縁性水素バリア層８は、既存の薄膜形成プロセスによって形成することができる。ここで、卑金属薄膜４、誘電体薄膜５および上部電極６の側面において、絶縁性水素バリア層８の厚さが、その他の部分の絶縁性水素バリア層８の厚さよりも薄く形成される。しかし、卑金属酸化物７が存在するので、絶縁性の低下を防止することができる。また、卑金属酸化物７がＡｌ、Ｔｉ、Ｔａの酸化物であれば水素バリア性能の低下も防止することができる。
続いて図１１に示すように、絶縁体９を形成して、キャパシタ部分全体を被覆する。絶縁体９は、既存の薄膜形成プロセスによって形成することができる。続いて図１２に示すように、上部電極６に達するビアホールＶＨおよび下部電極３に達するビアホールＶＨ’を形成する。ビアホールＶＨおよびＶＨ’はドライエッチングによって形成することができる。続いてビアホールＶＨおよびＶＨ’を含む絶縁体９の表面全面に、無電解ＣｕメッキによってＣｕ膜を形成してシード層（図示せず）を形成する。次いで電解Ｃｕメッキを行い、シード層上にＣｕを析出させる。次いで化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）等によってビアホールＶＨおよびＶＨ’に充填されたＣｕ以外の余分なＣｕを除去し、引出導体１０および１０’を形成する。このようにして、図１に示す薄膜ＭＩＭキャパシタ１が得られる。
なお、本発明の薄膜ＭＩＭキャパシタの第一の実施形態の変形例として、図１３に示す薄膜ＭＩＭキャパシタ１１がある。図１に示す薄膜ＭＩＭキャパシタ１と異なる点は、卑金属薄膜４の代わりに卑金属酸化物薄膜１４が形成されている点である。この卑金属酸化物薄膜１４は、図１に示す薄膜ＭＩＭキャパシタ１の卑金属薄膜４を、エッチング物４’の酸化処理の時に同時に酸化するか、あるいは最初の薄膜形成時から卑金属酸化物薄膜を形成するなどの方法で形成される。薄膜形成時から卑金属酸化物薄膜を形成する方法では、卑金属酸化物１７を形成するときに酸化処理が不要になる。
次に、本発明の薄膜ＭＩＭキャパシタに係る第二の実施形態について説明する。図１４に示す薄膜ＭＩＭキャパシタ２１は、下部電極２４が卑金属薄膜で形成されている点が図１に示す薄膜ＭＩＭキャパシタ１と異なる。
このような薄膜ＭＩＭキャパシタ２１は、次のようにして得られる。まず、第一の実施形態の製造プロセスのうち、下部電極から上部電極を形成するプロセスを、図１５に示すとおりに変更する。すなわち、基板２２上に、下部電極２４となる卑金属薄膜、誘電体薄膜２５および上部電極２６となる金属薄膜を既存の薄膜プロセスによって順次形成する。
次いで図１６に示すように、レジスト膜ＲＧ２１を形成してパターニングを行う。パターニングの方法は前述の第一の実施形態のプロセスと同様である。続いて図１７に示すように、上部電極２６となる金属薄膜、誘電体薄膜２５および下部電極２４となる卑金属薄膜の一部をＲＩＥによって一括してエッチング加工する。このとき、下部電極２４となる卑金属薄膜の一部が除去されて生じたエッチング物２４’が誘電体薄膜２５および上部電極２６の側面に再付着する。このエッチング物２４’を酸化処理することにより、卑金属酸化物２７が形成される。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。
１、１１、２１、３１ 薄膜ＭＩＭキャパシタ
２、１２、２２、３２ 基板
２ａ、１２ａ、２２ａ、３２ａ ＳｉＯ２層
３、１３、３３ 下部電極
４ 卑金属薄膜
４’ エッチング物
５、１５、２５、３５ 誘電体薄膜
６、１６、２６、３６ 上部電極
７、１７、２７ 卑金属酸化物
８、１８、２８、３８ 絶縁性水素バリア層
９、１９、２９、３９ 絶縁体
１０、１０’、２０、２０’、３０、３０’、４０、４０’ 引出導体
１４ 卑金属酸化物薄膜
２４ 下部電極（卑金属薄膜）
２、１２、２２、３２ 基板
２ａ、１２ａ、２２ａ、３２ａ ＳｉＯ２層
３、１３、３３ 下部電極
４ 卑金属薄膜
４’ エッチング物
５、１５、２５、３５ 誘電体薄膜
６、１６、２６、３６ 上部電極
７、１７、２７ 卑金属酸化物
８、１８、２８、３８ 絶縁性水素バリア層
９、１９、２９、３９ 絶縁体
１０、１０’、２０、２０’、３０、３０’、４０、４０’ 引出導体
１４ 卑金属酸化物薄膜
２４ 下部電極（卑金属薄膜）
Claims (5)
- 基板と、該基板上に形成された下部電極と、該下部電極上に形成された誘電体層薄膜と、該誘電体薄膜上に形成された上部電極と、を有する薄膜ＭＩＭキャパシタにおいて、
前記下部電極と前記誘電体薄膜との間に、卑金属薄膜または絶縁性の卑金属酸化物薄膜が形成されており、前記誘電体薄膜および前記上部電極の側面が、前記卑金属薄膜または前記卑金属酸化物薄膜を構成する金属と同じ金属原子を含む絶縁性の酸化物で覆われていることを特徴とする薄膜ＭＩＭキャパシタ。 - 前記卑金属薄膜または前記卑金属酸化物薄膜を構成する金属がＡｌ、ＴｉまたはＴａであることを特徴とする請求項１に記載の薄膜ＭＩＭキャパシタ。
- 基板と、該基板上に形成された下部電極と、該下部電極上に形成された誘電体層薄膜と、該誘電体薄膜上に形成された上部電極と、を有する薄膜ＭＩＭキャパシタにおいて、
前記下部電極は卑金属薄膜で形成されており、前記誘電体薄膜および前記上部電極の側面が、前記下部電極を構成する金属と同じ金属原子を含む絶縁性の酸化物で覆われていることを特徴とする薄膜ＭＩＭキャパシタ。 - 基板と、該基板上に形成された下部電極と、該下部電極上に形成された誘電体層薄膜と、該誘電体薄膜上に形成された上部電極と、を有する薄膜ＭＩＭキャパシタの製造方法において、
基板上に、下部電極となる金属膜、卑金属薄膜、誘電体薄膜、および上部電極となる金属膜を順次形成するステップと、
前記卑金属薄膜、前記誘電体薄膜、および前記上部電極となる金属膜をドライエッチングによって一括して加工するとともに、前記卑金属薄膜、前記誘電体薄膜および前記上部電極の側面に前記卑金属薄膜のエッチング物を再付着させるステップと、
前記エッチング物のみ、または前記エッチング物と前記卑金属薄膜の両方、を酸化処理するステップと、
を有することを特徴とする薄膜ＭＩＭキャパシタの製造方法。 - 基板と、該基板上に形成された下部電極と、該下部電極上に形成された誘電体層薄膜と、該誘電体薄膜上に形成された上部電極と、を有する薄膜ＭＩＭキャパシタの製造方法において、
基板上に、下部電極となる卑金属薄膜、誘電体薄膜、および上部電極となる金属膜を順次形成するステップと、
前記卑金属薄膜の一部、前記誘電体薄膜、および前記上部電極となる金属膜をドライエッチングによって一括して加工するとともに、前記誘電体薄膜および前記上部電極の側面に前記卑金属薄膜のエッチング物を再付着させるステップと、
前記エッチング物のみを酸化処理するステップと、
を有することを特徴とする薄膜ＭＩＭキャパシタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008277299A JP5455352B2 (ja) | 2008-10-28 | 2008-10-28 | 薄膜ｍｉｍキャパシタ及びその製造方法 |
| US13/121,081 US8907449B2 (en) | 2008-10-28 | 2009-10-26 | Thin film MIM capacitors and manufacturing method therefor |
| CN200980137877.2A CN102165542B (zh) | 2008-10-28 | 2009-10-26 | 薄膜mim电容器及其制造方法 |
| PCT/JP2009/068738 WO2010050606A1 (ja) | 2008-10-28 | 2009-10-26 | 薄膜ｍｉｍキャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008277299A JP5455352B2 (ja) | 2008-10-28 | 2008-10-28 | 薄膜ｍｉｍキャパシタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010109014A true JP2010109014A (ja) | 2010-05-13 |
| JP5455352B2 JP5455352B2 (ja) | 2014-03-26 |
Family
ID=42128965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008277299A Expired - Fee Related JP5455352B2 (ja) | 2008-10-28 | 2008-10-28 | 薄膜ｍｉｍキャパシタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8907449B2 (ja) |
| JP (1) | JP5455352B2 (ja) |
| CN (1) | CN102165542B (ja) |
| WO (1) | WO2010050606A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013028693A2 (en) * | 2011-08-22 | 2013-02-28 | Micron Technology, Inc. | Capacitors, apparatus including a capacitor and methods for forming a capacitor |
| JP2013168633A (ja) * | 2012-01-17 | 2013-08-29 | Rohm Co Ltd | チップコンデンサおよびその製造方法 |
| US9929231B2 (en) | 2016-01-04 | 2018-03-27 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and method of manufacturing the same |
| KR101911127B1 (ko) | 2011-11-09 | 2018-10-23 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 고체 전자 장치 |
| US11101072B2 (en) | 2016-06-28 | 2021-08-24 | Murata Manufacturing Co., Ltd. | Capacitor with limited substrate capacitance |
| US11217395B2 (en) | 2017-07-26 | 2022-01-04 | Murata Manufacturing Co., Ltd. | Capacitor |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2501872B8 (en) * | 2012-05-03 | 2022-08-17 | Dyson Technology Ltd | Coated Structured Surfaces |
| US9449927B2 (en) * | 2012-11-29 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with metal-insulator-metal capacitor |
| CN104282567B (zh) * | 2013-07-05 | 2017-05-03 | 上海和辉光电有限公司 | 制造igzo层和tft的方法 |
| US9577026B2 (en) * | 2014-05-27 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company Limited | MIM capacitor and method of forming the same |
| CN104200992A (zh) * | 2014-08-29 | 2014-12-10 | 安徽普和电子有限公司 | 一种电容器 |
| US9420693B2 (en) | 2014-09-18 | 2016-08-16 | Intel Corporation | Integration of embedded thin film capacitors in package substrates |
| US20160181242A1 (en) * | 2014-12-23 | 2016-06-23 | Korea Electronics Technology Institute | Passive device and manufacturing method thereof |
| JP6583220B2 (ja) * | 2016-11-15 | 2019-10-02 | 株式会社村田製作所 | コンデンサ及びコンデンサの製造方法 |
| US9966425B1 (en) | 2017-02-28 | 2018-05-08 | United Microelectronics Corp. | Method for fabricating a MIM capacitor |
| US10840325B2 (en) * | 2018-04-11 | 2020-11-17 | International Business Machines Corporation | Low resistance metal-insulator-metal capacitor electrode |
| US10861929B2 (en) | 2018-06-27 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electronic device including a capacitor |
| JP7430718B2 (ja) * | 2018-10-18 | 2024-02-13 | スモルテク アクティエボラーグ | ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法 |
| TWI691092B (zh) * | 2018-11-05 | 2020-04-11 | 力晶積成電子製造股份有限公司 | 電容單元及其製造方法 |
| WO2021138839A1 (zh) * | 2020-01-08 | 2021-07-15 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150804A (ja) * | 1998-11-05 | 2000-05-30 | Baien Kin | 安定な化学量を有する強誘電体及び／または誘電体の製造方法 |
| JP2001085626A (ja) * | 1999-09-14 | 2001-03-30 | Fuji Electric Co Ltd | 複合電子部品およびその製造方法 |
| JP2001111007A (ja) * | 1999-09-10 | 2001-04-20 | Samsung Electronics Co Ltd | キャパシタ保護膜を含む半導体メモリ素子及びその製造方法 |
| JP2002093797A (ja) * | 2000-06-27 | 2002-03-29 | Samsung Electronics Co Ltd | 絶縁膜を含む集積回路素子の製造方法及びこれによる集積回路素子 |
| JP2002164506A (ja) * | 2000-11-27 | 2002-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003115545A (ja) * | 2001-10-04 | 2003-04-18 | Sony Corp | 誘電体キャパシタおよびその製造方法 |
| JP2007243017A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10224756A (ja) | 1997-02-10 | 1998-08-21 | Matsushita Electric Ind Co Ltd | 在宅介護支援システム |
| US6611014B1 (en) | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| US7091102B2 (en) * | 2002-12-20 | 2006-08-15 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having a capacitor with a hydrogen barrier spacer on a sidewall thereof and integrated circuit devices formed thereby |
| JP2004356464A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ |
| JP2006190716A (ja) | 2004-12-28 | 2006-07-20 | Seiko Epson Corp | 強誘電体メモリ素子およびその製造方法 |
| JP4809624B2 (ja) | 2005-04-21 | 2011-11-09 | 彌吉郎 酒井 | テレビ会議システム |
| JP2007096178A (ja) * | 2005-09-30 | 2007-04-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20080087930A1 (en) * | 2006-10-11 | 2008-04-17 | Jong-Cheol Lee | Capicitor Using Binary Metal Electrode, Semiconductor Device Having The Capacitor And Method of Fabricating The Same |
| US20080266103A1 (en) | 2007-04-30 | 2008-10-30 | Industrial Technology Research Institute | Radio frequency identification devices |
| US7745280B2 (en) * | 2008-05-29 | 2010-06-29 | United Microelectronics Corp. | Metal-insulator-metal capacitor structure |
-
2008
- 2008-10-28 JP JP2008277299A patent/JP5455352B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-26 US US13/121,081 patent/US8907449B2/en not_active Expired - Fee Related
- 2009-10-26 CN CN200980137877.2A patent/CN102165542B/zh not_active Expired - Fee Related
- 2009-10-26 WO PCT/JP2009/068738 patent/WO2010050606A1/ja active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150804A (ja) * | 1998-11-05 | 2000-05-30 | Baien Kin | 安定な化学量を有する強誘電体及び／または誘電体の製造方法 |
| JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001111007A (ja) * | 1999-09-10 | 2001-04-20 | Samsung Electronics Co Ltd | キャパシタ保護膜を含む半導体メモリ素子及びその製造方法 |
| JP2001085626A (ja) * | 1999-09-14 | 2001-03-30 | Fuji Electric Co Ltd | 複合電子部品およびその製造方法 |
| JP2002093797A (ja) * | 2000-06-27 | 2002-03-29 | Samsung Electronics Co Ltd | 絶縁膜を含む集積回路素子の製造方法及びこれによる集積回路素子 |
| JP2002164506A (ja) * | 2000-11-27 | 2002-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003115545A (ja) * | 2001-10-04 | 2003-04-18 | Sony Corp | 誘電体キャパシタおよびその製造方法 |
| JP2007243017A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 半導体装置 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10804036B2 (en) | 2011-08-22 | 2020-10-13 | Micron Technology, Inc. | Structure and methods of forming the structure |
| US9734949B2 (en) | 2011-08-22 | 2017-08-15 | Micron Technology, Inc. | Structure and methods of forming the structure |
| US9082555B2 (en) | 2011-08-22 | 2015-07-14 | Micron Technology, Inc. | Structure comprising multiple capacitors and methods for forming the structure |
| US10170248B2 (en) | 2011-08-22 | 2019-01-01 | Micron Technology, Inc. | Structure and methods of forming the structure |
| WO2013028693A3 (en) * | 2011-08-22 | 2013-05-02 | Micron Technology, Inc. | Capacitors, apparatus including a capacitor and methods for forming a capacitor |
| US11955285B2 (en) | 2011-08-22 | 2024-04-09 | Lodestar Licensing Group, Llc | Structure and methods of forming the structure |
| WO2013028693A2 (en) * | 2011-08-22 | 2013-02-28 | Micron Technology, Inc. | Capacitors, apparatus including a capacitor and methods for forming a capacitor |
| US9941053B2 (en) | 2011-08-22 | 2018-04-10 | Micron Technology, Inc. | Structure and methods of forming the structure |
| KR101911127B1 (ko) | 2011-11-09 | 2018-10-23 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 고체 전자 장치 |
| US9859061B2 (en) | 2012-01-17 | 2018-01-02 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
| JP2013168633A (ja) * | 2012-01-17 | 2013-08-29 | Rohm Co Ltd | チップコンデンサおよびその製造方法 |
| US10777360B2 (en) | 2012-01-17 | 2020-09-15 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
| US10304633B2 (en) | 2012-01-17 | 2019-05-28 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
| US9929231B2 (en) | 2016-01-04 | 2018-03-27 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and method of manufacturing the same |
| US11101072B2 (en) | 2016-06-28 | 2021-08-24 | Murata Manufacturing Co., Ltd. | Capacitor with limited substrate capacitance |
| US11217395B2 (en) | 2017-07-26 | 2022-01-04 | Murata Manufacturing Co., Ltd. | Capacitor |
| US11587738B2 (en) | 2017-07-26 | 2023-02-21 | Murata Manufacturing Co., Ltd. | Capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5455352B2 (ja) | 2014-03-26 |
| CN102165542B (zh) | 2014-04-02 |
| US20110193194A1 (en) | 2011-08-11 |
| US8907449B2 (en) | 2014-12-09 |
| WO2010050606A1 (ja) | 2010-05-06 |
| CN102165542A (zh) | 2011-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5455352B2 (ja) | 薄膜ｍｉｍキャパシタ及びその製造方法 | |
| WO2011010638A1 (ja) | 誘電体薄膜素子及びその製造方法 | |
| JP2004152796A (ja) | 半導体装置及びその製造方法 | |
| JP2008252011A (ja) | 誘電体キャパシタ | |
| JP4649198B2 (ja) | 配線基板の製造方法 | |
| KR20010076787A (ko) | 은을 이용한 인덕터 제조 방법 | |
| JP4770627B2 (ja) | キャパシタの製造方法 | |
| JP4584700B2 (ja) | 配線基板の製造方法 | |
| JP4770628B2 (ja) | キャパシタの製造方法 | |
| JP2011040571A (ja) | 誘電体薄膜素子 | |
| JP2013172075A (ja) | 薄膜素子 | |
| JP5098422B2 (ja) | 薄膜電子部品 | |
| JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
| JP3362776B2 (ja) | 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| US8477474B2 (en) | Thin film capacitor | |
| KR100924879B1 (ko) | Ｍｉｍ 구조 커패시터 제조방법 | |
| JP2007059624A (ja) | コンデンサ及びその製造方法 | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JPH1197632A (ja) | 半導体装置及びその製造方法 | |
| JP2006005309A (ja) | キャパシタ装置 | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| JP5955045B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5119058B2 (ja) | 薄膜キャパシタ | |
| JP2005136074A (ja) | コンデンサおよび直列コンデンサならびに可変コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5455352 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |