JP2003101392A - スタートアップ回路 - Google Patents
スタートアップ回路Info
- Publication number
- JP2003101392A JP2003101392A JP2001293892A JP2001293892A JP2003101392A JP 2003101392 A JP2003101392 A JP 2003101392A JP 2001293892 A JP2001293892 A JP 2001293892A JP 2001293892 A JP2001293892 A JP 2001293892A JP 2003101392 A JP2003101392 A JP 2003101392A
- Authority
- JP
- Japan
- Prior art keywords
- node
- power supply
- potential
- ground
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 電源電位の供給が遮断された直後に再開され
る時、すなわち、電源電位の供給が瞬断される時にも、
正確にスタートアップ信号を発生できるスタートアップ
回路を提供する。 【構成】 本発明に係るスタートアップ回路は、電源ノ
ードTIからの電荷を充電する容量素子C11と、容量素子C
13と、電荷充放電手段101と、電荷放電手段103とを有す
る。容量素子C13は、電源ノードT1への電源電位VCCの供
給が停止されたことに応じてノードn2の電位レベルを下
降させる。電荷充放電手段101は、電源電位VCCの供給が
停止された時にはノードn2の電位の下降に応じて容量素
子C11に蓄積されている電荷を電源ノードT1に放電し、
電源ノードT1に電源電位VCCが供給された時には容量素
子C11に電源ノードT1からの電荷を供給する。電荷放電
手段103は、電源電位VCCが電源ノードT1に供給開始され
た後の所定期間に容量素子C11に蓄積されている電荷を
接地ノードT2に放電する。
る時、すなわち、電源電位の供給が瞬断される時にも、
正確にスタートアップ信号を発生できるスタートアップ
回路を提供する。 【構成】 本発明に係るスタートアップ回路は、電源ノ
ードTIからの電荷を充電する容量素子C11と、容量素子C
13と、電荷充放電手段101と、電荷放電手段103とを有す
る。容量素子C13は、電源ノードT1への電源電位VCCの供
給が停止されたことに応じてノードn2の電位レベルを下
降させる。電荷充放電手段101は、電源電位VCCの供給が
停止された時にはノードn2の電位の下降に応じて容量素
子C11に蓄積されている電荷を電源ノードT1に放電し、
電源ノードT1に電源電位VCCが供給された時には容量素
子C11に電源ノードT1からの電荷を供給する。電荷放電
手段103は、電源電位VCCが電源ノードT1に供給開始され
た後の所定期間に容量素子C11に蓄積されている電荷を
接地ノードT2に放電する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路のス
タートアップ回路に係り、特に電源電位を供給した際に
半導体集積回路の内部回路を初期化するために必要な初
期化信号を発生するスタートアップ回路に関する。
タートアップ回路に係り、特に電源電位を供給した際に
半導体集積回路の内部回路を初期化するために必要な初
期化信号を発生するスタートアップ回路に関する。
【０００２】
【従来の技術】図5に従来のスタートアップ回路を示
す。従来のスタートアップ回路は、電源ノードT1と、接
地ノードT2と、電源ノードT1と接地ノードT2との間にノ
ードn1を介して直列接続されたPチャネルMOSトランジス
タ（以下、PMOSと称す。）501及びコンデンサC51と、ノ
ードn1の信号をそれぞれゲートで受信するPMOS503とNチ
ャネルMOSトランジスタ（以下、NMOSと称す。）505とか
らなるインバータINV1と、インバータINV1の出力信号を
それぞれゲートで受信するPMOS507とNMOS509とからなる
インバータINV2と、出力ノードSTとから構成されてい
る。
す。従来のスタートアップ回路は、電源ノードT1と、接
地ノードT2と、電源ノードT1と接地ノードT2との間にノ
ードn1を介して直列接続されたPチャネルMOSトランジス
タ（以下、PMOSと称す。）501及びコンデンサC51と、ノ
ードn1の信号をそれぞれゲートで受信するPMOS503とNチ
ャネルMOSトランジスタ（以下、NMOSと称す。）505とか
らなるインバータINV1と、インバータINV1の出力信号を
それぞれゲートで受信するPMOS507とNMOS509とからなる
インバータINV2と、出力ノードSTとから構成されてい
る。
【０００３】図5のスタートアップ回路において、電源
ノードT1に電源電位VCCが供給されると、コンデンサC51
への充電が開始され、ノードn1の電位が、PMOS501のオ
ン抵抗とコンデンサC51の容量とで決まる時定数に応じ
て上昇していく。電源電位VCCを供給した直後は、コン
デンサC51の充電電圧が低く、ノードn1の電位レベルは
ローレベル（以下、“L”とする。）であるため、イン
バータINV1のPMOS503がオン状態、NMOS505がオフ状態と
なり、インバータINV1の出力信号は、ハイレベル（以
下、“H”とする。）となる。この“H”の信号を受け
て、インバータINV2のPMOS507がオフ状態、NMOS509がオ
ン状態となり、出力ノードSTから“L”の信号が出力さ
れる。その後さらにコンデンサC51が充電され、ノードn
1の電位がインバータINV1の閾値を越えた後、出力ノー
ドSTから“H”の信号が出力される。
ノードT1に電源電位VCCが供給されると、コンデンサC51
への充電が開始され、ノードn1の電位が、PMOS501のオ
ン抵抗とコンデンサC51の容量とで決まる時定数に応じ
て上昇していく。電源電位VCCを供給した直後は、コン
デンサC51の充電電圧が低く、ノードn1の電位レベルは
ローレベル（以下、“L”とする。）であるため、イン
バータINV1のPMOS503がオン状態、NMOS505がオフ状態と
なり、インバータINV1の出力信号は、ハイレベル（以
下、“H”とする。）となる。この“H”の信号を受け
て、インバータINV2のPMOS507がオフ状態、NMOS509がオ
ン状態となり、出力ノードSTから“L”の信号が出力さ
れる。その後さらにコンデンサC51が充電され、ノードn
1の電位がインバータINV1の閾値を越えた後、出力ノー
ドSTから“H”の信号が出力される。
【０００４】この様に、出力ノードSTの電位レベルは、
電源電位VCCが供給された後、PMOS501のオン抵抗とコン
デンサC51の容量とで決まる時定数に応じて、一定時間
は“L”を維持し、この一定時間を経過した後に“H”へ
と変化する。この“L”の期間内に、出力ノードSTに接
続される内部回路（図示せず。）の初期設定が行われ
る。
電源電位VCCが供給された後、PMOS501のオン抵抗とコン
デンサC51の容量とで決まる時定数に応じて、一定時間
は“L”を維持し、この一定時間を経過した後に“H”へ
と変化する。この“L”の期間内に、出力ノードSTに接
続される内部回路（図示せず。）の初期設定が行われ
る。
【０００５】また電源電位VCCの供給が遮断された際に
は、それまでコンデンサC51に蓄積されていた電荷が、P
MOS501を介して電源ノードT1に放電される。
は、それまでコンデンサC51に蓄積されていた電荷が、P
MOS501を介して電源ノードT1に放電される。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来のスタートアップ回路では、放電すべきノードn1の電
位がPMOS501の閾値まで低下すると、PMOS501はオフ状態
となるため、放電時には、コンデンサC51にPMOS501の閾
値レベルの電荷が残ってしまう。この電荷は、電源電位
VCCの供給が遮断された状態が続けば自然に放電される
が、放電にかかる時間はさらに長くなる。つまり、電源
電位VCCの供給が遮断された場合、コンデンサC51に蓄積
された電荷は、瞬時には放電されないため、ノードn1に
電位が残ってしまう。この状態で電源電位VCCの供給が
再開されると、内部回路（図示せず。）の初期化が行わ
れるよりも先にノードn1の電位レベルがインバータINV1
の閾値を越えてしまい、内部回路が正常に初期化されな
いうちに出力ノードSTから“H”の信号が出力されてし
まう。
来のスタートアップ回路では、放電すべきノードn1の電
位がPMOS501の閾値まで低下すると、PMOS501はオフ状態
となるため、放電時には、コンデンサC51にPMOS501の閾
値レベルの電荷が残ってしまう。この電荷は、電源電位
VCCの供給が遮断された状態が続けば自然に放電される
が、放電にかかる時間はさらに長くなる。つまり、電源
電位VCCの供給が遮断された場合、コンデンサC51に蓄積
された電荷は、瞬時には放電されないため、ノードn1に
電位が残ってしまう。この状態で電源電位VCCの供給が
再開されると、内部回路（図示せず。）の初期化が行わ
れるよりも先にノードn1の電位レベルがインバータINV1
の閾値を越えてしまい、内部回路が正常に初期化されな
いうちに出力ノードSTから“H”の信号が出力されてし
まう。
【０００７】このように、従来のスタートアップ回路で
は、電源電位VCCの供給が遮断された直後に、再び電源
電位VCCが供給される場合、すなわち、電源電位VCCの供
給が瞬断される場合には、所定時間を確保しないまま
“H”の信号を出力してしまい、その結果、内部回路の
初期設定が正常に行われないという問題があった。
は、電源電位VCCの供給が遮断された直後に、再び電源
電位VCCが供給される場合、すなわち、電源電位VCCの供
給が瞬断される場合には、所定時間を確保しないまま
“H”の信号を出力してしまい、その結果、内部回路の
初期設定が正常に行われないという問題があった。
【０００８】
【課題を解決するための手段】この発明に係るスタート
アップ回路は、前述の課題を解決するためになされたも
のであり、その代表的なものは、電源電位が供給される
電源ノードと、接地電位が供給される接地ノードと、第
1のノードと、接地ノードとの間に接続された第1の容量
素子と、電源ノードと第1のノードとの間に接続された
電荷供給手段と、電荷放電手段と、第1のノードに接続
された出力回路とを備える。
アップ回路は、前述の課題を解決するためになされたも
のであり、その代表的なものは、電源電位が供給される
電源ノードと、接地電位が供給される接地ノードと、第
1のノードと、接地ノードとの間に接続された第1の容量
素子と、電源ノードと第1のノードとの間に接続された
電荷供給手段と、電荷放電手段と、第1のノードに接続
された出力回路とを備える。
【０００９】電荷供給手段は、電源ノードからの電荷を
第1の容量素子に供給する。電荷放電手段は、第2のノー
ドと、電源電位が電源ノードに供給開始されたことに応
じて第2のノードの電位レベルを上昇させる第2の容量素
子と、第2のノードの電位レベルの上昇に応じて第1のノ
ードと接地ノードとの間を導通させるスイッチ手段とか
ら構成され、電源電位が電源ノードに供給開始された後
の所定期間に第1の容量素子に蓄積されている電荷を接
地ノードに放電する。出力回路は、第1のノードが所定
の電位を越えたことに応答してスタートアップ信号を出
力する。
第1の容量素子に供給する。電荷放電手段は、第2のノー
ドと、電源電位が電源ノードに供給開始されたことに応
じて第2のノードの電位レベルを上昇させる第2の容量素
子と、第2のノードの電位レベルの上昇に応じて第1のノ
ードと接地ノードとの間を導通させるスイッチ手段とか
ら構成され、電源電位が電源ノードに供給開始された後
の所定期間に第1の容量素子に蓄積されている電荷を接
地ノードに放電する。出力回路は、第1のノードが所定
の電位を越えたことに応答してスタートアップ信号を出
力する。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1は、本発明に係るスタ
ートアップ回路の要部を示す回路ブロック図である。
施の形態について説明する。図1は、本発明に係るスタ
ートアップ回路の要部を示す回路ブロック図である。
【００１１】本発明のスタートアップ回路は、電源電位
VCCが供給される電源ノードT1と、接地電位GNDが供給さ
れる接地ノードT2と、ノードn1及びn2と、ノードn1と接
地ノードT2との間に接続され、電源ノードT1からの電荷
を充電する容量素子C11と、電源ノードT1への電源電位V
CCの供給が停止されたことに応答してノードn2の電位を
下降させる容量素子C13と、電源ノードT1への電源電位V
CCの供給が停止された時にはノードn2の電位の下降に応
じて容量素子C11に蓄積されている電荷を電源ノードT1
に放電し、電源ノードT1に電源電位VCCが供給された時
には電源ノードT1からの電荷を容量素子C11に供給する
電荷充放電手段（電荷供給手段）101と、電源電位VCCが
電源ノードT1に供給開始された後の所定期間に、容量素
子C11に蓄積されている電荷を接地ノードT2に放電する
電荷放電手段103とを有する。なお、後述のように、ノ
ードn1には、電源ノードT1に電源電位VCCが供給された
後の所定期間経過後に、ノードn1が所定の電位を越えた
ことに応答してスタートアップ信号を出力する出力回路
が接続される。
VCCが供給される電源ノードT1と、接地電位GNDが供給さ
れる接地ノードT2と、ノードn1及びn2と、ノードn1と接
地ノードT2との間に接続され、電源ノードT1からの電荷
を充電する容量素子C11と、電源ノードT1への電源電位V
CCの供給が停止されたことに応答してノードn2の電位を
下降させる容量素子C13と、電源ノードT1への電源電位V
CCの供給が停止された時にはノードn2の電位の下降に応
じて容量素子C11に蓄積されている電荷を電源ノードT1
に放電し、電源ノードT1に電源電位VCCが供給された時
には電源ノードT1からの電荷を容量素子C11に供給する
電荷充放電手段（電荷供給手段）101と、電源電位VCCが
電源ノードT1に供給開始された後の所定期間に、容量素
子C11に蓄積されている電荷を接地ノードT2に放電する
電荷放電手段103とを有する。なお、後述のように、ノ
ードn1には、電源ノードT1に電源電位VCCが供給された
後の所定期間経過後に、ノードn1が所定の電位を越えた
ことに応答してスタートアップ信号を出力する出力回路
が接続される。
【００１２】次に、本発明に係るスタートアップ回路の
全体構成とその動作とについて説明する。
全体構成とその動作とについて説明する。
【００１３】まず構成について図2を参照して説明す
る。図2は、スタートアップ回路の全体構成を示す回路
図である。図1に示した回路に追加されているのは、電
源ノードT1と接地ノードT2との間に直列接続され、スタ
ートアップ回路に流れる電流量を制御するPチャネルMOS
トランジスタ（以下、PMOSと称す。）201、203及びNチ
ャネルMOSトランジスタ（以下、NMOSと称す。）205と、
電源ノードT1に電源電位VCCが供給された後の所定期間
経過後に、ノードn1が所定の電位を越えたことに応答し
てスタートアップ信号を出力する出力回路207である。
る。図2は、スタートアップ回路の全体構成を示す回路
図である。図1に示した回路に追加されているのは、電
源ノードT1と接地ノードT2との間に直列接続され、スタ
ートアップ回路に流れる電流量を制御するPチャネルMOS
トランジスタ（以下、PMOSと称す。）201、203及びNチ
ャネルMOSトランジスタ（以下、NMOSと称す。）205と、
電源ノードT1に電源電位VCCが供給された後の所定期間
経過後に、ノードn1が所定の電位を越えたことに応答し
てスタートアップ信号を出力する出力回路207である。
【００１４】図1に示した電荷充放電手段（電荷供給手
段）101は、PMOS209により構成される。PMOS209の制御
電極（以下、ゲートと称す。）はノードn2に接続され、
ソースは電源ノードT1に接続され、ドレインはノードn1
に接続される。PMOS209の導電状態は、ノードn2の電位
に応じて決まる。
段）101は、PMOS209により構成される。PMOS209の制御
電極（以下、ゲートと称す。）はノードn2に接続され、
ソースは電源ノードT1に接続され、ドレインはノードn1
に接続される。PMOS209の導電状態は、ノードn2の電位
に応じて決まる。
【００１５】図1に示した容量素子C11には、例えば、NM
OS容量を用いる。容量素子C11は、電源ノードT1に電源
電位VCCが供給された後、オン状態となったPMOS209を介
して電源ノードT1からの電荷を充電する。この充電速度
は、PMOS209のオン抵抗と容量素子C11の容量とによって
決まる時定数に応じたものとなる。
OS容量を用いる。容量素子C11は、電源ノードT1に電源
電位VCCが供給された後、オン状態となったPMOS209を介
して電源ノードT1からの電荷を充電する。この充電速度
は、PMOS209のオン抵抗と容量素子C11の容量とによって
決まる時定数に応じたものとなる。
【００１６】図1に示した電荷放電手段103は、ノードn3
と、電源ノードT1とノードn3との間に接続され電源電位
VCCが電源ノードT1に供給開始されたことに応じてノー
ドn3の電位レベルを上昇させる容量素子C21と、ノードn
4と、ノードn4の電位レベルに応じてノードn3の電位レ
ベルを下降させる手段213と、ノードn3の電位レベルの
上昇に応じてノードn1と接地ノードT2との間を導通さ
せ、ノードn3の電位レベルの下降に応じてノードn1と接
地ノードとの間を非導通とするスイッチ手段211とから
構成される。
と、電源ノードT1とノードn3との間に接続され電源電位
VCCが電源ノードT1に供給開始されたことに応じてノー
ドn3の電位レベルを上昇させる容量素子C21と、ノードn
4と、ノードn4の電位レベルに応じてノードn3の電位レ
ベルを下降させる手段213と、ノードn3の電位レベルの
上昇に応じてノードn1と接地ノードT2との間を導通さ
せ、ノードn3の電位レベルの下降に応じてノードn1と接
地ノードとの間を非導通とするスイッチ手段211とから
構成される。
【００１７】容量素子C21には、例えばPMOS容量を用い
る。スイッチ手段211は、NMOS215により構成される。NM
OS215のゲートはノードn3に接続され、ソースは接地ノ
ードT2に接続され、ドレインはノードn1に接続される。
ノードn3の電位レベルを下降させる手段213は、NMOS217
により構成される。NMOS217のゲートは、ノードn4に接
続され、ソースは接地ノードT2に接続され、ドレインは
ノードn3に接続される。
る。スイッチ手段211は、NMOS215により構成される。NM
OS215のゲートはノードn3に接続され、ソースは接地ノ
ードT2に接続され、ドレインはノードn1に接続される。
ノードn3の電位レベルを下降させる手段213は、NMOS217
により構成される。NMOS217のゲートは、ノードn4に接
続され、ソースは接地ノードT2に接続され、ドレインは
ノードn3に接続される。
【００１８】PMOS201、203及びNMOS205は、前述のよう
に、スタートアップ回路に流れる電流量を制御する。具
体的には、PMOS209及び後述するNMOS223に流れる電流量
を制御する。また、PMOS201、203及びNMOS205のオン抵
抗値により、電源電位VCCが供給された時のノードn4の
電位が決まる。PMOS201のゲートとドレインはノードn5
に接続され、ソースは電源ノードT1に接続される。この
PMOS201は、PMOS209とカレントミラーを構成する。本実
施の形態においては、電源電位VCCが供給された時にPMO
S201とPMOS209とに同量の電流が流れるようにディメン
ジョンが設定される。但し、これに限られるものではな
い。PMOS203のゲートは接地ノードT2に接続され、ソー
スはノードn5に接続され、ドレインはノードn6に接続さ
れる。ここで、このPMOS203に関しては、PMOS201及びNM
OS205がオン状態となった時に、PMOS201及びNMOS205に
流れる電流が微量なものとなるようにディメンジョンが
設定される。NMOS205のゲートとドレインはノードn6に
接続され、ソースは接地ノードT2に接続される。このNM
OS205は、後述するNMOS223とカレントミラーを構成す
る。本実施の形態においては、電源電位VCCが供給され
た時にNMOS205とNMOS223とに同量の電流が流れるように
ディメンジョンが設定される。但し、これに限られるも
のではない。これらPMOS201、203及びNMOS205は、電源
ノードT1に電源電位VCCが供給され電源ノードT1の電位
レベルが上昇することにより、すべてオン状態となる。
その結果、電源ノードT1と接地ノードT2との間に微量な
電流が流れ、ノードn5及びn6の電位レベルが確定する。
に、スタートアップ回路に流れる電流量を制御する。具
体的には、PMOS209及び後述するNMOS223に流れる電流量
を制御する。また、PMOS201、203及びNMOS205のオン抵
抗値により、電源電位VCCが供給された時のノードn4の
電位が決まる。PMOS201のゲートとドレインはノードn5
に接続され、ソースは電源ノードT1に接続される。この
PMOS201は、PMOS209とカレントミラーを構成する。本実
施の形態においては、電源電位VCCが供給された時にPMO
S201とPMOS209とに同量の電流が流れるようにディメン
ジョンが設定される。但し、これに限られるものではな
い。PMOS203のゲートは接地ノードT2に接続され、ソー
スはノードn5に接続され、ドレインはノードn6に接続さ
れる。ここで、このPMOS203に関しては、PMOS201及びNM
OS205がオン状態となった時に、PMOS201及びNMOS205に
流れる電流が微量なものとなるようにディメンジョンが
設定される。NMOS205のゲートとドレインはノードn6に
接続され、ソースは接地ノードT2に接続される。このNM
OS205は、後述するNMOS223とカレントミラーを構成す
る。本実施の形態においては、電源電位VCCが供給され
た時にNMOS205とNMOS223とに同量の電流が流れるように
ディメンジョンが設定される。但し、これに限られるも
のではない。これらPMOS201、203及びNMOS205は、電源
ノードT1に電源電位VCCが供給され電源ノードT1の電位
レベルが上昇することにより、すべてオン状態となる。
その結果、電源ノードT1と接地ノードT2との間に微量な
電流が流れ、ノードn5及びn6の電位レベルが確定する。
【００１９】ここで、前述のように、PMOS201とPMOS209
とはカレントミラー構成になっており、PMOS201に流れ
る電流が微量なものであるため、PMOS209に流れる電流
も微量なものとなる。その結果、ノードn1に流れ込む電
流も微量なものとなり、容量素子C11への充電時間を十
分に確保することができる。
とはカレントミラー構成になっており、PMOS201に流れ
る電流が微量なものであるため、PMOS209に流れる電流
も微量なものとなる。その結果、ノードn1に流れ込む電
流も微量なものとなり、容量素子C11への充電時間を十
分に確保することができる。
【００２０】出力回路207は、ノードn7と、ノードn1の
電位レベルに応じてノードn7に反転信号を出力するイン
バータINV1と、インバータINV1と接地ノードT2との間に
接続されインバータINV1の駆動能力を決定するNMOS223
と、電源ノードT1とノードn7との間に接続され電源ノー
ドT1に電源電位VCCが供給開始されたことに応じてノー
ドn7の電位レベルを上昇させる容量素子C23と、ノードn
7の電位レベルに応じて反転信号を出力するインバータI
NV2と、後段に接続される内部回路（図示せず。）にス
タートアップ信号を出力する出力ノードSTとから構成さ
れる。
電位レベルに応じてノードn7に反転信号を出力するイン
バータINV1と、インバータINV1と接地ノードT2との間に
接続されインバータINV1の駆動能力を決定するNMOS223
と、電源ノードT1とノードn7との間に接続され電源ノー
ドT1に電源電位VCCが供給開始されたことに応じてノー
ドn7の電位レベルを上昇させる容量素子C23と、ノードn
7の電位レベルに応じて反転信号を出力するインバータI
NV2と、後段に接続される内部回路（図示せず。）にス
タートアップ信号を出力する出力ノードSTとから構成さ
れる。
【００２１】インバータINV1は、PMOS219とNMOS221とか
ら構成される。PMOS219のゲートはノードn1に接続さ
れ、ソースは電源ノードT1に接続され、ドレインはノー
ドn7に接続される。NMOS221のゲートはノードn1に接続
され、ソースはNMOS223に接続され、ドレインはノードn
7に接続される。
ら構成される。PMOS219のゲートはノードn1に接続さ
れ、ソースは電源ノードT1に接続され、ドレインはノー
ドn7に接続される。NMOS221のゲートはノードn1に接続
され、ソースはNMOS223に接続され、ドレインはノードn
7に接続される。
【００２２】NMOS223のゲートはノードn4に接続され、
ソースは接地ノードT2に接続され、ドレインはNMOS221
のソースに接続される。ここで、前述のように、NMOS22
3は、NMOS205とカレントミラー構成になっており、電源
電位VCCが供給された時に、NMOS205に流れる電流は微量
なものとなっているため、NMOS223に流れる電流も微量
なものとなる。その結果、ノードn1に電位が所定の越え
た時にNMOS221に流れる電流も微量なものとなり、ノー
ドn7の電位レベルが“L”となるまでの時間、すなわ
ち、その後出力ノードSTから“H”の信号が出力される
までの時間を十分に確保することができる。
ソースは接地ノードT2に接続され、ドレインはNMOS221
のソースに接続される。ここで、前述のように、NMOS22
3は、NMOS205とカレントミラー構成になっており、電源
電位VCCが供給された時に、NMOS205に流れる電流は微量
なものとなっているため、NMOS223に流れる電流も微量
なものとなる。その結果、ノードn1に電位が所定の越え
た時にNMOS221に流れる電流も微量なものとなり、ノー
ドn7の電位レベルが“L”となるまでの時間、すなわ
ち、その後出力ノードSTから“H”の信号が出力される
までの時間を十分に確保することができる。
【００２３】容量素子C23には、例えばPMOS容量を用い
る。この容量素子C23は、電源ノードT1に電源電位VCCが
供給開始されたことに応じてノードn7の電位レベルを上
昇させる。出力ノードSTに接続される内部回路（図示せ
ず。）は、出力ノードSTから“H”の信号（スタートア
ップ信号）が出力されるまでの間に初期設定される。
る。この容量素子C23は、電源ノードT1に電源電位VCCが
供給開始されたことに応じてノードn7の電位レベルを上
昇させる。出力ノードSTに接続される内部回路（図示せ
ず。）は、出力ノードSTから“H”の信号（スタートア
ップ信号）が出力されるまでの間に初期設定される。
【００２４】次に、図2に示したスタートアップ回路の
動作を、充電動作と電源電位VCCの供給が瞬断された場
合の放電動作とに分けて、図3及び図4を参照して説明す
る。
動作を、充電動作と電源電位VCCの供給が瞬断された場
合の放電動作とに分けて、図3及び図4を参照して説明す
る。
【００２５】まず、充電動作について図3を参照して説
明する。図3は、図2に示したスタートアップ回路の充電
動作の動作波形図である。図3の横軸は、時刻を示して
いる。また、図3の縦方向には、上から順に、電源ノー
ドT1、ノードn2，5、ノードn4、ノードn1、ノードn7、
ノードn3、出力ノードSTの電位変化を表す波形図が示さ
れている。
明する。図3は、図2に示したスタートアップ回路の充電
動作の動作波形図である。図3の横軸は、時刻を示して
いる。また、図3の縦方向には、上から順に、電源ノー
ドT1、ノードn2，5、ノードn4、ノードn1、ノードn7、
ノードn3、出力ノードSTの電位変化を表す波形図が示さ
れている。
【００２６】まず、電源ノードT1に電源電位VCCが供給
される前、ノードn1、n2、n3、n4、n5、n7、出力ノード
STの電位レベルはすべて接地電位GNDレベルである。
される前、ノードn1、n2、n3、n4、n5、n7、出力ノード
STの電位レベルはすべて接地電位GNDレベルである。
【００２７】時刻t0において電源ノードT1に電源電位VC
Cが供給開始されると、電源ノードT1の電位レベルが上
昇し、PMOS201がオン状態となり、ノードn5の電位レベ
ルが上昇する。このノードn5の電位レベルを受けてPMOS
203がオン状態となり、ノードn6の電位レベルが上昇す
る。さらに、このノードn6の電位レベルを受けてNMOS20
5がオン状態となる。その結果、PMOS201、203及びNMOS2
05を介して電源ノードT1と接地ノードT2との間に微量な
電流が流れ、ノードn5及びn6の電位レベルが確定する。
本実施の形態では、ノードn5の電位レベルは“電源電位
VCC−Vt−α”となり、ノードn6の電位レベルは“Vt＋
α”となる。ここで、“電源電位VCC−Vt−α”とは、P
MOS207のソース・ドレイン間電圧が“電源電位VCC−PMO
S207の閾値Vt”より少し高くなるように設計されている
ことを表し、また、“Vt＋α”とは、NMOS211のソース
・ドレイン間電圧がNMOS211の閾値“Vt”より少し高く
なるように設計されていることを表す。このように設計
することにより、PMOS201、203及びNMOS205に流れる電
流をできるだけ絞ることができる。“α”の具体的な値
は、トランジスタに流れる電流をどれだけ絞るか、言い
換えると、PMOS203のオン抵抗値をどの程度にするかに
よって決定するが、0.数V程度である。
Cが供給開始されると、電源ノードT1の電位レベルが上
昇し、PMOS201がオン状態となり、ノードn5の電位レベ
ルが上昇する。このノードn5の電位レベルを受けてPMOS
203がオン状態となり、ノードn6の電位レベルが上昇す
る。さらに、このノードn6の電位レベルを受けてNMOS20
5がオン状態となる。その結果、PMOS201、203及びNMOS2
05を介して電源ノードT1と接地ノードT2との間に微量な
電流が流れ、ノードn5及びn6の電位レベルが確定する。
本実施の形態では、ノードn5の電位レベルは“電源電位
VCC−Vt−α”となり、ノードn6の電位レベルは“Vt＋
α”となる。ここで、“電源電位VCC−Vt−α”とは、P
MOS207のソース・ドレイン間電圧が“電源電位VCC−PMO
S207の閾値Vt”より少し高くなるように設計されている
ことを表し、また、“Vt＋α”とは、NMOS211のソース
・ドレイン間電圧がNMOS211の閾値“Vt”より少し高く
なるように設計されていることを表す。このように設計
することにより、PMOS201、203及びNMOS205に流れる電
流をできるだけ絞ることができる。“α”の具体的な値
は、トランジスタに流れる電流をどれだけ絞るか、言い
換えると、PMOS203のオン抵抗値をどの程度にするかに
よって決定するが、0.数V程度である。
【００２８】また、時刻t0において電源ノードT1に電源
電位VCCが供給され電源ノードT1の電位レベルが上昇す
ると、ノードn3の電位レベルは、容量素子C21により電
源ノードT1の電位レベルに追随して上昇する。また、ノ
ードn7の電位レベルは、容量素子C31により電源ノードT
1の電位レベルに追随して上昇する。
電位VCCが供給され電源ノードT1の電位レベルが上昇す
ると、ノードn3の電位レベルは、容量素子C21により電
源ノードT1の電位レベルに追随して上昇する。また、ノ
ードn7の電位レベルは、容量素子C31により電源ノードT
1の電位レベルに追随して上昇する。
【００２９】時刻t1において、前述したように、ノード
n5の電位レベルが“電源電位VCC−Vt−α”に達する
と、オン状態となっているPMOS209を介して電源ノードT
1からの電荷がノードn1へと流れ込み、容量素子C11への
電荷の充電が開始される。この容量素子C11への電荷の
充電により、ノードn1の電位レベルが上昇し始める。こ
のとき、PMOS209はPMOS201とカレントミラー構成となっ
ているので、PMOS209に流れる電流はPMOS201に流れる電
流量と同一であり微量なものとなる。その結果、ノード
n1の電位レベルの上昇は緩やかなものとなる。このよう
に、ノードn1の電位レベルの上昇が緩やかなものとなる
ことにより、後述する出力ノードSTの電位レベルが
“H”となるまでの時間（スタートアップ信号が出力さ
れるまでの時間）、すなわち、内部回路が初期設定され
るための時間を十分に確保することができる。
n5の電位レベルが“電源電位VCC−Vt−α”に達する
と、オン状態となっているPMOS209を介して電源ノードT
1からの電荷がノードn1へと流れ込み、容量素子C11への
電荷の充電が開始される。この容量素子C11への電荷の
充電により、ノードn1の電位レベルが上昇し始める。こ
のとき、PMOS209はPMOS201とカレントミラー構成となっ
ているので、PMOS209に流れる電流はPMOS201に流れる電
流量と同一であり微量なものとなる。その結果、ノード
n1の電位レベルの上昇は緩やかなものとなる。このよう
に、ノードn1の電位レベルの上昇が緩やかなものとなる
ことにより、後述する出力ノードSTの電位レベルが
“H”となるまでの時間（スタートアップ信号が出力さ
れるまでの時間）、すなわち、内部回路が初期設定され
るための時間を十分に確保することができる。
【００３０】また、ノードn6及びノードn6に接続されて
いるノードn4の電位が“Vt＋α”となることにより、NM
OS217がオン状態となり、一旦電源電位VCCまで上昇した
ノードn3の電位は、再び接地電位GNDまで下降する。こ
のノードn3の電位の下降に応じてNMOS215はオフ状態と
なり、容量素子C11に電荷が充電されている間ノードn1
と接地ノードT2との間は非導通となる。
いるノードn4の電位が“Vt＋α”となることにより、NM
OS217がオン状態となり、一旦電源電位VCCまで上昇した
ノードn3の電位は、再び接地電位GNDまで下降する。こ
のノードn3の電位の下降に応じてNMOS215はオフ状態と
なり、容量素子C11に電荷が充電されている間ノードn1
と接地ノードT2との間は非導通となる。
【００３１】時刻t2において、上昇したノードn1の電位
レベルを受けて（ノードn1が所定の電位を越えたことに
応答して）、インバータINV1のPMOS219がオフ状態、NMO
S221がオン状態となる。NMOS221及び、ノードn4の電位
レベル“Vt＋α”を受けてオン状態となっているNMOS22
3を介してノードn7の電荷が接地ノードT2へと流れる。
その結果、ノードn7の電位レベルは下降し始める。ここ
で、NMOS223はNMOS205とカレントミラー構成となってい
るため、NMOS223に流れる電流は微量なものとなり、ノ
ードn7の電位レベルの下降は緩やかなものとなる。この
ように、ノードn7の電位レベルの下降が緩やかなものと
なることにより、後述する出力ノードSTの電位レベルが
“H”となるまでの時間（スタートアップ信号が出力さ
れるまでの時間）、すなわち、内部回路が初期設定され
るための時間を十分に確保することができる。
レベルを受けて（ノードn1が所定の電位を越えたことに
応答して）、インバータINV1のPMOS219がオフ状態、NMO
S221がオン状態となる。NMOS221及び、ノードn4の電位
レベル“Vt＋α”を受けてオン状態となっているNMOS22
3を介してノードn7の電荷が接地ノードT2へと流れる。
その結果、ノードn7の電位レベルは下降し始める。ここ
で、NMOS223はNMOS205とカレントミラー構成となってい
るため、NMOS223に流れる電流は微量なものとなり、ノ
ードn7の電位レベルの下降は緩やかなものとなる。この
ように、ノードn7の電位レベルの下降が緩やかなものと
なることにより、後述する出力ノードSTの電位レベルが
“H”となるまでの時間（スタートアップ信号が出力さ
れるまでの時間）、すなわち、内部回路が初期設定され
るための時間を十分に確保することができる。
【００３２】時刻t3において、インバータINV2は、低下
したノードn7の電位レベルを受けて、出力ノードSTの電
位レベルを上昇させ、出力ノードSTから出力ノードSTに
接続される内部回路に“H”の信号（スタートアップ信
号）が出力される。
したノードn7の電位レベルを受けて、出力ノードSTの電
位レベルを上昇させ、出力ノードSTから出力ノードSTに
接続される内部回路に“H”の信号（スタートアップ信
号）が出力される。
【００３３】以上説明したように、出力ノードSTは、電
源ノードT1に電源電位VCCが供給されて（時刻t0）から
一定時間は、“L”を維持し、その後“H”へと変化す
る。出力ノードSTに接続された内部回路（図示せず。）
については、出力ノードSTが“L”である時間、言い換
えると、電源ノードT1に電源電位VCCが供給開始されて
からスタートアップ信号が出力されるまでの時間に初期
設定が行われる。
源ノードT1に電源電位VCCが供給されて（時刻t0）から
一定時間は、“L”を維持し、その後“H”へと変化す
る。出力ノードSTに接続された内部回路（図示せず。）
については、出力ノードSTが“L”である時間、言い換
えると、電源ノードT1に電源電位VCCが供給開始されて
からスタートアップ信号が出力されるまでの時間に初期
設定が行われる。
【００３４】次に、電源電位VCCの供給が瞬断された場
合の放電動作について図4を参照して説明する。図4は、
図2に示したスタートアップ回路の電源電位VCCの供給が
瞬断された場合の放電動作の動作波形図である。図4の
横軸は、時刻を示している。また、図4の縦方向には、
上から順に、電源ノードT1、ノードn2，5、ノードn4、
ノードn1、ノードn7、ノードn3、出力ノードSTの電位変
化を表す波形図が示されている。
合の放電動作について図4を参照して説明する。図4は、
図2に示したスタートアップ回路の電源電位VCCの供給が
瞬断された場合の放電動作の動作波形図である。図4の
横軸は、時刻を示している。また、図4の縦方向には、
上から順に、電源ノードT1、ノードn2，5、ノードn4、
ノードn1、ノードn7、ノードn3、出力ノードSTの電位変
化を表す波形図が示されている。
【００３５】電源電位VCCの供給が遮断（停止）される
前、ノードn5及びノードn5に接続されているノードn2の
電位レベルは、前述したように“電源電位VCC−Vt−
α”であり、ノードn4の電位レベルは、“Vt＋α”であ
る。ノードn1及び出力ノードSTの電位レベルは電源電位
VCCであり、ノードn7及びノードn3の電位レベルは接地
電位GNDである。
前、ノードn5及びノードn5に接続されているノードn2の
電位レベルは、前述したように“電源電位VCC−Vt−
α”であり、ノードn4の電位レベルは、“Vt＋α”であ
る。ノードn1及び出力ノードSTの電位レベルは電源電位
VCCであり、ノードn7及びノードn3の電位レベルは接地
電位GNDである。
【００３６】時刻t4において、電源ノードT1への電源電
位VCCの供給が遮断（停止）されると、電源ノードT1の
電位レベルは、接地電位GNDまで下降する。電源ノードT
1の電位レベルが接地電位GNDまで下降すると、ノードn2
の電位レベルは、接地電位GND以下のレベルまで下降す
る。ここで、この動作についてさらに詳しく説明する
と、電源ノードT1の電位レベルが、電源電位VCCレベル
から接地電位GNDレベルまで下降すると、容量素子C13が
電荷を保存しようとするため、ノードn2の電位レベルは
電源ノードT1の電位レベルの変化量と同じだけ変化す
る。ノードn2の電位レベルは、もともと“電源電位VCC
−Vt−α”であり、電源ノードT1の電位レベルの変化量
と同じだけ変化すると、ノードn2の電位レベルは接地電
位GND以下のレベルまで下降する。
位VCCの供給が遮断（停止）されると、電源ノードT1の
電位レベルは、接地電位GNDまで下降する。電源ノードT
1の電位レベルが接地電位GNDまで下降すると、ノードn2
の電位レベルは、接地電位GND以下のレベルまで下降す
る。ここで、この動作についてさらに詳しく説明する
と、電源ノードT1の電位レベルが、電源電位VCCレベル
から接地電位GNDレベルまで下降すると、容量素子C13が
電荷を保存しようとするため、ノードn2の電位レベルは
電源ノードT1の電位レベルの変化量と同じだけ変化す
る。ノードn2の電位レベルは、もともと“電源電位VCC
−Vt−α”であり、電源ノードT1の電位レベルの変化量
と同じだけ変化すると、ノードn2の電位レベルは接地電
位GND以下のレベルまで下降する。
【００３７】ノードn2の電位レベルが接地電位GND以下
のレベルまで下降することにより、ノードn2の電位レベ
ルをゲートで受けるPMOS209は十分にオン状態となる。
この結果、容量素子C21に蓄積されていた電荷が接地電
位GNDレベルまで下降した電源ノードT1へと放電され、
ノードn1の電位レベルが下降していく。これが、電源電
位VCCの供給が遮断（停止）された時の、容量素子C13及
び電荷充放電手段101（PMOS209）による放電動作であ
る。
のレベルまで下降することにより、ノードn2の電位レベ
ルをゲートで受けるPMOS209は十分にオン状態となる。
この結果、容量素子C21に蓄積されていた電荷が接地電
位GNDレベルまで下降した電源ノードT1へと放電され、
ノードn1の電位レベルが下降していく。これが、電源電
位VCCの供給が遮断（停止）された時の、容量素子C13及
び電荷充放電手段101（PMOS209）による放電動作であ
る。
【００３８】さらに、電源電位VCCの供給が遮断（停
止）された直後の時刻t5において、電源ノードT1への電
源電位VCCの供給が再開されると、電源ノードT1の電位
レベルが上昇し始める。電源ノードT1の電位レベルが上
昇に応じて、ノードn3の電位レベルは、容量素子C21に
より上昇する。このノードn3の電位レベルの上昇に応じ
てNMOS215はオン状態となり、ノードn1と接地ノードT2
との間を導通させる。この結果、容量素子C11に残存し
ていた電荷が接地ノードT2へと放電され、ノードn1の電
位レベルは接地電位GNDレベルまで低下する。これが、
電荷放電手段103による放電動作である。
止）された直後の時刻t5において、電源ノードT1への電
源電位VCCの供給が再開されると、電源ノードT1の電位
レベルが上昇し始める。電源ノードT1の電位レベルが上
昇に応じて、ノードn3の電位レベルは、容量素子C21に
より上昇する。このノードn3の電位レベルの上昇に応じ
てNMOS215はオン状態となり、ノードn1と接地ノードT2
との間を導通させる。この結果、容量素子C11に残存し
ていた電荷が接地ノードT2へと放電され、ノードn1の電
位レベルは接地電位GNDレベルまで低下する。これが、
電荷放電手段103による放電動作である。
【００３９】この後、前述したPMOS201、203及びNMOS20
5の動作により、ノードn6の電位レベルが上昇すること
により、ノードn6に接続されたノードn4の電位が上昇す
る。このノードn4の電位レベルの上昇に応じてNMOS217
はオン状態となり、ノードn3と接地ノードT2との間を導
通させる。この結果、ノードn3の電位レベルは下降し、
ノードn3の電位レベルの下降に応じてNMOS215はオフ状
態となる。この後の容量素子C11への充電動作は、図3を
用いて説明した通りである。
5の動作により、ノードn6の電位レベルが上昇すること
により、ノードn6に接続されたノードn4の電位が上昇す
る。このノードn4の電位レベルの上昇に応じてNMOS217
はオン状態となり、ノードn3と接地ノードT2との間を導
通させる。この結果、ノードn3の電位レベルは下降し、
ノードn3の電位レベルの下降に応じてNMOS215はオフ状
態となる。この後の容量素子C11への充電動作は、図3を
用いて説明した通りである。
【００４０】以上説明したように、本発明に係るスター
トアップ回路は、容量素子C13、電荷充放電手段101及び
電荷放電手段103を備えることにより、電源電位VCCの供
給が停止された場合に、容量素子C11に蓄積されている
電荷を電源ノードT1へ瞬時に放電し、また、電源電位VC
Cの供給が再開されたことに応じて、充電手段103に残存
している電荷を接地ノードT2へ瞬時に放電する。その結
果、電源電位VCCの供給が瞬断された場合にも、容量素
子C11への所定の電荷充電時間を確保することができ、
本発明に係るスタートアップ回路に接続された内部回路
の初期設定時間を確保することができる。
トアップ回路は、容量素子C13、電荷充放電手段101及び
電荷放電手段103を備えることにより、電源電位VCCの供
給が停止された場合に、容量素子C11に蓄積されている
電荷を電源ノードT1へ瞬時に放電し、また、電源電位VC
Cの供給が再開されたことに応じて、充電手段103に残存
している電荷を接地ノードT2へ瞬時に放電する。その結
果、電源電位VCCの供給が瞬断された場合にも、容量素
子C11への所定の電荷充電時間を確保することができ、
本発明に係るスタートアップ回路に接続された内部回路
の初期設定時間を確保することができる。
【００４１】
【発明の効果】以上詳細に説明したように、この発明の
代表的なものによれば、電源電位の供給が停止されたこ
とに応答して第2のノードの電位を下降させる第2の容量
素子と、電源電位の供給が停止された時には第2のノー
ドの電位の下降に応じて第1の容量素子に蓄積されてい
る電荷を電源ノードに放電する電荷充放電手段とを備え
ることにより、電源電位の供給が停止された時に、第1
の容量素子に蓄積されている電荷を電源ノードへ瞬時に
放電することができ、また、電荷放電手段を備えたこと
により、電源電位の供給が再開された時に、第1の容量
素子に蓄積されている電荷を接地ノードへ瞬時に放電す
ることができるため、電源電位の供給が瞬断された場合
にも所定の充電時間を確保することができる。
代表的なものによれば、電源電位の供給が停止されたこ
とに応答して第2のノードの電位を下降させる第2の容量
素子と、電源電位の供給が停止された時には第2のノー
ドの電位の下降に応じて第1の容量素子に蓄積されてい
る電荷を電源ノードに放電する電荷充放電手段とを備え
ることにより、電源電位の供給が停止された時に、第1
の容量素子に蓄積されている電荷を電源ノードへ瞬時に
放電することができ、また、電荷放電手段を備えたこと
により、電源電位の供給が再開された時に、第1の容量
素子に蓄積されている電荷を接地ノードへ瞬時に放電す
ることができるため、電源電位の供給が瞬断された場合
にも所定の充電時間を確保することができる。
【図１】本発明に係るスタートアップ回路の要部を示す
回路ブロック図
回路ブロック図
【図２】スタートアップ回路の全体構成を示す回路図
【図３】図2に示したスタートアップ回路の充電動作の
動作波形図
動作波形図
【図４】図2に示したスタートアップ回路の電源電位VCC
の供給が瞬断された場合の放電動作の動作波形図
の供給が瞬断された場合の放電動作の動作波形図
【図５】従来のスタートアップ回路
T1 電源ノード
T2 接地ノード
101 電荷充放電手段（電荷供給手段）
103 電荷放電手段
C11 NMOS容量
C13 PMOS容量
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J055 AX36 AX39 AX58 BX42 CX27
DX22 EX07 EY10 EY21 FX05
FX27 GX01 GX05
Claims (9)
- 【請求項１】 電源電位が供給される電源ノードと、 接地電位が供給される接地ノードと、 第1のノードと、 前記第1のノードと前記接地ノードとの間に接続された
第1の容量素子と、 前記電源ノードと前記第1のノードとの間に接続され、
前記電源ノードからの電荷を前記第1の容量素子に供給
する電荷供給手段と、 第2のノードと、前記電源電位が前記電源ノードに供給
開始されたことに応じて前記第2のノードの電位レベル
を上昇させる第2の容量素子と、前記第2のノードの電位
レベルの上昇に応じて前記第1のノードと前記接地ノー
ドとの間を導通させるスイッチ手段とから構成され、前
記電源電位が前記電源ノードに供給開始された後の所定
期間に前記第1の容量素子に蓄積されている電荷を前記
接地ノードに放電する電荷放電手段と、 前記第1のノードに接続され、前記第1のノードが所定の
電位を越えたことに応答してスタートアップ信号を出力
する出力回路とを備えたことを特徴とするスタートアッ
プ回路。 - 【請求項２】 第3のノードを備え、 前記電荷供給手段は、前記第3のノードに接続される制
御電極と、前記電源ノードに接続される第1の電極と、
前記第1のノードに接続される第2の電極とを有する第1
のトランジスタにより構成されることを特徴とする請求
項1記載のスタートアップ回路。 - 【請求項３】 前記スイッチ手段は、前記第2のノード
に接続される制御電極と、前記接地ノードに接続される
第1の電極と、前記第1のノードに接続される第2の電極
とを有する第1のトランジスタにより構成されることを
特徴とする請求項1又は2記載のスタートアップ回路。 - 【請求項４】 電源電位が供給される電源ノードと、 接地電位が供給される接地ノードと、 第1のノードと、 前記第1のノードと前記接地ノードとの間に接続された
第1の容量素子と、 前記電源ノードと前記第1のノードとの間に接続され、
前記電源ノードからの電荷を前記第1の容量素子に供給
する電荷供給手段と、 第2のノードと、前記電源電位が前記電源ノードに供給
開始されたことに応じて前記第2のノードの電位レベル
を上昇させる第2の容量素子と、第3のノードと、前記第
3のノードの電位レベルに応じて前記第2のノードの電位
レベルを下降させる手段と、前記第2のノードの電位レ
ベルの上昇に応じて前記第1のノードと前記接地ノード
との間を導通させ、前記第2のノードの電位レベルの下
降に応じて前記第1のノードと前記接地ノードとの間を
非導通とするスイッチ手段とから構成され、前記電源電
位が前記電源ノードに供給開始された後の所定期間に前
記第1の容量素子に蓄積されている電荷を前記接地ノー
ドに放電する電荷放電手段と、 前記第1のノードに接続され、前記第1のノードが所定の
電位を越えたことに応答してスタートアップ信号を出力
する出力回路とを備えたことを特徴とするスタートアッ
プ回路。 - 【請求項５】 前記スイッチ手段は、前記第2のノード
に接続される制御電極と、前記接地ノードに接続される
第1の電極と、前記第1のノードに接続される第2の電極
とを有する第1のトランジスタにより構成され、 前記第2のノードの電位レベルを下降させる手段は、前
記第3のノードに接続される制御電極と、前記接地ノー
ドに接続される第1の電極と、前記第2のノードに接続さ
れる第2の電極とを有する第2のトランジスタにより構成
されることを特徴とする請求項4記載のスタートアップ
回路。 - 【請求項６】 第4のノードを備え、 前記電荷供給手段は、前記第4のノードに接続される制
御電極と、前記電源ノードに接続される第1の電極と、
前記第1のノードに接続される第2の電極とを有する第3
のトランジスタにより構成されることを特徴とする請求
項4又は5記載のスタートアップ回路。 - 【請求項７】 電源電位が供給される電源ノードと、 接地電位が供給される接地ノードと、 第1のノードと、 前記第1のノードと前記接地ノードとの間に接続された
第1の容量素子と、 第2のノードと、 前記電源電位の供給が停止されたことに応答して、前記
第2のノードの電位を下降させる第2の容量素子と、 前記電源ノードと前記第1のノードとの間に接続され、
前記電源電位の供給が停止された時には前記第2のノー
ドの電位の下降に応じて前記第1の容量素子に蓄積され
ている電荷を前記電源ノードに放電し、前記電源ノード
に前記電源電位が供給開始された時には前記第1の容量
素子に前記電源ノードからの電荷を供給する電荷充放電
手段と、 第3のノードと、前記電源電位が前記電源ノードに供給
開始されたことに応じて、前記第3のノードの電位レベ
ルを上昇させる第3の容量素子と、前記第3のノードの電
位レベルの上昇に応じて前記第1のノードと前記接地ノ
ードとの間を導通させるスイッチ手段とから構成され、
前記電源電位が前記電源ノードに供給開始された後の所
定期間に前記第1の容量素子に蓄積されている電荷を前
記接地ノードに放電する電荷放電手段と、 前記第1のノードに接続され、前記第1のノードが所定の
電位を越えたことに応答してスタートアップ信号を出力
する出力回路とを備えたことを特徴とするスタートアッ
プ回路。 - 【請求項８】 前記スイッチ手段は、前記第3のノード
に接続される制御電極と、前記接地ノードに接続される
第1の電極と、前記第1のノードに接続される第2の電極
とを有する第1のトランジスタにより構成されることを
特徴とする請求項7記載のスタートアップ回路。 - 【請求項９】 前記電荷充放電手段は、前記第2のノー
ドに接続される制御電極と、前記電源ノードに接続され
る第1の電極と、前記第1のノードに接続される第2の電
極とを有する第2のトランジスタにより構成されること
を特徴とする請求項7又は8記載のスタートアップ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293892A JP3479060B2 (ja) | 2001-09-26 | 2001-09-26 | スタートアップ回路 |
| US10/252,682 US6693471B2 (en) | 2001-09-26 | 2002-09-24 | Start-up circuit |
| US10/745,685 US6911852B2 (en) | 2001-09-26 | 2003-12-29 | Start-up circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293892A JP3479060B2 (ja) | 2001-09-26 | 2001-09-26 | スタートアップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101392A true JP2003101392A (ja) | 2003-04-04 |
| JP3479060B2 JP3479060B2 (ja) | 2003-12-15 |
Family
ID=19115593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293892A Expired - Fee Related JP3479060B2 (ja) | 2001-09-26 | 2001-09-26 | スタートアップ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6693471B2 (ja) |
| JP (1) | JP3479060B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3479060B2 (ja) * | 2001-09-26 | 2003-12-15 | 沖電気工業株式会社 | スタートアップ回路 |
| JP4047689B2 (ja) * | 2002-10-03 | 2008-02-13 | 沖電気工業株式会社 | パワーオンリセット回路 |
| JP2005071320A (ja) * | 2003-08-06 | 2005-03-17 | Denso Corp | 電源回路および半導体集積回路装置 |
| JP4172378B2 (ja) * | 2003-11-14 | 2008-10-29 | 沖電気工業株式会社 | パワーオンリセット回路 |
| TWI244261B (en) * | 2004-11-25 | 2005-11-21 | Sunplus Technology Co Ltd | Power on reset circuit |
| US20070241738A1 (en) * | 2006-04-12 | 2007-10-18 | Dalius Baranauskas | Start up circuit apparatus and method |
| TW200901608A (en) * | 2007-06-27 | 2009-01-01 | Beyond Innovation Tech Co Ltd | Bias supply, start-up circuit, and start-up method for bias circuit |
| TW200903213A (en) * | 2007-07-02 | 2009-01-16 | Beyond Innovation Tech Co Ltd | Bias supply, start-up circuit, and start-up method for bias circuit |
| CN101751099B (zh) * | 2008-12-18 | 2012-01-25 | 鸿富锦精密工业（深圳）有限公司 | 信号发生电路 |
| JP2010147979A (ja) * | 2008-12-22 | 2010-07-01 | Elpida Memory Inc | 半導体装置およびパワーオンリセット回路の調整方法 |
| JP2010232848A (ja) * | 2009-03-26 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体メモリの内部電源のスタートアップ回路 |
| JP6261304B2 (ja) * | 2013-11-29 | 2018-01-17 | キヤノン株式会社 | 放電装置及び情報処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4009399A (en) * | 1974-10-07 | 1977-02-22 | Tektronix, Inc. | Gated ramp generator |
| US5892381A (en) * | 1997-06-03 | 1999-04-06 | Motorola, Inc. | Fast start-up circuit |
| US6285223B1 (en) * | 2000-05-16 | 2001-09-04 | Agere Systems Guardian Corp. | Power-up circuit for analog circuits |
| TW505838B (en) * | 2001-04-04 | 2002-10-11 | Via Tech Inc | Power source detector of digital integrated circuit |
| JP3479060B2 (ja) * | 2001-09-26 | 2003-12-15 | 沖電気工業株式会社 | スタートアップ回路 |
-
2001
- 2001-09-26 JP JP2001293892A patent/JP3479060B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-24 US US10/252,682 patent/US6693471B2/en not_active Expired - Fee Related
-
2003
- 2003-12-29 US US10/745,685 patent/US6911852B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040135558A1 (en) | 2004-07-15 |
| US6911852B2 (en) | 2005-06-28 |
| US20030058012A1 (en) | 2003-03-27 |
| JP3479060B2 (ja) | 2003-12-15 |
| US6693471B2 (en) | 2004-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JPH0474015A (ja) | 半導体集積回路装置 | |
| JP3479060B2 (ja) | スタートアップ回路 | |
| US4484092A (en) | MOS Driver circuit having capacitive voltage boosting | |
| JP5090884B2 (ja) | 半導体集積回路 | |
| JPH09114534A (ja) | 基準電圧発生回路 | |
| JP3820913B2 (ja) | パワー・オン／オフ・リセット回路 | |
| US20050184792A1 (en) | High voltage switch circuit for semiconductor device | |
| JP3902769B2 (ja) | 降圧電圧出力回路 | |
| JPH1064291A (ja) | 不揮発性半導体メモリ装置のローカルチャージポンプ回路 | |
| US6747492B2 (en) | Power-on reset circuit with current shut-off and semiconductor device including the same | |
| WO1999014857A1 (en) | Boosted voltage driver | |
| US6469477B2 (en) | Power-on reset circuit | |
| JPS6144414B2 (ja) | ||
| JPH07312541A (ja) | 初期値設定回路 | |
| JP3695966B2 (ja) | 半導体集積回路 | |
| US6353560B1 (en) | Semiconductor memory device | |
| JP5226474B2 (ja) | 半導体出力回路 | |
| JP4965069B2 (ja) | 半導体集積回路 | |
| JP3718040B2 (ja) | 出力電圧発生回路装置 | |
| EP0343872A2 (en) | CMOS power-on reset circuit | |
| JP2005253106A (ja) | パワーオン・リセット回路 | |
| JP3190285B2 (ja) | 半導体回路 | |
| JPH11145808A (ja) | パワーオンリセット回路及びそれを用いた半導体集積回路装置 | |
| JP2000114946A (ja) | オートリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |