JP2003100962A - インターポーザ及びその製造方法 - Google Patents

インターポーザ及びその製造方法

Info

Publication number
JP2003100962A
JP2003100962A JP2001294851A JP2001294851A JP2003100962A JP 2003100962 A JP2003100962 A JP 2003100962A JP 2001294851 A JP2001294851 A JP 2001294851A JP 2001294851 A JP2001294851 A JP 2001294851A JP 2003100962 A JP2003100962 A JP 2003100962A
Authority
JP
Japan
Prior art keywords
film
interposer
substrate
insulating film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001294851A
Other languages
English (en)
Inventor
Satoshi Shimonishi
聡 下西
Shoji Seta
渉二 瀬田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001294851A priority Critical patent/JP2003100962A/ja
Publication of JP2003100962A publication Critical patent/JP2003100962A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】基板をエッチングして開口部を形成することな
く、絶縁膜の表裏両面を貫通するような導電膜を有する
インターポーザを形成することを特徴とする。 【解決手段】絶縁膜11と、この絶縁膜の表裏両面を貫
通するように設けられたSi針状結晶12と、このSi
針状結晶の側面と絶縁膜11との間に、Si針状結晶1
2の周囲を覆うように設けられた導電膜13とを具備す
ることを特徴としている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、複数の半導体チ
ップを積層して三次元積層モジュールを構成する際に使
用されるインターポーザ及びその製造方法に関する。
【0002】
【従来の技術】最近、半導体装置の高密度化を図るため
に、複数の半導体チップを積層する三次元実装技術が注
目されている。この三次元実装技術では、予めデバイス
が作製された複数の半導体チップが貼り合わせて積層さ
れる。チップ同士を貼り合わせる際に、チップ間配線が
形成されているインターポーザと呼ばれるウェハが準備
され、このインターポーザを介してチップを三次元に積
層することで、高密度三次元積層モジュールが作製され
る。
【0003】三次元実装技術に用いられるインターポー
ザは、従来、図7に示すような工程で製造されている。
【0004】まず、図7(a)に示すように、Si基板
60の表面に所定のパターンを有するエッチング用のマ
スク61を形成し、次にこのマスクを用いてSi基板6
0をエッチングし、図7(b)に示すように複数の開口
部62を形成し、この後、マスク61を除去する。
【0005】次に、図7(c)に示すように、酸化を行
って複数の開口部62内に酸化膜63を形成し、その
後、図7(d)に示すように、全面に配線材料膜64を
埋め込む。
【0006】続いて、図7(e)に示すように、配線材
料膜64が形成された表面を研磨して、配線材料膜64
が上記複数の各開口部62内に残るようにし、さらに、
図7(f)に示すように、裏面からSi基板60を研磨
して各開口部62内に残る配線材料膜64を露出させる
ことでインターポーザが完成する。
【0007】しかし、上記従来の方法では、Si基板に
深い開口部をエッチングによって形成しなければならな
い。このため、Si基板をエッチングする際のマスクと
なるマスク材料の加工を行った後にSi基板の加工を行
わなければならず、また、Si基板をエッチングする際
にマスクに対して高い選択比をとる必要があり、開口部
の加工深さに限界があるという問題がある。
【0008】さらに、基板としてSi基板を用いるた
め、配線材料膜とSiとを絶縁する目的で、図9(c)
に示すようにSi基板表面の酸化を行う必要がある。そ
の際、十分な絶縁を確保するために厚い酸化膜を形成す
る必要があるが、Si基板に厚い酸化膜を酸化によって
形成することは容易ではない。
【0009】また、異なる大きさの開口部を形成する場
合、通常のエッチングでは、開口部の径が小さい場合に
はエッチング深さが浅くなるため、所定の深さの開口部
を得ようとすると、最も浅い開口部の深さが所定深さに
なるまでエッチングする必要があり、エッチングに時間
がかかるという問題もある。
【0010】
【発明が解決しようとする課題】このように従来のイン
ターポーザは、Si基板をエッチングして開口部を形成
し、この開口部内に酸化膜を形成して絶縁した上で配線
材料膜を埋め込むことで製造されるので、製造が容易で
はないという問題がある。
【0011】この発明は上記のような事情を考慮してな
されたものであり、その目的は、容易に製造することが
できるインターポーザ及びその製造方法を提供すること
である。
【0012】
【課題を解決するための手段】この発明のインターポー
ザは、絶縁膜と、上記絶縁膜の表裏両面を貫通するよう
に設けられたSi針状結晶と、上記Si針状結晶の側面
と上記絶縁膜との間に、上記Si針状結晶の周囲を覆う
ように設けられた導電膜とを具備したことを特徴とす
る。
【0013】この発明のインターポーザの製造方法は、
Si半導体基板の一方面上に金属の小片を載置し、Si
を含む雰囲気内で上記基板を加熱して上記金属とSiと
の合金を形成した後、この合金内にSiを取り込み、上
記基板上にSi針状結晶を成長させ、上記Si針状結晶
の表面に導電膜を形成したうえで全面に絶縁膜を堆積
し、上記基板の一方面側では、少なくとも上記Si針状
結晶上に堆積された上記絶縁膜及び導電膜を除去し、他
方面側からは上記基板の一方面上に形成された上記導電
膜の平坦部が除去されるように上記基板及び導電膜を除
去することを特徴とする。
【0014】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を詳細に説明する。
【0015】図1はこの発明の一実施の形態に係るイン
ターポーザの構造を示す断面図である。
【0016】11は例えばSi酸化膜等からなる絶縁膜
であり、この絶縁膜11には、表裏両面を貫通するよう
に複数のSi針状結晶12が設けられている。また、各
Si針状結晶12の側面と絶縁膜11との間には、各S
i針状結晶12の周囲を覆うように、例えばCuなどか
らなる導電膜13が設けられている。
【0017】また、絶縁膜11の表面上には、例えばS
OG(spin on glass)等からなる絶縁膜14が設けら
れている。そして、この絶縁膜14の一部が除去されて
開口部が形成され、この開口部内には、上記導電膜13
と接続される導電性材料からなる配線15が設けられて
いる。
【0018】図2は、複数の半導体チップを、図1に示
す構成のインターポーザを用いて貼り合わせることによ
って製造される高密度三次元積層モジュールの一部の断
面構造を示している。
【0019】図2において、21は図1の構造を有する
インターポーザであり、22、23はこのインターポー
ザ21によって貼り合わされる半導体チップである。イ
ンターポーザ21を使用して半導体チップ22、23を
貼り合わせる場合には、例えば半田ボールが用いられ
る。すなわち、図2に示すように、インターポーザ21
の配線15と半導体チップ22に形成された配線24と
の間に半田ボール25を位置させ、かつインターポーザ
23の導電膜13と半導体チップ23に形成された配線
26との間に半田ボール25を位置させた状態で加熱
し、半田ボール25を溶融してチップを貼り合わせる。
貼り合わせ後は、半導体チップ22、23の配線24、
26が、インターポーザ23の導電膜13を介して相互
に接続された状態となる。
【0020】次に、図1に示すインターポーザの製造方
法の一例を、図3乃至図5の断面図を参照して工程順に
説明する。
【0021】このインターポーザを製造する場合、Si
基板の所定の位置にSi針状結晶が形成される。Si基
板にSi針状結晶を形成する方法としては、例えば「AP
PLIED PHYSICS LETTERS Volume 4, Number 5, 1 March
1964, “VAPOR-LIQUID MECHANISM OF SINGLE CRYSTAL G
ROWTH” ,R.S.Wagner and W.C.Eliis」が知られてい
る。
【0022】まず、図3(a)に示すように、表面が(1
11)面のSi半導体基板40の所定の位置にAuの小片
(例えば粒子)41を載置する。次に、これをSi
4 、SiCl4 等のSiを含むガス雰囲気中でSi−
Au合金の融点以上の温度、例えば950℃に加熱す
る。Si−Au合金は融点が低いため、図3(b)に示
すように、Auの小片41が載置された部分にSi−A
u合金の液滴42ができる。このとき、ガスの熱分解に
より、Siが雰囲気中から取り込まれるが、液滴42は
固体状態のSi−Au合金に比べてSi原子を取り込み
易い。従って、Si−Au合金の液滴42中では次第に
Siが過剰な状態となる。この過剰SiはSi基板40
上にエピタキシャル成長していき、図3(c)に示すよ
うに、[111]軸方向に沿ってSi針状結晶43が成長す
る。このSi針状結晶43は単結晶であることが知られ
ており、基板40の結晶方位と同一方位を有する。ま
た、Si針状結晶43の直径は液滴42の直径とほぼ同
じになる。
【0023】上記方法によって、Si基板40上に、必
要な数のSi針状結晶43を成長させた状態を図4
(a)に示す。
【0024】次に、図4(b)に示すように、メッキ処
理によりCu膜44を成膜してSi針状結晶43の表面
及び基板40の露出面(平坦部)を被覆する。このCu
膜44の厚さは例えば約1μmである。
【0025】次に、図4(c)に示すように、CVD法
を用いて、全面に絶縁材料であるSi酸化膜45を、S
i針状結晶43が十分に埋まるような膜厚で堆積する。
【0026】続いて、図4(d)に示すように、例えば
CMP(Chemical Mechanical Polishing)等で表面を
研磨し、Si針状結晶43が露出するまでSi酸化膜4
5及びCu膜44を除去する。
【0027】次に、図5(a)に示すように、表面にS
OGを塗布し、加熱ベークしてSOG膜46を形成し、
続いてSOG膜46上に所望の配線パターンにパターニ
ングされたレジスト47を形成する。
【0028】次に、図5(b)に示すように、上記レジ
スト47を用いてSOG膜46をエッチング加工し、所
望するSi針状結晶43及びその周囲に設けられたCu
膜44の上面が露出するような形状の開口部48を形成
する。
【0029】続いて、上記レジスト47を剥離した後、
図5(c)に示すように、メッキ処理によって金属膜、
例えばCu膜49を全面に形成する。
【0030】この後、図5(d)に示すように、例えば
CMP等で表面を研磨し、SOG膜46が露出するまで
Cu膜49を除去する。また、これと前後して、裏面か
らSi基板40及び先のCu膜44の平坦部が除去され
るようにCMP等で研磨する。これにより、Si針状結
晶43をSi針状結晶12、Cu膜44を導電膜13、
Si酸化膜45を絶縁膜11、SOG膜46を絶縁膜1
4、Cu膜49を配線15として有する図1のような構
造のインターポーザが製造される。
【0031】上記方法では、Si基板40上にSi針状
結晶43を成長させ、その周囲を導電膜44で被覆した
後、Si酸化膜45を堆積するようにしており、従来の
ようにSi基板をエッチング加工して開口部を形成する
必要がない。このため、エッチング加工上の制約がなく
なり、所望する厚さを持つインターポーザを容易に製造
することができる。
【0032】また、従来のような配線材料膜とSiとを
絶縁するためのSi基板の酸化が不要なので、Si基板
に厚い酸化膜を酸化する必要がなくなり、この点におい
ても容易に製造することができる。
【0033】さらに、Si針状結晶43の直径は、Si
−Au合金の液滴42、ひいてはAuの小片41の大き
さに依存するために、種々の直径のSi針状結晶43を
容易に形成することができる。
【0034】なお、上記実施の形態ではSi針状結晶4
3を形成する際に、Auの小片41を用い、Si−Au
合金の液滴42からSi針状結晶を成長させる場合につ
いて説明したが、これはAuの小片の他に、Pt、A
g、Pd、Cu、Niのうちいずれか1つの金属の小片
を用いてSi針状結晶を成長させるようにしてもよい。
【0035】図6は、上記実施の形態の種々の変形例に
よるインターポーザの断面構造を示している。
【0036】上記実施の形態では、図4(a)の工程の
後に、Cu膜44を成膜してSi針状結晶43の表面及
び基板40の露出面を被覆する場合について説明した
が、このCu膜44を成膜せずに、その後、図4(c)
に示すように絶縁材料であるSi酸化膜45を堆積した
後、両面を研磨することで、図6(a)に示すように、
Si酸化膜45の表裏両面を貫通するように設けられた
Si針状結晶43を有するインターポーザを構成するこ
とができる。
【0037】さらに、図6(a)のようなインターポー
ザに対し、Si酸化膜に対して選択的にSiをエッチン
グできるダウンフローエッチングを施し、Si針状結晶
43をエッチング除去することにより、図6(b)に示
すように、Si針状結晶43が存在していた部分に開口
部50を形成した後、このインターポーザの開口部50
内に導電性材料51を埋め込むことにより、図6(c)
に示すようなインターポーザを構成するようにしてもよ
い。
【0038】
【発明の効果】以上説明したようにこの発明によれば、
容易に製造することができるインターポーザ及びその製
造方法を提供することができる。
【図面の簡単な説明】
【図1】この発明の一実施の形態に係るインターポーザ
の構造を示す断面図。
【図2】図1のインターポーザを用いた高密度三次元積
層モジュールの一部の断面構造を示す図。
【図3】図1に示すインターポーザの製造方法の一例を
工程順に示す断面図。
【図4】図3に続く工程を示す断面図。
【図5】図4に続く工程を示す断面図。
【図6】変形例によるインターポーザの断面構造を工程
順に示す図。
【図7】インターポーザの従来の製造方法を工程順に示
す断面図。
【符号の説明】
11…絶縁膜、 12…Si針状結晶、 13…導電膜、 14…絶縁膜、 15…配線、 40…Si半導体基板、 41…Auの小片、 42…Si−Au合金、 43…Si針状結晶、 44…Cu膜、 45…Si酸化膜、 46…SOG膜、 47…レジスト、 48…開口部、 49…Cu膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁膜と、 上記絶縁膜の表裏両面を貫通するように設けられたSi
    針状結晶と、 上記Si針状結晶の側面と上記絶縁膜との間に、上記S
    i針状結晶の周囲を覆うように設けられた導電膜とを具
    備したことを特徴とするインターポーザ。
  2. 【請求項2】 Si半導体基板の一方面上に金属の小片
    を載置し、 Siを含む雰囲気内で上記基板を加熱して上記金属とS
    iとの合金を形成した後、この合金内にSiを取り込
    み、上記基板上にSi針状結晶を成長させ、 上記Si針状結晶の表面に導電膜を形成したうえで全面
    に絶縁膜を堆積し、 上記基板の一方面側では、少なくとも上記Si針状結晶
    上に堆積された上記絶縁膜及び導電膜を除去し、他方面
    側からは上記基板の一方面上に形成された上記導電膜の
    平坦部が除去されるように上記基板及び導電膜を除去す
    ることを特徴とするインターポーザの製造方法。
  3. 【請求項3】 前記金属が、Au、Pt、Ag、Pd、
    Cu、Niのいずれか1つであることを特徴とする請求
    項2記載のインターポーザの製造方法。
JP2001294851A 2001-09-26 2001-09-26 インターポーザ及びその製造方法 Pending JP2003100962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294851A JP2003100962A (ja) 2001-09-26 2001-09-26 インターポーザ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294851A JP2003100962A (ja) 2001-09-26 2001-09-26 インターポーザ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003100962A true JP2003100962A (ja) 2003-04-04

Family

ID=19116375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294851A Pending JP2003100962A (ja) 2001-09-26 2001-09-26 インターポーザ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003100962A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
KR101120683B1 (ko) 2008-12-24 2012-03-26 인터내셔널 비지네스 머신즈 코포레이션 3차원 칩 스택의 실리콘 삽입기 시험

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
US7748110B2 (en) 2004-02-20 2010-07-06 Panasonic Corporation Method for producing connection member
KR101120683B1 (ko) 2008-12-24 2012-03-26 인터내셔널 비지네스 머신즈 코포레이션 3차원 칩 스택의 실리콘 삽입기 시험

Similar Documents

Publication Publication Date Title
US5380681A (en) Three-dimensional multichip package and methods of fabricating
US5168078A (en) Method of making high density semiconductor structure
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
US5019943A (en) High density chip stack having a zigzag-shaped face which accommodates connections between chips
TWI416679B (zh) 半導體結構及其製造方法
KR100510112B1 (ko) 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법
JP4581864B2 (ja) 半導体基板への貫通配線の形成方法
CN106206423B (zh) 芯片封装侧壁植球工艺
JP2004128063A (ja) 半導体装置及びその製造方法
JP2012015551A (ja) 自己整合ウェハまたはチップ構造の製造方法
JPH02504092A (ja) 積層回路における層間導電路の製造
WO1996002071A1 (en) Packaged integrated circuit
JPH06120036A (ja) 磁気誘導素子用コイル
KR20010005947A (ko) 회로 기판 및 검출기 그리고 이의 제조 방법
CN106571346B (zh) 用于芯片封装件的结构和形成方法
TW201405738A (zh) 具有穿孔內墊層的積體電路組件以及結合此電路組件的方法
TWI777986B (zh) 用於垂直整合元素及複合半導體的方法及系統
US20050082552A1 (en) Large bumps for optical flip chips
US5025304A (en) High density semiconductor structure and method of making the same
CN103081090A (zh) 应用牺牲材料在半导体结构中形成穿过晶片互连的方法及通过该方法形成的半导体结构
TW200921815A (en) Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method
JP2003100962A (ja) インターポーザ及びその製造方法
TW201725173A (zh) 用於製造多層mems組件的方法及相應的多層mems組件
JPS60140850A (ja) 積層集積型半導体回路装置の製法
JP5389464B2 (ja) 半導体装置の製造方法