JP2003100800A - シリコンチップの電極構造 - Google Patents

シリコンチップの電極構造

Info

Publication number
JP2003100800A
JP2003100800A JP2001288274A JP2001288274A JP2003100800A JP 2003100800 A JP2003100800 A JP 2003100800A JP 2001288274 A JP2001288274 A JP 2001288274A JP 2001288274 A JP2001288274 A JP 2001288274A JP 2003100800 A JP2003100800 A JP 2003100800A
Authority
JP
Japan
Prior art keywords
film
solder
metal film
silicon chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001288274A
Other languages
English (en)
Inventor
Masahiko Takei
正彦 武居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001288274A priority Critical patent/JP2003100800A/ja
Publication of JP2003100800A publication Critical patent/JP2003100800A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ワイアボンディング技術に加えて、フリップチ
ップ実装技術及びはんだ接合技術が適用できるシリコン
チップの電極構造を提供する。 【解決手段】一般的なシリコンチップの電極であるアル
ミ電極２の上に、コンタクトメタル膜であるアルミ膜51
とバリアメタル膜であるニッケル膜52と接続用兼保護用
メタル膜である金膜53とを、積層して３層構造の積層電
極5aとする。金膜53によってワイアボンディング技術及
びフリップチップ実装技術が可能となり、ニッケル膜52
の存在ではんだ接合技術が可能となる。必要に応じて、
積層電極5a上にはんだ膜を更に積層することも有効であ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＩＣチップ等の
シリコンチップの電極構造に関する。
【０００２】
【従来の技術】アルミを主成分とする金属を配線材料と
して使用する一般的なシリコンチップの電極は、配線材
料と同じアルミを主成分とする金属で形成されている場
合が圧倒的に多い。図４は、このような電極を示したシ
リコンチップの断面図である。シリコン基板１の上にア
ルミを主成分とする金属、例えば１％のシリコンを含む
アルミ、からなるアルミ電極２が形成され、シリコン基
板１、アルミ配線及びアルミ電極２の表面は、アルミ電
極２の外部部材との接続部を除いて、シリコン酸化膜等
からなる保護膜３で覆われている。なお、図４には、ア
ルミ配線は図示されていない。
【０００３】シリコンチップの電極と他の部材の電極と
を電気的に接続する技術としては、ワイヤボンディング
技術やフリップチップ実装技術やはんだ接合技術等があ
る。ワイヤボンディング技術は、アルミ線や金線を使っ
て、リードフレームや樹脂基板、セラミック基板の電極
とシリコンチップの電極とを接続する技術であって、電
極面とアルミ線等とが超音波や熱圧着で接合される。フ
リップチップ実装技術は、基板の電極上に直接にシリコ
ンチップの電極が接続されるベアチップ実装技術であ
り、両方の電極は導電性樹脂やはんだ等で接合される。
はんだ接合技術は、パッケージ部品やチップ部品等の電
子部品を基板やシリコンチップ上に実装する技術であっ
て、予め供給しておいたペーストはんだ等を溶融させる
ことによって両部品の対応する電極を接合する実装技術
である。
【０００４】図４に示したようなアルミ電極２を備えた
シリコンチップの場合には、ワイヤボンディング技術だ
けが直接に適用可能な技術であり、フリップチップ実装
技術やハンダ接合技術を可能とするためには、図５のよ
うに、アルミ電極２の上に金バンプ４を形成することが
必要である。
【０００５】
【発明が解決しようとする課題】上記の説明から明らか
なように、シリコンチップの電極が図４に示したような
アルミ電極の状態であれば、このシリコンチップはワイ
ヤボンディング技術によって電気的に接続できるだけで
あって、そのままでは他の接続技術には対応できない。
しかし、現実の実装工程においては、ワイヤボンディン
グ技術以外の接続技術を併用しなければならないことも
多い。このような場合には、シリコンチップの電極がア
ルミ電極のままでは、そのシリコンチップを採用するこ
とができず、ワイヤボンディング技術以外の技術で接続
するアルミ電極上に金バンプを形成する等の追加加工が
必要である。
【０００６】この発明が解決しようとする課題は、上記
のようなアルミ電極の問題点を解消して、ワイヤボンデ
ィング技術に加えて、フリップチップ実装技術及びはん
だ接合技術が適用できるシリコンチップの電極構造を提
供することである。
【０００７】
【課題を解決するための手段】請求項１の発明は、アル
ミを主成分とする金属を配線材料として使用しているシ
リコンチップの電極構造であって、アルミを主成分とす
る配線材料の上に、この材料との密着性に優れたコンタ
クトメタル膜と、はんだ溶融時のはんだとの相互反応に
よる電極強度の低下を抑止するためのバリアメタル膜
と、外部部材と接続するため及びバリアメタル膜の酸化
を防ぐための接続用兼保護用メタル膜と、を積層された
３層構造の積層電極として備えている。
【０００８】３層構造の積層電極は、最表面の接続用兼
保護用メタル膜によって、ワイヤボンディング技術及び
フリップチップ実装技術を可能とし、中間層にバリアメ
タル膜を有することによって、はんだ接合に伴う積層電
極の機械的強度及び密着強度の低下が抑止されて、はん
だ接合技術を可能とする。また、接続用兼保護用メタル
膜は、バリアメタル膜の酸化を防ぎ、はんだ接合時のは
んだの濡れ性を良好な状態に保つ。コンタクトメタル膜
は、配線材料と３層構造の積層電極とを良好に密着させ
る。
【０００９】請求項２の発明は、請求項１の接続用兼保
護用メタル膜上に、錫膜または錫を含んだはんだ膜を積
層されている。錫膜または錫を含んだはんだ膜は、フリ
ップチップ実装の場合には、シリコンチップ上にフリッ
プチップ実装されるベアチップの金バンプと金属間化合
物を生成して、良好な接合状態を実現させ、はんだ接合
の場合にも、供給されたはんだ等と良好な接合状態を実
現させる。
【００１０】請求項３の発明は、請求項１の発明または
請求項２の発明において、コンタクトメタル膜としてチ
タン膜またはクロム膜またはアルミを主成分とする金属
膜を備え、バリアメタル膜としてニッケル膜を備え、接
続用兼保護用メタル膜として金膜を備えている。チタ
ン、クロム及びアルミは、アルミ電極用のコンタクトメ
タルとして性能面でも経済面でも加工面でも優れてい
る。ニッケルは、錫を含んだはんだによるはんだ接合の
ためのバリアメタルとして最適の金属であって、経済面
でも加工面でも優れている。金は、各種の接続技術に最
も適合する接続用メタルであって、バリアメタルの酸化
防止膜としても非常に優れており、その加工技術も確立
されている。
【００１１】
【発明の実施の形態】この発明によるシリコンチップの
電極構造の実施の形態について、実施例を用いて説明す
る。なお、従来技術と同じ機能の部分には同じ符号を付
ける。 〔第１の実施例〕図１は、この発明によるシリコンチッ
プの電極構造の第１の実施例の構成を示すシリコンチッ
プの部分断面図である。図３は、実施例の製造工程を示
し、（ａ）は、従来のシリコンチップの電極構造を示す
シリコンチップの部分断面図、（ｂ）は、その表面に３
層の金属膜（図３では積層膜）５を形成した状態を示す
シリコンチップの部分断面図、（ｃ）は、積層膜５をフ
ォトエッチングして積層電極5aを形成した状態を示すシ
リコンチップの部分断面図である。（ｄ）以降は第２の
実施例の製造工程であるので、その説明は後述する。
【００１２】この実施例の電極構成は、従来技術におけ
る電極であるアルミ電極２の表面に、アルミ電極２との
密着性に優れたコンタクトメタル膜としての、１％のシ
リコンを含むアルミからなるアルミ膜51と、はんだ中へ
殆ど溶け込むことがなく且つはんだの成分である錫の拡
散浸入による化合物生成が遅いバリアメタル膜としての
ニッケル膜52と、外部部材と接続するため及びバリアメ
タル膜の酸化を防ぐための接続用兼保護用メタル膜とし
ての金膜53と、からなる３層構造である。
【００１３】接続用兼保護用メタル膜としての金膜53
が、ワイアボンディング技術への適用に加えて、フリッ
プチップ実装技術への適用を可能にしている。また、金
膜53の下に、バリアメタル膜としてのニッケル膜52が形
成されることによって、はんだ接合技術を適用すること
をも可能にしている。はんだ接合技術の適用が可能にな
るためには、全ての熱処理工程を終わった段階で、バリ
アメタル膜の一部がコンタクトメタル膜側に残存してい
ることが必要である。そのため、バリアメタル膜のはん
だ中への溶解と、はんだの成分（主に錫）のバリアメタ
ル膜中への拡散に伴う金属間化合物の生成と、によって
バリアメタル膜が完全に消耗されないことが必要であ
る。更に、積層電極5aの形状にパターニングするための
フォトエッチングが可能であり、且つ厚さの増大に伴う
内部応力等の増大によって機械的強度が必要限度未満に
低下しないこと、もバリアメタル膜に要求される条件で
ある。
【００１４】ニッケル膜52は、このようなバリアメタル
膜としての必要条件を満たす金属膜である。したがっ
て、ニッケル膜52の厚さには、はんだと接触した状態に
おける熱処理条件に伴って、必要最小値が存在する。な
お、ニッケル膜52ははんだ中には殆ど溶け込まない。以
下に、図３にしたがって、この実施例の製造工程を説明
する。
【００１５】従来技術の電極構造を備えた図３（ａ）の
状態のシリコンウェハのアルミ電極２を形成されている
側の表面に、コンタクトメタル膜である１％のシリコン
を含むアルミからなる厚さ１μm のアルミ膜51と、バリ
アメタル膜である厚さ１μmのニッケル膜52と、接続用
兼保護用メタル膜である厚さ0.1 μm の金膜53と、から
なる３層の積層膜５を、同一のスパッタ装置によって連
続的に形成する〔図３（ｂ）〕。
【００１６】次に、フォトリソグラフィによって、各ア
ルミ電極２の部分だけにフォトレジストを残し、フォト
レジストをマスクとして、金膜53をよう素系エッチング
液によってエッチングし、ニッケル膜52及びアルミ膜51
を燐酸系エッチング液によってエッチングした後、保護
膜のフォトレジストをレジスト除去液やアッシング等で
除去し、最後に、アルミ電極中のシリコンの残渣である
シリコンノジュールをプラズマエッチングによって除去
して、アルミ電極２の上に積層電極5aを形成した状態と
なる〔図３（ｃ）〕。
【００１７】アルミ膜51に代えてチタン膜を使用する場
合には、チタン膜を弗酸系のエッチング液でエッチング
する。クロム膜に代える場合には、クロム膜を硝酸第二
セリウムアンモン水溶液でエッチングする。コンタクト
メタル膜としてのアルミ膜51の厚さは、0.5 〜２μm の
範囲内が望ましいが、状況によっては0.1 〜0.5 μm 及
び２〜５μm の範囲も使用可能である。バリアメタル膜
としてのニッケル膜52の厚さは、１〜２μm の範囲内が
望ましく、１μm 未満では上記で説明したような錫との
金属間化合物の生成等でバアリメタルとしての機能が不
十分となり、２μm 以上では応力（内部応力や熱応力）
が大きくなるため剥離等を生じ易くなる。しかし、状況
によっては0.5 〜１μm 及び２〜５μm の範囲も使用可
能である。接続用兼保護用メタル膜としての金膜53の厚
さは、0.1 〜0.3 μm の範囲内が望ましく、0.1 μm 未
満では保護膜としての機能が不十分となり、0.3 μm 以
上では不必要に厚い膜となる。しかし、状況によっては
0.05〜0.1 μm 及び0.3 〜0.5 μm の範囲も使用可能で
ある。
【００１８】シリコンノジュールを除去するためのプラ
ズマエッチングのエッチング条件の一例を示すと、ＳＦ
6 の流量：25sccm、ＲＦ出力：75Ｗ、ガス圧力：33.3P
a、エッチング時間：20sec である。条件設定のポイン
トは、シリコンチップのパッシベーション膜である酸化
膜や窒化膜等からなる保護膜３にダメージを与えない条
件に設定することである。
【００１９】なお、以上の説明においてはシリコンチッ
プという表現を使っているが、製造工程は全てシリコン
ウェハの状態で実施され、図３（ｃ）の状態になった最
終段階でシリコンウェハがチップ化される。 〔第２の実施例〕図２は、第２の実施例の構成を示すシ
リコンチップの部分断面図であり、図３は、実施例の製
造工程を示す。
【００２０】この実施例は、第１の実施例の積層電極5a
の内のフリップチップ実装に対応する箇所に、リフトオ
フ法によって、錫を含むはんだからなるはんだ膜71が積
層形成されたものである。この実施例の製造工程の内の
前半は、第１の実施例と同じであって、図３の（ａ）〜
（ｃ）に相当するので、その説明を省略し、（ｄ）以降
の製造工程を説明する。（ｄ）は、リフトオフ用フォト
レジスト６のパターニング後の状態を示すシリコンチッ
プの部分断面図であり、（ｅ）は、その上にはんだ膜７
が成膜された状態を示すシリコンチップの部分断面図で
あり、（ｆ）は、不要なはんだ膜72がリフトオフされた
状態を示すシリコンチップの部分断面図である。
【００２１】第１の実施例による積層電極5aを備えたシ
リコンチップの積層電極5a側の表面に、厚さ５μm のリ
フトオフ用のフォトレジスト６を塗布し、積層電極5aの
内のフリップチップ実装技術によるものの表面だけが露
出するようにフォトリソグラフィによってフォトレジス
ト６をパターニングする〔図３（ｄ）〕。次に、フォト
レジスト６側に、蒸着によって厚さ３μm のはんだ膜７
を成膜し〔図３（ｅ）〕、最後に、アセトン等の有機溶
剤によってリフトオフ用のフォトレジスト６を溶解また
は剥離して、不要なフォトレジスト６上のはんだ膜72を
取り除き、積層電極5a上のはんだ膜71だけを残し、リフ
トオフを完了する〔図３（ｆ）〕。
【００２２】はんだ膜71が、フリップチップ実装時には
金バンプと金属間化合物を生成して良好なフリップチッ
プ実装状態を実現する。このようなはんだ膜71は、はん
だ接合にも活用でき、良好なはんだ接合状態を実現す
る。なお、はんだ膜７を錫膜に代えることも有効であ
る。上記の実施例においては、リフトオフ用のフォトレ
ジスト６の厚さを５μm としたが、１〜10μm が実用可
能な範囲であり、その下限ははんだ膜７の厚さで決ま
る。すなわち、リフトオフ用のフォトレジスト６の厚さ
がはんだ膜７の厚さよりも厚くないと、積層電極5a上の
はんだ膜71とフォトレジスト６上のはんだ膜72とがつな
がってしまうのでリフトオフ法が活用できなくなる。
【００２３】はんだ膜の厚さは、１〜５μm の範囲内が
望ましいが、0.5 〜８μm の範囲までは実用可能であ
る。なお、この実施例の説明においてもシリコンチップ
という表現を使っているが、製造工程は全てシリコンウ
ェハの状態で実施され、図３（ｆ）の状態になった最終
段階でシリコンウェハがチップ化される。
【００２４】
【発明の効果】請求項１の発明は、アルミを主成分とす
る金属を配線材料として使用しているシリコンチップの
電極構造であって、アルミを主成分とする配線材料の上
に、この材料との密着性に優れたコンタクトメタル膜
と、はんだ溶融時のはんだとの相互反応による電極強度
の低下を抑止するためのバリアメタル膜と、外部と接合
するため及びバリアメタル膜の酸化を防ぐための接合用
兼保護用メタル膜と、を積層された３層構造の積層電極
として備えているので、最表面の接合用兼保護用メタル
膜によってワイヤボンディング技術及びフリップチップ
実装技術を可能とし、中間層にバリアメタル膜を有する
ことによって、はんだ接合に伴う積層電極の機械的強度
及び密着強度の低下が抑止されて、はんだ接合技術を可
能とする。また、接合用兼保護用メタル膜は、バリアメ
タル膜の酸化を防ぎ、はんだ接合時のはんだの濡れ性を
良好な状態に保ち、コンタクトメタル膜は、配線材料と
３層構造の積層電極とを良好に密着させる。
【００２５】したがって、この発明によれば、ワイヤボ
ンディング技術に加えて、フリップチップ実装技術及び
はんだ接合技術が適用できるシリコンチップの電極構造
を提供することができる。請求項２の発明は、請求項１
の接続用兼保護用メタル膜上に、錫膜または錫を含んだ
はんだ膜を積層されているので、錫膜または錫を含んだ
はんだ膜の錫が、フリップチップ実装の場合には、シリ
コンチップ上にフリップチップ実装されるベアチップの
金バンプと金属間化合物を生成して、良好な接合状態を
実現させ、はんだ接合の場合にも、供給されたはんだ等
と良好な接合状態を実現させる。
【００２６】請求項３の発明は、請求項１の発明または
請求項２の発明において、コンタクトメタル膜としてチ
タン膜またはクロム膜またはアルミを主成分とする金属
膜を備え、バリアメタル膜としてニッケル膜を備え、接
合用兼保護用メタル膜として金膜を備えている。チタ
ン、クロム及びアルミは、アルミ電極用のコンタクトメ
タルとして性能面でも経済面でも加工面でも優れてい
る。ニッケルは、錫を含んだはんだによるはんだ接合の
ためのバリアメタルとして最適の金属であって、経済面
でも加工面でも優れている。金は、各種の接続技術に最
も適合する接続用メタルであって、バリアメタルの酸化
防止膜としても非常に優れており、その加工技術も確立
されている。
【００２７】したがって、請求項３に記載の各金属は、
それぞれの膜に要求されている機能を実現するのに最も
適している材料である。
【図面の簡単な説明】
【図１】この発明によるシリコンチップの電極構造の第
１の実施例の構成を示すシリコンチップの部分断面図
【図２】第２の実施例の構成を示すシリコンチップの部
分断面図
【図３】実施例の製造工程を示すシリコンチップの部分
断面図
【図４】従来技術によるシリコンチップの電極構造の一
例を示すシリコンチップの部分断面図
【図５】従来例に金バンプを形成した状態を示すシリコ
ンチップの部分断面図
【符号の説明】
１ シリコン基板 ２ アルミ電極 ３ 保護膜 ４ 金バンプ ５ 積層膜 5a 積層電極 51 アルミ膜 52 ニッケル膜 53 金膜 ６ フォトレジスト ７ はんだ膜 71 積層電極上のはんだ膜 72 フォトレジスト上のはんだ膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】アルミを主成分とする金属を配線材料とし
    て使用しているシリコンチップの電極構造であって、 アルミを主成分とする配線材料の上に、この材料との密
    着性に優れたコンタクトメタル膜と、はんだ溶融時のは
    んだとの相互反応による電極強度の低下を抑止するため
    のバリアメタル膜と、外部部材と接続するため及びバリ
    アメタル膜の酸化を防ぐための接続用兼保護用メタル膜
    と、を積層された３層構造の積層電極として備えてい
    る、 ことを特徴とするシリコンチップの電極構造。
  2. 【請求項２】請求項１の接続用兼保護用メタル膜上に、
    錫膜または錫を含んだはんだ膜を積層されている、 ことを特徴とするシリコンチップの電極構造。
  3. 【請求項３】コンタクトメタル膜としてチタン膜または
    クロム膜またはアルミを主成分とする金属膜を備え、 バリアメタル膜としてニッケル膜を備え、 接続用兼保護用メタル膜として金膜を備えている、 ことを特徴とする請求項１または請求項２に記載のシリ
    コンチップの電極構造。
JP2001288274A 2001-09-21 2001-09-21 シリコンチップの電極構造 Withdrawn JP2003100800A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001288274A JP2003100800A (ja) 2001-09-21 2001-09-21 シリコンチップの電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001288274A JP2003100800A (ja) 2001-09-21 2001-09-21 シリコンチップの電極構造

Publications (1)

Publication Number Publication Date
JP2003100800A true JP2003100800A (ja) 2003-04-04

Family

ID=19110950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001288274A Withdrawn JP2003100800A (ja) 2001-09-21 2001-09-21 シリコンチップの電極構造

Country Status (1)

Country Link
JP (1) JP2003100800A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146993A (ja) * 2007-12-12 2009-07-02 Canon Inc ボンディングパッド配置方法
JP2010535411A (ja) * 2007-07-30 2010-11-18 エヌエックスピー ビー ヴィ 応力緩衝半導体コンポーネント
JP2010272711A (ja) * 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010535411A (ja) * 2007-07-30 2010-11-18 エヌエックスピー ビー ヴィ 応力緩衝半導体コンポーネント
JP2009146993A (ja) * 2007-12-12 2009-07-02 Canon Inc ボンディングパッド配置方法
JP2010272711A (ja) * 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法

Similar Documents

Publication Publication Date Title
EP1032030B1 (en) Flip chip bump bonding
JP3138159B2 (ja) 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JP6406975B2 (ja) 半導体素子および半導体装置
US7764007B2 (en) Under bump metal film comprising a stress relaxation layer and a diffusion-resistant layer
KR20010090777A (ko) 구리 집적회로에서의 인터커넥션
JP2006210756A (ja) 電子装置及びその製造方法
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JP2014241320A (ja) 半導体装置、半導体装置の製造方法
TWI429790B (zh) 製造電子零件之方法
JP2008028112A (ja) 半導体装置の製造方法
JP2000357699A (ja) 半導体装置
JPH058570B2 (ja)
JP2003100800A (ja) シリコンチップの電極構造
JP2006505935A (ja) バンプ構造の接合によって接続される回路素子を備える装置
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
KR20020060307A (ko) 솔더 범프의 형성 방법
JP2003197666A (ja) 半導体装置およびその製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPS5850421B2 (ja) 薄膜回路
JPS63128648A (ja) 半導体装置
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
KR20020079136A (ko) 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
JPH05235003A (ja) 半田バンプ形成方法およびそのためのマスク
JPH1174298A (ja) はんだバンプの形成方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080929