JP2003087599A - 映像信号等のクロック同期装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＬＬといった大規模な回路を用いずに、固
定周波数のシステムクロックと入力信号との同期を図る
ことができ、また、その同期タイミングのジッタを低減
する。 【解決手段】 クロック同期装置１１は、アナログ映像
信号を所定の周波数のシステムクロックでサンプリング
した映像信号及び同期信号が入力される記憶回路１１
と、水平同期期間のクロック数を各水平同期期間毎に検
出するＨ同期期間クロック計数回路１４と、水平同期期
間のクロック数を垂直同期期間毎に平均化して平均クロ
ック数を算出して保持する平均クロック数保持回路２０
と、記憶回路１１に格納されている映像信号及び同期信
号の各水平同期期間に対してクロック点の追加又は削除
をして、各水平同期期間のクロック数を上記平均クロッ
ク数と一致させる出力制御回路１３とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、出力タイミングを
管理するための同期信号が含まれた信号（例えばアナロ
グテレビジョン信号）を、所定の周波数のシステムクロ
ックでサンプリングしてデジタル化し、そのサンプリン
グデータとシステムクロックとのクロック同期を確立す
るクロック同期装置に関するものである。

【０００２】

【従来の技術】近年、テレビジョン信号に対する信号処
理が、デジタル処理で行われることが一般的となってき
ている。例えば、ＮＴＳＣ方式のコンポジット映像信号
に対する輝度／クロマ分離処理やクロマ復調処理といっ
た信号処理がデジタル処理で行われている。

【０００３】テレビジョン信号をデジタル処理する場
合、まず、元のアナログ映像信号をサンプリングしてデ
ジタル化しなければならない。例えば、ＮＴＳＣ方式の
テレビジョン信号に対する信号処理を行う場合には、通
常、色副搬送波周波数ｆｓｃの４倍の周波数（４ｆｓ
ｃ）で元のアナログ信号がサンプリングされる。

【０００４】ＮＴＳＣ方式の映像信号のサンプリングク
ロックとして周波数が４ｆｓｃのクロックを用いた場
合、色副搬送波周波数ｆｓｃと水平同期周波数ｆｈとの
間の関係、並びに、色副搬送波周波数ｆｓｃと垂直同期
周波数ｆｖとの間の関係が、それぞれ以下のようにな
る。

【０００５】fsc = (455/2)*fh = (455/2)*(525/2)fv そして、これを４倍すると、 4*fsc = 910*fh = 455*525*fv となる。

【０００６】従って、ＮＴＳＣ方式の映像信号のサンプ
リングクロックとして周波数が４ｆｓｃのクロックを用
いると、１水平同期期間のサンプリング点の数が９１０
個、１垂直同期期間のサンプリング点の数が４５５*５
２５個とされた垂直及び水平同期期間のサンプリング点
数がそれぞれ整数となったデジタルの映像データを得る
ことができる。そのため、このような４ｆｓｃでサンプ
リングして得られたＮＴＳＣ方式の映像データは、メモ
リ上に展開しやすく、さらに、色搬送波周波数ｆｓｃに
対して１サンプル毎に９０°位相がずれるのでデジタル
フィルタリング処理等を非常に容易に行うことができ
る。

【０００７】ところで、このような４ｆｓｃのサンプリ
ングクロックを生成するには、アナログの映像信号のカ
ラーバーストを検出し、このカラーバーストに同期した
ｆｓｃのクロックをＰＬＬ（Phase Locked Loop）ルー
プを用いて一旦生成し、さらに、再度ＰＬＬループを用
いてこのｆｓｃクロックの周波数を４逓倍するといった
処理を行わなければならなかった。従って、４ｆｓｃの
クロックを生成するには、大きな規模の回路を必要とし
ていた。

【０００８】また、ＮＴＳＣ方式以外のＰＡＬ方式やＳ
ＥＣＡＭ方式といったアナログ標準映像信号に対して
は、データの水平と垂直の相関性が失われてしまうた
め、カラーバーストに同期したクロックを用いることが
できなかった。

【０００９】このようなＮＴＳＣ以外のＰＡＬ方式のよ
うな他の信号方式に対応するため、ｆｓｃよりも周波数
が十分高い、固定周波数のクロックをサンプリングクロ
ックとして用いることが提案されている。ｆｓｃよりも
十分高い周波数のサンプリングクロックを用いれば、カ
ラーバーストへの同期処理のためのＰＬＬループを必要
としなくとも、信号処理を行うことができ、回路規模が
小さくなる。例えば、このサンプリングクロックの周波
数としては、ＣＣＩＲ（ International Consultative
Commitee for Radio ）６０１勧告に基づくデジタル信
号規格の１３．５ＭＨｚが用いられる。この１３．５Ｍ
Ｈｚは、ＰＡＬ方式とＮＴＳＣ方式の水平同期周波数の
公倍数である。このため、１３．５ＭＨｚのサンプリン
グクロックを用いれば、ＮＴＳＣ及びＰＡＬのそれぞれ
の方式に対応した信号処理をすることができる。

【００１０】また、例えば、同ＮＴＳＣ方式の場合であ
っても、ｆｈとｆｖとの関係が前述の数式で表せないよ
うな非標準信号、例えばＶＴＲの再生信号やテレビジョ
ンゲームの映像信号の場合、同様に、データの水平と垂
直の相関性が失われてしまうため、カラーバーストに同
期したクロックを用いることができなかったので、以上
のような固定周波数のサンプリングクロックを用いる必
要があった。

【００１１】

【発明が解決しようとする課題】ところが、このような
固定周波数のサンプリングクロックを用いた場合であっ
ても、各水平同期期間内のサンプリング数が、少なくと
も１垂直同期期間内において一定である必要がある。す
なわち、水平同期の周波数に対して、サンプリングクロ
ックの周波数が整数倍となっている必要がある。

【００１２】例えば、図７に示すように、サンプリング
クロックの水平同期周波数がアナログ映像信号の水平同
期周波数に対して整数倍（例えばここでは９１０倍）、
すなわち、サンプリングクロックでアナログ映像信号を
サンプリングした際にフィールド内の各水平ラインのサ
ンプリング数が一定であったとする。

【００１３】このアナログ映像信号をデジタル処理をせ
ずそのまま表示すると、例えば、図８（Ａ）に示すよう
に、縦縞模様の表示がされるとする。

【００１４】サンプリングクロックでサンプリングした
映像データは、図８（Ｂ）に示すように、各水平ライン
内のサンプリング数が１フィールド内で全て９１０サン
プルで一定となる。

【００１５】そして、このようなサンプリングされた映
像データを画面上に表示すると、図８（Ｃ）に示すよう
に、アナログ映像信号をそのまま表示したときと同様の
縦縞模様の表示がされることとなる。

【００１６】これに対して、図９に示すように、サンプ
リングクロックの水平同期周波数がアナログ映像信号の
水平同期周波数に対して整数倍ではない、すなわち、サ
ンプリングクロックでアナログ映像信号をサンプリング
した際にフィールド内の各水平ラインのサンプリング数
が一定ではないとする。

【００１７】このようなアナログ映像信号をデジタル処
理をせずそのまま表示すると、例えば、図１０（Ａ）に
示すように、上記と同様に、縦縞模様の表示がされると
する。

【００１８】サンプリングクロックでサンプリングした
映像データは、図１０（Ｂ）に示すように、サンプリン
グ数が９１１個の水平ラインと、サンプル数が９１０個
サンプリング数の水平ラインとが、１フィールド内で交
互に並ぶようになる。

【００１９】そして、このようなサンプリングされた映
像データを画面上に表示すると、図１０（Ｃ）に示すよ
うに、画面中心から平均的に表示をしてしまい、水平ラ
イン間の映像にジッタが生じてしまう。

【００２０】このように、固定周波数のサンプリングク
ロックを用いた場合であっても、各水平同期期間内のサ
ンプリング数が、少なくとも１垂直同期期間内において
一定であるように、サンプリングクロックと入力映像信
号の同期を取る必要があった。

【００２１】また、アンテナの設置状況、周囲環境、或
いは移動受信等により、いわゆるマルチパスやフェージ
ングといった入力映像信号に時間的な揺らぎが生じてし
まう場合がある。このような場合、例えば、入力された
映像信号の水平同期期間が徐々に変動していったり、あ
る１つの水平ラインだけ周期が異なってしまったりした
映像信号が入力されてしまう。こういった場合にも、固
定周波数のサンプリングクロックを用いると、同様に、
水平ライン間の映像にジッタが生じるので、各水平同期
期間内のサンプリング数が、少なくとも１垂直同期期間
内において一定であるように、サンプリングクロックと
入力映像信号の同期を取る必要があった。

【００２２】本発明の目的は、例えば、ＰＬＬといった
大規模な回路を用いずに、固定周波数のシステムクロッ
クと入力信号との同期を図ることができ、また、その同
期タイミングのジッタを低減するクロック同期装置を提
供することにある。

【００２３】

【課題を解決するための手段】本発明のクロック同期装
置は、出力タイミングを管理するための同期信号が含ま
れた元信号を所定の周波数のクロックによってサンプリ
ングしたサンプリングデータが入力される入力部と、上
記サンプリングデータの各同期期間毎のサンプリング数
を上記同期信号に基づき検出するサンプリング数算出部
と、上記サンプリング数算出部により検出したサンプリ
ング数に基づき、複数の同期期間のサンプリング数を平
均化して平均サンプリング数を算出する平均サンプリン
グ数算出部と、上記入力部に入力されたサンプリングデ
ータの各同期期間に対してサンプリング点の追加又は削
除をして、各同期期間内のサンプリング数を上記平均サ
ンプリング数と一致させるサンプリング数制御部とを備
える。

【００２４】本発明のクロック同期装置では、所定の周
波数のクロックでサンプリングされた元信号に対して、
同期期間内のサンプリング数の平均値を所定の時間単位
毎に求め、各同期期間内のサンプリング数がその平均値
と一致するようにサンプリング点の追加又は削除する。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態とし
て、本発明が適用されたコンポジット映像信号の復調装
置について説明をする。本実施の形態の復調装置は、例
えば、デジタル処理によって、ＮＴＳＣやＰＡＬ方式の
コンポジット映像信号から輝度（Ｙ）信号及び色差（Ｃ
ｒ／Ｃｂ）信号を復調する装置である。

【００２６】図１に本発明の実施の形態の復調装置１の
ブロック図を示す。

【００２７】復調装置１は、アナログ／デジタルコンバ
ータ（Ａ／Ｄコンバータ）２と、同期分離部３と、同期
タイミング調整部４と、デジタル映像処理部５と、クロ
ック発生部６とを備えている。

【００２８】Ａ／Ｄコンバータ２には、外部から供給さ
れたＮＴＳＣ方式のアナログのコンポジット映像信号が
入力される。Ａ／Ｄコンバータ２は、入力されたコンポ
ジット映像信号を、クロック発生部６から供給されるシ
ステムクロックCLKでサンプリングして、デジタルデー
タに変換する。クロック発生部６から発生されるシステ
ムクロックCLKの周波数は、例えば、ＣＣＩＲ６０１勧
告に基づくデジタル信号規格の１３．５ＭＨｚの固定周
波数のクロックである。Ａ／Ｄコンバータ２から出力さ
れたデジタルのコンポジット映像信号は、同期分離部３
に供給される。

【００２９】同期分離部３は、入力されたコンポジット
映像信号から垂直同期信号（Ｖ）及び水平同期信号
（Ｈ）を抽出し、映像信号と、同期信号（垂直同期信号
Ｖ，水平同期信号Ｈ）とを分離する。なお、映像信号及
び同期信号は、サンプリングタイミングが同時で、各サ
ンプリング点が一対一で対応した状態で分離される。分
離された映像信号及び同期信号（Ｖ，Ｈ）は、同期タイ
ミング調整部４に供給される。

【００３０】同期タイミング調整部４は、入力された映
像信号の水平同期期間（Ｈ期間）のクロック数を、各水
平ライン毎に調整して、１フィールド内の各水平ライン
のクロック数が全て同一となるようにして出力する。ま
た、この映像信号のクロック数の調整にあわせて、同期
信号（Ｖ，Ｈ）に対しても、同様にクロック数を一定化
する。なお、ここで、クロック数とは、システムクロッ
クCLKのクロック数である。このクロック数は、映像信
号及び同期信号がシステムクロックCLKでサンプリング
されていることから、映像信号及び同期信号のサンプリ
ング数と一致することとなる。１フィールド内の全ての
水平ラインのクロック数が同一とされた映像信号及び同
期信号は、デジタル映像処理部５に供給される。

【００３１】デジタル映像処理部５は、コンポジット映
像信号を輝度信号とクロマ信号に分離する輝度／クロマ
分離処理、クロマ信号から色差信号（Ｃｒ／Ｃｂ）を復
調するクロマデコード処理等を行い、輝度信号及び色差
信号（Ｃｒ／Ｃｂ）を出力する。

【００３２】つぎに、同期タイミング調整部４について
説明する。

【００３３】同期タイミング調整部４は、図２に示すよ
うに、記憶回路１１と、入力制御回路１２と、出力制御
回路１３と、Ｈ同期期間クロック計数回路１４と、差分
検出回路１５と、差分累積回路１６と、Ｖ同期期間Ｈ本
数計数回路１７と、平均差分算出回路１８と、ヒステリ
シス判断回路１９と、平均クロック数保持回路２０とを
備えている。

【００３４】記憶回路１１は、入力された映像信号及び
同期信号（垂直同期信号及び水平同期信号）を一時的に
記憶し、記憶している映像信号及び同期信号を出力す
る。

【００３５】入力制御回路１２は、映像信号及び同期信
号の記憶回路１１への入力制御を行う。出力制御回路１
３は、記憶回路１１に記憶された映像信号及び同期信号
の出力制御を行う。

【００３６】Ｈ同期期間クロック計数回路１４は、水平
同期信号Ｈの開始エッジ（立ち下がりエッジ）から、次
の水平同期信号の開始エッジまでの、システムクロック
CLKのクロック数をカウントする。つまり、Ｈ同期期間
クロック計数回路１４は、映像信号の各水平ライン期間
のクロック数（サンプリング数）をカウントすることと
なる。１水平ライン期間のクロック数は、差分検出回路
１５に供給される。

【００３７】差分検出回路１５は、平均クロック数保持
回路２０に保持されている平均クロック数と、Ｈ同期期
間クロック計数回路１４により算出された１水平ライン
期間のクロック数との差を演算する。平均クロック数
は、水平ラインのクロック数を１フィールド内で平均化
した値である。この差分クロック数は、各水平ライン毎
に求められる。この差分クロック数は、出力制御回路１
３及び差分累積回路１６に供給される。

【００３８】差分累積回路１６は、垂直同期信号Ｖの開
始エッジ（立ち下がりエッジ）から、次の垂直同期信号
の開始エッジ（立ち下がりエッジ）まで、差分クロック
数を累積加算する。すなわち、差分累積回路１６は、１
フィールド期間の累積差分クロック数を算出する。１フ
ィールド期間の累積差分クロック数は、平均差分算出回
路１８に供給される。

【００３９】Ｖ同期期間Ｈ本数計数回路１７は、垂直同
期信号Ｖの開始エッジ（立ち下がりエッジ）から、次の
垂直同期信号の開始エッジまでの、水平同期信号Ｈの開
始エッジの数をカウントする。つまり、Ｖ同期期間Ｈ本
数計数回路１７は、１フィールド内の水平ラインの本数
をカウントすることとなる。１フィールド内の水平ライ
ン本数は、平均差分算出回路１８に供給される。

【００４０】平均差分算出回路１８は、１フィールド分
の累積差分クロック数を、１フィールド分のライン本数
で除算して、平均化した差分クロック数を算出する。平
均差分算出回路１８は、平均差分クロック数を、１フィ
ールド毎に算出して出力する。算出した平均差分クロッ
ク数は、ヒステリシス判断回路１９に供給される。

【００４１】ヒステリシス判断回路１９は、平均差分ク
ロック数の絶対値が所定値以上であるか否かを判断す
る。ヒステリシス判断回路１９は、平均差分クロック数
の絶対値が所定値以下であると判断した場合には、平均
クロック数保持回路２０に保持されている平均クロック
数の値を更新せずにそのままにしておく。一方、平均差
分クロック数の絶対値が所定値以上であると判断した場
合には、元々平均クロック数保持回路２０が保持してい
る旧平均クロック数と平均差分算出回路１８から出力さ
れた平均差分クロック数とを加算し、加算した差分クロ
ック数を例えば四捨五入等により整数化し、その整数化
した値を新しい平均クロック数として平均クロック数保
持回路２０に格納して、平均クロック数保持回路２０に
保持されている平均クロック数を更新する。なお、平均
クロック数の書き換え更新は、１フィールド単位で行わ
れ、また、有効映像期間中には行われない。

【００４２】平均期間数保持回路２０は、ヒステリシス
判断回路１９から更新された平均クロック数を保持し、
ヒステリシス判断回路１９の制御に従いその値を変更す
る。平均期間数保持回路２０に保持されている平均クロ
ック数は、差分検出回路１５に供給される。

【００４３】以上のように算出される平均クロック数
は、水平ラインのクロック数を、１フィールド内で平均
化した値である。この値は、クロック数の整数倍の値、
つまり、整数として出力される。また、差分クロック数
は、１水平ラインのクロック数から上記平均クロック数
を減算した値である。すなわち、この差分クロック数に
は、各水平ライン毎の平均値からの誤差量が示されてい
る。１水平ラインのクロック数は、整数で表されるた
め、この差分クロック数も同様に整数で表される。

【００４４】つぎに、入力制御回路１２及び出力制御回
路１３による映像信号及び同期信号の記憶回路１１に対
する入出力制御動作について説明をする。

【００４５】入力制御回路１２は、システムクロックCL
Kの１クロック毎に、映像信号を１サンプル及び同期信
号を１サンプル、記憶回路１１に入力する。すなわち、
入力制御回路１２は、記憶回路１１に対して１つのクロ
ックタイミングで映像信号又は同期信号のいずれか一方
のみを入力するといったことをせずに、１タイミングで
一対のデータを入力する。入力制御回路１２は、この映
像信号及び同期信号の各サンプルデータの記憶回路１１
上の格納アドレスを管理し、その管理情報を出力制御回
路１３に引き渡す。

【００４６】出力制御回路１３は、記憶回路１１に入力
された映像信号及び同期信号がオーバーフロー及びアン
ダーフローしないように例えば１フィールド期間分ディ
レイさせたのち、システムクロックCLKの１クロックに
同期させて映像信号及び同期信号の両者を１サンプルず
つ出力する。すなわち、出力制御回路１３は、記憶回路
１１から１つのクロックタイミングで映像信号又は同期
信号のいずれか一方のみを出力するといことをせずに、
１タイミングで一対のデータを出力する。

【００４７】ここで、出力制御回路１３は、入力制御回
路１２からの格納アドレスの管理情報に基づき、映像信
号及び同期信号の各サンプルを入力順序に従い出力して
いくことを基本とするが、差分検出回路１５から出力さ
れる差分クロック数に応じて、以下のような出力調整を
行う。

【００４８】まず、出力制御回路１３には、差分検出回
路１５から差分クロック数が、各水平ライン毎に入力さ
れる。この差分クロック数は、各水平ラインのクロック
数から、平均クロック数保持回路２０に保持されている
平均クロック数を減算した値である。すなわち、差分ク
ロック数が正の値である場合には、図３に示すように当
該ラインのクロック数が平均クロック数よりも多く、負
の値である場合には、図４に示すように当該ラインのク
ロック数が平均クロック数よりも少ない。

【００４９】出力制御回路１３は、差分クロック数の値
が正である場合、図５に示すように、該当するラインの
終端部分において、差分クロック数で示されたサンプル
分のデータを出力せず、削除をする。一方、出力制御回
路１３は、差分クロック数の値が負である場合、図６に
示すように、該当するラインの最終サンプルのデータ
を、差分クロック数で示されたサンプル分繰り返し出力
する。

【００５０】出力制御回路１３は、以上のように差分ク
ロック数に応じて、映像信号及び同期信号の該当するラ
インのサンプル数を、平均クロック数と一致させる。な
お、追加又は削除するデータは、有効映像期間以外のデ
ータとする。有効映像期間以外の信号は、画像として表
示されないため、追加及び削除をしたとしても、画質に
対しては影響を及ぼさない。

【００５１】つぎに、ヒステリシス判断回路１９のヒス
テリシス判断について説明をする。

【００５２】本同期タイミング調整部４では、各フィー
ルド毎に平均クロック数を更新するように制御している
が、次のフィールドで用いる平均クロック数が、前フィ
ールドで用いた平均クロック数から、所定の値以上の変
化量がなければ、その値を変更せずに前フィールドで用
いた平均クロック数をそのまま用いている。すなわち、
その更新判断に所定量のヒステリシスを持たせている。

【００５３】平均クロック数の値は、整数値で示されて
いる。このため、平均差分算出回路１８で求められた平
均差分クロック数の値が小数点以下の値を含んでいた場
合、四捨五入等の処理を行い、整数値化をする。

【００５４】例えば、前フィールドの平均クロック数ａ
であり、そのときの平均差分クロック数が０．５であっ
たとすると、当該前フィールドの実際の平均クロック数
は（ａ＋０．５）となる。これを小数点以下で四捨五入
すると、現フィールドの平均クロック数ｂは、（ａ＋
１）となる。従って、この同期タイミング調整部４から
出力される画像の水平ラインのクロック数は、（ａ＋
１）に平均化される。

【００５５】もし、このまま水平ラインの実際の平均ク
ロック数が変わらずに（ａ＋０．５）のまま処理が進む
と、さらに次の新たなフィールドで求められる平均差分
クロックの値は、（ａ＋０．５）−（ａ＋１）＝−０．
５となる。これを小数点以下で四捨五入して次の新たな
フィールドの平均クロック数を求めると、ａとなる。従
って、次の新たなフィールドの出力画像の水平ラインの
クロック数は、ａに平均化される。

【００５６】このような場合、ヒステリシスを持たずに
平均クロック数をフィールド毎に更新していくと、水平
ラインのクロック数がａと（ａ＋１）とを交互に繰り返
し変化してしまい、いわゆるフリッカーのような出力ノ
イズが発生する。

【００５７】そのため、例えば、平均差分クロックの値
が“±１．２５”以上の変化がなければ平均クロックを
更新しない、といったように、ヒステリシスもたすこと
により、フリッカーのような出力変動を抑えている。

【００５８】以上のように本発明の実施の形態では、シ
ステムクロックでサンプリングされた映像信号及び同期
信号に対して、水平ラインのサンプリング数の平均値を
フィールド毎に求め、各水平ラインのサンプリング数が
その平均値と一致するようにサンプリング点の追加又は
削除する。

【００５９】このことにより、本実施の形態では、例え
ば、ＰＬＬやオーバーサンプリング回路といった大規模
な回路を用いずに、固定周波数のシステムクロックと入
力信号との同期を図ることができ、また、その同期タイ
ミングのジッタを低減することができる。

【００６０】さらに、本実施の形態では、アナログ回路
を用いずにデジタル回路のみで構成することができ、ま
た、周波数の制御が不要であるので他の回路で用いてい
るクロックを使用することができるので、他のデジタル
処理装置との親和性が高く、これらの回路と１チップで
組み合わせて製造することが容易となる。

【００６１】なお、本発明の実施の形態として、ＮＴＳ
Ｃ方式の映像信号の復調装置に本発明を適用した例を示
したが、本発明は映像信号に対するクロック同期回路に
限らず、時間軸上出力基準となる同期信号が含まれたデ
ジタルデータを扱うシステムのクロック同期装置に適用
してもよい。

【００６２】

【発明の効果】本発明のクロック同期装置では、所定の
周波数のクロックでサンプリングされた元信号に対し
て、同期期間内のサンプリング数の平均値を所定の時間
単位毎に求め、各同期期間内のサンプリング数がその平
均値と一致するようにサンプリング点の追加又は削除す
る。

【００６３】このことにより、本発明のクロック同期装
置では、例えば、ＰＬＬやオーバーサンプリング回路と
いった大規模な回路を用いずに、固定周波数のシステム
クロックと入力信号との同期を図ることができ、また、
その同期タイミングのジッタを低減することができる。

【００６４】さらに、本クロック同期装置では、アナロ
グ回路を用いずにデジタル回路のみで構成することがで
き、また、周波数の制御が不要であるので他の回路で用
いているクロックを使用することができるので、他のデ
ジタル処理装置との親和性が高く、これらの回路と１チ
ップで組み合わせて製造することが容易となる。

【図面の簡単な説明】

【図１】本発明の実施の形態の映像信号の復調装置のブ
ロック構成図である。

【図２】上記復調装置内の同期タイミング調整部のブロ
ック構成図である。

【図３】差分クロック数が正の値である場合の平均クロ
ック数と入力信号の水平ラインの終端の関係を示す図で
ある。

【図４】差分クロック数が負の値である場合の平均クロ
ック数と入力信号の水平ラインの終端の関係を示す図で
ある。

【図５】差分クロック数が正の値である場合における水
平ラインの終端部分のサンプルの削除について説明する
ための図である。

【図６】差分クロック数が正の値である場合における水
平ラインの終端部分のサンプルの追加について説明する
ための図である。

【図７】各水平ラインのサンプリング数がフィールド内
で一定である映像信号データについて説明するための図
である。

【図８】図７に示した映像信号を表示する場合のライン
間の関係について説明するための図である。

【図９】各水平ラインのサンプリング数がフィールド内
で一定でない映像信号データについて説明するための図
である。

【図１０】図９に示した映像信号を表示する場合のライ
ン間の関係について説明するための図である。

【符号の説明】

１ 復調装置、２ アナログ／デジタルコンバータ、３
同期分離部、４ 同期タイミング調整部、５ デジタ
ル信号処理部、６ クロック発生部、１１ 記憶回路、
１２ 入力制御回路、１３ 出力制御回路、１４ Ｈ同
期期間クロック計数回路、１５ 差分検出回路、１６
差分累積回路、１７ Ｖ同期期間Ｈ本数計数回路、１８
平均差分算出回路、１９ ヒステリシス判断回路、２
０ 平均クロック数保持回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C020 AA11 AA40 CA13 CA20 5C066 CA01 DC01 DC06 DD07 GA13 GA14 GA20 HA01 KA11 KB05 KD06 KE02 KE05 KE09 KE19 KE24 KG08 5K047 AA06 AA15 DD02 GG09 GG47

Claims (7)

【特許請求の範囲】
1. 【請求項１】 出力タイミングを管理するための同期信
   号が含まれた元信号を所定の周波数のクロックによって
   サンプリングしたサンプリングデータが入力される入力
   部と、 上記サンプリングデータの各同期期間毎のサンプリング
   数を上記同期信号に基づき検出するサンプリング数算出
   部と、 上記サンプリング数算出部により検出したサンプリング
   数に基づき、複数の同期期間のサンプリング数を平均化
   して平均サンプリング数を算出する平均サンプリング数
   算出部と、 上記入力部に入力されたサンプリングデータの各同期期
   間に対してサンプリング点の追加又は削除をして、各同
   期期間内のサンプリング数を上記平均サンプリング数と
   一致させるサンプリング数制御部とを備えるクロック同
   期装置。
2. 【請求項２】 上記入力部は、上記サンプリングデータ
   をメモリに入力し、 上記サンプリング数制御部は、上記メモリへの入力順序
   に従って上記メモリから各サンプリング点のデータを出
   力し、サンプリング点の削除時には削除対象となるサン
   プリング点のデータの出力は行わず、サンプリング点の
   追加時には任意のサンプリング点のデータを複数回上記
   メモリから出力するか或いは任意の値を出力することを
   特徴とする請求項１記載のクロック同期装置。
3. 【請求項３】 上記平均サンプリング数算出部は、上記
   同期期間の整数倍の所定間隔毎に上記平均サンプリング
   数を算出し、 新たな所定間隔内で算出した平均サンプリング数が、当
   該新たな所定間隔の前の所定間隔における平均サンプリ
   ング数よりも、一定範囲以上差がないときには、新たな
   所定間隔における平均サンプリング数を前の所定間隔に
   おける平均サンプリング数と同一の値とすることを特徴
   とする請求項１記載のクロック同期装置。
4. 【請求項４】 アナログ映像信号を所定の周波数のシス
   テムクロックでサンプリングした映像データが入力され
   る入力部と、 上記映像データの水平同期期間のサンプリング数を各水
   平同期期間毎に検出するサンプリング数検出部と、 上記サンプリング数検出部により検出した水平同期期間
   のサンプリング数を垂直同期期間毎に平均化して平均サ
   ンプリング数を算出する平均サンプリング数算出部と、 上記入力部に入力された映像データの各水平同期期間に
   対してサンプリング点の追加又は削除をして、各水平同
   期期間のサンプリング数を上記平均サンプリング数と一
   致させるサンプリング数制御部とを備えるクロック同期
   装置。
5. 【請求項５】 上記入力部は、上記映像データをメモリ
   に入力し、 上記サンプリング数制御部は、入力順序に従って上記メ
   モリから各サンプリング点のデータを出力し、サンプリ
   ング点の削除時には削除対象となるサンプリング点のデ
   ータの出力は行わず、サンプリング点の追加時には任意
   のサンプリング点のデータを複数回上記メモリから出力
   するか或いは任意の値を出力することを特徴とする請求
   項４記載のクロック同期装置。
6. 【請求項６】 上記平均サンプリング数算出部は、有効
   映像期間以外の期間で上記平均サンプリング数の更新を
   行い、さらに、平均サンプリング数の更新は１垂直同期
   期間に１回とすることを特徴とする請求項４記載のクロ
   ック同期装置。
7. 【請求項７】 上記平均サンプリング数算出部は、垂直
   同期期間毎に上記平均サンプリング数を算出し、 新たな垂直同期期間で算出した平均サンプリング数が、
   当該新たな垂直同期期間の前の垂直同期期間における平
   均サンプリング数よりも、一定範囲以上差がないときに
   は、新たな垂直同期期間における平均サンプリング数を
   前の垂直同期期間における平均サンプリング数と同一の
   値とすることを特徴とする請求項６記載のクロック同期
   装置。