JP2003087091A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003087091A
JP2003087091A JP2001280516A JP2001280516A JP2003087091A JP 2003087091 A JP2003087091 A JP 2003087091A JP 2001280516 A JP2001280516 A JP 2001280516A JP 2001280516 A JP2001280516 A JP 2001280516A JP 2003087091 A JP2003087091 A JP 2003087091A
Authority
JP
Japan
Prior art keywords
substrate
passive element
chip
circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001280516A
Other languages
English (en)
Other versions
JP3744828B2 (ja
Inventor
Takahisa Kawai
貴久 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2001280516A priority Critical patent/JP3744828B2/ja
Priority to US10/241,522 priority patent/US6642617B2/en
Publication of JP2003087091A publication Critical patent/JP2003087091A/ja
Application granted granted Critical
Publication of JP3744828B2 publication Critical patent/JP3744828B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ上にＳＡＷデバイスを搭載する
半導体装置において、インピーダンス整合に優れ、かつ
抵抗損失の少ない大出力高周波回路を実現する。 【解決手段】 下面が接地電位２ｂとされた半絶縁性化
合物半導体基板２ａの上面に伝送線路４ｃを含む受動素
子回路４が形成された受動素子チップ２の上に、ＳＡＷ
デバイスチップ３を搭載する。伝送線路４ｃの幅を広く
しても、基板２ａ厚を厚くすることで特性インピーダン
スを高く維持することができるので、伝送線路の抵抗を
小さくできかつＳＡＷデバイスとの整合がとりやすい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＳＡＷデバイスを
搭載した高出力高周波回路用の半導体装置、とくに携帯
無線通信用の送受信回路に用いられる半導体装置に関す
る。
【０００２】
【従来の技術】携帯無線通信端末では、受信信号の分離
あるいは送信時の不要信号抑制等のためにＳＡＷフィル
タ及びＳＡＷデュプレクサ等のＳＡＷデバイス（弾性表
面波素子）が用いられる。このＳＡＷデバイスが形成さ
れたチップを高周波回路が形成された回路基板上に搭載
することで、送受信用半導体装置の小型化を図る試みが
特開平８−２７４５７５号公報に開示されている。以
下、この公報に開示された半導体装置に用いられている
回路基板について説明する。
【０００３】図４は従来例断面図であり、高周波回路が
形成されたＳｉ基板上にＳＡＷデバイスチップを搭載し
た回路基板を表している。この回路基板は、図４を参照
して、Ｓｉ基板３０表面に絶縁膜３１を形成し、その絶
縁膜３１上に受動素子パターン３３及びコンデンサ３５
が設けられる。この受動素子パターン３３は、薄膜抵
抗、薄膜コンデンサ又は薄膜インダクタンス等の受動素
子からなり、絶縁膜３１上に形成されたパッド３２に電
気的に接続されている。
【０００４】ＳＡＷデバイスチップ３は、表面弾性波素
子パターンを構成する櫛形電極を下向きにして、バンプ
３４によりパッド３２上に接合されて、受動素子パター
ン３３上方に搭載される。この回路基板は、ＳＡＷデバ
イスが形成されたＳＡＷデバイスチップ３をＳｉ基板３
０上に直接搭載するから、ＳＡＷデバイスチップ３を専
用ケースに収容する必要がなく、送受信用半導体装置を
小型にすることができる。また、ＳＡＷデバイスチップ
３を発熱の少ない受動素子パターン３３上に形成するた
め、温度依存性が大きなＳＡＷデバイスチップ３の特性
変動を抑制することができる。
【０００５】上述した回路基板は、Ｓｉに代えてセラミ
ック、ガラス又はサファイヤ等とすることができる。し
かし、これらの絶縁性基板は、物理的及び化学的性質、
例えば比熱及び表面荒さ等が半導体とは大差があるた
め、受動素子を形成するためのＣＶＤ（化学的気相堆
積）条件が半導体上へのＣＶＤ条件とは大きく異なる。
また、基板のエッチング等の加工条件も半導体とは異な
る。このため、これらの基板を用いては、半導体プロセ
スにより受動素子を形成することが難しい。
【０００６】
【発明が解決しようとする課題】携帯無線装置、例えば
携帯電話の如き移動体通信端末として用いられる装置で
は、８００ＭＨｚ〜１．９ＧＨｚ程度の高周波を大電力
で取り扱う必要があり、かかる大出力高周波回路を電力
効率を損なうことなく高密度に集積することが要求され
ている。
【０００７】本発明は、ＳＡＷデバイスが形成されたチ
ップを直接回路基板上に搭載して小型化を図ると同時
に、優れたインピーダンス整合特性と低い抵抗損失とを
有する高周波回路を実現することで、小型でかつ高出力
の高周波信号を効率よく取り扱うことができる半導体装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】図１は本発明の実施形態
例平面図であり、受動素子チップ上にＳＡＷデバイスが
搭載された半導体装置を表している。図２は図１のＡＢ
断面図である。本発明では、図１及び図２を参照して、
受動素子チップ２上面側にＳＡＷデバイスチップ３が搭
載される。この受動素子チップ２は、半絶縁性の化合物
半導体を基板２ａとし、その基板２ａ上面側に設けられ
た伝送線路４ｃを少なくとも含む受動素子回路４を有す
る。この基板２ａの下面（裏面）側は、例えば接地電極
が設けられて導電性にされ接地電位２ｂに保持される。
伝送線路４ｃは、基板２ａ下面側の接地電位２ｂを一方
の電極とする分布定数回路からなる線路、例えばマイク
ロストリップラインを構成する。このように、伝送線路
４ｃを用いることにより、８００ＭＨｚ〜１．９ＧＨｚ
での高周波帯域において優れたインピーダンス整合特性
を実現することができる。
【０００９】本発明の構成では、受動素子回路４を搭載
する基板２ａが半絶縁性の化合物半導体、例えば半絶縁
性のＩｎＰ又はＧａＡｓからなる。このため、基板２ａ
を挟んで基板２ａの上下面側にそれぞれ設けられた伝送
線路４ｃ及び接地電位２ｂを用いて分布定数回路が構成
される。かかる伝送線路４ｃの特性インピーダンスは、
伝送線路４ｃと接地電位２ｂ間の距離に比例し、伝送線
路４ｃの幅に反比例する。化合物半導体基板２ａは必要
に応じて容易に厚く加工することができる。このため、
伝送線路４ｃ幅を広く設計しても基板２ａを厚くするこ
とで、伝送線路４ｃの特性インピーダンスを上昇させ容
易に所望の値に調整することができる。即ち、特性イン
ピーダンスの低下を回避しつつ、伝送線路４ｃの幅を広
くすることができる。このように、幅広の伝送線路４ｃ
であってもその特性インピーダンスを所望の値に精密に
調整することができるので、大電力を扱える広い線幅を
有しかつインピーダンス整合特性に優れた高周波回路を
実現することができる。
【００１０】また、受動素子回路４を搭載する基板２ａ
を化合物半導体基板としたので、受動素子回路４を通常
の半導体装置の製造工程（半導体プロセス）と同様の条
件で形成することができる。例えば、受動素子回路４の
薄膜を、ＧａＡｓ基板上にトランジスタ回路を形成する
と同一条件のＣＶＤ又はエッチング工程により形成する
ことができる。さらに、セラミック等の絶縁性基板とは
異なり、半導体基板はエッチング等の加工が容易である
から、基板２ａを貫通するビアを形成しやすい。このた
め、ビアの配置が容易になり回路設計の自由度が増加す
る。加えて、化合物半導体は誘電率が高いので、その上
に形成された伝送線路の単位長当たりのインダクタンス
が大きい。従って、伝送線路を短くすることができる。
【００１１】なお、Ｓｉ基板は半導体プロセスを利用で
きるが、本発明の受動素子回路４の基板２ａとして用い
ることはできない。これは、Ｓｉ基板の絶縁性が低く、
基板の上下面間で分布定数回路を有する伝送線路を構成
することができないからである。従って、上述した従来
例のようにＳｉ基板上に絶縁膜を介して受動素子を設け
る必要がある。これでは、受動素子として伝送線路を適
用しようとすると、接地電位にあるＳｉ基板と伝送線路
との間隔は極めて薄い絶縁膜の厚さに限定される結果、
伝送線路の特性インピーダンスが小さくなり、十分なイ
ンピーダンス整合をとることが困難になる。この問題を
回避するため、伝送線路を細くして特性インピーダンス
を大きくすると抵抗損失が増大し、大電力の信号を取り
扱うことができない。本発明によれば、上述したように
インピーダンス不整合による損失および伝送線路の抵抗
損失が少ないので、高効率で大出力高周波信号を扱える
受動素子回路が実現される。
【００１２】本発明の受動素子回路４は、抵抗素子、容
量素子及びインダクタ素子等の受動素子を含む回路であ
り、トランジスタ及びダイオード等の能動素子を含まな
い。抵抗素子として薄膜抵抗、容量素子としてＭＩＭキ
ャパシタ、あるいはインダクタ素子としてスパイラル若
しくはメアンダインダクタを用いることができる。な
お、受動素子回路４は、伝送線路４ｃのみから構成され
てもよい。さらに、基板２ａを貫通して基板２ａ上下面
に形成されたパターンを接続するビアを含むことができ
る。例えば、接地電位に接続される基板２ａ上面の配線
又は伝送線路と基板２ａ下面の接地電位とを接続するビ
アである。ＳＡＷデバイスには、例えばフィルタ又はデ
ュプレクサが用いられる。
【００１３】本発明の上述した構成に加えて、図１及び
図２を参照して、さらに能動素子チップ１０を受動素子
チップ２へ接続することができる。この接続は、両チッ
プ１０、２間を断熱するために、例えばワイヤボンデン
グによりなされる。能動素子チップ１０は、半導体基板
１２ａ、例えばＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板
又はＳｉ基板、上に発熱の大きな能動素子、例えばＦＥ
Ｔ、ＨＥＭＴ、Ｓｉバイポーラトランジスタ及びＨＢＴ
（ヘテロ接合バイポーラトランジスタ）等が形成された
チップであり、整合回路１１ｂ等の受動素子からなる回
路が含まれても差し支えない。このように、発熱の大き
な能動素子を搭載する能動素子チップ１０を、ＳＡＷデ
バイスチップ３を搭載する受動素子チップから分離する
ことで、温度変動に鋭敏なＳＡＷデバイスへの熱的影響
を少なくすることができる。なお、この能動素子チップ
１０を受動素子チップ２とともに同一パッケージ内に収
容することもできる。
【００１４】
【発明の実施の形態】本発明を、８００ＭＨｚ〜１．９
ＧＨｚ帯の携帯無線端末の高周波電力増幅用半導体装置
に適用した実施形態例を用いて説明する。図３は、本発
明の実施形態例回路図であり、電力増幅回路を表してい
る。本実施形態例の電力増幅回路は、図３を参照して、
入力端子５ａに入力された高周波入力信号を、ＳＡＷフ
ィルタ３ａ及び整合回路４ａを通して半導体増幅回路１
１に出力する。増幅回路１１の出力は、負荷とのインピ
ーダンス整合回路４ｂを通して出力端子５ｄに出力され
る。ここで整合回路４ａ、４ｂは、ともに伝送線路を回
路素子として含む受動素子回路４である。
【００１５】本実施形態例の半導体装置は、図１及び図
２を参照して、一つのモジュールパッケージ内に受動素
子チップ２と能動素子チップ１０とをモジュール基体２
０上に搭載して収容する。受動素子チップ２は、半絶縁
性のＧａＡｓを基板２ａとする。その基板２ａ下面には
接地電極が形成され接地電位２ｂに保持される。また基
板２ａ上面には、インピーダンス整合回路４ａ、４ｂ
と、端子５ａ〜５ｄパターンが設けられる。端子５ａは
半導体装置の外部からの入力信号端子であり、整合回路
４ａ内に設けられたパッド４ｄに接続されている。整合
回路４ａ内には他のパッド４ｄが設けられ、ＳＡＷデバ
イスチップ３上に形成されたＳＡＷデバイスは、これら
のパッド４ｄ上に接合されたバンプ６、７を介して整合
回路４ａと接続される。端子５ｂ、５ｃは能動素子チッ
プ１０との接続用端子であり、能動素子チップ１０上に
設けられた端子１５ａ、１５ｂとワイヤ６により接続さ
れる。端子５ｄは負荷への接続用端子である。
【００１６】整合回路４ａ、４ｂは、いずれも接地電位
２ｂとの間で構成される伝送線路４ｃを用いた分布定数
回路を有する。整合回路４ａは、ＳＡＷデバイスチップ
３の出力インピーダンスを増幅回路１１のより低い入力
インピーダンスに変換するために設けられる。この整合
回路４ａ中に含まれる伝送線路４ｃは、伝送線路４ｃの
抵抗損失が十分小さくなるように、例えば１００μｍ幅
のパターンで設計される。同時に、特性インピーダンス
がＳＡＷデバイスの出力インピーダンスに整合するよう
に、ＧａＡｓ基板２ａの厚さを１００μｍとする。他
方、整合回路４ｂは、増幅回路１１の出力インピーダン
スをこれより高い、例えば５０Ω程度の負荷インピーダ
ンスに整合する。このため、伝送線路４ｃを例えば１０
０μｍ程度の広い幅のパターンで形成し、特性インピー
ダンスを低くするとともに伝送線路４ｃの抵抗を小さく
して大電力信号取り扱い時の損失を少なくする。
【００１７】このように、伝送線路４ｃの幅を広くして
も特性インピーダンスを高くすることができるので、整
合特性を損なうことなく抵抗損失の少ない整合回路を実
現することができる。能動素子チップ１０は、各種トラ
ンジスタが形成される半導体、例えばＳｉ、ＧａＡｓ、
ＩｎＰ、ＧａＮ等を基板１２ａとし、基板１２ａ上に形
成された増幅回路１１を有する。この増幅回路１１は、
２つのトランジスタ増幅段１１ａ、１１ｃと１つの整合
回路１１ｂからなる。トランジスタ増幅段１１ａは、前
置増幅回路であり、端子１５ａに入力された受動素子チ
ップ２上の整合回路４ａの出力を増幅し、整合回路１１
ｂを通してトランジスタ増幅段１１ｃへ出力する。
【００１８】トランジスタ増幅段１１ｃは、電力増幅回
路であり、端子１５ｂから受動素子チップ２上の整合回
路４ｂに出力される。さらに、上述したように整合回路
４ｂから端子５ｄを通してアンテナ等の負荷に出力され
る。このように、整合回路４ｂを受動素子チップ４上に
設けることにより、伝送線路４ｃの特性インピーダンス
を低下することなく幅広の伝送線路４ｃを使用すること
ができるので、比較的インピーダンスの高い負荷に対し
ても高出力の高周波信号を高効率で出力することができ
る。
【００１９】
【発明の効果】本発明によれば、高い特性インピーダン
スを有する幅広の伝送線路を形成し、この伝送線路を用
いてＳＡＷデバイスと良好にインピーダンス整合する受
動素子回路を半導体プロセスを用いて製造することがで
きる。このため、高出力高周波信号を高効率で送信又は
受信する半導体装置が実現でき、無線通信装置の性能向
上に寄与するところが大きい。
【図面の簡単な説明】
【図１】 本発明の実施形態例平面図
【図２】 本発明の実施形態例断面図
【図３】 本発明の実施形態例回路図
【図４】 従来例断面図
【符号の説明】
２ 受動素子チップ ２ａ，１２ａ 基板 ２ｂ，１２ｂ 接地電位 ３ ＳＡＷデバイスチップ ４ 受動素子回路 ４ａ，４ｂ，１１ｂ 整合回路 ４ｃ 電送線路 ４ｄ パッド ５ａ〜５ｄ、１５ａ、１５ｂ 入出力端子 ６ ワイヤ ７ バンプ １０ 能動素子チップ １１ 増幅回路 １１ａ，１１ｃ トランジスタ増幅段 ２０ モジュール基体
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年９月１１日（２００２．９．１
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】本実施形態例の半導体装置は、図１及び図
２を参照して、一つのモジュールパッケージ内に受動素
子チップ２と能動素子チップ１０とをモジュール基体２
０上に搭載して収容する。受動素子チップ２は、半絶縁
性のＧａＡｓを基板２ａとする。その基板２ａ下面には
接地電極が形成され接地電位２ｂに保持される。また基
板２ａ上面には、インピーダンス整合回路４ａ、４ｂ
と、端子５ａ〜５ｄパターンが設けられる。端子５ａは
半導体装置の外部からの入力信号端子であり、整合回路
４ａ内に設けられたパッド４ｄに接続されている。整合
回路４ａ内には他のパッド４ｄが設けられ、ＳＡＷデバ
イスチップ３上に形成されたＳＡＷデバイスは、これら
のパッド４ｄ上に接合されたバンプ７を介して整合回路
４ａと接続される。端子５ｂ、５ｃは能動素子チップ１
０との接続用端子であり、能動素子チップ１０上に設け
られた端子１５ａ、１５ｂとワイヤ６により接続され
る。端子５ｄは負荷への接続用端子である。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 下面側が接地電位とされ上面側にトラン
    ジスタ又はダイオードが搭載されることのない半絶縁性
    の化合物半導体基板上に受動素子を回路素子とする受動
    素子回路を搭載した受動素子チップと、 表面にＳＡＷデバイスが形成されたＳＡＷデバイスチッ
    プとを有し、 前記ＳＡＷデバイスチップは、前記ＳＡＷデバイスが前
    記受動素子回路へ電気的に接続されるように前記受動素
    子チップ上に搭載され、 前記受動素子回路は、前記接地電位との間で構成される
    前記半導体基板上に形成された伝送線路を備えることを
    特徴とする半導体装置。
  2. 【請求項２】 前記基板は、ＧａＡｓ基板又はＩｎＰ基
    板であることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記受動素子は、抵抗素子、容量素子及
    びインダクタンス素子のうちのいずれか１つを含むこと
    を特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記ＳＡＷデバイスは、フィルタ又はデ
    ュプレクサであることを特徴とする請求項１記載の半導
    体装置。
  5. 【請求項５】 前記受動素子チップは、能動素子を搭載
    した能動素子チップと電気的に接続されていることを特
    徴とする請求項１記載の半導体装置。
  6. 【請求項６】 前記受動素子チップ及び前記能動素子チ
    ップは、同一パッケージ内に収容されることを特徴とす
    る請求項５記載の半導体装置。
  7. 【請求項７】 前記能動素子チップの基板は、ＧａＡｓ
    基板、ＩｎＰ基板又はＳｉ基板であることを特徴とする
    請求項５記載の半導体装置。
  8. 【請求項８】 前記能動素子は、ＦＥＴ（電界効果トラ
    ンジスタ）、ＨＥＭＴ（高電子移動度トランジスタ）、
    Ｓｉバイポーラトランジスタ及びＨＢＴ（ヘテロ接合バ
    イポーラトランジスタ）のうちのいずれか１つを含むこ
    とを特徴とする請求項５記載の半導体装置。
JP2001280516A 2001-09-14 2001-09-14 半導体装置 Expired - Fee Related JP3744828B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001280516A JP3744828B2 (ja) 2001-09-14 2001-09-14 半導体装置
US10/241,522 US6642617B2 (en) 2001-09-14 2002-09-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001280516A JP3744828B2 (ja) 2001-09-14 2001-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2003087091A true JP2003087091A (ja) 2003-03-20
JP3744828B2 JP3744828B2 (ja) 2006-02-15

Family

ID=19104497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001280516A Expired - Fee Related JP3744828B2 (ja) 2001-09-14 2001-09-14 半導体装置

Country Status (2)

Country Link
US (1) US6642617B2 (ja)
JP (1) JP3744828B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821601B1 (ko) * 2005-07-06 2008-04-15 세이코 엡슨 가부시키가이샤 전자 기판, 전자 기판의 제조 방법, 및 전자 기기
JP2010526456A (ja) * 2007-04-30 2010-07-29 エプコス アクチエンゲゼルシャフト 電気部品
JP2013059119A (ja) * 2008-01-28 2013-03-28 Seiko Epson Corp 圧電発振器
US9548440B2 (en) 2011-09-02 2017-01-17 Murata Manufacturing Co., Ltd. Circuit module and composite circuit module

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
DE102010026843A1 (de) * 2010-07-12 2012-01-12 Epcos Ag Modul-Package und Herstellungsverfahren
US9653516B2 (en) * 2014-12-30 2017-05-16 Win Semiconductors Corp. Acoustic wave device structure, integrated structure of power amplifier and acoustic wave device, and fabrication methods thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6534855B1 (en) * 1997-08-22 2003-03-18 Micron Technology, Inc. Wireless communications system and method of making
JP2000223655A (ja) * 1999-01-29 2000-08-11 Rohm Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821601B1 (ko) * 2005-07-06 2008-04-15 세이코 엡슨 가부시키가이샤 전자 기판, 전자 기판의 제조 방법, 및 전자 기기
JP2010526456A (ja) * 2007-04-30 2010-07-29 エプコス アクチエンゲゼルシャフト 電気部品
US8558356B2 (en) 2007-04-30 2013-10-15 Epcos Ag Electrical Component
JP2013059119A (ja) * 2008-01-28 2013-03-28 Seiko Epson Corp 圧電発振器
US9548440B2 (en) 2011-09-02 2017-01-17 Murata Manufacturing Co., Ltd. Circuit module and composite circuit module

Also Published As

Publication number Publication date
US6642617B2 (en) 2003-11-04
US20030052413A1 (en) 2003-03-20
JP3744828B2 (ja) 2006-02-15

Similar Documents

Publication Publication Date Title
US7149496B2 (en) High-frequency module and radio communication apparatus
JP5239309B2 (ja) 半導体装置
US7706756B2 (en) RF power module
US20040232982A1 (en) RF front-end module for wireless communication devices
JP4018312B2 (ja) 無線通信装置
US6424223B1 (en) MMIC power amplifier with wirebond output matching circuit
US20110199158A1 (en) Semiconductor device
EP1094538A2 (en) Multilayered ceramic RF device
US10950569B2 (en) High frequency module and communication device
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
JP7320031B2 (ja) バイアスストリップを有するｒｆ増幅器パッケージ
US8218328B2 (en) Semiconductor device
JP2020027975A (ja) 高周波モジュールおよび通信装置
JP2020027973A (ja) 高周波モジュールおよび通信装置
JP3744828B2 (ja) 半導体装置
US20240105628A1 (en) Radio frequency module and communication apparatus
JP3515854B2 (ja) 高周波電力増幅回路装置
JP2002009193A (ja) 半導体装置
US11483023B2 (en) Radio-frequency module and communication device
US11418225B2 (en) Radio frequency module and communication device
KR20180131986A (ko) 집적된 고조파 종단 특징부를 갖는 반도체 패키지
JPH09148373A (ja) 無線通信モジュール
WO1999054935A1 (fr) Dispositif portable de telecommunications
JP2021069068A (ja) 半導体装置
JP2003008357A (ja) 電力増幅装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050701

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees