JP2003061088A - データ分離・復号装置 - Google Patents

データ分離・復号装置

Info

Publication number
JP2003061088A
JP2003061088A JP2001241384A JP2001241384A JP2003061088A JP 2003061088 A JP2003061088 A JP 2003061088A JP 2001241384 A JP2001241384 A JP 2001241384A JP 2001241384 A JP2001241384 A JP 2001241384A JP 2003061088 A JP2003061088 A JP 2003061088A
Authority
JP
Japan
Prior art keywords
stream
packet
data
circuit
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001241384A
Other languages
English (en)
Inventor
Hiroshi Motomura
宏 本村
Atsushi Miyamoto
敦司 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001241384A priority Critical patent/JP2003061088A/ja
Priority to US10/209,273 priority patent/US7039114B2/en
Priority to EP02017480A priority patent/EP1284578A1/en
Publication of JP2003061088A publication Critical patent/JP2003061088A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4344—Remultiplexing of multiplex streams, e.g. by modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4347—Demultiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4348—Demultiplexing of additional data and video streams

Abstract

(57)【要約】 【課題】 分離・復号回路の数を低減して装置全体の規
模を縮小することができるデータ分離・復号装置を提供
する。 【解決手段】 クロック回復回路４には、ＳＴＣカウン
タ４１、ＰＣＲの値と多重化遅延時間との和をとってＳ
ＴＣカウンタ４１の初期値を設定する加算器４２、ＳＴ
Ｃカウンタ４１の出力から多重化遅延時間を減じる減算
器４３、減算器４３の減算結果をラッチするラッチドＳ
ＴＣレジスタ４５、ＰＣＲの値をラッチするＰＣＲレジ
スタ４４、及びＳＴＣカウンタ４１にクロック信号を供
給する外部のクロック発信源１０における周波数を制御
するＰＷＭ４６が設けられている。クロック発信源１０
には、ＬＰＦ１１及びＶＣＯ１２が設けられており、Ｖ
ＣＯ１２から出力されたクロック信号がＳＴＣカウンタ
４１及びストリーム多重回路２内のタイマ２４に供給さ
れる。クロック発信源１０から出力されるクロック信号
は、ＭＰＥＧ２システムの基準クロック信号である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は衛星放送等のディジ
タル放送の記録に使用されるセットトップボックス（Ｓ
ＴＢ）に好適なデータ分離・復号装置に関し、特に、デ
ィジタル信号の多重化が可能なデータ分離・復号装置に
関する。
【０００２】
【従来の技術】近時、多チャンネルディジタル放送等の
放送システム及びＤＶＤ等における動画データの圧縮
に、ＭＰＥＧ（Motion Picture Coding Experts Grou
p）２の規格が採用されている。ＭＰＥＧ２の規格で
は、ビデオ及びオーディオ等の複数のコンテンツを多重
する信号として、トランスポートストリーム（ＴＳ）及
びプログラムストリーム（ＰＳ）という２種のストリー
ムが規定されており、特に、ディジタル放送において
は、トランスポートストリームが使用されている。トラ
ンスポートストリームは、連続したＴＳパケットとよば
れるパケットにより構成されている。１個のＴＳパケッ
トは、先頭に設けられた４バイトのパケットヘッダ、並
びにその後ろに設けられた１８４バイトのアダプテーシ
ョンフィールド及び／又はペイロードにより構成されて
いる。即ち、ＴＳパケットのバイト数は１８８バイトで
ある。また、パケットヘッダには、８ビットの同期バイ
ト及び１３ビットのパケットＩＤ等が含まれている。更
に、一部のＴＳパケットのアダプテーションフィールド
には、そのＴＳパケットの相対的な送信時刻の情報を示
すＰＣＲ（Program Clock Reference）が含まれてい
る。
【０００３】また、近時、ディジタル放送においては、
複数チャンネルのトランスポートストリームが同時に伝
送されている。図７は従来のデータ分離・復号装置を示
すブロック図である。従来のデータ分離・復号装置１０
１には、トランスポートストリームのチャンネル数
（ｎ：自然数）と同数の分離・復号回路１０２−１乃至
１０２−ｎが設けられている。トランスポートストリー
ムＴＳ＃１乃至ＴＳ＃ｎは、夫々分離・復号回路１０２
−１乃至１０２−ｎに入力される。そして、各分離・復
号回路において、ＴＳパケットのパケットヘッダに含ま
れるパケットＩＤに基づいてＴＳパケットの分離（フィ
ルタリング）及びスクランブルの解除が行われる。分離
・復号回路１０２−１乃至１０２−ｎの後段には外部メ
モリインタフェース（Ｉ／Ｆ）回路１０３が設けられて
おり、各分離・復号回路１０２−１乃至１０２−ｎから
出力された分離・復号ストリームがこの外部メモリＩ／
Ｆ回路１０３に入力される。外部メモリＩ／Ｆ回路１０
３は、外部からの命令に基づいて一の分離・復号ストリ
ームを選択し、それをメモリに出力する。
【０００４】このような構成の従来のデータ分離・復号
装置１０１によれば、複数チャンネルのトランスポート
ストリームに対して、任意に選択したプログラムのデー
タをメモリに格納することが可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、分離・
復号回路の規模が比較的大きく、そのような分離・復号
回路がトランスポートストリームのチャンネル数と同数
だけ設けられているため、装置全体の規模が大きいとい
う問題点がある。
【０００６】本発明はかかる問題点に鑑みてなされたも
のであって、分離・復号回路の数を低減して装置全体の
規模を縮小することができるデータ分離・復号装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る第１のデー
タ分離・復号装置は、一部に送信時刻情報を含む複数の
パケットが連続して構成された複数のトランスポートス
トリームから所望のデータを抽出するデータ分離・復号
装置において、前記複数のトランスポートストリームを
多重化すると共に、その多重化の際に生じたパケット毎
の遅延時間を示す多重化遅延時間信号を出力するストリ
ーム多重回路と、このストリーム多重回路によって多重
化されたストリームから任意に選択しそのデータが暗号
化されていれば解読し、暗号化されていなければそのま
まのパケットから構成される分離・復号ストリームを作
成すると共に、前記多重化遅延時間信号及び前記多重化
されたストリームに含まれる前記送信時刻情報を出力す
る分離・復号回路と、前記送信時刻情報が入力されるた
びにそのパケットの送信時刻情報及び遅延時間に関連付
けてクロック発信源にクロック信号の周波数を調整させ
ることが可能なクロック回復回路と、を有することを特
徴とする。
【０００８】本発明に係る第２のデータ分離・復号装置
は、一部に送信時刻情報を含む複数のパケットが連続し
て構成された複数のトランスポートストリームから所望
のデータを抽出するデータ分離・復号装置において、前
記複数のトランスポートストリームを多重化すると共
に、パケット毎の受信時刻を示す受信時刻信号を出力す
るストリーム多重回路と、このストリーム多重回路によ
って多重化されたストリームから任意に選択しそのデー
タが暗号化されていれば解読し、暗号化されていなけれ
ばそのままのパケットから構成される分離・復号ストリ
ームを作成すると共に、前記受信時刻信号を出力する分
離・復号回路と、前記受信時刻信号が示す受信時刻に整
合させて前記分離・復号ストリームを構成するパケット
を出力する出力インタフェース回路と、を有することを
特徴とする。
【０００９】本発明に係る第３のデータ分離・復号装置
は、一部に送信時刻情報を含む複数のパケットが連続し
て構成された複数のトランスポートストリームから所望
のデータを抽出するデータ分離・復号装置において、前
記複数のトランスポートストリームを多重化すると共
に、その多重化の際に生じたパケット毎の遅延時間を示
す多重化遅延時間信号及びパケット毎の受信時刻を示す
受信時刻信号を出力するストリーム多重回路と、このス
トリーム多重回路によって多重化されたストリームから
任意に選択しそのデータが暗号化されていれば解読し、
暗号化されていなければそのままのパケットから構成さ
れる分離・復号ストリームを作成すると共に、前記多重
化遅延時間信号、前記受信時刻信号及び前記多重化され
たストリームに含まれる前記送信時刻情報を出力する分
離・復号回路と、前記送信時刻情報が入力されるたびに
そのパケットの送信時刻情報及び遅延時間に関連付けて
クロック発信源にクロック信号の周波数を調整させるこ
とが可能なクロック回復回路と、前記受信時刻信号が示
す受信時刻に整合させて前記分離・復号ストリームを構
成するパケットを出力する出力インタフェース回路と、
を有することを特徴とする。
【００１０】本発明においては、複数のトランスポート
ストリームが多重化されてから分離・復号回路による処
理が行われるので、分離・復号回路の数はトランスポー
トストリームの数よりも少なくてよい。また、クロック
回復回路がパケットの多重化遅延時間に関連付けてクロ
ック信号の周波数を調整させるため、パケット毎の遅延
時間の相違の影響を受けずに済む。更に、出力インタフ
ェース回路を設けることにより、他の装置へ出力するス
トリームにおける時刻情報を放送局等の発信側のものと
一致させることが可能である。
【００１１】なお、前記ストリーム多重回路は、前記ト
ランスポートストリーム毎に設けられたファーストイン
ファーストアウトメモリと、このファーストインファー
ストアウトメモリに各パケットの最終バイトが入力され
てからそのパケットの先頭バイトが出力されるまでの時
間を前記遅延時間とすることができる。
【００１２】また、前記クロック回復回路は、前記送信
時刻情報をラッチする第１のレジスタと、カウンタと、
前記送信時刻情報が示す送信時刻に前記遅延時間を加算
して得られた値を前記カウンタの初期値とする加算器
と、前記カウンタの出力値からパケット毎の前記遅延時
間を減算する減算器と、この減算器の出力値をラッチす
る第２のレジスタと、を有することができ、前記第１及
び第２のレジスタの出力値の差に応じて前記クロック発
信源の調整が行われてもよい。
【００１３】更に、前記出力インタフェース回路は、前
記分離・復号ストリームに含まれ連続するパケットの両
受信時刻の差に関連付けて各パケットを出力することが
できる。
【００１４】更にまた、前記クロック回復回路は、前記
第１及び第２のレジスタの出力値の差がなくなるように
前記クロック発信源の動作を制御する制御手段、例えば
パルス幅変調器を有することができる。
【００１５】
【発明の実施の形態】本願発明者等が前記課題を解決す
べく、分離・復号回路の前段においてパケット単位でト
ランスポートストリームを時分割多重することにより、
１個の分離・復号回路を複数チャンネルのトランスポー
トストリームに共有させることに想到した。図５はトラ
ンスポートストリームを多重化するデータ分離・復号装
置を示すブロック図である。以下、このデータ分離・復
号装置を参考例という。また、図６は参考例に設けられ
たクロック回復回路６４を示すブロック図である。
【００１６】参考例のデータ分離・復号装置６１には、
ｎチャンネルのトランスポートストリームＴＳ＃１乃至
ＴＳ＃ｎを多重化するストリーム多重回路６２が設けら
れている。ストリーム多重回路６２からは、多重化スト
リーム及びチャンネルを識別する入力源識別信号が出力
される。また、データ分離・復号装置６１には、入力源
識別信号及びパケットＩＤに基づいて多重化ストリーム
から所定のＴＳパケットの分離（フィルタリング）及び
スクランブルの解除を行う分離・復号回路６３が設けら
れている。分離・復号回路６３は、ＴＳパケットの分離
及びスクランブルの解除後の分離・復号ストリームと共
に、一部のＴＳパケットに含まれているＰＣＲを出力す
る。更に、データ分離・復号装置６１には、分離・復号
ストリームが入力される外部ストリーム出力Ｉ／Ｆ回路
６５及び外部メモリＩ／Ｆ回路６６、並びにＰＣＲが入
力されるクロック回復回路６４が設けられている。外部
ストリーム出力Ｉ／Ｆ回路６５は、例えば他のセットト
ップボックス（ＳＴＢ）等の外部装置用のＩ／Ｆ回路で
あり、外部メモリＩ／Ｆ回路６６はメモリ用のＩ／Ｆ回
路である。
【００１７】クロック回復回路６４には、図６に示すよ
うに、ＰＣＲが入力されるＳＴＣ（System Time Cloc
k）カウンタ７１、ＰＣＲの値をラッチするＰＣＲレジ
スタ７４、ＳＴＣカウンタ７１のカウンタ値をラッチす
るラッチドＳＴＣレジスタ７５、及びＳＴＣカウンタ７
１にクロック信号を供給する外部のクロック発信源１０
における周波数を制御するパルス幅変調器（ＰＷＭ：Pu
lse Width Modulator）７６が設けられている。クロッ
ク発信源１０には、ＰＷＭ７６の出力が入力されるロー
パスフィルタ（ＬＰＦ：low pass filter）１１及び電
圧制御発振器（ＶＣＯ：Voltage Controlled Oscillato
r）１２が設けられており、ＶＣＯ１２から出力された
クロック信号がＳＴＣカウンタ７１に供給される。ＰＣ
Ｒレジスタ７４の出力値及びラッチドＳＴＣレジスタ７
５の出力値は、例えばホスト中央処理装置（ＣＰＵ：Ce
ntral Processing Unit）により比較され、その比較結
果に基づいてＰＷＭ７６の動作が制御される。例えば、
ＰＣＲレジスタ７４の出力値が遅れている場合には、ホ
ストＣＰＵは、クロック発信源１０からのクロック信号
の周波数を下げるために、ＰＷＭ７６の波形を変更す
る。なお、クロック発信源１０から出力されるクロック
信号は、ＭＰＥＧ２システムの基準クロック信号として
使用されるものであり、ＳＴＣカウンタ７１以外の回路
にも供給され、それに基づいてＭＰＥＧ２システムにお
ける映像及び音声の再生が行われる。
【００１８】このような構成の参考例においては、複数
チャンネルのトランスポートストリームが多重化されて
いるので、１個の分離・復号回路６３があれば十分であ
る。従って、回路規模が縮小される。
【００１９】しかしながら、この参考例には、多重化時
に発生する遅延により適切な再生等を行うことができな
いという欠点がある。つまり、時分割パケット多重によ
り作成されたストリームと実際に伝送されてきたストリ
ームとを比較すると、多重化後のストリームにパケット
毎に変動する遅延が生じている。このため、実際に伝送
されてきたストリーム中のＰＣＲと多重化後のストリー
ム中のＰＣＲとの間に不整合が生じている。このような
不整合が生じていると、クロック回復回路６４がクロッ
ク信号の周波数の調整を行うことが不可能となり、適切
な再生等を行うことができなくなる。例えば、クロック
発信源１０から出力されるクロック信号の周波数が適切
であるにも拘わらず、その周波数が高すぎると判断され
たり、低すぎると判断されたりし、不必要な周波数の変
更が行われてしまう。
【００２０】また、外部ストリームＩ／Ｆ回路６５から
外部装置に出力されるストリーム中のＴＳパケットの時
間間隔とストリーム多重回路６２に伝送されてきたスト
リーム中のＴＳパケットの時間間隔との間にずれが生じ
てしまう。このため、そのストリームを入力した外部装
置においてクロック信号の回復を行うことができない。
【００２１】そこで、本願発明者は、更に鋭意研究を重
ねることにより、トランスポートストリームをパケット
単位で時分割多重しながら、クロック信号の周波数の調
整を適切に行うことが可能なデータ分離・復号装置に想
到した。
【００２２】以下、本発明の実施例に係るデータ分離・
復号装置について、添付の図面を参照して具体的に説明
する。図１は本発明の実施例に係るデータ分離・復号装
置を示すブロック図である。また、図２乃至図４は、夫
々本発明の実施例に係るデータ分離・復号装置に設けら
れたストリーム多重回路２、クロック回復回路４、外部
ストリーム出力Ｉ／Ｆ回路５を示すブロック図である。
【００２３】本発明の実施例に係るデータ分離・復号装
置１には、ｎチャンネルのトランスポートストリームＴ
Ｓ＃１乃至ＴＳ＃ｎをパケット単位で時分割多重するス
トリーム多重回路２が設けられている。トランスポート
ストリームのチャンネル数ｎは、例えば３又は４程度で
あるが、これに限定されるものではない。
【００２４】ストリーム多重回路２には、図２に示すよ
うに、トランスポートストリームのチャンネル数ｎと同
数の同期検出部２１−１乃至２１−ｎ及びファーストイ
ン・ファーストアウトメモリ（ＦＩＦＯ）２２−１乃至
２２−２が設けられている。各トランスポートストリー
ムにおけるデータの伝送速度は、例えば３０乃至５０Ｍ
ｂｐｓである。同期検出部２１−１乃至２１−ｎは、Ｔ
Ｓパケットの先頭を示す信号がストリームと共に外部か
ら入力されている場合には、それを用いてＴＳパケット
の先頭を検出する。また、そのような信号が外部から入
力されていない場合には、ＴＳパケットのパケット長で
ある１８８バイト毎に存在する同期バイト（０ｘ４７
（ｈ））を検出することにより、ＴＳパケットの先頭を
検出する。後者の検出方法の場合、例えば１８８バイト
毎に３回連続して同期バイト（０ｘ４７（ｈ））が存在
していれば、それらを同期バイトと認定する。各ＦＩＦ
Ｏ２２−１乃至２２−２の容量は、少なくとも（ｎ／２
＋１）パケット分、即ち１８８×（ｎ／２＋１）バイト
である。そして、同期検出部２１−１乃至２１−ｎは、
先頭を検出することができたＴＳパケットを、夫々ＦＩ
ＦＯ２２−１乃至２２−２に出力し、先頭を検出するこ
とができなかったデータは破棄する。
【００２５】ストリーム多重回路２には、また、外部に
設けられたクロック発信源１０から出力されたクロック
信号に同期するタイマ２４、各ＴＳパケットの最終バイ
トがＦＩＦＯ２２−１乃至２２−２のいずれかに入力さ
れた瞬間のタイマ２４の出力値を現在時刻として記憶す
るパケット受信時刻記憶部２５、並びにＦＩＦＯ２２−
１乃至２２−ｎの出力信号から多重化ストリームを作成
するストリーム選択・出力部２３が設けられている。
【００２６】ストリーム選択・出力部２３は、ＦＩＦＯ
２２−１乃至２２−２のいずれかにＴＳパケット１個分
のデータが蓄積する度にそのＴＳパケットを出力すると
いう動作を繰り返して行うことにより、１本の多重化ス
トリームを作成する。また、その出力速度は、各トラン
スポートストリームの伝送速度にチャネル数ｎを乗じる
ことにより得られる値よりも大きく、例えば１８０Ｍｂ
ｐｓである。複数のＦＩＦＯにＴＳパケット１個分以上
のデータが蓄積されている場合には、データの蓄積量が
多いものからその出力を行う。前述のように、ＦＩＦＯ
２２−１乃至２２−２の容量は少なくとも（ｎ／２＋
１）パケット分あるので、以下に説明するように、デー
タが溢れることはない。
【００２７】即ち、上述のように、ストリーム選択・出
力部２３の出力速度は、各トランスポートストリームの
伝送速度にチャネル数ｎを乗じることにより得られる値
よりも大きいため、ストリーム多重回路２からのストリ
ーム出力、即ちストリーム選択・出力部２３からのスト
リーム出力が開始されると、それ以降、各ＦＩＦＯに蓄
積されているデータの総量が増加することはない。ま
た、ストリーム多重回路２へのストリーム入力が開始さ
れてから、各ＦＩＦＯに蓄積されているデータの総量が
ｎパケット分（１８８×ｎバイト）に到達するまでの間
には、必ずいずれかのチャンネルにおいてＦＩＦＯのデ
ータ蓄積量がＴＳパケット１個分に到達するので、スト
リーム選択・出力部２３からのストリーム出力が開始さ
れている。これらより、各ＦＩＦＯに蓄積されているデ
ータの総量がｎパケット分を超えることは生じ得ない。
従って、ｎ／２個のＴＳパケット分以上のデータが蓄積
されたＦＩＦＯが存在する場合、そのＦＩＦＯのデータ
蓄積量は他のいずれのＦＩＦＯのデータ蓄積量よりも多
いことになる。一方、あるＦＩＦＯのデータ蓄積量がｎ
／２個のＴＳパケット分に僅かに届かず、他のＦＩＦＯ
からのデータ出力が行われた場合であっても、次のＦＩ
ＦＯの選択時にそのＦＩＦＯのデータ蓄積量はｎ／２個
のＴＳパケット分以上となっているので、そのＦＩＦＯ
からデータが出力される。このように、ＦＩＦＯにおい
て蓄積したデータが溢れることはない。
【００２８】また、ストリーム選択・出力部２３は、Ｔ
Ｓパケット毎に、その入力源（チャンネル）を識別する
入力源識別信号、パケット受信時刻記憶部２５に記憶さ
れている時刻、即ちＴＳパケットの最終バイトがＦＩＦ
Ｏに入力されたパケット受信時刻を示すパケット受信時
刻信号、及び多重化のために生じた遅延時間を示す多重
化遅延時間信号を出力する。多重化遅延時間は、パケッ
ト受信時刻とそのパケットの出力を開始する時点におい
てタイマ２４が示す時刻との差分である。即ち、パケッ
トの最終バイトがＦＩＦＯに入力された直後のクロック
でそのパケットの出力が開始された場合の多重化遅延時
間は、１クロック分の時間となる。
【００２９】データ分離・復号装置１には、ストリーム
多重回路２から出力された入力源識別信号及び多重化ス
トリーム中のＴＳパケットのパケットＩＤに基づいて、
多重化ストリームから所定のＴＳパケットの分離（フィ
ルタリング）及び暗号化されているデータの復号（スク
ランブルの解除）を行って、所望のデータを抽出する分
離・復号回路３が設けられている。分離・復号回路３
は、抽出したデータのストリームである分離・復号スト
リームと共に、ストリーム多重回路２から出力されたパ
ケット受信時刻信号及び多重化遅延時間信号並びに一部
のＴＳパケットに含まれているＰＣＲのうち分離・復号
ストリームを構成するＴＳパケットに関するものを出力
する。
【００３０】更に、データ分離・復号装置１には、ＰＣ
Ｒ及び多重化遅延時間信号が入力されるクロック回復回
路４、分離・復号ストリーム及びパケット受信時刻信号
が入力される外部ストリーム出力Ｉ／Ｆ回路５、並びに
分離・復号ストリームが入力される外部メモリＩ／Ｆ回
路６が設けられている。
【００３１】外部メモリＩ／Ｆ回路６はメモリ用のＩ／
Ｆ回路である。
【００３２】クロック回復回路４には、図３に示すよう
に、ＳＴＣカウンタ４１、ＰＣＲの値と多重化遅延時間
との和をとってＳＴＣカウンタ４１の初期値を設定する
加算器４２、ＳＴＣカウンタ４１の出力（カウンタ値）
から多重化遅延時間を減じる減算器４３、減算器４３の
減算結果をラッチするラッチドＳＴＣレジスタ４５、Ｐ
ＣＲの値をラッチするＰＣＲレジスタ４４、及びＳＴＣ
カウンタ４１にクロック信号を供給する外部のクロック
発信源１０における周波数を制御するＰＷＭ４６が設け
られている。クロック発信源１０には、ＰＷＭ４６の出
力が入力されるＬＰＦ１１及びＶＣＯ１２が設けられて
おり、ＶＣＯ１２から出力されたクロック信号がＳＴＣ
カウンタ４１及びストリーム多重回路２内のタイマ２４
に供給される。このクロック信号の周波数は、例えば２
７ＭＨｚ程度である。上述の参考例と同様に、クロック
発信源１０から出力されるクロック信号は、ＭＰＥＧ２
システムの基準クロック信号であり、このクロック信号
に基づいてＭＰＥＧ２システムにおける映像及び音声の
再生が行われる。
【００３３】ＰＣＲレジスタ４の出力値（ＰＣＲ値）及
びラッチドＳＴＣレジスタ５の出力値（ＬＳＴＣ値）
は、例えばホストＣＰＵにより比較され、その比較結果
に基づいてＰＷＭ４６の動作が制御される。例えば、Ｌ
ＳＴＣ値がＰＣＲ値より進んでいる場合には、ホストＣ
ＰＵは、クロック発信源１０からのクロック信号の周波
数が高いと判断して周波数を下げるために、ＰＷＭ４６
の出力電圧を下降させる。一方、ＬＳＴＣ値がＰＣＲ値
より遅れている場合には、ホストＣＰＵは、クロック発
信源１０からのクロック信号の周波数が低いと判断して
周波数を上げるために、ＰＷＭ４６の出力電圧を上昇さ
せる。
【００３４】なお、ＳＴＣカウンタ４１の初期値の設定
（初期化）は、トランスポートストリームの受信開始直
後及びストリーム中のＰＣＲ値が不連続になった場合等
に、ホストＣＰＵからの指示又は分離・復号回路３にお
ける条件検索により行われる。この初期化においては、
加算器４２が多重化ストリームから抽出されたＰＣＲ値
と多重化遅延時間との和をとってＳＴＣカウンタ４１の
初期値として設定する。初期化以降は、再度初期化が必
要とされるまで、分離・復号回路３がＰＣＲを抽出する
度に、ＰＣＲレジスタ４４がその値（ＰＣＲ値）をラッ
チすると同時に、ラッチドＳＴＣレジスタ４５が、ＳＴ
Ｃカウンタ４１のカウンタ値から減算器４３によりその
ＴＳパケットの多重化遅延時間が減じられた値（ＬＳＴ
Ｃ値）をラッチする。そして、上述のように、ＰＣＲ値
及びＬＳＴＣ値がホストＣＰＵにより比較される。
【００３５】外部ストリーム出力Ｉ／Ｆ回路５には、図
４に示すように、分離・復号回路３から出力された分離
・復号ストリームが入力されるＦＩＦＯ５１、分離・復
号回路３から出力されたパケット受信時刻信号が入力さ
れるパケット受信時刻記憶部５２、タイマ５３、パケッ
ト受信時刻とタイマの出力（タイマ値）とを比較する比
較器５４及び比較器５４の比較結果に基づいてＦＩＦＯ
５１の動作を制御する出力制御部５５が設けられてい
る。
【００３６】ストリーム多重回路２における最大の遅延
はＴＳパケットｎ／２個分であるため、この外部ストリ
ーム出力Ｉ／Ｆ回路５においては、分離・復号ストリー
ムの入力を開始してからＦＩＦＯ５１にＴＳパケットｎ
／２個分のデータが蓄積されるまでストリームの出力は
行われず、ＴＳパケットｎ／２個分のデータが蓄積され
た時点でストリームの出力が開始されると共に、最初に
入力されたＴＳパケットのパケット受信時刻がタイマ５
３に初期値として設定される。以降のＴＳパケットにつ
いては、そのＴＳパケットのパケット受信時刻とタイマ
５３の出力値とが比較器５４により比較され、タイマ５
３の出力値がそのＴＳパケットのパケット受信時刻を超
えたときに出力制御部５５による制御に基づいてＦＩＦ
Ｏ５１から出力される。
【００３７】次に、上述のように構成されたデータ分離
・復号装置１の動作について説明する。
【００３８】複数チャンネルのトランスポートストリー
ムＴＳ＃１乃至ＴＳ＃ｎがデータ分離・復号装置１に伝
送されてくると、ストリーム多重回路２が多重化ストリ
ームを作成して出力すると共に、ＴＳパケット毎に、入
力識別信号、パケット受信時刻信号及び多重化遅延時間
信号を生成して出力する。パケット受信時刻信号及び多
重化遅延時間信号の生成においては、タイマ２４はクロ
ック発信源１０から供給されるクロック信号に同期して
動作する。
【００３９】次いで、入力源識別信号及びパケットＩＤ
に基づいて、分離・復号回路３が多重化ストリームから
所定のＴＳパケットの分離及び暗号化されているデータ
の復号を行って所望のデータを抽出する。また、分離・
復号回路３は、多重化ストリーム中のＴＳパケットの一
部に含まれているＰＣＲを抽出する。分離・復号回路３
は、抽出したデータのストリームである分離・復号スト
リームを外部ストリーム出力Ｉ／Ｆ回路５及び外部メモ
リＩ／Ｆ回路６に出力し、ストリーム多重回路２から出
力されたパケット受信時刻信号をそのまま外部ストリー
ム出力Ｉ／Ｆ回路５に出力し、ストリーム多重回路２か
ら出力された多重化遅延時間信号及びＰＣＲをクロック
回復回路４に出力する。
【００４０】クロック回復回路４においては、トランス
ポートストリームの受信開始直後及びストリーム中のＰ
ＣＲ値が不連続になった場合等に、ホストＣＰＵからの
指示又は分離・復号回路３における条件検索の結果に基
づいて、ＳＴＣカウンタ４１の初期値の設定を行う。具
体的には、加算器４２が多重化ストリームから抽出され
たＰＣＲ値と多重化遅延時間との和をとってＳＴＣカウ
ンタ４１の初期値として設定する。その後、再度初期化
が必要とされるまで、分離・復号回路３がＰＣＲを抽出
する度に、ＰＣＲレジスタ４４がその値（ＰＣＲ値）を
ラッチする。また、これと同時に、ＳＴＣカウンタ４１
のカウンタ値から減算器４３によりそのＴＳパケットの
多重化遅延時間が減じられた値（ＬＳＴＣ値）をラッチ
ドＳＴＣレジスタ４５がラッチする。そして、外部のホ
ストＣＰＵがＰＣＲ値及びＬＳＴＣ値を比較する。
【００４１】この比較の結果、ＬＳＴＣ値がＰＣＲ値よ
り進んでいる場合には、ホストＣＰＵは、クロック発信
源１０からのクロック信号の周波数が高いと判断して、
ＰＷＭ４６の出力電圧を下降させる。ＰＷＭ４６の出力
電圧が下がると、ＶＣＯ１２の発振周波数も下がるた
め、ＳＴＣカウンタ４１における計数速度が低下してＬ
ＳＴＣ値の進行速度が低下し、ＬＳＴＣ値がＰＣＲ値に
近づく。
【００４２】一方、ＬＳＴＣ値がＰＣＲ値より遅れてい
る場合には、ホストＣＰＵは、クロック発信源１０から
のクロック信号の周波数が低いと判断して、ＰＷＭ４６
の出力電圧を上昇させる。ＰＷＭ４６の出力電圧が上が
ると、ＶＣＯ１２の発振周波数も上がるため、ＳＴＣカ
ウンタ４１における計数速度が上昇してＬＳＴＣ値の進
行速度が上昇し、ＬＳＴＣ値がＰＣＲ値に近づく。
【００４３】従って、いずれの場合にも、クロック発信
源１０から供給されるクロック信号の周波数が適切に調
整され、ＳＴＣカウンタ４１の計数速度が適正化され
る。
【００４４】また、外部ストリーム出力Ｉ／Ｆ回路５に
おいては、分離・復号ストリームの入力を開始してから
ＦＩＦＯ５１にＴＳパケットｎ／２個分のデータが蓄積
された時点でストリームの出力を開始すると共に、最初
に入力されたＴＳパケットのパケット受信時刻をタイマ
５３に初期値として設定する。そして、以降のＴＳパケ
ットについて、比較器５４がそのＴＳパケットのパケッ
ト受信時刻とタイマ５３の出力値とを比較し、タイマ５
３の出力値がそのＴＳパケットのパケット受信時刻を超
えたときに出力制御部５５が比較器５４の出力信号に基
づいてＦＩＦＯ５１にそのＴＳパケットを出力させる。
従って、外部ストリーム出力Ｉ／Ｆ回路５から他のＳＴ
Ｂ等の外部装置に出力される分離・復号ストリーム中の
互いに連続する２個のＴＳパケットの時間間隔がストリ
ーム多重回路２により受信されたときの時間間隔に一致
するようになる。このため、外部装置においても容易に
クロック信号を回復させることが可能である。
【００４５】なお、外部メモリＩ／Ｆ回路６６は、分離
・復号回路３から入力された分離・復号ストリームを外
部のメモリに出力する。
【００４６】以下、上述の実施例におけるクロック信号
の周波数の調整による効果について、参考例等と比較し
て説明する。この説明では、ＰＣＲが全てのＴＳパケッ
トに設けられ、更に送信側のクロック信号の周波数とＳ
ＴＢ等の受信装置側のクロック発信源から出力されるク
ロック信号の周波数とが常に一致しているものとする。
従って、装置が正常に動作している限り、ＰＣＲ値とＬ
ＳＴＣ値とが一致する。
【００４７】多重化遅延が存在しない場合、即ち受信し
たＴＳパケットをそのまま出力できる場合には、表１に
示すような関係が成り立ち、参考例の構成を採用した場
合には、表２に示すような関係が成り立ち、上述の実施
例の場合には、表３に示すような関係が成り立つ。
【００４８】以下の表１乃至表３において、「ＰＣＲ」
は各ＴＳパケットに含まれているＰＣＲの値を示し、
「ｔ」はクロック回復回路へのＴＳパケットの到達時刻
を示し、「ｓ」はクロック回復回路内のＳＴＣカウンタ
のカウント値を示し、「ＬＳＴＣ」はクロック回復回路
内のラッチドＳＴＣレジスタにラッチされた値を示す。
なお、クロック回復回路内のＰＣＲレジスタにラッチさ
れた値は「ＰＣＲ」に等しい。また、「ｄｎ」はＮｏ．
ｎのＴＳパケットにおける多重化遅延時間を示す。
【００４９】
【表１】
【００５０】
【表２】
【００５１】
【表３】
【００５２】表１に示すように、仮に多重化遅延時間が
存在しない場合には、クロック回復回路へのＴＳパケッ
トの到達時刻はＰＣＲ値と一致する。従って、「ｓ０＝
ｐ０」としてＳＴＣカウンタの初期値を設定したあとに
おいても、常にＰＣＲレジスタにラッチされるＰＣＲ値
とラッチドＳＴＣレジスタにラッチされるＬＳＴＣ値と
が一致している。
【００５３】一方、参考例の場合には、ＴＳパケット毎
に多重化遅延時間が相違しているため、クロック回復回
路への到達時刻のＰＣＲ値とのずれはＴＳパケット毎に
相違している。そして、その相違に対して何等の対処も
とっていないため、ＳＴＣカウンタ値のＰＣＲ値とのず
れもＴＳパケット毎に相違する。例えば、パケットＮ
ｏ．１では「ｄ１−ｄ０」となり、パケットＮｏ．２で
は「ｄ２−ｄ０」となり、パケットＮｏ．３では「ｄ３
−ｄ０」となっている。この結果、発信側のクロック信
号の周波数と受信側のそれとが一致しているにも拘わら
ず、不必要に受信側クロック信号の周波数が変更され、
これらの周波数間にずれが生じて適切な再生等を行うこ
とができなくなる。
【００５４】そして、上述の本発明の実施例の場合に
も、ＴＳパケット毎に多重化遅延時間が相違しているた
め、クロック回復回路への到達時刻のＰＣＲ値とのずれ
はＴＳパケット毎に相違している。しかし、実施例にお
いては、初期値設定の際に、加算器４２によってパケッ
トＮｏ．０における多重化遅延時間をＳＴＣカウンタ値
に含ませているので、その後のパケットのＳＴＣカウン
タ値はクロック回復回路への到達時刻に一致する。クロ
ック回復回路への到達時刻は、そのパケットのＰＣＲ値
とそのパケットの多重化遅延時間との和であるため、多
重化遅延時間を減算器４３で減ずることにより、ＬＳＴ
Ｃ値がＰＣＲ値に一致する。このように、本実施例によ
れば、ＴＳパケット毎に多重化遅延時間が相違していて
も、ＬＳＴＣ値がＰＣＲ値に一致するため、参考例で生
じるようなクロック信号の不整合（ジッタ）及びそれに
伴う再生等の乱れを防止することが可能である。
【００５５】なお、表示装置の画面に複数の番組を表示
させるような場合、例えば２分割又は４分割表示させる
ような場合には、それと同数のクロック回復回路を設け
る必要がある。また、クロック回復回路毎に多重化遅延
時間信号が必要なので、これに伴ってストリーム多重回
路内のタイマも同数だけ必要になる。
【００５６】また、分離・復号ストリームを同時に複数
の外部装置に出力する場合には、複数の外部ストリーム
出力Ｉ／Ｆ回路５を設ければよい。
【００５７】
【発明の効果】以上詳述したように、本発明によれば、
複数のトランスポートストリームが多重化されてから分
離・復号回路による処理が行われるので、分離・復号回
路の数をトランスポートストリームの数よりも少なくす
ることができる。従って、装置全体の規模を縮小するこ
とができる。また、クロック回復回路がパケットの多重
化遅延時間に関連付けてクロック信号の周波数を調整さ
せるため（請求項１及び３）、パケット毎の遅延時間の
相違の影響を受けずに済む。従って、適正なクロック信
号でシステム全体を動作させることができる。更に、出
力インタフェース回路を設けることにより（請求項２及
び３）、他の装置へ出力するストリームにおける時刻情
報を放送局等の発信側のものと一致させることができ
る。従って、後段に接続する装置においても適切な再生
を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るデータ分離・復号装置を
示すブロック図である。
【図２】本発明の実施例に係るデータ分離・復号装置に
設けられたストリーム多重回路２を示すブロック図であ
る。
【図３】本発明の実施例に係るデータ分離・復号装置に
設けられたクロック回復回路４を示すブロック図であ
る。
【図４】本発明の実施例に係るデータ分離・復号装置に
設けられた外部ストリーム出力Ｉ／Ｆ回路５を示すブロ
ック図である。
【図５】トランスポートストリームを多重化するデータ
分離・復号装置を示すブロック図である。
【図６】参考例に設けられたクロック回復回路６４を示
すブロック図である。
【図７】従来のデータ分離・復号装置を示すブロック図
である。
【符号の説明】
１；データ分離・復号回路 ２；ストリーム多重回路 ３；分離・復号回路 ４；クロック回復回路 ５；外部ストリーム出力Ｉ／Ｆ回路 ６；外部メモリＩ／Ｆ回路 １０；クロック発信源 １１；ローパスフィルタ（ＬＰＦ） １２；電圧制御発振器（ＶＣＯ） ２１−１〜２１−ｎ；同期検出部 ２２−１〜２２−ｎ；ファーストインファーストアウト
メモリ（ＦＩＦＯ） ２３；ストリーム選択・出力部 ２４；タイマ ２５；パケット受信時刻記憶部 ４１；ＳＴＣカウンタ ４２；加算器 ４３；減算器 ４４；ＰＣＲレジスタ ４５；ラッチドＳＴＣレジスタ ４６；パルス幅変調器（ＰＷＭ） ５１；ＦＩＦＯ ５２；パケット受信時刻記憶部 ５３；タイマ ５４；比較器 ５５；出力制御部
フロントページの続き Ｆターム(参考） 5C025 AA28 BA25 BA27 BA28 DA01 5C059 KK07 KK32 KK39 LA02 MA00 RB02 RB10 RC04 RC24 SS02 UA05 UA09 UA34 5C063 AB03 AB07 AB11 AC01 CA23 CA34 CA36 DA13 5K028 AA08 BB05 EE03 KK01 LL45 MM05 NN31 SS28

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 一部に送信時刻情報を含む複数のパケッ
    トが連続して構成された複数のトランスポートストリー
    ムから所望のデータを抽出するデータ分離・復号装置に
    おいて、前記複数のトランスポートストリームを多重化
    すると共に、その多重化の際に生じたパケット毎の遅延
    時間を示す多重化遅延時間信号を出力するストリーム多
    重回路と、このストリーム多重回路によって多重化され
    たストリームから任意に選択しそのデータが暗号化され
    ていれば解読し、暗号化されていなければそのままのパ
    ケットから構成される分離・復号ストリームを作成する
    と共に、前記多重化遅延時間信号及び前記多重化された
    ストリームに含まれる前記送信時刻情報を出力する分離
    ・復号回路と、前記送信時刻情報が入力されるたびにそ
    のパケットの送信時刻情報及び遅延時間に関連付けてク
    ロック発信源にクロック信号の周波数を調整させること
    が可能なクロック回復回路と、を有することを特徴とす
    るデータ分離・復号装置。
  2. 【請求項２】 一部に送信時刻情報を含む複数のパケッ
    トが連続して構成された複数のトランスポートストリー
    ムから所望のデータを抽出するデータ分離・復号装置に
    おいて、前記複数のトランスポートストリームを多重化
    すると共に、パケット毎の受信時刻を示す受信時刻信号
    を出力するストリーム多重回路と、このストリーム多重
    回路によって多重化されたストリームから任意に選択し
    そのデータが暗号化されていれば解読し、暗号化されて
    いなければそのままのパケットから構成される分離・復
    号ストリームを作成すると共に、前記受信時刻信号を出
    力する分離・復号回路と、前記受信時刻信号が示す受信
    時刻に整合させて前記分離・復号ストリームを構成する
    パケットを出力する出力インタフェース回路と、を有す
    ることを特徴とするデータ分離・復号装置。
  3. 【請求項３】 一部に送信時刻情報を含む複数のパケッ
    トが連続して構成された複数のトランスポートストリー
    ムから所望のデータを抽出するデータ分離・復号装置に
    おいて、前記複数のトランスポートストリームを多重化
    すると共に、その多重化の際に生じたパケット毎の遅延
    時間を示す多重化遅延時間信号及びパケット毎の受信時
    刻を示す受信時刻信号を出力するストリーム多重回路
    と、このストリーム多重回路によって多重化されたスト
    リームから任意に選択しそのデータが暗号化されていれ
    ば解読し、暗号化されていなければそのままのパケット
    から構成される分離・復号ストリームを作成すると共
    に、前記多重化遅延時間信号、前記受信時刻信号及び前
    記多重化されたストリームに含まれる前記送信時刻情報
    を出力する分離・復号回路と、前記送信時刻情報が入力
    されるたびにそのパケットの送信時刻情報及び遅延時間
    に関連付けてクロック発信源にクロック信号の周波数を
    調整させることが可能なクロック回復回路と、前記受信
    時刻信号が示す受信時刻に整合させて前記分離・復号ス
    トリームを構成するパケットを出力する出力インタフェ
    ース回路と、を有することを特徴とするデータ分離・復
    号装置。
  4. 【請求項４】 前記ストリーム多重回路は、前記トラン
    スポートストリーム毎に設けられたファーストインファ
    ーストアウトメモリと、このファーストインファースト
    アウトメモリに各パケットの最終バイトが入力されてか
    らそのパケットの先頭バイトが出力されるまでの時間を
    前記遅延時間とすることを特徴とする請求項１又は３に
    記載のデータ分離・復号装置。
  5. 【請求項５】 前記クロック回復回路は、前記送信時刻
    情報をラッチする第１のレジスタと、カウンタと、前記
    送信時刻情報が示す送信時刻に前記遅延時間を加算して
    得られた値を前記カウンタの初期値とする加算器と、前
    記カウンタの出力値からパケット毎の前記遅延時間を減
    算する減算器と、この減算器の出力値をラッチする第２
    のレジスタと、を有し、前記第１及び第２のレジスタの
    出力値の差に応じて前記クロック発信源の調整が行われ
    ることを特徴とする請求項１、３又は４に記載のデータ
    分離・復号装置。
  6. 【請求項６】 前記出力インタフェース回路は、前記分
    離・復号ストリームに含まれ連続するパケットの両受信
    時刻の差に関連付けて各パケットを出力することを特徴
    とする請求項２乃至５のいずれか１項に記載のデータ分
    離・復号装置。
  7. 【請求項７】 前記クロック回復回路は、前記第１及び
    第２のレジスタの出力値の差がなくなるように前記クロ
    ック発信源の動作を制御する制御手段を有することを特
    徴とする請求項５又は６に記載のデータ分離・復号装
    置。
  8. 【請求項８】 前記制御手段はパルス幅変調器であるこ
    とを特徴とする請求項７に記載のデータ分離・復号装
    置。
JP2001241384A 2001-08-08 2001-08-08 データ分離・復号装置 Pending JP2003061088A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001241384A JP2003061088A (ja) 2001-08-08 2001-08-08 データ分離・復号装置
US10/209,273 US7039114B2 (en) 2001-08-08 2002-08-01 Data separation and decoding device
EP02017480A EP1284578A1 (en) 2001-08-08 2002-08-05 Data separation and decoding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001241384A JP2003061088A (ja) 2001-08-08 2001-08-08 データ分離・復号装置

Publications (1)

Publication Number Publication Date
JP2003061088A true JP2003061088A (ja) 2003-02-28

Family

ID=19071835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001241384A Pending JP2003061088A (ja) 2001-08-08 2001-08-08 データ分離・復号装置

Country Status (3)

Country Link
US (1) US7039114B2 (ja)
EP (1) EP1284578A1 (ja)
JP (1) JP2003061088A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118291A (ja) * 2006-11-01 2008-05-22 Nec Electronics Corp 情報処理装置
JP2008278012A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd ビットストリーム差替装置
KR101080416B1 (ko) * 2006-11-29 2011-11-04 삼성전자주식회사 멀티-프로그램 다중화/역다중화 장치 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373943C (zh) * 2003-07-09 2008-03-05 广阔逻辑网络技术股份有限公司 用于处理mpeg信号的系统以及mpeg处理器
JP4694969B2 (ja) * 2004-01-07 2011-06-08 パナソニック株式会社 データ受信装置
DE102004038495A1 (de) 2004-08-07 2006-03-16 Robert Bosch Gmbh Bildaufnahmesystem
US7702056B2 (en) * 2006-10-26 2010-04-20 Toshiba America Electronic Components, Inc. Time base corrector
JP2008118345A (ja) * 2006-11-02 2008-05-22 Nec Electronics Corp 情報処理装置の制御方法
JP5244320B2 (ja) * 2007-01-16 2013-07-24 株式会社東芝 クロック生成装置及び方法
US20110255556A1 (en) * 2008-12-19 2011-10-20 Frederic Landais Method for transport stream synchronizing in a multiplexer comprising an external corpocessor
US11206096B2 (en) * 2018-05-10 2021-12-21 Mitsubishi Electric Corporation Electronic control apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381181A (en) 1993-05-13 1995-01-10 Thomson Consumer Electronics, Inc. Clock recovery apparatus as for a compressed video signal
JP3371174B2 (ja) 1994-09-22 2003-01-27 ソニー株式会社 パケット受信装置
US5966387A (en) 1995-09-25 1999-10-12 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
KR100209880B1 (ko) 1995-10-30 1999-07-15 윤종용 Mpeg-2 영상복호화장치의 시스템클럭 복구장치
US5959659A (en) * 1995-11-06 1999-09-28 Stellar One Corporation MPEG-2 transport stream decoder having decoupled hardware architecture
US5828414A (en) * 1996-02-23 1998-10-27 Divicom, Inc. Reduction of timing jitter in audio-video transport streams
US6732370B1 (en) * 1998-11-30 2004-05-04 Diva Systems Corporation Service provider side interactive program guide encoder
US6754271B1 (en) * 1999-04-15 2004-06-22 Diva Systems Corporation Temporal slice persistence method and apparatus for delivery of interactive program guide
US6996101B2 (en) * 2000-11-29 2006-02-07 International Business Machines Corporation Re-mapping and interleaving transport packets of multiple transport streams for processing by a single transport demultiplexor
US6931071B2 (en) * 2001-08-31 2005-08-16 Stmicroelectronics, Inc. Apparatus and method for synchronizing video and audio MPEG streams in a video playback device
US20040078828A1 (en) * 2002-10-18 2004-04-22 Parchman Travis Randall Recovering timing for television services

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118291A (ja) * 2006-11-01 2008-05-22 Nec Electronics Corp 情報処理装置
KR101080416B1 (ko) * 2006-11-29 2011-11-04 삼성전자주식회사 멀티-프로그램 다중화/역다중화 장치 및 방법
US8130797B2 (en) 2006-11-29 2012-03-06 Samsung Electronics Co., Ltd. Method and apparatus for multiplexing/demultiplexing multi-programs
JP2008278012A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd ビットストリーム差替装置

Also Published As

Publication number Publication date
EP1284578A1 (en) 2003-02-19
US7039114B2 (en) 2006-05-02
US20030035485A1 (en) 2003-02-20

Similar Documents

Publication Publication Date Title
US6429902B1 (en) Method and apparatus for audio and video end-to-end synchronization
EP2506570B1 (en) Method and system for playing video information, and video information content
US7298741B2 (en) Robust MPEG-2 multiplexing system and method using an adjustable time stamp
US5828414A (en) Reduction of timing jitter in audio-video transport streams
EP0735776B1 (en) Decoder for compressed and multiplexed video and audio data
US7400653B2 (en) Maintaining synchronization of streaming audio and video using internet protocol
KR100298958B1 (ko) 압축 비디오 신호용 동기화 장치
US6069902A (en) Broadcast receiver, transmission control unit and recording/reproducing apparatus
JP3943516B2 (ja) 画像再生装置
US8306170B2 (en) Digital audio/video clock recovery algorithm
US20020141451A1 (en) Clock slaving methods and arrangements
EP1848221B1 (en) Method for reconstructing system time clock (STC) without carrying PCR
JP2003061088A (ja) データ分離・復号装置
JP3045715B2 (ja) 伝送システム、送信装置、記録再生装置、および記録装置
US7461282B2 (en) System and method for generating multiple independent, synchronized local timestamps
JP2006345223A (ja) 記録出力装置及び記録出力方法
US20070110027A1 (en) Systems and methods for processing packet streams
JP2007258932A (ja) パケット伝送システム
US7397822B2 (en) Method and system for compensating for timing violations of a multiplex of at least two media packet streams
KR20080048765A (ko) 멀티-프로그램 다중화/역다중화 장치 및 방법
EP3826313B1 (en) Video/audio transmission system, transmission method, transmission device, and reception device
JP2004350292A (ja) Ｄｖｂ−ａｓｉ方式のデジタル放送受信器の非同期伝送ストリーム受信装置及びその非同期伝送ストリーム伝送方法
US5825778A (en) VSB modulator input interfrace using simple standard
KR101011350B1 (ko) 수신 장치의 시스템 클록을 발생시키기 위한 방법 및 이를위한 수신 장치
JPH10136355A (ja) Ｍｐｅｇ−２データストリーム内の高速等時データのためのエラー検出及び回復

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080612