CN100373943C - 用于处理mpeg信号的系统以及mpeg处理器 - Google Patents

用于处理mpeg信号的系统以及mpeg处理器 Download PDF

Info

Publication number
CN100373943C
CN100373943C CNB2004800194694A CN200480019469A CN100373943C CN 100373943 C CN100373943 C CN 100373943C CN B2004800194694 A CNB2004800194694 A CN B2004800194694A CN 200480019469 A CN200480019469 A CN 200480019469A CN 100373943 C CN100373943 C CN 100373943C
Authority
CN
China
Prior art keywords
frame
memory
relevant information
data
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800194694A
Other languages
English (en)
Other versions
CN1820503A (zh
Inventor
张为民
刘滨帆
王中樯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
BroadLogic Network Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BroadLogic Network Technologies Inc filed Critical BroadLogic Network Technologies Inc
Publication of CN1820503A publication Critical patent/CN1820503A/zh
Application granted granted Critical
Publication of CN100373943C publication Critical patent/CN100373943C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2362—Generation or processing of Service Information [SI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Image Processing (AREA)

Abstract

提供了一种MPEG处理器。根据该处理器的一个方面，用于相应信道的多个MPEG数据流被单独存储在非片载存储器内。随后就从该非片载存储器中检索关于某一信道的相应数据用于处理。随后就解码检索到的数据。解码结果和相关信息就存储在非片载存储器上。可用于解码序列数据的相关信息的部分或全部存储在片载存储器上。当需要显示视频图像时，就从非片载存储器中检索用于该目的的相应数据并将该数据提供给模拟编码器以使用与模拟显示设备兼容的方式进行编码。

Description

用于处理MPEG信号的系统以及MPEG处理器
相关申请
本发明要求遵守35U.S.C.§119的由张为民(音译)于2003年7月9日提交的标题为“METHOD AND SYSTEM FOR PROVIDING A HIGH SPEED MULTI-STREAM MPEGDECODER”的美国临时专利申请(序列号为60/486,030)的优先权，该申请全文合并在此作为参考。
技术领域
本发明大致涉及用于多流视频处理器的芯片体系结构，尤其涉及高速多流MPEG解码器。
背景技术
通常将视频流压缩成某种MPEG流以便于传输。名称MPEG是活动图形专家组的首字母缩写词。包括多视频序列和交错视频序列的MPEG标准涵盖了视频数据(诸如活动图片或图像)的编码和相关联的音频数据及其同步。例如，当今多数的机顶盒都利用MPEG-2视频格式。与诸如NTSC或PAL的模拟视频格式相比，MPEG视频是高度压缩的格式。
MPEG-2视频序列由三种不同类型的图形帧组成，即I-帧、P-帧和B-帧。图1是示出了典型MPEG-2码帧序列的简化示意图。I-帧是无需参考其他帧而独立编码的内部编码帧。I-帧提供在解码开始处对编码视频序列的接入点。另外两种帧类型(P-帧和B-帧)可以是交互或非内部编码。P-帧是预测编码帧，这就意味着要使用参考了先前I-帧或P-帧的运动补偿来对这些帧进行编码。P-帧的编码有效性要大大超过I-帧。B-帧是双向预测编码帧。即要使用参考了视频序列内过去和将来的I-帧或P-帧的运动补偿来对B-帧进行编码并且B-帧是被高度压缩的。
传统上使用MPEG解码器解码MPEG-2视频帧序列。随后这些解码的序列就被直接传递给模拟编码器。然后模拟编码器提供兼容信号以允许诸如电视的模拟显示设备显示相应的视频和音频数据。模拟显示设备通常通过以交替的方式在扫描场内再现扫描行来生成视频图像。换句话说，就是首先再现偶数行然后再现奇数行，反之亦然。随后就隔行扫描这些结果以产生所述视频图像。
如果以顺序方式处理该MPEG-2视频帧序列并且存在数量相对有限的输入数据流，则在前述安排中存储器请求就不会出现太多的问题。然而随着进入数据流数量的增加，需要用于方便MPEG-2视频帧序列处理的存储器量就成为一个严重的瓶颈从而对流效率产生不利的影响。
因此就期望提供一种改善的MPEG解码器，它能够以更为有效的方式进行视频处理。
发明内容
提供了一种MPEG处理器。根据该处理器的一个方面，用于相应信道的多个MPEG数据流被单独存储在非片载存储器内。随后就从该非片载存储器中检索关于某一信道的相应数据用于处理。之后就解码检索到的数据。解码结果和相关信息就存储在非片载存储器上。可用于解码序列数据的相关信息的部分或全部存储在片载存储器上。当需要显示视频图像时，就从非片载存储器中检索用于该目的的相应数据并将该数据提供给模拟编码器以用于与模拟显示设备兼容的方式进行编码。
在一个实施例中，MPEG处理器包括配置用于接收来自多个信道的MPEG数据并且将这些MPEG数据传递给非片载存储器用于存储的视频传送引擎；片载存储器；配置用于从非片载存储器中检索信道数据的控制逻辑；配置用于解码检索到的数据并且生成解码数据和相关信息的解码器；配置用于将所述解码数据和相关信息传递给非片载存储器并将部分或全部的相关信息存储在片载存储器中的控制逻辑；以及配置用于检索存储在片载存储器内的部分或全部相关信息并将所述部分或全部相关信息传递给解码器用于后续解码的控制逻辑。该MPEG处理器还包括配置用于从非片载存储器中检索解码数据和相关信息的控制逻辑；以及配置用于使用从非片载存储器中检索出的解码数据和相关信息生成编码结果的编码器；其中所述编码结果适于模拟显示设备的使用。
参见包括有附图和权利要求的本说明剩余部分，就可认识到本发明的其他特性和优点。随后就参考附图描述本发明进一步的特性和优点以及本发明各实施例的结构和操作，其中附图中相同的标号表示相同或功能类似的要素。
附图说明
图1是示出了典型MPEG-2码帧序列的简化示意图；
图2是示出了本发明第一典型实施例的简化框图；
图3是示出了本发明第二典型实施例的简化框图；
图4是示出了根据本发明的视频传送引擎的简化框图。
具体实施方式
现在将描述以一个或多个典型实施例示出的本发明。根据本发明的一个典型实施例，提供了一种改善的芯片体系结构用于多流视频数据的MPEG-2视频解码。图2是示出了根据本发明的系统的第一典型实施例的简化框图。在此典型实施例中，系统10由包括了处理模块12和非片载存储器26的多个组件构成。处理模块12还包括视频传送引擎14、片载存储器16、数字视频/音频解码器18、多个直接存取存储器20a-d、存储器接口22、模拟编码器24以及用于控制各组件之间操作的控制逻辑。在一个实施例中，处理模块12可建立在一块集成电路芯片上。基于在此提供的公开和示教，本领域普通技术人员应该认识到实现本发明的其他方式和/或方法。
系统10以随后示出的方式处理来自各信道的多个MPEG-2数据流。多个数据流由视频传送引擎14接收。视频传送引擎14通过首先将关于每一信道的相应数据流存储到直接存取存储器20a来处理多个数据流。应该理解的是每个信道都可以与一个或多个数据流相关联。例如，一个信道可以具有带有相应音频流的视频流和/或其他相关流。来自直接存取存储器20a的数据随后经由存储器接口22被卸入非片载存储器26用于存储。当已经存储了关于某一信道进行进一步处理的足够多的数据时，就从非片载存储器26中读出关于该信道的相应数据。来自非片载存储器26的数据被存储在直接存取存储器20b内用于由数字视频/音频解码器18随后的处理。解码器18一次处理一个信道上的数据，这在随后将得到进一步的描述。在一个实施例中，解码器18能够并行处理有关一个信道的数据。
图4是示出了视频传送引擎14的一个实施例的简化框图。参见图4，视频传送引擎14包括分组ID(PID)滤波器30、条件存取模块32、传送流处理器34和基本流预处理器36。
接收对应于不同信道和程序的多个数据流。在一个实施例中，数据流由分组组成。每个分组具有188×8比特并且具有一个分组ID。当宏块的大小相对较大时(例如超过分组的大小)，则多个分组组成一个宏块；当宏块的大小相对相对较小时，则一个分组可包括多个宏块。PID滤波器30读取每个分组的分组ID并且在非片载存储器26中提供该分组的正确存储器地址。
分组及其相关的存储器地址随后被传递到条件存取模块32。条件存取模块32能够接收并处理来自多个数据流的分组并且控制关于分组的存取条件。例如，由于某些存取条件而不要被处理的分组可由条件存取模块32移除。
条件存取模块32的输出随后被传递到传送流处理器34。传送流处理器34能够操纵并处理属于不同数据流的分组。传送流处理器34的一种功能是从分组中移除传送流的首部和其他的系统信息。
随后把传送流处理器34的输出提供给基本流预处理器36。基本流预处理器36能够处理属于单个数据流或多个数据流的分组。基本流预处理器36还能够并行处理分组或宏块。基本流预处理器36的一种功能是在分组被写入非片载存储器26之前识别分组内所有的首部，包括宏块首部、帧首部和片首部等等。通过识别这些首部，处理器18就可在同时处理多个宏块和/或多个片。
MPEG-2视频帧通常被组织成由I-帧定界的PBB帧小组。存在两种解码MPEG-2视频帧的方法。如下将示出解码MPEG-2视频帧的一种方法。对于I-帧来说，由于无需参考帧，所以I-帧可由解码器18处理。由解码器18生成的结果包括解码数据和相关信息，所述相关信息包括了可在随后由于解码其他帧的信息。解码数据和相关信息被存储在片载存储器16内以允许方便存取和加速解码过程。换句话说，存储在片载存储器16内的数据是用于方便对其他帧的解码，而存储在非片载存储器26中的数据是用于随后的显示目的。
对于P-帧来说，就需要先前P-帧或I-帧作为参考帧。检查片载存储器16以确定涉及相关参考帧的信息是否可用。如果片载存储器16中的这些信息不可用，就检索非片载存储器26。随后就把检索到的信息存储在片载存储器16内用于后续使用。随后由解码器18使用涉及相关联的参考帧的信息来处理P-帧。类似地，由解码器18生成的结果包括关于P-帧的解码数据和相关信息。所述关于P-帧的解码数据和相关信息被存储在非片载存储器26内，而部分或全部涉及P-帧的信息也将存储在片载存储器16内用于后续的P-帧或B-帧解码。
在处理了一个或多个I-帧和/或P-帧之后，随后解码器18使用所述一个或多个I-帧和/或P-帧作为参考来处理所有相关的B-帧。如前所述，涉及一个或多个I-帧和/或P-帧的信息存储在片载存储器16内并且该信息可由解码器18方便地存取。所述结果随后被写入非片载存储器26用于将来相关的显示。
在处理了每组PBB小组之后，就从非片载存储器26中检索用于下一个信道的数据用于处理(假设存在足够的数据用于处理)。随后就为所有的信道重复前述的过程。
解码MPEG-2视频帧的第二种方法是无论最后处理的帧是I-帧、P-帧还是B-帧，在信道切换之前就处理固定数目n的帧。数字n可以是2、3、4或者任何其他整数。在解码过程开始之前，就首先从非片载存储器26中检索涉及先前存储参考帧的信息并将所述信息载入片载存储器16。随后就在解码帧的解码过程期间后续使用这些参考帧信息。如有必要也可使用检索出的参考帧来恢复其他的相关参考帧。随后以上述相同的方法处理I-帧、P-帧和B-帧。在切换信道之前，就选择参考帧并将其存储在非片载存储器26内以作为下次处理相同信道时的参考点。通过使用非片载存储器26来存储涉及参考帧的信息而改善了处理模块12的数据吞吐量。
当需要视频图像用于显示时，随后就从非片载存储器26中检索相应的数据并且将该数据送给模拟编码器24用于将其编码成与模拟显示设备兼容的格式。来自模拟编码器24的输出随后被送给数模转换器(未示出)用于转换至适于模拟显示设备使用的模拟信号。
图3是示出了根据本发明的系统的第二典型实施例的简化框图。在此典型实施例中，需要用于后续显示的数据被传递给模拟编码器24用于处理。随后将模拟编码器24的输出存储在非片载存储器26内。当需要视频图像用于显示时，就从非片载存储器26中检索相应的模拟编码器输出并且将其送至数模转换器(未示出)用于转换至适于模拟显示设备使用的模拟信号。在此实施例中，通过将模拟编码器24的输出存储在非片载存储器26内而改善了处理模块12的存储器吞吐量。
如上所述，非片载存储器26可用于各种目的，包括作为用于MPEG数据流的缓冲以及用于处理帧的缓冲。
在一个典型的应用中，可在配置用于接收来自电缆首端信号的机顶盒或信号网关中利用本发明。基于在此提供的公开和示教，本领域普通技术人员应该认识到利用本发明的其他方式和/或方法。
应该理解先前提供的描述虽然是根据MPEG标准的，但是本发明也可类似地应用于其他的视频标准，诸如MPEG2、MPEG4、H.264和Window Media。基于在此提供的公开和示教，本领域普通技术人员应该认识到利用本发明的其他方式和/或方法。
还应该理解可使用软件、硬件或两者的结合来实现本发明。基于在此提供的公开和示教，本领域普通技术人员应该认识到实现本发明的其他方式和/或方法。
应该理解在此描述的实例和实施例仅出于示意性的目的并且本领域普通技术人员由此获得各种修改或改变是包含在该申请和所附权利要求范围和精神之内的。在此揭示的所有公布、专利和专利申请全都结合在此作为参考。

Claims (52)

1.一种用于处理MPEG信号的系统，包括：
非片载存储器；以及
具有片载存储器的处理模块，所述处理模块包括：
用于接收来自多个信道的数据并将所述数据传递给非片载存储器用于存储的装置；
用于当关于一信道的数据达到预定容量时，从所述非片载存储器中检索关于该信道的数据的装置；
用于解码从所述非片载存储器中检索出的数据的装置；
用于在非片载存储器内存储所述经解码的数据和相关信息并在片载存储器内存储部分或全部的相关信息的装置，其中存储在片载存储器内的部分或全部相关信息将被用于后续解码；
用于从所述非片载存储器中检索所述解码的数据和相关信息的装置；用于编码检索出的数据的装置；以及
用于将所述编码数据传递给显示设备的装置。
2.如权利要求1所述的系统，其特征在于，关于所述信道的数据至少包括I-帧和PBB帧序列。
3.如权利要求2所述的系统，其特征在于，所述处理模块还包括：
用于解码所述I-帧并且生成相应的解码结果和相关信息的装置；以及
用于把关于所述I-帧的解码结果和相关信息传递给所述非片载存储器并且把关于所述I-帧的部分或全部相关信息传递给所述片载存储器的装置；
其中存储在片载存储器内的关于所述I-帧的相关信息是用于解码所述PBB帧序列中的一帧或多帧。
4.如权利要求3所述的系统，其特征在于，所述处理模块还包括：
用于使用关于所述I-帧的相关信息或先前的P-帧来解码PBB帧序列中的P-帧并且生成相应的解码结果和相关信息的装置；以及
用于把关于所述P-帧的解码结果和相关信息传递给所述非片载存储器并且把关于所述P-帧的部分或全部相关信息传递给所述片载存储器的装置；
其中存储在片载存储器内的关于所述P-帧的相关信息是用于解码所述PBB帧序列中的一帧或多帧。
5.如权利要求4所述的系统，其特征在于，所述处理模块还包括：
用于使用关于所述P-帧和/或I-帧的相关信息解码PBB帧序列中的B-帧并且生成相应的解码结果和相关信息的装置；以及
用于把关于所述B-帧的解码结果和相关信息传递给所述非片载存储器用于存储的装置。
6.如权利要求1所述的系统，其特征在于，所述处理模块包括：
配置用于从多个信道接收所述数据的视频传送引擎。
7.如权利要求1所述的系统，其特征在于，关于所述信道的数据包括固定数目的帧。
8.如权利要求7所述的系统，其特征在于，在所述处理模块处理关于该信道的固定数目的帧之前，就从所述非片载存储器中检索出涉及先前已存储的用于相同信道的参考帧的信息并在随后将所述信息载入所述片载存储器。
9.如权利要求8所述的系统，其特征在于，所述处理模块还被包括用于使用检索出的涉及该参考帧的信息以恢复一帧或多帧的附加参考帧的装置。
10.如权利要求7所述的系统，其特征在于，在所述处理模块切换到另一个信道之前，就把涉及一参考帧的信息存储在所述非片载存储器内用于在下一次处理相同信道时的参考目的。
11.如权利要求1所述的系统，其特征在于，所述处理模块集成在一块集成电路芯片上。
12.一种机顶盒，它结合了如权利要求1所述的系统。
13.一种用于处理MPEG信号的系统，包括：
非片载存储器；以及
具有片载存储器的处理模块，所述处理模块包括：
用于接收来自多个信道的MPEG数据并将所述MPEG数据传递给非片载存储器用于存储的装置；
用于逐信道地检索先前传递给所述非片载存储器的MPEG数据的装置；用于逐信道地解码所检索的MPEG数据的装置；
用于在所述非片载存储器内存储对应于所述MPEG数据的解码数据和相关信息的装置；
用于在所述片载存储器内存储部分或全部的相关信息的装置，其中使用所述部分或全部相关信息以便于解码所述MPEG数据；
用于从所述非片载存储器中检索所述解码数据和相关信息的装置；以及用于使用检索出的解码数据和相关信息生成编码结果的装置，其中所述编码结果适于由模拟显示设备使用以生成相应的图像。
14.如权利要求13所述的系统，其特征在于，所述MPEG数据至少包括I-帧和PBB帧序列。
15.如权利要求14所述的系统，其特征在于，所述处理模块还包括：
用于解码所述I-帧并且生成相应的解码结果和相关信息的装置；以及
用于把关于所述I-帧的解码结果和相关信息传递给所述非片载存储器并且把关于所述I-帧的部分或全部相关信息传递给所述片载存储器的装置；
其中存储在片载存储器内的关于所述I-帧的相关信息是用于解码所述PBB帧序列中的一帧或多帧。
16.如权利要求15所述的系统，其特征在于，所述处理模块还包括：
用于使用关于所述I-帧或先前的P-帧的相关信息解码PBB帧序列中的P-帧并且生成相应的解码结果和相关信息的装置；以及
用于把关于所述P-帧的解码结果和相关信息传递给所述非片载存储器并且把关于所述P-帧的部分或全部相关信息传递给所述片载存储器的装置；
其中存储在片载存储器内的关于所述P-帧的相关信息是用于解码所述PBB帧序列中的一帧或多帧。
17.如权利要求16所述的系统，其特征在于，所述处理模块还包括：
用于使用关于所述P-帧和/或I-帧的相关信息解码PBB帧序列中的B-帧并且生成相应的解码结果和相关信息的装置；以及
用于把关于所述B-帧的解码结果和相关信息传递给所述非片载存储器用于存储的装置。
18.如权利要求13所述的系统，其特征在于，所述处理模块包括：
配置用于从多个信道接收所述MPEG数据的视频传送引擎。
19.如权利要求18所述的系统，其特征在于，所述视频传送引擎包括：
分组ID滤波器，它被配置用于滤波所述MPEG数据并在把所述MPEG数据存储在所述非片载存储器上时提供要使用的相应存储器地址；
传送流处理器，它被配置用于在接收自所述分组ID滤波器的经滤波的MPEG数据中移除传送流的首部和其他系统信息；以及
基本流预处理器，它被配置用于接收来自所述传送流处理器的输出并且识别该输出中的首部。
20.如权利要求19所述的系统，其特征在于，所述解码器还被配置用于使用识别出的首部并行解码多个宏块和/或片。
21.如权利要求13所述的系统，其特征在于，关于要被处理的信道的MPEG数据包括固定数目的帧。
22.如权利要求13所述的系统，其特征在于，在所述处理模块在处理关于一信道的固定数目的帧之前，就从所述非片载存储器中检索出涉及先前已存储的用于相同信道的参考帧的信息并在随后将所述信息载入所述片载存储器。
23.如权利要求22所述的系统，其特征在于，所述处理模块还包括用于使用检索出的涉及该参考帧的信息以恢复一个或多个附加参考帧的装置。
24.如权利要求13所述的系统，其特征在于，在所述处理模块切换到另一个信道之前，就把涉及一参考帧的信息存储在所述非片载存储器内用于在下一次处理相同信道时的参考目的。
25.如权利要求13所述的系统，其特征在于，所述处理模块集成在一块集成电路芯片上。
26.一种机顶盒，它结合了如权利要求13所述的系统。
27.一种MPEG处理器，包括：
视频传送引擎，它被配置用于接收来自多个信道的MPEG数据并且将所述MPEG数据传递给非片载存储器用于存储；
片载存储器；
第一控制逻辑，它被配置用于从所述非片载存储器中检索关于一信道的数据；
解码器，它被配置用于解码检索到的数据并且生成解码数据和相关信息；
第二控制逻辑，它被配置用于将所述解码数据和相关信息传递给所述非片载存储器并将部分或全部的相关信息存储在所述片载存储器中；以及
第三控制逻辑，它被配置用于检索存储在所述片载存储器内的部分或全部相关信息并将所述部分或全部相关信息传递给所述解码器用于后续解码。
28.如权利要求27所述的MPEG处理器，其特征在于，还包括：
第四控制逻辑，它被配置用于从所述非片载存储器中检索所述解码数据和相关信息；以及
编码器，它被配置用于使用从所述非片载存储器中检索出的解码数据和相关信息生成编码结果；
其中所述编码结果适于由模拟显示设备的使用。
29.如权利要求27所述的MPEG处理器，其特征在于，所述视频传送引擎包括：
分组ID滤波器，它被配置用于滤波所述MPEG数据并在把所述MPEG数据存储在所述非片载存储器上时提供要使用的相应存储器地址；
传送流处理器，它被配置用于从接收自所述分组ID滤波器的滤波MPEG数据中移除传送流的首部和其他系统信息；以及
基本流预处理器，它被配置用于接收来自所述传送流处理器的输出并且识别该输出中的首部。
30.如权利要求29所述的MPEG处理器，其特征在于，所述解码器还被配置用于使用识别出的首部并行解码多个宏块和/或片。
31.如权利要求27所述的MPEG处理器，其特征在于，所述关于该信道的数据至少包括I-帧和PBB帧序列。
32.如权利要求31所述的MPEG处理器，其特征在于，所述解码器还配置用于：
解码所述I-帧并且生成相应的解码结果和相关信息；并且
把关于所述I-帧的解码结果和相关信息传递给所述非片载存储器并且把关于所述I-帧的部分或全部相关信息传递给所述片载存储器；
其中存储在片载存储器内的关于所述I-帧的相关信息是用于解码所述PBB帧序列中的一帧或多帧。
33.如权利要求32所述的MPEG处理器，其特征在于，所述解码器还配置用于：
使用关于所述I-帧的相关信息或先前的P-帧来解码PBB帧序列中的P-帧并且生成相应的解码结果和相关信息；并且
把关于所述P-帧的解码结果和相关信息传递给所述非片载存储器并且把关于所述P-帧的部分或全部相关信息传递给所述片载存储器；
其中存储在片载存储器内的关于所述P-帧的相关信息是用于解码所述PBB帧序列中的一帧或多帧。
34.如权利要求33所述的MPEG处理器，其特征在于，所述处理模块还被配置用于：
使用关于所述P-帧和/或I-帧的相关信息解码PBB帧序列中的B-帧并且生成相应的解码结果和相关信息；并且
把关于所述B-帧的解码结果和相关信息传递给所述非片载存储器用于存储。
35.如权利要求27所述的MPEG处理器，其特征在于，关于该信道的数据包括固定数目的帧。
36.如权利要求35所述的MPEG处理器，其特征在于，在所述解码器处理关于该信道的固定数目的帧之前，就从所述非片载存储器中检索出涉及先前已存储的用于相同信道的参考帧的信息并在随后将所述信息载入所述片载存储器。
37.如权利要求36所述的MPEG处理器，其特征在于，所述解码器还配置用于使用检索出的涉及该参考帧的信息来恢复一个或多个附加参考帧。
38.如权利要求35所述的MPEG处理器，其特征在于，在所述解码器切换到另一个信道之前，就把涉及一参考帧的信息存储在所述非片载存储器内用于在下一次处理相同信道时的参考目的。
39.如权利要求38所述的MPEG处理器，其特征在于，所述视频传送引擎、所述配置用于检索数据的第一控制逻辑、所述解码器、所述配置用于传递解码数据和相关信息的第二控制逻辑以及所述配置用于检索相关信息并将相关信息传递给解码器的第三控制逻辑都集成在一块集成电路芯片上。
40.一种机顶盒，它结合了如权利要求27所述的MPEG处理器。
41.一种用于处理MPEG信号的系统，包括：
非片载存储器；以及
具有片载存储器的处理模块，所述处理模块被包括：
用于接收来自多个信道的数据并将所述数据传递给非片载存储器用于存储的装置；
用于当关于一信道的数据达到预定容量时，从所述非片载存储器中检索关于该信道的数据的装置；
用于解码从所述非片载存储器中检索出的数据的装置；
用于在片载存储器内存储与所述解码数据相关联的信息的装置，其中存储在片载存储器内的所述信息将被用于后续解码；
用于编码所述解码数据的装置；以及
用于将所述编码数据传递给所述非片载存储器用于存储的装置。
42.如权利要求41所述的系统，其特征在于，所述处理模块还包括：
用于从所述非片载存储器中检索所述经编码的数据的装置；以及用于把检索出的编码的数据传递到模拟显示设备的装置。
43.如权利要求41所述的系统，其特征在于，关于所述信道的数据至少包括I-帧和PBB帧序列。
44.如权利要求43所述的系统，其特征在于，所述处理模块还包括：
用于解码所述I-帧并且生成相应的解码结果和相关信息的装置；以及
用于把关于所述I-帧的部分或全部相关信息传递给所述片载存储器的装置；
其中存储在片载存储器内的关于所述I-帧的相关信息被用于解码所述PBB帧序列中的一帧或多帧。
45.如权利要求44所述的系统，其特征在于，所述处理模块还包括：
用于使用关于所述I-帧的相关信息或先前的P-帧解码PBB帧序列中的P-帧并且生成相应的解码结果和相关信息的装置；以及
用于把关于所述P-帧的部分或全部相关信息传递给所述片载存储器的装置；
其中存储在片载存储器内的关于所述P-帧的相关信息是用于解码所述PBB帧序列中的一帧或多帧。
46.如权利要求45所述的系统，其特征在于，所述处理模块还包括：
用于使用关于所述P-帧和/或I-帧的相关信息解码PBB帧序列中的B-帧的装置。
47.如权利要求41所述的系统，其特征在于，关于该信道的所述数据包括固定数目的帧。
48.如权利要求47所述的系统，其特征在于，在所述处理模块处理关于该信道的固定数目的帧之前，就从所述非片载存储器中检索出涉及先前已存储的用于相同信道的参考帧的信息并在随后将所述信息载入所述片载存储器。
49.如权利要求48所述的系统，其特征在于，所述处理模块还包括用于使用检索出的涉及该参考帧的信息以恢复一个或多个附加参考帧的装置。
50.如权利要求47所述的系统，其特征在于，在所述处理模块切换到另一个信道之前，就把涉及一参考帧的信息存储在所述非片载存储器内用于在下一次处理相同信道时的参考目的。
51.如权利要求41所述的系统，其特征在于，所述处理模块集成在一块集成电路芯片上。
52.一种机顶盒，它结合了如权利要求41所述的系统。
CNB2004800194694A 2003-07-09 2004-07-09 用于处理mpeg信号的系统以及mpeg处理器 Active CN100373943C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US48603003P 2003-07-09 2003-07-09
US60/486,030 2003-07-09

Publications (2)

Publication Number Publication Date
CN1820503A CN1820503A (zh) 2006-08-16
CN100373943C true CN100373943C (zh) 2008-03-05

Family

ID=34062109

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800194694A Active CN100373943C (zh) 2003-07-09 2004-07-09 用于处理mpeg信号的系统以及mpeg处理器

Country Status (7)

Country Link
US (1) US7720147B2 (zh)
EP (1) EP1661397A4 (zh)
JP (2) JP2007529155A (zh)
KR (1) KR100998545B1 (zh)
CN (1) CN100373943C (zh)
CA (1) CA2531503C (zh)
WO (1) WO2005006404A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107925777A (zh) * 2015-08-31 2018-04-17 英特尔公司 用于视频译码的帧重新排序的方法和系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714096B1 (ko) 2004-12-21 2007-05-02 한국전자통신연구원 온-칩 네트워크를 구비한 동영상 인코딩 장치 및 그 설계방법
CN101090504B (zh) * 2007-07-20 2010-06-23 清华大学 一种面向视频标准应用的编解码器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969768A (en) * 1994-10-11 1999-10-19 Hitachi America, Ltd. Methods and apparatus for re-using decoder circuitry
US5978509A (en) * 1996-10-23 1999-11-02 Texas Instruments Incorporated Low power video decoder system with block-based motion compensation
US6088047A (en) * 1997-12-30 2000-07-11 Sony Corporation Motion compensated digital video decoding with buffered picture storage memory map
US6215822B1 (en) * 1997-12-30 2001-04-10 Sony Corporation Motion compensated digital video decoding and buffer memory addressing therefor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0128244B1 (ko) * 1992-09-23 1998-04-02 배순훈 병렬 구조를 갖는 부호 화상 데이타의 복호 장치
US5566089A (en) * 1994-10-26 1996-10-15 General Instrument Corporation Of Delaware Syntax parser for a video decompression processor
US5764293A (en) * 1995-12-26 1998-06-09 C-Cube Microsystems, Inc. Method of encoding video using master and slave encoders wherein bit budgets for frames to be encoded are based on encoded frames
US5870087A (en) * 1996-11-13 1999-02-09 Lsi Logic Corporation MPEG decoder system and method having a unified memory for transport decode and system controller functions
US5751741A (en) * 1996-11-20 1998-05-12 Motorola, Inc. Rate-adapted communication system and method for efficient buffer utilization thereof
JPH10178644A (ja) * 1996-12-18 1998-06-30 Sharp Corp 動画像復号装置
KR19980068686A (ko) * 1997-02-22 1998-10-26 구자홍 엠펙 디코더(MPEG Decoder)의 레터 박스(Letter Box) 처리방법
US6519286B1 (en) 1998-04-22 2003-02-11 Ati Technologies, Inc. Method and apparatus for decoding a stream of data
US9668011B2 (en) * 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US8312490B2 (en) * 2000-03-23 2012-11-13 The Directv Group, Inc. DVR with enhanced functionality
JP4208116B2 (ja) * 2001-08-06 2009-01-14 パナソニック株式会社 復号装置，復号方法，復号プログラム，および復号プログラム記録媒体
JP2003061088A (ja) * 2001-08-08 2003-02-28 Nec Corp データ分離・復号装置
US6922739B2 (en) * 2003-02-24 2005-07-26 Broadcom Corporation System and method for dual IDE channel servicing using single multiplexed interface having first and second channel transfer over a common bus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969768A (en) * 1994-10-11 1999-10-19 Hitachi America, Ltd. Methods and apparatus for re-using decoder circuitry
US6141059A (en) * 1994-10-11 2000-10-31 Hitachi America, Ltd. Method and apparatus for processing previously encoded video data involving data re-encoding.
US5978509A (en) * 1996-10-23 1999-11-02 Texas Instruments Incorporated Low power video decoder system with block-based motion compensation
US6088047A (en) * 1997-12-30 2000-07-11 Sony Corporation Motion compensated digital video decoding with buffered picture storage memory map
US6215822B1 (en) * 1997-12-30 2001-04-10 Sony Corporation Motion compensated digital video decoding and buffer memory addressing therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107925777A (zh) * 2015-08-31 2018-04-17 英特尔公司 用于视频译码的帧重新排序的方法和系统
US11051026B2 (en) 2015-08-31 2021-06-29 Intel Corporation Method and system of frame re-ordering for video coding

Also Published As

Publication number Publication date
KR20060036082A (ko) 2006-04-27
CA2531503C (en) 2012-06-26
WO2005006404A3 (en) 2005-06-16
EP1661397A4 (en) 2007-12-26
CN1820503A (zh) 2006-08-16
US20050031042A1 (en) 2005-02-10
EP1661397A2 (en) 2006-05-31
US7720147B2 (en) 2010-05-18
JP2007529155A (ja) 2007-10-18
JP2012147457A (ja) 2012-08-02
WO2005006404A2 (en) 2005-01-20
KR100998545B1 (ko) 2010-12-07
CA2531503A1 (en) 2005-01-20

Similar Documents

Publication Publication Date Title
RU2511595C2 (ru) Устройство декодирования сигнала изображения, способ декодирования сигнала изображения, устройство кодирования сигнала изображения, способ кодирования изображения и программа
US7245663B2 (en) Method and apparatus for improved efficiency in transmission of fine granular scalable selective enhanced images
EP1349396A2 (en) Video encoding method and apparatus, and video decoding method and apparatus
US8594181B2 (en) Multi-decoder and method
US5739862A (en) Reverse playback of MPEG video
CN1951119A (zh) 能够针对dsl系统的进行快速信道改变的方法及设备
US20090034619A1 (en) Adapting an encoded video signal to encoding complexity
CN104584562A (zh) 发送设备、发送方法、接收设备和接收方法
CN1522539A (zh) 视频数据流的转码
AU662548B2 (en) Apparatus for coding and decoding picture signal with high efficiency
US5742351A (en) Device for encoding sequences of frames constituted by film-type images and video-type images, and corresponding decoding device
US20090279599A1 (en) Device and Method for Coding and Decoding Video Data and Data Train
US6600787B2 (en) MPEG decoding device
CN1338876A (zh) 发送适于运动图像专家组及其他数据格式的逐行视频序列
US20190356911A1 (en) Region-based processing of predicted pixels
US6940909B2 (en) Video decoding during I-frame decode at resolution change
CN100373943C (zh) 用于处理mpeg信号的系统以及mpeg处理器
JP2776212B2 (ja) 符号記録装置
JP2000341686A (ja) トランスコーダ装置
JP3988582B2 (ja) 符号化装置及び復号化装置
JP2000324490A (ja) 符号化ディジタル信号復号装置
JPH10191258A (ja) 復号化方法及びその装置
JP2004222307A (ja) デジタル信号受信装置、デジタル信号処理装置およびプログラム記録媒体
JP2005159832A (ja) 信号処理装置
JP2001177841A (ja) 画像信号伝送方法及び装置、並びに画像信号復号化方法及び装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160303

Address after: American California

Patentee after: Zyray Wireless Inc.

Address before: American California

Patentee before: Broadlogic Network Technologie

TR01 Transfer of patent right

Effective date of registration: 20170306

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TR01 Transfer of patent right